JP2944082B2 - Flattening method - Google Patents
Flattening methodInfo
- Publication number
- JP2944082B2 JP2944082B2 JP63056937A JP5693788A JP2944082B2 JP 2944082 B2 JP2944082 B2 JP 2944082B2 JP 63056937 A JP63056937 A JP 63056937A JP 5693788 A JP5693788 A JP 5693788A JP 2944082 B2 JP2944082 B2 JP 2944082B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- ion beam
- sio
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 イ) 産業上の利用分野 本発明は、半導体装置の製造方法であり、層間絶縁膜
等の膜表面を平坦にする平坦化方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for flattening a film surface such as an interlayer insulating film.
ロ) 従来の技術 多層配線技術は半導体集積回路装置における配線の占
有面積を低減させる上でなくてはならない技術である。
そして多層配線では配線の断線や短絡を避けるために、
層間絶縁膜の平坦化が重要である。B) Conventional technology The multilayer wiring technology is indispensable for reducing the area occupied by wiring in a semiconductor integrated circuit device.
And in multilayer wiring, to avoid disconnection and short circuit of wiring,
It is important to flatten the interlayer insulating film.
層間絶縁膜の平坦化方法には、例えば有機シリコン化
合物を溶かした液体を回転塗布した後、熱処理してガラ
ス化してその表面を平坦化するガラス塗布法(スピンオ
ングラス法)や、配線間溝を完全に埋めるように絶縁膜
を堆積し、その上にフォトレジストのような平坦性犠牲
膜を回転塗布して表面を平坦にした後、この平坦性犠牲
膜と絶縁膜がほぼ等しいエッチング速度となる条件で全
面をエッチングして平坦化するエッチバック法がある。
また、特開昭61−285737号公報ではこの2方法を組合わ
せた平坦化方法を提案している。For example, a method of flattening an interlayer insulating film includes, for example, spin-coating a liquid in which an organic silicon compound is dissolved, and then heat-treating the glass to flatten the surface, or a glass coating method (spin-on-glass method), or forming a groove between wirings. An insulating film is deposited so as to completely fill the surface, and a flattening sacrificial film such as a photoresist is spin-coated thereon to flatten the surface, and then the flattening sacrificial film and the insulating film have substantially the same etching rate. There is an etch-back method in which the entire surface is etched and flattened under the conditions.
Japanese Patent Application Laid-Open No. 61-285737 proposes a flattening method combining these two methods.
ハ) 発明が解決しようとする課題 エッチバック法における平坦性犠牲膜と絶縁膜がほぼ
等しいエッチング速度でエッチングされるエッチング方
法にイオンビームエッチング方法がある。イオンビーム
エッチングでエッチングレートを上げるには、イオンの
加速エネルギー及び電流密度を大きくすれば良い。しか
し、加速エネルギーや電流密度を大きくすると、平坦性
犠牲膜として用いるレジストが耐熱性が悪いので、ダメ
ージを受けその表面が荒れて十分な平坦化がされない。
ダメージを低減させるべく加速エネルギーや電流密度を
小さくすると、エッチングレートが下がりエッチバック
に時間がかかって効率が悪くなる。C) Problems to be Solved by the Invention There is an ion beam etching method as an etching method in which a flatness sacrificial film and an insulating film are etched at substantially the same etching rate in an etch-back method. In order to increase the etching rate by ion beam etching, the ion acceleration energy and the current density may be increased. However, when the acceleration energy or the current density is increased, the resist used as the flatness sacrificial film has poor heat resistance, and is damaged, and the surface thereof is roughened so that sufficient flattening cannot be performed.
If the acceleration energy or the current density is reduced in order to reduce the damage, the etching rate decreases, and it takes a long time to perform the etch back, and the efficiency becomes poor.
本発明は斯様な点に留意して為されたもので、レジス
トの荒れを発生させることなく、またはレジストを用い
ることなく、イオンビームによって層間絶縁膜を平坦化
させるものである。The present invention has been made in consideration of such a point, and is intended to planarize an interlayer insulating film by an ion beam without causing the roughening of the resist or using the resist.
ニ) 課題を解決するための手段 本発明の平坦化方法は、凸部を有する面の表面を平坦
化する方法において、前記凸部及び面はSiO2からなり、
前記凸部の側面に対して15゜乃至90゜且つ前記面の上面
に対して10゜以下の角度でイオンビームを照射して前記
面及び凸部をエッチングし、前記面を平坦化することを
その要旨とする。D) Means for Solving the Problems The flattening method of the present invention is a method of flattening the surface of a surface having a convex portion, wherein the convex portion and the surface are made of SiO 2 ,
Irradiating an ion beam at an angle of 15 ° to 90 ° with respect to the side surface of the convex portion and 10 ° or less with respect to the upper surface of the surface, etching the surface and the convex portion, and planarizing the surface. This is the gist.
ホ) 作用 すなわち、レジストを用いることなく、SiO2からなる
面の凸部の側面に対して15゜乃至90゜且つ面の上面に対
して10゜以下の角度でイオンビームを照射して、凸部に
対するエッチングレートを他の部分より大きく設定する
ことで、面の平坦化を行う。E) Function That is, without using a resist, the ion beam is irradiated at an angle of 15 ° to 90 ° with respect to the side surface of the convex portion of the surface made of SiO 2 and at an angle of 10 ° or less with respect to the upper surface of the surface. The surface is flattened by setting the etching rate for one part higher than for the other parts.
ヘ) 実施例 第1図は本発明方法の一実施例を示す工程説明図であ
る。(1)は半導体素子が形成されている基板で、該基
板(1)上には、凸部である配線(1a)が形成されてい
る(第1図A)。この配線(1a)は例えば巾が5μm、
高さ0.6μmである。F) Example FIG. 1 is a process explanatory view showing an example of the method of the present invention. (1) is a substrate on which a semiconductor element is formed. On the substrate (1), a wiring (1a) as a convex portion is formed (FIG. 1A). This wiring (1a) has a width of 5 μm, for example.
The height is 0.6 μm.
この基板(1)上に層間絶縁膜としてのSiO2膜(2)
をCVD法(常圧CVDやプラズマCVD等)で1.2μm堆積させ
る(第1図B)。更にこのSiO2膜(2)上にレジスト
(3)(例えば東京応化製「OMR」)を5000r.p.m.で30
秒間回転塗布し、その後140℃で30分間ベークする(第
1図C)。この時、配線(1a)によるSiO2膜(2)の凹
凸に関係なくレジスト(3)表面は平坦になる。On this substrate (1), an SiO 2 film (2) as an interlayer insulating film
Is deposited in a thickness of 1.2 μm by a CVD method (normal pressure CVD, plasma CVD, etc.) (FIG. 1B). Further, a resist (3) (for example, “OMR” manufactured by Tokyo Ohka) is applied on this SiO 2 film (2) at 5000 rpm for 30 minutes.
After spin coating for a second, bake at 140 ° C. for 30 minutes (FIG. 1C). At this time, the surface of the resist (3) becomes flat regardless of the unevenness of the SiO 2 film (2) due to the wiring (1a).
このレジスト(3)表面に対して角度θの方向がイオ
ンビームを照射してレジスト(3)及びSiO2膜(2)を
エッチングする(第1図D)。The resist (3) and the SiO 2 film (2) are etched by irradiating the surface of the resist (3) with an ion beam at an angle θ (FIG. 1D).
第1表にArガスを用いたイオンビームの入射角度θに
おけるレジスト(3)のエッチング後の表面状態を示
す。Table 1 shows the surface state of the resist (3) after etching at the incident angle θ of the ion beam using Ar gas.
ここで、イオンビームA,B,Cは加速電圧・イオン電流
密度が夫々500V・0.7mA/cm2、500V・1.4mA/cm2、1000V
・1.4mA/cm2の場合を示し、○は表面状態が良いもの、
△は表面状態がやや悪いもの、×は表面状態が悪いもの
を示す。表面状態が悪いというのは、イオンビームのダ
メージにより、表面が焦げて荒れ(凹凸し)た状態であ
る。 Here, the ion beam A, B, C is accelerating voltage and the ion current density is respectively 500V · 0.7mA / cm 2, 500V · 1.4mA / cm 2, 1000V
・ 1.4mA / cm 2 case, ○ indicates good surface condition,
Δ indicates that the surface condition is slightly poor, and X indicates that the surface condition is poor. Poor surface condition means that the surface is scorched and rough (irregular) due to damage of the ion beam.
第1表からわかる様にθが50゜以下の場合にはレジス
ト(3)の受けるダメージは小さく、その表面を荒らす
ことなくイオンビームエッチングが行なわれる。As can be seen from Table 1, when θ is less than 50 °, the resist (3) suffers less damage and the ion beam etching is performed without roughening the surface.
しかし、角度θが小さすぎるとエッチングレートが極
端に小さくなってしまう。第3図にイオンビームの入射
角θとエッチングレートの相関を示す。この図でエッチ
ングレートは正規化してある。基板(レジスト)表面に
対して垂直方向(90゜)から角度を小さくしていくに従
い徐々にエッチングレートが上がるが、35゜前後をピー
クにエッチングレートが下がり始め、15゜を過ぎると急
激にエッチングレートは落ち、最後(0゜)にはエッチ
ングされなくなる。However, if the angle θ is too small, the etching rate becomes extremely small. FIG. 3 shows the correlation between the incident angle θ of the ion beam and the etching rate. In this figure, the etching rate is normalized. The etching rate gradually increases as the angle from the vertical direction (90 °) with respect to the substrate (resist) surface decreases, but the etching rate starts to decrease around 35 ° peak, and sharply after 15 ° The rate drops and at the end (0 °) it is no longer etched.
即ち、入射角θが15゜以上であればエッチングレート
を小さくすることなくエッチングが行えることになる。
従ってイオンビームは入射角が15゜乃至50゜の間に設定
されて基板(レジスト)へと照射される。而して、イオ
ンビームによりレジスト(3)及びSiO2膜(2)が同じ
エッチングレートでエッチングされ、表面が平坦化され
たSiO2膜(2)が露出される(第1図E)。That is, when the incident angle θ is 15 ° or more, etching can be performed without reducing the etching rate.
Accordingly, the ion beam is irradiated onto the substrate (resist) with the incident angle set between 15 ° and 50 °. Thus, the resist (3) and the SiO 2 film (2) are etched at the same etching rate by the ion beam, and the flattened surface of the SiO 2 film (2) is exposed (FIG. 1E).
次にレジストを用いず、イオンビームによるレジスト
のダメージを考慮する必要のない平坦化方法について説
明する。第3図に示す如く、エッチングレートは入射角
15゜以上では、90゜の場合と同等あるいはそれ以上のも
のとなる。しかし、15゜以下ではエッチングレートは非
常に小さいものとなる。そこで、凸部に対しては大きい
エッチングレートに、その他の部分に対しては小さいエ
ッチングレートとなるように角度を設定してイオンビー
ムエッチングを行う。Next, a planarization method that does not use a resist and does not need to consider the damage of the resist due to the ion beam will be described. As shown in FIG. 3, the etching rate is the incident angle.
At 15 mm or more, it is equivalent to or more than 90 mm. However, below 15 °, the etching rate is very small. Therefore, ion beam etching is performed by setting an angle so that the convex portion has a high etching rate and the other portions have a low etching rate.
第2図にその一実施例の工程説明図を示す。第1図A,
Bと同様に、まず、凸部として配線(1a)が形成された
基板(1)上に(第2図A)、SiO2膜(2)を堆積する
(第2図B)。FIG. 2 is a process explanatory view of one embodiment. FIG. 1A,
Similarly to B, first, an SiO 2 film (2) is deposited on the substrate (1) on which the wiring (1a) is formed as a projection (FIG. 2A) (FIG. 2B).
このSiO2膜(2)の配線(1a)による凸部(2a)の巾
をlとし、基板面と平行な面をI、凸部の側面をIIとす
る。そして、基板面Iに対して入射角θが10゜以下で且
つ凸部の側面IIに対して入射角αが15゜乃至90゜となる
角度でイオンビームを照射する(第2図C)。例えばθ
=5,α=50゜とすると側面IIのエッチングレートは基板
面Iのエッチングレートの約12倍となり、基板面Iにお
けるSiO2膜(2)の厚さがl/12エッチングされると凸部
(2a)が除去された平坦なSiO2膜(2)が得られる(第
2図D)。平坦化されたSiO2膜(2)を所望の膜厚とす
る場合には、膜減りの分(例えば、上述の場合l=5μ
mならば約4200Å程)で予め余分に堆積させておけば良
い。而して、レジストのダメージを考慮する必要なく、
SiO2膜の平坦化ができ、更にレジストを用いないので工
程数やコストの削減がされる。The width of the convex portion (2a) of the SiO 2 film (2) due to the wiring (1a) is l, the surface parallel to the substrate surface is I, and the side surface of the convex portion is II. Then, the ion beam is irradiated at an angle such that the incident angle θ is 10 ° or less with respect to the substrate surface I and the incident angle α is 15 ° to 90 ° with respect to the side surface II of the projection (FIG. 2C). For example θ
= 5, α = 50 °, the etching rate of the side surface II is about 12 times the etching rate of the substrate surface I, and when the thickness of the SiO 2 film (2) on the substrate surface I is etched by 1/12, the convex portion is formed. A flat SiO 2 film (2) from which (2a) has been removed is obtained (FIG. 2D). When the flattened SiO 2 film (2) is to have a desired film thickness, the film is reduced (for example, in the above case, l = 5 μm).
If it is m, about 4200Å), it is sufficient to deposit extra in advance. Therefore, there is no need to consider the damage of the resist,
The SiO 2 film can be flattened, and the number of steps and cost can be reduced because no resist is used.
尚、イオンビームを凸部の両側から均等に照射すれ
ば、更に良好に平坦化が可能となり、膜減りも1/2にす
ることができる。If the ion beam is uniformly irradiated from both sides of the convex portion, flattening can be performed more favorably, and the film thickness can be reduced by half.
また、第4図の如く配線パターン(40)が2方向の直
交する配線であるとき、α=45゜とすればどちらの配線
に対しても比較的高い同等のエッチングレートが得ら
れ、やはり良好にSiO2膜を平坦化できる。Further, when the wiring pattern (40) is a wiring perpendicular to two directions as shown in FIG. 4, if α = 45 °, a relatively high equivalent etching rate can be obtained for both wirings. The SiO 2 film can be flattened.
ト) 発明の効果 本発明の平坦化方法は、レジストを用いることなく、
SiO2からなる面の凸部の側面に対して15゜乃至90゜且つ
面の上面に対して10゜以下の角度でイオンビームを照射
することで、凸部の選択的なエッチングが行われて、面
の平坦化を良好に行うことができる。G) Effect of the Invention The flattening method of the present invention uses a resist without using a resist.
By irradiating the ion beam at an angle of 15 ° to 90 ° with respect to the side surface of the convex portion of the surface made of SiO 2 and 10 ° or less with respect to the upper surface of the surface, selective etching of the convex portion is performed. And the surface can be satisfactorily flattened.
第1図は本発明一実施例の工程説明図、第2図は他の実
施例の工程説明図、第3図はイオンビーム入射角度とエ
ッチングレートの相関図、第4図は第2図の他の実施例
の説明図である。 (1)……基板、(1a)……凸部、(2)……SiO2膜
(絶縁膜)、(2a)……凸部、(3)……レジストFIG. 1 is a process explanatory view of one embodiment of the present invention, FIG. 2 is a process explanatory view of another embodiment, FIG. 3 is a correlation diagram of an ion beam incident angle and an etching rate, and FIG. It is explanatory drawing of another Example. (1) ... substrate, (1a) .... protrusions, (2) ...... SiO 2 film (insulating film), (2a) .... protrusions, (3) .... resist
フロントページの続き (56)参考文献 特開 昭57−50436(JP,A) 特開 昭61−222010(JP,A) 特開 昭61−183943(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/302 - 21/3213 H01L 21/88 Continuation of the front page (56) References JP-A-57-50436 (JP, A) JP-A-61-222010 (JP, A) JP-A-61-183943 (JP, A) (58) Fields investigated (Int) .Cl. 6 , DB name) H01L 21/302-21/3213 H01L 21/88
Claims (1)
おいて、前記凸部及び面はSiO2からなり、前記凸部の側
面に対して15゜乃至90゜且つ前記面の上面に対して10゜
以下の角度でイオンビームを照射して前記面及び凸部を
エッチングし、前記面を平坦化することを特徴とした平
坦化方法。1. A method for flattening a surface of a surface having a convex portion, wherein the convex portion and the surface are made of SiO 2 , and are 15 ° to 90 ° with respect to the side surface of the convex portion and with respect to the upper surface of the surface. A flattening method, characterized in that the surface and the projection are etched by irradiating an ion beam at an angle of 10 ° or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63056937A JP2944082B2 (en) | 1988-03-10 | 1988-03-10 | Flattening method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63056937A JP2944082B2 (en) | 1988-03-10 | 1988-03-10 | Flattening method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01230254A JPH01230254A (en) | 1989-09-13 |
JP2944082B2 true JP2944082B2 (en) | 1999-08-30 |
Family
ID=13041439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63056937A Expired - Fee Related JP2944082B2 (en) | 1988-03-10 | 1988-03-10 | Flattening method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2944082B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69222084T2 (en) * | 1991-05-17 | 1998-01-22 | Fujitsu Ltd | Surface mount semiconductor package |
US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717148A (en) * | 1980-07-04 | 1982-01-28 | Sony Corp | Manufacture of semiconductor device |
JPS5750436A (en) * | 1980-09-12 | 1982-03-24 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS61183943A (en) * | 1985-02-12 | 1986-08-16 | Hitachi Ltd | Electrode wiring method |
JPS61222010A (en) * | 1985-03-27 | 1986-10-02 | Fuji Photo Film Co Ltd | Flattening method |
-
1988
- 1988-03-10 JP JP63056937A patent/JP2944082B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01230254A (en) | 1989-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62235758A (en) | Formation of conducting mutual connection | |
JP2944082B2 (en) | Flattening method | |
JPH0669351A (en) | Manufacture of contact of multilayer metal interconnection structure | |
JP3897071B2 (en) | Manufacturing method of semiconductor device | |
JP2555958B2 (en) | Method for manufacturing semiconductor device | |
JP2570154B2 (en) | Method for manufacturing semiconductor device | |
JPS586306B2 (en) | Handout Taisouchino Seizouhouhou | |
JPH01286443A (en) | Semiconductor device and its manufacture | |
JPH053166A (en) | Semiconductor device | |
JPS61187251A (en) | Manufacture of semiconductor device | |
JP3033839B2 (en) | Method for forming contact hole in semiconductor device | |
JP3308714B2 (en) | Method for manufacturing semiconductor device | |
JP2001023981A (en) | Manufacture of semiconductor device | |
JPH01222448A (en) | Manufacture of semiconductor device | |
KR0162140B1 (en) | Formation method of contact hole | |
JPS6134956A (en) | Method for forming wiring layer | |
JP3225289B2 (en) | Method for forming metal wiring of semiconductor device | |
JP3295172B2 (en) | Dry etching method and semiconductor device manufacturing method | |
JP3158486B2 (en) | Method for manufacturing semiconductor device | |
JPH0587973B2 (en) | ||
JPH10242275A (en) | Manufacture of semiconductor device | |
JPH03108359A (en) | Wiring structure and formation method therefor | |
JPH0574759A (en) | Manufacture of semiconductor device | |
JPS62241339A (en) | Manufacture of semiconductor device | |
JPH0622233B2 (en) | Multilayer wiring formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |