JP2937857B2 - Lock flag release method and method for common storage - Google Patents
Lock flag release method and method for common storageInfo
- Publication number
- JP2937857B2 JP2937857B2 JP8096687A JP9668796A JP2937857B2 JP 2937857 B2 JP2937857 B2 JP 2937857B2 JP 8096687 A JP8096687 A JP 8096687A JP 9668796 A JP9668796 A JP 9668796A JP 2937857 B2 JP2937857 B2 JP 2937857B2
- Authority
- JP
- Japan
- Prior art keywords
- lock flag
- storage device
- common storage
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は共通記憶装置のロッ
クフラグ解除方式および方法に関し、特に共通記憶装置
への排他的アクセスを制御するロックフラグの解除方式
および方法に関する。The present invention relates to a method and a method for releasing a lock flag of a common storage device, and more particularly to a method and a method for releasing a lock flag for controlling exclusive access to a common storage device.
【0002】[0002]
【従来の技術】複数のプロセッサが共通記憶装置をアク
セスする場合、各プロセッサが同一データをアクセスす
ることによって生じる矛盾を解消する方法として、従
来、プロセッサの共通記憶装置アクセス権をデータ単位
に管理するマルチプロセッサ制御方式が知られている。2. Description of the Related Art When a plurality of processors access a common storage device, as a method of resolving inconsistency caused by each processor accessing the same data, conventionally, a common storage device access right of a processor is managed in data units. Multiprocessor control systems are known.
【0003】このマルチプロセッサ制御方式では、プロ
セッサがそのデータ領域をアクセスした時に、そのデー
タ領域が現在アクセス中であることを示すロックフラグ
をセットすることにより、そのセット中に他のプロセッ
サの共通領域へのアクセスを排除する。In this multiprocessor control system, when a processor accesses a data area, a lock flag indicating that the data area is currently being accessed is set, so that a common area of another processor is included in the set. Eliminate access to.
【0004】上述したロックフラグのセットおよび共通
記憶装置アクセス後のロックフラグの解除の手段として
は情報処理装置毎に様々な手段が講じられている。Various means are employed for setting the lock flag and releasing the lock flag after accessing the common storage device for each information processing apparatus.
【0005】たとえば、特開昭61−259362号公
報では、共通記憶装置を使用する際のプロセッサ間の排
他制御として記述されているが、大型汎用コンピュータ
等で複数のコンピュータシステムが共通記憶装置(拡張
記憶装置等)を排他的に使用する場合にも同様のロック
フラグを用いた制御がなされている。For example, Japanese Patent Application Laid-Open No. 61-259362 describes an exclusive control between processors when using a common storage device, but a plurality of computer systems such as a large general-purpose computer use a common storage device (extension). When a storage device is exclusively used, control using a similar lock flag is performed.
【0006】[0006]
【発明が解決しようとする課題】共通記憶装置を排他的
にアクセスするためのロックフラグをセットしたプロセ
ッサに、ロックフラグの解除機能が正常に動作しない様
な障害が発生すると、他のいずれのプロセッサもロック
を取得することが不可能となってしまうので、後続のプ
ロセッサの実行が不可能となってしまう。When a failure occurs such that the lock flag release function does not operate properly in a processor in which a lock flag for exclusively accessing the common storage device is set, any of the other processors Cannot acquire the lock, so that the subsequent processor cannot execute.
【0007】この様に、他のどのプロセッサもロックが
取れなくなった状態は一般にデッドロック状態と呼ばれ
る。[0007] A state in which the lock cannot be obtained by any other processor is generally called a deadlock state.
【0008】本発明の目的は、ロックフラグをセットし
たプロセッサにロックフラグをセットしたままの状態で
ロックフラグを解除できない障害が発生した際のデッド
ロックをなくし、後続のプロセスに影響を及ぼさないよ
うにした共通記憶装置のロックフラグ解除方式および方
法を提供することにある。[0008] An object of the present invention is to eliminate deadlock when a failure occurs in which a lock flag cannot be released while a lock flag is set in a processor in which the lock flag is set, so that subsequent processes are not affected. And a lock flag release method and method for a common storage device.
【0009】[0009]
【課題を解決するための手段】本発明による共通記憶装
置のロックフラグ解除方式は、複数のプロセッサから共
通にアクセス可能な共通記憶装置を前記プロセッサ毎に
排他的にアクセスするためのロックフラグを有するコン
ピュータシステムにおいて、前記ロックフラグを解除す
ることが不可能になったことを検出するロックフラグ解
除不能検出手段と、前記ロックフラグ解除不能検出手段
の検出結果を通知するロックフラグ解除不能通知手段
と、前記ロックフラグ解除不能通知手段の出力によって
前記ロックフラグを解除するロックフラグリセット手段
とを有して構成される。A lock flag release method for a common storage device according to the present invention has a lock flag for exclusively accessing a common storage device that can be commonly accessed by a plurality of processors for each processor. In the computer system, lock flag release impossible detection means for detecting that it is no longer possible to release the lock flag, lock flag release impossible notification means for notifying the detection result of the lock flag release impossible detection means, Lock flag reset means for releasing the lock flag in response to the output of the lock flag release impossible notification means.
【0010】さらに、本発明による共通記憶装置のロッ
クフラグ解除方式は、複数のプロセッサから共通にアク
セス可能な共通記憶装置を前記プロセッサ毎に排他的に
アクセスするためのロックフラグを有するコンピュータ
システムにおいて、前記ロックフラグを解除することが
不可能になったことを検出するロックフラグ解除不能検
出手段と、前記プロセッサから前記共通記憶装置を論理
的に切り離す手段と、前記共通記憶装置が前記プロセッ
サから論理的に切り離されたことを検出する切り離し検
出手段と、前記切り離し検出手段の検出結果に従って前
記ロックフラグをリセットするロックフラグリセット手
段とを有して構成される。Further, the lock flag release method for a common storage device according to the present invention is a computer system having a lock flag for exclusively accessing a common storage device that can be commonly accessed by a plurality of processors for each processor. Lock flag release impossible detecting means for detecting that the lock flag cannot be released, means for logically separating the common storage device from the processor, and And a lock flag resetting means for resetting the lock flag in accordance with the detection result of the separation detecting means.
【0011】また、本発明による共通記憶装置のロック
フラグ解除方法は、複数のプロセッサから共通にアクセ
ス可能な共通記憶装置を前記プロセッサ毎に排他的にア
クセスするためのロックフラグを有するコンピュータシ
ステムにおいて、前記プロセッサは前記ロックフラグを
解除することが不可能になったときにそれを検出し通知
する信号を送出し、前記共通記憶装置は前記信号に従っ
て該当するプロセッサのロックフラグをリセットするよ
うにして実現される。The lock flag releasing method for a common storage device according to the present invention is a computer system having a lock flag for exclusively accessing a common storage device commonly accessible by a plurality of processors for each processor. The processor is configured to detect and notify the lock flag when it becomes impossible to release the lock flag, and to transmit a signal for notifying the lock flag. Is done.
【0012】さらに、本発明による共通記憶装置のロッ
クフラグ解除方法は、複数のプロセッサから共通にアク
セス可能な共通記憶装置を前記プロセッサ毎に排他的に
アクセスするためのロックフラグを有するコンピュータ
システムにおいて、前記プロセッサは前記ロックフラグ
を解除することが不可能になったことを検出したとき、
前記プロセッサから前記共通記憶装置を論理的に切り離
し、前記共通記憶装置は前記プロセッサから論理的に切
り離されたことを検出したとき前記ロックフラグをリセ
ットするようにして実現される。Further, the lock flag releasing method for a common storage device according to the present invention is directed to a computer system having a lock flag for exclusively accessing a common storage device commonly accessible by a plurality of processors for each of the processors. When the processor detects that the lock flag cannot be released,
The common storage device is logically disconnected from the processor, and the lock flag is reset when detecting that the common storage device is logically disconnected from the processor.
【0013】[0013]
【発明の実施の形態】以下、本発明について図面を参照
しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
【0014】図1は本発明の実施の第一の形態を示す説
明図である。同図において、本発明による共通記憶装置
のロックフラグ解除方式は、複数のプロセッサ1〜nか
ら共通にアクセス可能な共通記憶装置20を前記プロセ
ッサ毎に排他的にアクセスするためのロックフラグ22
を有するコンピュータシステムにおいて、前記ロックフ
ラグ22を解除することが不可能になったことを検出す
るロックフラグ解除不能検出手段1aと、前記ロックフ
ラグ解除不能検出手段1aの検出結果を通知するロック
フラグ解除不能通知手段1bと、前記ロックフラグ解除
不能通知手段1bの出力によって前記ロックフラグ22
を解除するロックフラグリセット手段21とを有して構
成されている。FIG. 1 is an explanatory diagram showing a first embodiment of the present invention. In the figure, a lock flag release method for a common storage device according to the present invention employs a lock flag 22 for exclusively accessing a common storage device 20 that can be commonly accessed by a plurality of processors 1 to n for each processor.
In the computer system having: a lock flag release impossible detecting means 1a for detecting that the lock flag 22 cannot be released; and a lock flag release for notifying the detection result of the lock flag release impossible detecting means 1a. The lock flag 22 is determined by the output of the lock flag release impossible notification unit 1b and the lock flag release disable notification unit 1b.
And a lock flag reset unit 21 for releasing the lock flag.
【0015】ここで、共通記憶装置20はn台のプロセ
ッサ1〜nに接続され、プロセッサ1〜nはそれぞれロ
ックフラグ解除不能検出手段1a〜naおよびロックフ
ラグ解除不能通知手段1b〜nbを備えている。Here, the common storage device 20 is connected to n processors 1 to n, and each of the processors 1 to n includes lock flag release disable detection means 1a to na and lock flag release disable notification means 1b to nb. I have.
【0016】ところで、プロセッサ1〜nが共通記憶装
置20へアクセスするとき、各プロセッサはアクセス開
始前にロックフラグ22をセットし、アクセス終了後に
ロックフラグ22をリセットする。そして、1台のプロ
セッサがセット中に他のプロセッサはセットできない。
このような通常のセット/リセットの方式は公知であ
り、たとえば、特開昭61−259362号公報にも記
載されている。By the way, when the processors 1 to n access the common storage device 20, each processor sets the lock flag 22 before starting the access, and resets the lock flag 22 after the access is completed. While one processor is being set, another processor cannot be set.
Such a normal set / reset method is known, and is described, for example, in Japanese Patent Application Laid-Open No. 61-259362.
【0017】本発明は、ロックフラグ22を通常の仕方
でリセットする前に、プロセッサ1内に障害が発生し、
かつその障害内容がロックフラグのリセットを実行不可
能にするような場合の対処を示すものである。According to the present invention, before the lock flag 22 is reset in a normal manner, a fault occurs in the processor 1,
Further, it shows a countermeasure in a case where the content of the failure makes resetting of the lock flag impossible.
【0018】例えば、大型汎用機のような情報処理シス
テムにおいて上記の様なロックフラグのセット/リセッ
トはロック命令を実行して制御がなされる。上記のよう
なシステムでは、信頼度を高めるために装置間のインタ
フェース等にはパリティビット等の冗長符号が付与され
ことが多いが、ロック命令の送受信に関与するインタフ
ェースやレジスタ等に障害が発生し、固定的にパリティ
エラーを検出する場合には、ロックフラグのリセットを
実行できない。For example, in an information processing system such as a large general-purpose machine, the setting / resetting of the lock flag as described above is controlled by executing a lock command. In such a system as described above, a redundant code such as a parity bit is often added to an interface between devices in order to enhance reliability, but a failure occurs in an interface or a register involved in transmission / reception of a lock command. However, when a parity error is fixedly detected, the lock flag cannot be reset.
【0019】本発明のロックフラグ解除不能検出手段1
aは、上記のような障害を検出する手段である。そし
て、上記のロックフラグ解除不能検出手段1aの出力は
信号線を介してロックフラグ解除不能通知手段1bに報
告され、さらに、ロックフラグ解除不能通知手段1bは
共通記憶装置20にロックフラグ22の解除が不可能に
なったことを通知する。Lock flag release impossible detecting means 1 of the present invention
“a” is a means for detecting the above-described failure. The output of the lock flag release impossible detection means 1a is reported to the lock flag release disable notification means 1b via a signal line, and the lock flag release disable notification means 1b sends the lock flag 22 release to the common storage device 20. Notify that is no longer possible.
【0020】共通記憶装置20は、上記の通知を受け取
り、ロックフラグリセット手段21がロックフラグ22
をリセットする。The common storage device 20 receives the above notification, and the lock flag reset means 21
Reset.
【0021】なお、他のプロセッサの場合にも上記とま
ったく同様にしてロックフラグ22をリセットする。In the case of other processors, the lock flag 22 is reset in exactly the same manner as described above.
【0022】また、複数のプロセッサのそれぞれに対応
してロックフラグおよびロックフラグリセット手段を設
けることもできる。Further, a lock flag and a lock flag reset means may be provided for each of the plurality of processors.
【0023】図2は本発明の実施の第二の形態を示す説
明図である。同図において、本発明による共通記憶装置
のロックフラグ解除方式は、複数のプロセッサ11〜1
nから共通にアクセス可能な共通記憶装置30を前記プ
ロセッサ毎に排他的にアクセスするためのロックフラグ
33を有するコンピュータシステムにおいて、前記ロッ
クフラグ33を解除することが不可能になったことを検
出するロックフラグ解除不能検出手段11aと、前記プ
ロセッサから前記共通記憶装置30を論理的に切り離す
手段11bと、前記共通記憶装置30が前記プロセッサ
から論理的に切り離されたことを検出する論理的切り離
し検出手段31と、前記切り離し検出手段31の検出結
果に従って、前記ロックフラグ33をリセットするロッ
クフラグリセット手段32とを有して構成されている。FIG. 2 is an explanatory view showing a second embodiment of the present invention. In the figure, a lock flag release method for a common storage device according to the present invention is implemented by a
In a computer system having a lock flag 33 for exclusively accessing the common storage device 30 that can be commonly accessed from n for each processor, it is detected that the lock flag 33 cannot be released. Lock flag release impossible detecting means 11a, means 11b for logically separating the common storage device 30 from the processor, and logical separation detecting means for detecting that the common storage device 30 is logically disconnected from the processor 31 and a lock flag resetting means 32 for resetting the lock flag 33 in accordance with the detection result of the separation detecting means 31.
【0024】ここで、共通記憶装置30はn台のプロセ
ッサ11〜1nに接続され、プロセッサ11〜1nはそ
れぞれロックフラグ解除不能検出手段11a〜1naお
よび論理的切り離し手段11b〜1nbを備えている。Here, the common storage device 30 is connected to n processors 11 to 1n, and each of the processors 11 to 1n includes lock flag release impossible detecting means 11a to 1na and logical separating means 11b to 1nb.
【0025】なお、通常時におけるロックフラグ33の
セット/リセットは図1に示した実施の第一の形態と同
様に動作し、ロックフラグ解除不能となる障害も同様で
あるとする。The setting / resetting of the lock flag 33 in the normal state operates in the same manner as in the first embodiment shown in FIG. 1, and the same applies to the failure in which the lock flag cannot be released.
【0026】通常、共通記憶装置を使用するコンピュー
タシステム、例えば大型汎用コンピュータシステムで
は、個々のプロセッサが共通記憶装置にアクセス可能な
状態か否かを、OSまたはアプリケーション・ソフトウ
ェアが管理している。In a computer system using a common storage device, for example, a large general-purpose computer system, an OS or application software manages whether or not each processor can access the common storage device.
【0027】ここでは、上記の管理をOSが行っている
ものとすれば、OSは配下のプロセッサ毎に共通記憶装
置をアロケートしているか否かを管理するテーブルを有
している。Here, assuming that the above management is performed by the OS, the OS has a table for managing whether or not the common storage device is allocated for each processor under the OS.
【0028】そしてOSは共通記憶装置を任意のプロセ
ッサにアロケート(論理的組込み)する際には、上記管
理テーブルにその旨を登録する。また、OSは共通記憶
装置を任意のプロセッサがデアローケート(論理的切り
離し)する際には、同管理テーブルにその旨を登録す
る。When allocating (logically incorporating) the common storage device to an arbitrary processor, the OS registers that fact in the management table. Also, when an arbitrary processor deallocates (logically separates) the common storage device, the OS registers the fact in the management table.
【0029】上記動作は、ハードウェアとしては、例え
ばOSが構成の制御を行う命令(以下構成制御命令と称
す)を出すことによって プロセッサが共通記憶装置をアロケートする時には
「1」 プロセッサが共通記憶装置をデアロケートする時には
「0」 となるようなFF(Flip Flop )等を設けることにより
実現される。ここでは、上記のFFをConfigフラ
グという。The above operation is performed as follows. For example, when the processor allocates a common storage device by issuing an instruction for controlling the configuration (hereinafter, referred to as a configuration control instruction) from the OS, the processor operates as follows. Is deallocated by providing an FF (Flip Flop) or the like that becomes “0”. Here, the above FF is referred to as a Config flag.
【0030】再び、図2を参照して、論理的切り離し手
段11bは、共通記憶装置30をプロセッサ11からデ
アローケートする際に、上記のConfigフラグを
「0」とする手段である。Referring again to FIG. 2, the logical disconnecting means 11b is means for setting the above-mentioned Config flag to "0" when the common storage device 30 is deallocated from the processor 11.
【0031】本発明は、上記の論理的切り離し手段11
bを通常のOSからの構成制御命令以外に、ロックフラ
グ解除不能検出手段11aの出力によっても起動できる
ようにする。According to the present invention, the above-mentioned logical separating means 11 is used.
b can be started not only by the configuration control command from the normal OS but also by the output of the lock flag release impossible detecting means 11a.
【0032】そして、論理的切り離し検出手段31は、
上記のConfigフラグが「1」から「0」に状態値
変化したことを検出し、ロックフラグリセット手段32
に通知する。ロックフラグリセット手段32はロックフ
ラグ33をリセットする。Then, the logical disconnection detecting means 31
When the state value of the Config flag is changed from “1” to “0”, the lock flag reset unit 32
Notify. The lock flag reset unit 32 resets the lock flag 33.
【0033】なお、他のプロセッサの場合も上記とまっ
たく同様にしてロックフラグ33をリセットする。In the case of other processors, the lock flag 33 is reset in exactly the same manner as described above.
【0034】また、実施の第一の形態と同様に、複数の
プロセッサのそれぞれに対応して論理的切り離し検出手
段,ロックフラグリセット手段,およびロックフラグを
設けることもできる。As in the first embodiment, logical disconnection detecting means, lock flag resetting means, and lock flag may be provided for each of the plurality of processors.
【0035】[0035]
【発明の効果】以上、詳細に説明したように、本発明に
よれば共通記憶装置のロックフラグが解除不能になった
ときにそれを検出して強制的にリセットするようにした
ので、ロックフラグ解除不能になるような障害が発生し
てもこれをリセットすることができる。したがって、シ
ステムがデッドロック状態になることを回避し後続のプ
ロセスを継続させることができる。As described in detail above, according to the present invention, when the lock flag of the common storage device becomes incapable of being released, it is detected and forcibly reset. Even if a failure that cannot be canceled occurs, it can be reset. Therefore, it is possible to avoid a deadlock state of the system and continue the subsequent process.
【図1】本発明の実施の第一の形態を示す説明図。FIG. 1 is an explanatory view showing a first embodiment of the present invention.
【図2】本発明の実施の第二の形態を示す説明図。FIG. 2 is an explanatory view showing a second embodiment of the present invention.
1〜n プロセッサ 1a〜na ロックフラグ解除不能検出手段 1b〜nb ロックフラグ解除不能通知手段 20 共通記憶装置 21 ロックフラグリセット手段 22 ロックフラグ 1-n processor 1a-na Lock flag release impossible detection means 1b-nb Lock flag release disable notification means 20 Common storage device 21 Lock flag reset means 22 Lock flag
Claims (2)
能な共通記憶装置を前記プロセッサ毎に排他的にアクセ
スするためのロックフラグを有するコンピュータシステ
ムにおいて、前記複数のプロセッサはそれぞれ、当該プロセッサが 前
記ロックフラグを解除することが不可能になったことを
検出するロックフラグ解除不能検出手段と、前記ロック
フラグ解除不能検出手段の検出結果を前記共通記憶装置
に通知するロックフラグ解除不能通知手段とを有し、前記共通記憶装置は、 前記ロックフラグ解除不能通知手
段の出力によって前記ロックフラグを解除するロックフ
ラグリセット手段を有することを特徴とする共通記憶装
置のロックフラグ解除方式。1. A computer system having a lock flag for exclusively accessing a common storage device that can be commonly accessed by a plurality of processors for each of the processors , wherein each of the plurality of processors has the lock flag a lock flag releasing undetectable means for detecting that became impossible to release the said common storage device the detection result of the lock flag releasing undetectable means
And a lock flag releasing non notification means for notifying, the common storage device, the common memory device characterized by having a lock flag reset means for releasing the lock flag by the output of the lock flag releasing non notification means Lock flag release method.
能な共通記憶装置を前記プロセッサ毎に排他的にアクセ
スするためのロックフラグを有するコンピュータシステ
ムにおいて、前記複数のプロセッサはそれぞれ、当該プロセッサが 前
記ロックフラグを解除することが不可能になったことを
検出するロックフラグ解除不能検出手段と、前記プロセ
ッサから前記共通記憶装置を論理的に切り離す手段とを
有し、 前記共通記憶装置は、前記切り離す手段により前記プロ
セッサが前記共通記憶装置から論理的に切り離されたこ
とを検出する切り離し検出手段と、前記切り離し検出手
段の検出結果に従って前記ロックフラグをリセットする
ロックフラグリセット手段とを有することを特徴とする
共通記憶装置のロックフラグ解除方式。2. A computer system having a lock flag for exclusively accessing a common storage device that can be commonly accessed by a plurality of processors for each processor , wherein each of the plurality of processors has a lock flag. a lock flag releasing undetectable means for detecting that became impossible to cancel, and means for disconnecting said common memory device logically from the processor
The common storage device has a disconnection detection unit that detects that the processor has been logically disconnected from the common storage device by the disconnection unit, and resets the lock flag according to a detection result of the disconnection detection unit. A lock flag reset method for the common storage device, comprising: a lock flag reset unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8096687A JP2937857B2 (en) | 1996-04-18 | 1996-04-18 | Lock flag release method and method for common storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8096687A JP2937857B2 (en) | 1996-04-18 | 1996-04-18 | Lock flag release method and method for common storage |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09282291A JPH09282291A (en) | 1997-10-31 |
JP2937857B2 true JP2937857B2 (en) | 1999-08-23 |
Family
ID=14171713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8096687A Expired - Lifetime JP2937857B2 (en) | 1996-04-18 | 1996-04-18 | Lock flag release method and method for common storage |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2937857B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4394298B2 (en) | 2001-02-20 | 2010-01-06 | 日本電気株式会社 | Multiprocessor system, shared memory control method thereof, and shared memory control program |
US7921250B2 (en) * | 2004-07-29 | 2011-04-05 | International Business Machines Corporation | Method to switch the lock-bits combination used to lock a page table entry upon receiving system reset exceptions |
JP2006185348A (en) | 2004-12-28 | 2006-07-13 | Fujitsu Ltd | Multiprocessor system and method for operating lock flag |
-
1996
- 1996-04-18 JP JP8096687A patent/JP2937857B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09282291A (en) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0831047B2 (en) | Apparatus and method for inter-partition control in a logical partition data processor | |
US5438675A (en) | Initialization system for input/output processing units | |
US5983359A (en) | Processor fault recovering method for information processing system | |
JP7012915B2 (en) | controller | |
JP2937857B2 (en) | Lock flag release method and method for common storage | |
US5140593A (en) | Method of checking test program in duplex processing apparatus | |
JP2002215557A (en) | Facilitation system for fault analysis of pci bus | |
US20040078649A1 (en) | Computer system | |
JPS5914197A (en) | Multi-processor system | |
JP3008646B2 (en) | Failure information processing method | |
JPH0430245A (en) | Multiprocessor control system | |
JPH05224964A (en) | Bus abnormality information system | |
JPH02257247A (en) | Multi-processor system | |
JPH01286070A (en) | Data processing system | |
KR20240062498A (en) | System-on-chip and method for performaing error processing on domains of hierarchical structure independently operated | |
JP2815730B2 (en) | Adapters and computer systems | |
JPS63250753A (en) | Memory access checking system | |
JP2825589B2 (en) | Bus control method | |
JP2928175B2 (en) | Compare and swap control system | |
JP2504515B2 (en) | Test channel instruction execution control method | |
JP3110124B2 (en) | Failure detection method in multi-computer system | |
JPH10143393A (en) | Diagnosis and processing device | |
JPS6143739B2 (en) | ||
JPH06161797A (en) | Data processor | |
JPH09282292A (en) | Memory copying device for information processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |