JP2937156B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP2937156B2 JP2937156B2 JP138297A JP138297A JP2937156B2 JP 2937156 B2 JP2937156 B2 JP 2937156B2 JP 138297 A JP138297 A JP 138297A JP 138297 A JP138297 A JP 138297A JP 2937156 B2 JP2937156 B2 JP 2937156B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor laser
- quantum well
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体レーザの製
造方法に関するものであり、特に、Al(アルミニウ
ム)を含む混晶を活性層領域に用い、かつ活性層領域に
互いに異なるV族元素を含む混晶のヘテロ界面を有する
半導体レーザの製造方法に関するものである。
造方法に関するものであり、特に、Al(アルミニウ
ム)を含む混晶を活性層領域に用い、かつ活性層領域に
互いに異なるV族元素を含む混晶のヘテロ界面を有する
半導体レーザの製造方法に関するものである。
【0002】
【従来の技術】加入者系光通信用の1.3μm(波長)
帯半導体レーザには、高温を含む温度範囲で動作する性
能が要求されている。高温で半導体レーザの特性が劣化
する一つの原因として、活性層に注入されたキャリア、
特に電子が、熱により高エネルギー状態となってバリア
の高さを超え、活性層からオーバーフローし、これによ
って発光効率が低下することが挙げられる。量子井戸活
性層を有する半導体レーザにおいては、量子井戸活性層
からのこの電子のオーバーフローを抑制するために、量
子井戸活性層とバリア層との伝導帯のエネルギーの不連
続値を大きくするような量子井戸構造が有効であると考
えられる。バリア層にAlを含む混晶を用いた量子井戸
構造は、この伝導帯でのバンド不連続値を大きくとれる
ため、高温度特性が期待される。ザー(Zah)らは、
「アイ・イー・イー・イー・ジャーナル・オブ・カンタ
ム・エレクトロニクス(IEEE J. Quantum Electro
n.)」第30巻第2号(1994年)第511〜523
頁において、AlGaInAsをバリア層として用いた
半導体レーザにおいて良好な温度特性が得られたことを
報告している。
帯半導体レーザには、高温を含む温度範囲で動作する性
能が要求されている。高温で半導体レーザの特性が劣化
する一つの原因として、活性層に注入されたキャリア、
特に電子が、熱により高エネルギー状態となってバリア
の高さを超え、活性層からオーバーフローし、これによ
って発光効率が低下することが挙げられる。量子井戸活
性層を有する半導体レーザにおいては、量子井戸活性層
からのこの電子のオーバーフローを抑制するために、量
子井戸活性層とバリア層との伝導帯のエネルギーの不連
続値を大きくするような量子井戸構造が有効であると考
えられる。バリア層にAlを含む混晶を用いた量子井戸
構造は、この伝導帯でのバンド不連続値を大きくとれる
ため、高温度特性が期待される。ザー(Zah)らは、
「アイ・イー・イー・イー・ジャーナル・オブ・カンタ
ム・エレクトロニクス(IEEE J. Quantum Electro
n.)」第30巻第2号(1994年)第511〜523
頁において、AlGaInAsをバリア層として用いた
半導体レーザにおいて良好な温度特性が得られたことを
報告している。
【0003】一般に、InAlGaAs、AlGaAs
等のAlを含む混晶を、分子線エピタキシー成長(MB
E)法や有機金属気相成長(MOVPE)法などの方法
により結晶成長する場合、Alの反応性の高さを反映
し、酸化物等の不純物や非発光再結合中心となる格子欠
陥が結晶中に多く混入しやすく、こうした欠陥は光学特
性の劣化原因となる。これらのAlを含む混晶において
良好な結晶性を得るために、成長時の基板温度を高くす
ることが必要である。ツァン(Tsang)らは、雑誌
「アプライド・フィジクス・レターズ(Appl. Phys. Le
tt.)」第36巻第5号(1980年)の第118〜1
20頁において、GaAsを活性層としAlGaAsを
光閉じ込め層とした半導体レーザをMBE法により作製
し、成長時の基板温度が高いほど、GaAs活性層から
のPL(フォトルミネッセンス)発光強度が増大し、ま
た半導体レーザの発振閾値が下がることを示している。
Alを含む混晶を量子井戸活性層領域に用いる場合、従
来の結晶成長技術では、結晶成長する際の基板温度を高
温にして成長しなければ良好な結晶性が得られず、格子
欠陥や不純物等による非発光再結合中心が多く残存し、
良好な光学特性を得るのは困難と考えられる。
等のAlを含む混晶を、分子線エピタキシー成長(MB
E)法や有機金属気相成長(MOVPE)法などの方法
により結晶成長する場合、Alの反応性の高さを反映
し、酸化物等の不純物や非発光再結合中心となる格子欠
陥が結晶中に多く混入しやすく、こうした欠陥は光学特
性の劣化原因となる。これらのAlを含む混晶において
良好な結晶性を得るために、成長時の基板温度を高くす
ることが必要である。ツァン(Tsang)らは、雑誌
「アプライド・フィジクス・レターズ(Appl. Phys. Le
tt.)」第36巻第5号(1980年)の第118〜1
20頁において、GaAsを活性層としAlGaAsを
光閉じ込め層とした半導体レーザをMBE法により作製
し、成長時の基板温度が高いほど、GaAs活性層から
のPL(フォトルミネッセンス)発光強度が増大し、ま
た半導体レーザの発振閾値が下がることを示している。
Alを含む混晶を量子井戸活性層領域に用いる場合、従
来の結晶成長技術では、結晶成長する際の基板温度を高
温にして成長しなければ良好な結晶性が得られず、格子
欠陥や不純物等による非発光再結合中心が多く残存し、
良好な光学特性を得るのは困難と考えられる。
【0004】一方、たとえばInP/InGaAs半導
体積層構造におけるPとAsのように、III−V族半導
体のヘテロ界面においてV族元素が異なる場合、結晶成
長時にV族元素の供給源の切替が必要となり、急峻なヘ
テロ界面を形成するのが困難であることが知られてい
る。その原因の一つが、V族元素の不安定性により、供
給源を切り替えた後にわずかに残存するV族元素が結晶
中に取り込まれてしまうメモリー効果である。また、メ
モリー効果を抑えるため、界面において新たな結晶の成
長前にV族元素の供給待機時間を確保する方法などがと
られているが、この場合は、切替後のV族元素が既に成
長し終えた結晶中に取り込まれたり、成長中の結晶表面
の平坦性の劣化が起こる、という問題が指摘されてい
る。このように成長中にヘテロ界面において容易にV族
元素の置換が起こってしまうため、急峻なヘテロ界面を
形成することが困難となる。
体積層構造におけるPとAsのように、III−V族半導
体のヘテロ界面においてV族元素が異なる場合、結晶成
長時にV族元素の供給源の切替が必要となり、急峻なヘ
テロ界面を形成するのが困難であることが知られてい
る。その原因の一つが、V族元素の不安定性により、供
給源を切り替えた後にわずかに残存するV族元素が結晶
中に取り込まれてしまうメモリー効果である。また、メ
モリー効果を抑えるため、界面において新たな結晶の成
長前にV族元素の供給待機時間を確保する方法などがと
られているが、この場合は、切替後のV族元素が既に成
長し終えた結晶中に取り込まれたり、成長中の結晶表面
の平坦性の劣化が起こる、という問題が指摘されてい
る。このように成長中にヘテロ界面において容易にV族
元素の置換が起こってしまうため、急峻なヘテロ界面を
形成することが困難となる。
【0005】ヘテロ界面が急峻に形成できないと量子井
戸のバンド構造が変形したりバンドギャップの変化が起
こり、光学特性の劣化をまねくことになる。このような
V族元素の切替を要するヘテロ界面の形成においては、
ナガオらが「ジャーナル・オブ・クリスタル・グロウス
(J. Cryst. Growth)」第111巻(1991年)第5
21〜524頁において、GaAs/AlInPヘテロ
界面の形成に関して、比較的低温で結晶成長を行うこと
により、V族元素のAsとPの置換する深さ領域が小さ
くできることを示している。結晶成長時の基板温度が高
い場合には、V族元素の拡散速度が大きくなり良質なヘ
テロ界面を形成することは困難になると考えられる。
戸のバンド構造が変形したりバンドギャップの変化が起
こり、光学特性の劣化をまねくことになる。このような
V族元素の切替を要するヘテロ界面の形成においては、
ナガオらが「ジャーナル・オブ・クリスタル・グロウス
(J. Cryst. Growth)」第111巻(1991年)第5
21〜524頁において、GaAs/AlInPヘテロ
界面の形成に関して、比較的低温で結晶成長を行うこと
により、V族元素のAsとPの置換する深さ領域が小さ
くできることを示している。結晶成長時の基板温度が高
い場合には、V族元素の拡散速度が大きくなり良質なヘ
テロ界面を形成することは困難になると考えられる。
【0006】
【発明が解決しようとする課題】以上説明したように、
従来の製造方法を用いる限り、例えば高温領域での良好
な特性が期待されるInAsP/InAlGaAs量子
井戸構造のように、ヘテロ界面にV族切替が含まれ、か
つAlを含む混晶を含む構造を結晶成長する場合、V族
元素の相互拡散を抑えて急峻な界面をなし、かつAlを
含む混晶の良好な結晶性を得ることは、事実上困難であ
る。
従来の製造方法を用いる限り、例えば高温領域での良好
な特性が期待されるInAsP/InAlGaAs量子
井戸構造のように、ヘテロ界面にV族切替が含まれ、か
つAlを含む混晶を含む構造を結晶成長する場合、V族
元素の相互拡散を抑えて急峻な界面をなし、かつAlを
含む混晶の良好な結晶性を得ることは、事実上困難であ
る。
【0007】また、Alを含むIII−V族の混晶におい
ては、AlとGaの組成比を変化させることにより、格
子定数を大きく変えずにバンドギャップなどを操作する
ことが可能であり、半導体レーザのような発光素子の活
性層材料として採用される場合も多い。しかし、従来の
技術では、Alを含む混晶とともにV族元素が異なる混
晶材料を用いた量子井戸構造の実現は難しく、設計され
る活性層構造が制限されていると考えられる。
ては、AlとGaの組成比を変化させることにより、格
子定数を大きく変えずにバンドギャップなどを操作する
ことが可能であり、半導体レーザのような発光素子の活
性層材料として採用される場合も多い。しかし、従来の
技術では、Alを含む混晶とともにV族元素が異なる混
晶材料を用いた量子井戸構造の実現は難しく、設計され
る活性層構造が制限されていると考えられる。
【0008】本発明の目的は、前記のような問題を解決
して活性層に用いる混晶材料選択の範囲を拡げるため、
活性層としてヘテロ界面にV族切替が含まれかつAlを
含む混晶を有する量子井戸構造を用いた半導体レーザを
製造する場合において、ヘテロ界面でのV族元素の相互
拡散を抑制して急峻な界面をなし、かつAlを含む混晶
の良好な結晶性を実現することが可能な製造方法を提供
することにある。
して活性層に用いる混晶材料選択の範囲を拡げるため、
活性層としてヘテロ界面にV族切替が含まれかつAlを
含む混晶を有する量子井戸構造を用いた半導体レーザを
製造する場合において、ヘテロ界面でのV族元素の相互
拡散を抑制して急峻な界面をなし、かつAlを含む混晶
の良好な結晶性を実現することが可能な製造方法を提供
することにある。
【0009】
【課題を解決するための手段】本発明の半導体レーザの
製造方法は、基板上に、バリア層及び量子井戸層を積層
した量子井戸構造を活性層として有し、バリア層と量子
井戸層とがV族元素として相互に異なる元素を用いた混
晶層によって形成され、かつバリア層及び量子井戸層の
少なくとも一方がAlを含む混晶層で形成された半導体
レーザの製造方法において、バリア層と量子井戸層との
間の良好なヘテロ界面が得られる程度の低基板温度で、
Alを含む混晶層の結晶成長を実行し、その後、結晶成
長が行われた基板に対してラピッド・サーマル・アニー
リング(RTA)を実施する。
製造方法は、基板上に、バリア層及び量子井戸層を積層
した量子井戸構造を活性層として有し、バリア層と量子
井戸層とがV族元素として相互に異なる元素を用いた混
晶層によって形成され、かつバリア層及び量子井戸層の
少なくとも一方がAlを含む混晶層で形成された半導体
レーザの製造方法において、バリア層と量子井戸層との
間の良好なヘテロ界面が得られる程度の低基板温度で、
Alを含む混晶層の結晶成長を実行し、その後、結晶成
長が行われた基板に対してラピッド・サーマル・アニー
リング(RTA)を実施する。
【0010】本発明における低基板温度は、使用する材
料系によって異なるが、基板としてInP基板を使用す
る場合には、典型的には500℃以下の温度である。ま
た、本発明においては、ラピッド・サーマル・アニーリ
ングとして活性層の温度が600℃以上となるものを実
行することが好ましい。Alを含む混晶層の結晶成長を
440℃以上480℃以下の基板温度で行うことがさら
に好ましく、また、活性層の温度が600℃以上700
℃以下となるラピッド・サーマル・アニーリングを実行
することがさらに好ましい。
料系によって異なるが、基板としてInP基板を使用す
る場合には、典型的には500℃以下の温度である。ま
た、本発明においては、ラピッド・サーマル・アニーリ
ングとして活性層の温度が600℃以上となるものを実
行することが好ましい。Alを含む混晶層の結晶成長を
440℃以上480℃以下の基板温度で行うことがさら
に好ましく、また、活性層の温度が600℃以上700
℃以下となるラピッド・サーマル・アニーリングを実行
することがさらに好ましい。
【0011】本発明において、量子井戸層とバリア層の
組合せとしては、例えば、InAsP量子井戸層及びI
nAlGaAsバリア層の組合せを用いることができ
る。
組合せとしては、例えば、InAsP量子井戸層及びI
nAlGaAsバリア層の組合せを用いることができ
る。
【0012】本発明では、量子井戸活性層を低温で結晶
成長することにより、ヘテロ界面における、結晶成長時
のV族元素の相互拡散等による界面劣化を抑制し、急峻
な界面を形成することができる。また、低温で成長して
いるためにAlを含む混晶層には結晶中の欠陥が多く残
存していると考えられるが、本発明では、結晶成長後に
RTAにより短時間でのアニールを行っているので、A
lを含む混晶層の結晶性を向上させることができる。R
TAでは短時間で急激に昇温、降温を行うため、RTA
中に基板が高温になることによってV族元素やドーパン
ト元素が拡散し結晶の光学特性を悪化させる影響は、ほ
とんどないと考えられる。したがって、本発明の方法に
より、V族元素の相互拡散が抑えられた急峻なヘテロ界
面を有し、かつ結晶性の良好なAlを含む混晶を有する
量子井戸を活性層とした半導体レーザの製造が可能とな
る。
成長することにより、ヘテロ界面における、結晶成長時
のV族元素の相互拡散等による界面劣化を抑制し、急峻
な界面を形成することができる。また、低温で成長して
いるためにAlを含む混晶層には結晶中の欠陥が多く残
存していると考えられるが、本発明では、結晶成長後に
RTAにより短時間でのアニールを行っているので、A
lを含む混晶層の結晶性を向上させることができる。R
TAでは短時間で急激に昇温、降温を行うため、RTA
中に基板が高温になることによってV族元素やドーパン
ト元素が拡散し結晶の光学特性を悪化させる影響は、ほ
とんどないと考えられる。したがって、本発明の方法に
より、V族元素の相互拡散が抑えられた急峻なヘテロ界
面を有し、かつ結晶性の良好なAlを含む混晶を有する
量子井戸を活性層とした半導体レーザの製造が可能とな
る。
【0013】本発明においては、各混晶層を結晶成長で
形成するとともに、結晶成長による最上表面層をAsの
みをV族元素として含む混晶で形成し、その後、RTA
を実行するようにしてもよい。すなわち、RTAを行う
半導体基板の最上表面層に、Pを含まずAsのみをV族
元素として含む混晶を用いる。RTAにおける高温度中
では、V族元素の蒸発が表面劣化をもたらすが、Asの
方がPに比べ蒸発しにくいため、このようにAsのみを
V族元素として含む混晶を用いることにより、半導体基
板表面の劣化を抑えることが可能になる。
形成するとともに、結晶成長による最上表面層をAsの
みをV族元素として含む混晶で形成し、その後、RTA
を実行するようにしてもよい。すなわち、RTAを行う
半導体基板の最上表面層に、Pを含まずAsのみをV族
元素として含む混晶を用いる。RTAにおける高温度中
では、V族元素の蒸発が表面劣化をもたらすが、Asの
方がPに比べ蒸発しにくいため、このようにAsのみを
V族元素として含む混晶を用いることにより、半導体基
板表面の劣化を抑えることが可能になる。
【0014】さらに本発明においては、量子井戸構造に
おいて、量子井戸層とAlを含む混晶からなるバリア層
との間に、数原子層厚のスペーサ層を設けてもよい。こ
のスペーサ層は、量子井戸層へのキャリア注入をそれほ
ど妨げないような構造を保てるように設計され、例え
ば、InPなどで構成される。Alを含む混晶中には、
RTAによっても除去しきれない格子欠陥や不純物等の
非発光再結合中心が含まれ、これによって活性層に注入
されたキャリアが捕獲されることとなるが、このような
スペーサ層を設けることにより、キャリアが捕獲される
ことが抑制され、量子井戸層での発光効率の低下を防ぐ
ことが可能となる。
おいて、量子井戸層とAlを含む混晶からなるバリア層
との間に、数原子層厚のスペーサ層を設けてもよい。こ
のスペーサ層は、量子井戸層へのキャリア注入をそれほ
ど妨げないような構造を保てるように設計され、例え
ば、InPなどで構成される。Alを含む混晶中には、
RTAによっても除去しきれない格子欠陥や不純物等の
非発光再結合中心が含まれ、これによって活性層に注入
されたキャリアが捕獲されることとなるが、このような
スペーサ層を設けることにより、キャリアが捕獲される
ことが抑制され、量子井戸層での発光効率の低下を防ぐ
ことが可能となる。
【0015】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図1(a)〜(e)は、本発明
の半導体レーザの製造方法の実施の一形態での各工程を
順を追って示す断面図であり、図2は、本発明の半導体
レーザの製造方法が適用可能な半導体レーザの構造の一
例を示す断面図である。
て、図面を参照して説明する。図1(a)〜(e)は、本発明
の半導体レーザの製造方法の実施の一形態での各工程を
順を追って示す断面図であり、図2は、本発明の半導体
レーザの製造方法が適用可能な半導体レーザの構造の一
例を示す断面図である。
【0016】まず、図2に示す半導体レーザについて説
明する。この半導体レーザはリッジストライプ型のもの
であって、n型InP単結晶基板1の一方の表面上に、
n型InPクラッド層2、n型InAlAs光導波路層
3、多重量子井戸活性層4及びp型InAlAs光導波
路層5がこの順で積層し、p型InAlAs光導波路層
5上には、リッジ状に形成されたp型InPクラッド層
6、p型InGaAsコンタクト層7及びp型電極12
がこの順で設けられている。またn型InP単結晶基板
1の他方の表面には、n型電極13が形成されている。
多重量子井戸活性層4は、InAsP量子井戸層8とI
nAlGaAsバリア層9とを積層した構造であり、都
合7つの歪補償量子井戸から構成されている。ここで、
InAlGaAsバリア層9はAlを含む混晶であり、
またInAsP量子井戸層8は、InAlGaAsバリ
ア層9には含まれていないV族元素であるPを含む混晶
であることを特徴としている。
明する。この半導体レーザはリッジストライプ型のもの
であって、n型InP単結晶基板1の一方の表面上に、
n型InPクラッド層2、n型InAlAs光導波路層
3、多重量子井戸活性層4及びp型InAlAs光導波
路層5がこの順で積層し、p型InAlAs光導波路層
5上には、リッジ状に形成されたp型InPクラッド層
6、p型InGaAsコンタクト層7及びp型電極12
がこの順で設けられている。またn型InP単結晶基板
1の他方の表面には、n型電極13が形成されている。
多重量子井戸活性層4は、InAsP量子井戸層8とI
nAlGaAsバリア層9とを積層した構造であり、都
合7つの歪補償量子井戸から構成されている。ここで、
InAlGaAsバリア層9はAlを含む混晶であり、
またInAsP量子井戸層8は、InAlGaAsバリ
ア層9には含まれていないV族元素であるPを含む混晶
であることを特徴としている。
【0017】次に、図2に示すリッジストライプの半導
体レーザを本発明の製造方法に基づいて製造する場合の
工程について、図1を用いて説明する。本発明の製造方
法は、従来に比べて低い温度での結晶成長(図1(a)参
照)と、それに引続くラピッド・サーマル・アニーリン
グ(RTA; rapid thermal annealing)(図1(b)参
照)とを実施して半導体レーザ基板10を製造すること
を特徴としている。
体レーザを本発明の製造方法に基づいて製造する場合の
工程について、図1を用いて説明する。本発明の製造方
法は、従来に比べて低い温度での結晶成長(図1(a)参
照)と、それに引続くラピッド・サーマル・アニーリン
グ(RTA; rapid thermal annealing)(図1(b)参
照)とを実施して半導体レーザ基板10を製造すること
を特徴としている。
【0018】まず、n型のInP単結晶基板1上に、n
型InPクラッド層2、n型InAlAs光導波路層
3、多重量子井戸活性層4、p型InAlAs光導波路
層5、p型InPクラッド層6及びp型InGaAsコ
ンタクト層7を、分子線エピタキシー成長(MBE)法
や有機金属気相成長(MOVPE)法などの方法を用い
て結晶成長する。ここで、InAsP量子井戸層8とI
nAlGaAsバリア層9から形成される多重量子井戸
活性層4を成長する際、InAsP量子井戸層8とIn
AlGaAsバリア層9との界面における、V族元素す
なわちAs及びPの相互拡散などによる界面劣化を小さ
くするよう、基板温度を十分低温にして結晶成長を行う
(図1(a))。ここまで形成されたものを半導体レーザ
基板10とする。
型InPクラッド層2、n型InAlAs光導波路層
3、多重量子井戸活性層4、p型InAlAs光導波路
層5、p型InPクラッド層6及びp型InGaAsコ
ンタクト層7を、分子線エピタキシー成長(MBE)法
や有機金属気相成長(MOVPE)法などの方法を用い
て結晶成長する。ここで、InAsP量子井戸層8とI
nAlGaAsバリア層9から形成される多重量子井戸
活性層4を成長する際、InAsP量子井戸層8とIn
AlGaAsバリア層9との界面における、V族元素す
なわちAs及びPの相互拡散などによる界面劣化を小さ
くするよう、基板温度を十分低温にして結晶成長を行う
(図1(a))。ここまで形成されたものを半導体レーザ
基板10とする。
【0019】次に、このように結晶成長によって形成さ
れた半導体レーザ基板10に、フラッシュランプアニー
ル法によりRTA処理を行う。加熱は窒素雰囲気中で行
い、また加熱中に半導体レーザ基板10の表面層からの
V族元素の蒸発を防ぐため、図1(b)に示すように、I
nP基板10(あるいはGaAs基板等)を半導体レー
ザ基板11に被せ、フラッシュランプ40からの光がI
nP基板11を介して半導体レーザ基板10に照射され
るようにして加熱を行う。このとき、加熱中に半導体レ
ーザ基板10の結晶中のV族元素やドーパント元素が拡
散するのを抑制するため、温度変化が急激になるよう
に、また、加熱時間も極力短時間にすることが重要であ
る。
れた半導体レーザ基板10に、フラッシュランプアニー
ル法によりRTA処理を行う。加熱は窒素雰囲気中で行
い、また加熱中に半導体レーザ基板10の表面層からの
V族元素の蒸発を防ぐため、図1(b)に示すように、I
nP基板10(あるいはGaAs基板等)を半導体レー
ザ基板11に被せ、フラッシュランプ40からの光がI
nP基板11を介して半導体レーザ基板10に照射され
るようにして加熱を行う。このとき、加熱中に半導体レ
ーザ基板10の結晶中のV族元素やドーパント元素が拡
散するのを抑制するため、温度変化が急激になるよう
に、また、加熱時間も極力短時間にすることが重要であ
る。
【0020】次に、半導体レーザ基板10上にマスクを
かぶせp型InPクラッド層6をエッチングすることに
より、リッジ型のストライプを形成する(図1(c))。
そして、p型電極12及びn型電極13を真空蒸着法等
により形成し(図1(d))、劈開等によりストライプ両
端にレーザ反射鏡端面を形成し(図1(e))、図2に示
すような半導体レーザが製造できる。
かぶせp型InPクラッド層6をエッチングすることに
より、リッジ型のストライプを形成する(図1(c))。
そして、p型電極12及びn型電極13を真空蒸着法等
により形成し(図1(d))、劈開等によりストライプ両
端にレーザ反射鏡端面を形成し(図1(e))、図2に示
すような半導体レーザが製造できる。
【0021】以上、本発明の実施の形態について、In
AsP量子井戸層/InAlGaAsバリア層からなる
量子井戸構造の活性層領域を有する半導体レーザを製造
する場合を説明したが、本発明は、上述したような活性
層領域を有する半導体レーザに限定されるわけではな
く、量子井戸層またはバリア層のどちらかにAlを含む
混晶を用い、かつ量子井戸層とバリア層とに異なるV族
元素を含む混晶を用いた活性層領域の構造を有する半導
体レーザであれば、任意の半導体レーザに適用されるも
のである。例えば量子井戸層/バリア層として、InG
aAsP/InAlGaAsや、GaAs/AlGaI
nPを用いるような構造は、本発明が適用される半導体
レーザの活性層として採用される可能性があると考えら
れる。また、V族元素の切替は、PとAsの切替に限ら
ず、量子井戸層/バリア層に、In(Ga)AsP/Al
GaAsSb、あるいはGaInNAs/AlGaAs
を用いた量子井戸構造等にも有効である。
AsP量子井戸層/InAlGaAsバリア層からなる
量子井戸構造の活性層領域を有する半導体レーザを製造
する場合を説明したが、本発明は、上述したような活性
層領域を有する半導体レーザに限定されるわけではな
く、量子井戸層またはバリア層のどちらかにAlを含む
混晶を用い、かつ量子井戸層とバリア層とに異なるV族
元素を含む混晶を用いた活性層領域の構造を有する半導
体レーザであれば、任意の半導体レーザに適用されるも
のである。例えば量子井戸層/バリア層として、InG
aAsP/InAlGaAsや、GaAs/AlGaI
nPを用いるような構造は、本発明が適用される半導体
レーザの活性層として採用される可能性があると考えら
れる。また、V族元素の切替は、PとAsの切替に限ら
ず、量子井戸層/バリア層に、In(Ga)AsP/Al
GaAsSb、あるいはGaInNAs/AlGaAs
を用いた量子井戸構造等にも有効である。
【0022】量子井戸は、格子整合系であっても、図2
に示す量子井戸構造のように歪が導入された系であって
も構わない。また、量子井戸活性層に限らず、バルク活
性層と光導波路層とにおいて、少なくともいずれかにA
lを含む混晶を用い、かつ双方の混晶に異なるV族元素
が含まれるような構造の活性層においても、本発明の製
造方法は有効である。
に示す量子井戸構造のように歪が導入された系であって
も構わない。また、量子井戸活性層に限らず、バルク活
性層と光導波路層とにおいて、少なくともいずれかにA
lを含む混晶を用い、かつ双方の混晶に異なるV族元素
が含まれるような構造の活性層においても、本発明の製
造方法は有効である。
【0023】また、本発明の製造方法により、すなわち
少なくとも比較的低温での結晶成長とそれに引き続くR
TAを工程として含む製造方法により製造される半導体
レーザの構造としては、図2に示すようなリッジストラ
イプ型構造に限られるものでなく、その他の公知の構造
を用いることが可能である。
少なくとも比較的低温での結晶成長とそれに引き続くR
TAを工程として含む製造方法により製造される半導体
レーザの構造としては、図2に示すようなリッジストラ
イプ型構造に限られるものでなく、その他の公知の構造
を用いることが可能である。
【0024】RTAの方法としては、フラッシュランプ
アニール法が最も望ましいと考えられる。フラッシュラ
ンプアニール法によれば、短時間の加熱が可能であり、
また急激に昇温、降温を行える。このため、基板が高温
になることによってV族元素やドーパント元素の拡散が
起こるなどの理由により結晶の光学特性やキャリア注入
特性を悪化させることは、ほとんどないと考えられる。
また、InP基板あるいはGaAs基板を半導体レーザ
基板にかぶせるのみで、V族元素の蒸発を抑制すること
ができる。加熱時間は、拡散が進むのを防ぐために、極
力短くすることが望ましい。また、加熱温度が高過ぎる
場合にも、拡散等による結晶性の劣化や、結晶表面から
のV族元素の蒸発が起こる可能性があるため、不必要に
加熱温度を高くしない方がよい。
アニール法が最も望ましいと考えられる。フラッシュラ
ンプアニール法によれば、短時間の加熱が可能であり、
また急激に昇温、降温を行える。このため、基板が高温
になることによってV族元素やドーパント元素の拡散が
起こるなどの理由により結晶の光学特性やキャリア注入
特性を悪化させることは、ほとんどないと考えられる。
また、InP基板あるいはGaAs基板を半導体レーザ
基板にかぶせるのみで、V族元素の蒸発を抑制すること
ができる。加熱時間は、拡散が進むのを防ぐために、極
力短くすることが望ましい。また、加熱温度が高過ぎる
場合にも、拡散等による結晶性の劣化や、結晶表面から
のV族元素の蒸発が起こる可能性があるため、不必要に
加熱温度を高くしない方がよい。
【0025】以下、本発明の方法により、量子井戸構造
において量子井戸層とバリア層との間にスペーサ層が挿
入された活性層領域を有する半導体レーザを製造する場
合の工程を説明する。図3は量子井戸層とバリア層との
スペーサ層を有する量子井戸構造を説明する図であっ
て、(a)は断面構造を模式的に示し、(b)はバンド構造を
概念的に示している。
において量子井戸層とバリア層との間にスペーサ層が挿
入された活性層領域を有する半導体レーザを製造する場
合の工程を説明する。図3は量子井戸層とバリア層との
スペーサ層を有する量子井戸構造を説明する図であっ
て、(a)は断面構造を模式的に示し、(b)はバンド構造を
概念的に示している。
【0026】この量子井戸構造が、図2に示す半導体レ
ーザの活性層領域と異なる点は、InAsP量子井戸層
8とInAlGaAsバリア層9との間に、数原子層の
InP層30をスペーサ層として挿入してある点であ
る。スペーサ層により量子井戸層とバリア層との間隔が
確保されているため、InAlGaAsバリア層9中に
含まれていた格子欠陥や不純物がRTAによっても除去
しきれない場合であっても、これらの欠陥が非発光再結
合中心となって活性層に注入されたキャリアが捕獲され
る確率は小さくなり、量子井戸層での発光効率の低下を
防ぐことが可能となる。また、RTAによりInP層3
0とInAlGaAsバリア層9間でV族元素の相互拡
散や、InAlGaAsバリア層9に多く含まれる欠陥
のInP層30への侵入があったとしても、InAsP
量子井戸層8への影響は小さくなり、InAsP量子井
戸層8の光学特性の低下を防ぐことができる。InP層
30の厚さを不必要に大きくすることは、正孔(ホー
ル)の量子井戸層への注入を妨げる構造をなす可能性が
あるため、スペーサ層(InP層30)はなるべく薄い
ことが望ましい。
ーザの活性層領域と異なる点は、InAsP量子井戸層
8とInAlGaAsバリア層9との間に、数原子層の
InP層30をスペーサ層として挿入してある点であ
る。スペーサ層により量子井戸層とバリア層との間隔が
確保されているため、InAlGaAsバリア層9中に
含まれていた格子欠陥や不純物がRTAによっても除去
しきれない場合であっても、これらの欠陥が非発光再結
合中心となって活性層に注入されたキャリアが捕獲され
る確率は小さくなり、量子井戸層での発光効率の低下を
防ぐことが可能となる。また、RTAによりInP層3
0とInAlGaAsバリア層9間でV族元素の相互拡
散や、InAlGaAsバリア層9に多く含まれる欠陥
のInP層30への侵入があったとしても、InAsP
量子井戸層8への影響は小さくなり、InAsP量子井
戸層8の光学特性の低下を防ぐことができる。InP層
30の厚さを不必要に大きくすることは、正孔(ホー
ル)の量子井戸層への注入を妨げる構造をなす可能性が
あるため、スペーサ層(InP層30)はなるべく薄い
ことが望ましい。
【0027】次に、本発明の別の実施の形態として、結
晶成長によって形成される半導体基板のうち最上表面層
がAsのみをV族元素として含む場合について説明す
る。
晶成長によって形成される半導体基板のうち最上表面層
がAsのみをV族元素として含む場合について説明す
る。
【0028】上述の図1(a)に示す工程において、結晶
成長されたRTA処理前の半導体レーザ基板の最上表面
層を、例えばInGaAsのようにAsのみをV族元素
として含む混晶とする。図2に示すような活性層を有す
る半導体レーザの場合、最上表面層は、ここで説明する
ようにInGaAsコンタクト層とするほか、InGa
AsPコンタクト層とする場合、あるいは、コンタクト
層が酸化、汚染等により劣化するのを防ぐためコンタク
ト層上にInP等を成長する場合などが考えられる。半
導体レーザとしての機能発現上の観点から半導体レーザ
基板の最上層がPを含む混晶となる場合、さらに、その
上に、V族元素としてAsのみを含む混晶を成長させる
ようにすることができる。このとき、RTA時に半導体
レーザ基板にかぶせる基板としては、GaAs基板を用
いるようにする。RTA時には瞬間的に半導体レーザ基
板が高温になるため、P、As等のV族元素の蒸発によ
る半導体レーザ基板表面の劣化が問題となる。これを防
ぐため、上述したように、RTA時にInP基板やGa
As基板を半導体レーザ基板上にかぶせるが、Pは非常
に蒸発しやすいため、RTAによりInドロップレット
などの表面欠陥が現れやすい。Asは、Pに比べ蒸発速
度が遅いため、表面劣化を抑制することができる。そこ
でここでは、最上表面層にはV族元素としてAsのみが
含まれるようにするとともに、GaAs基板をかぶせて
RTAを行うようにする。RTA後、V族元素としてA
sのみを含む混晶である最上表面層がその後の半導体レ
ーザ作製の工程において不要な場合には、エッチングに
より最上表面層を除去すればよい。例えばその最上表面
層がInGaAs層の場合、硫酸系やリン酸系のエッチ
ャント等を用いたウェットエッチングにより、除去する
ことが可能である。
成長されたRTA処理前の半導体レーザ基板の最上表面
層を、例えばInGaAsのようにAsのみをV族元素
として含む混晶とする。図2に示すような活性層を有す
る半導体レーザの場合、最上表面層は、ここで説明する
ようにInGaAsコンタクト層とするほか、InGa
AsPコンタクト層とする場合、あるいは、コンタクト
層が酸化、汚染等により劣化するのを防ぐためコンタク
ト層上にInP等を成長する場合などが考えられる。半
導体レーザとしての機能発現上の観点から半導体レーザ
基板の最上層がPを含む混晶となる場合、さらに、その
上に、V族元素としてAsのみを含む混晶を成長させる
ようにすることができる。このとき、RTA時に半導体
レーザ基板にかぶせる基板としては、GaAs基板を用
いるようにする。RTA時には瞬間的に半導体レーザ基
板が高温になるため、P、As等のV族元素の蒸発によ
る半導体レーザ基板表面の劣化が問題となる。これを防
ぐため、上述したように、RTA時にInP基板やGa
As基板を半導体レーザ基板上にかぶせるが、Pは非常
に蒸発しやすいため、RTAによりInドロップレット
などの表面欠陥が現れやすい。Asは、Pに比べ蒸発速
度が遅いため、表面劣化を抑制することができる。そこ
でここでは、最上表面層にはV族元素としてAsのみが
含まれるようにするとともに、GaAs基板をかぶせて
RTAを行うようにする。RTA後、V族元素としてA
sのみを含む混晶である最上表面層がその後の半導体レ
ーザ作製の工程において不要な場合には、エッチングに
より最上表面層を除去すればよい。例えばその最上表面
層がInGaAs層の場合、硫酸系やリン酸系のエッチ
ャント等を用いたウェットエッチングにより、除去する
ことが可能である。
【0029】
【実施例】本発明について、実施例によりさらに詳しく
説明する。
説明する。
【0030】《実施例1》図4は実施例1で製造される
半導体レーザの構成を示す模式断面図である。この半導
体レーザは、図2に示す半導体レーザと同様の構成のも
のであって、SnドープInP単結晶基板14の一方の
表面上に、n型InPクラッド層15、n型In0.52A
l0.48As光導波路層16、多重量子井戸からなる活性
層17及びp型In0.52Al0.48As光導波路層18が
この順で積層し、p型In0.52Al 0.48As光導波路層
18上には、リッジ状に形成されたp型InPクラッド
層19、p型In0.53Ga0.47Asコンタクト層20及
びp型電極22がこの順で設けられている。またSnド
ープInP単結晶基板14の他方の表面には、n型電極
21が形成されている。活性層17は、7周期のInA
s0.45P0.55量子井戸層23とIn0.375(Al0.6Ga
0.4)0.625Asバリア層24から形成されている。ここ
で、InAs0.45P0.55量子井戸層23はInPに対し
圧縮歪を持ち、In0.375(Al0.6Ga0.4)0.625Asバ
リア層24はInPに対し引張歪を持っており、歪補償
量子井戸となるように設計されている。これらの半導体
積層構造を、ガスソースMBE法により結晶成長した
(図1(a)の工程)。活性層17の領域の成長時の基板
温度は、460℃とした。従来の成長方法によりInA
lGaAsバリア層を成長する場合には、良好な結晶を
得るためには基板温度は520℃以上が望ましいが、本
実施例においてはバリア層と量子井戸層との間のAs及
びPの相互拡散を抑制するために、基板温度を460℃
と下げて結晶成長を行った。このように低温での結晶成
長により形成した半導体基板に対し、次に、InP基板
をキャップとしてかぶせ、フラッシュランプアニール法
により窒素雰囲気中で650℃で10秒間のRTAを行
った(図1(b)の工程)。
半導体レーザの構成を示す模式断面図である。この半導
体レーザは、図2に示す半導体レーザと同様の構成のも
のであって、SnドープInP単結晶基板14の一方の
表面上に、n型InPクラッド層15、n型In0.52A
l0.48As光導波路層16、多重量子井戸からなる活性
層17及びp型In0.52Al0.48As光導波路層18が
この順で積層し、p型In0.52Al 0.48As光導波路層
18上には、リッジ状に形成されたp型InPクラッド
層19、p型In0.53Ga0.47Asコンタクト層20及
びp型電極22がこの順で設けられている。またSnド
ープInP単結晶基板14の他方の表面には、n型電極
21が形成されている。活性層17は、7周期のInA
s0.45P0.55量子井戸層23とIn0.375(Al0.6Ga
0.4)0.625Asバリア層24から形成されている。ここ
で、InAs0.45P0.55量子井戸層23はInPに対し
圧縮歪を持ち、In0.375(Al0.6Ga0.4)0.625Asバ
リア層24はInPに対し引張歪を持っており、歪補償
量子井戸となるように設計されている。これらの半導体
積層構造を、ガスソースMBE法により結晶成長した
(図1(a)の工程)。活性層17の領域の成長時の基板
温度は、460℃とした。従来の成長方法によりInA
lGaAsバリア層を成長する場合には、良好な結晶を
得るためには基板温度は520℃以上が望ましいが、本
実施例においてはバリア層と量子井戸層との間のAs及
びPの相互拡散を抑制するために、基板温度を460℃
と下げて結晶成長を行った。このように低温での結晶成
長により形成した半導体基板に対し、次に、InP基板
をキャップとしてかぶせ、フラッシュランプアニール法
により窒素雰囲気中で650℃で10秒間のRTAを行
った(図1(b)の工程)。
【0031】図5に、本実施例により作製した半導体基
板と、従来の製造方法に基づいて作製した半導体基板の
フォトルミネッセンス(PL)スペクトルを示してい
る。従来の製造方法による半導体基板は、本実施例の半
導体基板と同一の構成であるが、InAlGaAsバリ
ア層を基板温度520℃で成長させ、かつ、RTAを実
施しなかった点で異なっている。図5に示されるよう
に、本実施例による半導体基板からは、従来の方法によ
る半導体基板よりも25倍強いPL発光ピーク強度が得
られており、本実施例の半導体基板では結晶の光学特性
が大きく改善されていることが分かる。InAlGaA
sバリア層を520℃で成長した基板についても、結晶
成長後にRTAを行うことによりPL発光強度増大が観
察されたが、発光強度増大の程度は小さかった。また、
本実施例において、In0.375(Al0. 6Ga0.4)0.625A
sバリア層24の成長時の基板温度を460℃とした場
合、その後のRTAによって、非常に大きなPL発光強
度増大が観察された。
板と、従来の製造方法に基づいて作製した半導体基板の
フォトルミネッセンス(PL)スペクトルを示してい
る。従来の製造方法による半導体基板は、本実施例の半
導体基板と同一の構成であるが、InAlGaAsバリ
ア層を基板温度520℃で成長させ、かつ、RTAを実
施しなかった点で異なっている。図5に示されるよう
に、本実施例による半導体基板からは、従来の方法によ
る半導体基板よりも25倍強いPL発光ピーク強度が得
られており、本実施例の半導体基板では結晶の光学特性
が大きく改善されていることが分かる。InAlGaA
sバリア層を520℃で成長した基板についても、結晶
成長後にRTAを行うことによりPL発光強度増大が観
察されたが、発光強度増大の程度は小さかった。また、
本実施例において、In0.375(Al0. 6Ga0.4)0.625A
sバリア層24の成長時の基板温度を460℃とした場
合、その後のRTAによって、非常に大きなPL発光強
度増大が観察された。
【0032】結局、本発明の製造方法を用いることによ
り、InAsP量子井戸層とInAlGaAsバリア層
とのヘテロ界面が急峻で、かつInAlGaAsバリア
層の結晶性が良好で欠陥の少ない、量子井戸構造が実現
できたためと考えられる。
り、InAsP量子井戸層とInAlGaAsバリア層
とのヘテロ界面が急峻で、かつInAlGaAsバリア
層の結晶性が良好で欠陥の少ない、量子井戸構造が実現
できたためと考えられる。
【0033】RTAでの加熱時間は、長すぎるとヘテロ
界面においてV族元素やドーパントの拡散を促進し、結
晶性の劣化を引き起こす可能性があるため、10秒とし
たが、30秒まで加熱時間を長くした場合でも、PL強
度に及ぼす効果は変化しなかった。また、RTAでの加
熱温度を650℃よりも高くした場合には、PL強度は
それほど変わらないものの、半値幅の増大やピークのシ
フトが観察され、結晶性が劣化した可能性を示唆されて
いる。よって、図2に示す構造の半導体レーザにおいて
は、650℃10秒間のRTAが最適な条件と考えられ
る。
界面においてV族元素やドーパントの拡散を促進し、結
晶性の劣化を引き起こす可能性があるため、10秒とし
たが、30秒まで加熱時間を長くした場合でも、PL強
度に及ぼす効果は変化しなかった。また、RTAでの加
熱温度を650℃よりも高くした場合には、PL強度は
それほど変わらないものの、半値幅の増大やピークのシ
フトが観察され、結晶性が劣化した可能性を示唆されて
いる。よって、図2に示す構造の半導体レーザにおいて
は、650℃10秒間のRTAが最適な条件と考えられ
る。
【0034】図6は、本実施例により作製されたInA
s0.45P0.55量子井戸層23及びIn0.375(Al0.6G
a0.4)0.625Asバリア層24からなる量子井戸構造の
断面構造(図6(a))及びそのバンド構造(図6(b))を
示している。この構造においては、伝導帯のバンド不連
続値ΔEcが大きくとれると考えられるため、高温でも
電子の閉じこめがよくなり高温度特性が期待される。上
述したように、この構造の実現は、本発明の製造方法を
用いなければ困難である。
s0.45P0.55量子井戸層23及びIn0.375(Al0.6G
a0.4)0.625Asバリア層24からなる量子井戸構造の
断面構造(図6(a))及びそのバンド構造(図6(b))を
示している。この構造においては、伝導帯のバンド不連
続値ΔEcが大きくとれると考えられるため、高温でも
電子の閉じこめがよくなり高温度特性が期待される。上
述したように、この構造の実現は、本発明の製造方法を
用いなければ困難である。
【0035】《実施例2》実施例1と同様の構造である
が、図3に示すのと同様に、InAs0.45P0.55量子井
戸層23とInAlGaAsバリア層24との間にスペ
ーサ層として2原子層(0.6nm)のInP層30を
挿入してある点で異なっている半導体基板を実施例1と
同様の方法で作製し、そのPLスペクトルを測定した。
その結果、スペーサ層としてのInP層30を挿入しな
いものに比べ、PL発光強度は10倍程度増大する効果
が得られた。これは、RTAによりInAlGaAsバ
リア層の欠陥は大きく減少し結晶性は向上しているもの
の、結晶性は完全ではないが、InP層30を挿入して
バリア層と量子井戸層との間の距離を確保することによ
って、RTAで除去し切れていない欠陥に基づく非発光
再結合の確率を低く抑えることができた効果によるもの
であると考えられる。また、スペーサ層であるInP層
の存在は、RTA時におけるInAsP量子井戸層とI
nAlGaAsバリア層との間でのV族元素の相互拡散
や、InAlGaAsバリア層中の欠陥のInAsP量
子井戸層への侵入を抑制し、井戸層の光学特性の低下を
防ぐ効果をもたらす可能性もある。
が、図3に示すのと同様に、InAs0.45P0.55量子井
戸層23とInAlGaAsバリア層24との間にスペ
ーサ層として2原子層(0.6nm)のInP層30を
挿入してある点で異なっている半導体基板を実施例1と
同様の方法で作製し、そのPLスペクトルを測定した。
その結果、スペーサ層としてのInP層30を挿入しな
いものに比べ、PL発光強度は10倍程度増大する効果
が得られた。これは、RTAによりInAlGaAsバ
リア層の欠陥は大きく減少し結晶性は向上しているもの
の、結晶性は完全ではないが、InP層30を挿入して
バリア層と量子井戸層との間の距離を確保することによ
って、RTAで除去し切れていない欠陥に基づく非発光
再結合の確率を低く抑えることができた効果によるもの
であると考えられる。また、スペーサ層であるInP層
の存在は、RTA時におけるInAsP量子井戸層とI
nAlGaAsバリア層との間でのV族元素の相互拡散
や、InAlGaAsバリア層中の欠陥のInAsP量
子井戸層への侵入を抑制し、井戸層の光学特性の低下を
防ぐ効果をもたらす可能性もある。
【0036】このようにこの実施例2の構造において量
子井戸層とバリア層間にInP層を挟み込んだ場合、図
3に示すように、バリア層と井戸層との間に価電子帯の
バンド構造での高い障壁31ができ、これが正孔の量子
井戸層への注入の妨げになる可能性があると考えられる
が、本実施例のようにInP層厚が5〜6原子層(1.
5〜1.8nm)程度以下であれば、注入効率の大きな
低下はないと考えられる。
子井戸層とバリア層間にInP層を挟み込んだ場合、図
3に示すように、バリア層と井戸層との間に価電子帯の
バンド構造での高い障壁31ができ、これが正孔の量子
井戸層への注入の妨げになる可能性があると考えられる
が、本実施例のようにInP層厚が5〜6原子層(1.
5〜1.8nm)程度以下であれば、注入効率の大きな
低下はないと考えられる。
【0037】この実施例2により作製した半導体基板を
用いて、図2に示すようなリッジストライプ構造の半導
体レーザを図1の工程により作製した。レーザの発振波
長は1.3μmで、発振閾電流密度は1000A/cm2
が得られ、本実施例のような量子井戸構造においても、
実用的な半導体レーザが作製可能であることが確認され
た。実施例1及び2での量子井戸構造は、伝導帯でのバ
ンド不連続値が大きいと考えられ、高温領域での温度特
性が期待されるが、本発明の製造方法によってこの量子
井戸構造を有する半導体レーザを実現することができ
た。また、実施例2と同様の構造であって、RTAを省
いた工程により作製したリッジストライプ型の半導体レ
ーザにおいては、発振閾電流密度は3200A/cm2
であり、RTAの効果が大きく、本発明の製造方法が有
効であることが示された。
用いて、図2に示すようなリッジストライプ構造の半導
体レーザを図1の工程により作製した。レーザの発振波
長は1.3μmで、発振閾電流密度は1000A/cm2
が得られ、本実施例のような量子井戸構造においても、
実用的な半導体レーザが作製可能であることが確認され
た。実施例1及び2での量子井戸構造は、伝導帯でのバ
ンド不連続値が大きいと考えられ、高温領域での温度特
性が期待されるが、本発明の製造方法によってこの量子
井戸構造を有する半導体レーザを実現することができ
た。また、実施例2と同様の構造であって、RTAを省
いた工程により作製したリッジストライプ型の半導体レ
ーザにおいては、発振閾電流密度は3200A/cm2
であり、RTAの効果が大きく、本発明の製造方法が有
効であることが示された。
【0038】《実施例3》図7(a)〜(e)は、実施例3で
の半導体レーザの製造方法の各工程を順を追って示す断
面図である。ここでの工程が図1に示した工程と異なる
ところは、結晶成長(図7(a))の工程において、p型
InGaAsコンタクト層7の上に、さらに、InPキ
ャップ層33とIn0.52Al0.48As層34を成長させ
る点である。結晶成長の後、RTA(図7(b))とリッ
ジストライプの形成(図7(c))は図1に示すものと同
様に行われるが、図7(d)に示す電極形成工程の直前
に、In0 .52Al0.48As層34とInPキャップ層3
3は、それぞれ、硫酸系エッチャント及び塩酸エッチャ
ントを用いて、エッチングにより除去される。ここで
は、p型InGaAsコンタクト層7上に成長されたI
nPキャップ層33は、電極形成前にコンタクト層が酸
化、汚染され、電極との接触抵抗が悪化するのを防ぐた
めの層である。
の半導体レーザの製造方法の各工程を順を追って示す断
面図である。ここでの工程が図1に示した工程と異なる
ところは、結晶成長(図7(a))の工程において、p型
InGaAsコンタクト層7の上に、さらに、InPキ
ャップ層33とIn0.52Al0.48As層34を成長させ
る点である。結晶成長の後、RTA(図7(b))とリッ
ジストライプの形成(図7(c))は図1に示すものと同
様に行われるが、図7(d)に示す電極形成工程の直前
に、In0 .52Al0.48As層34とInPキャップ層3
3は、それぞれ、硫酸系エッチャント及び塩酸エッチャ
ントを用いて、エッチングにより除去される。ここで
は、p型InGaAsコンタクト層7上に成長されたI
nPキャップ層33は、電極形成前にコンタクト層が酸
化、汚染され、電極との接触抵抗が悪化するのを防ぐた
めの層である。
【0039】本実施例は、InPキャップ層33上にさ
らにIn0.52Al0.48As層34を成長していることを
特徴とする。ここでIn0.52Al0.48As層34は、V
族元素としてAsのみを含む混晶である。そして、図7
(b)におけるRTAの工程では、キャップとしてGaA
s基板36を半導体レーザ基板10上にかぶせ、フラッ
シュランプアニール法によるRTAを実施している。
らにIn0.52Al0.48As層34を成長していることを
特徴とする。ここでIn0.52Al0.48As層34は、V
族元素としてAsのみを含む混晶である。そして、図7
(b)におけるRTAの工程では、キャップとしてGaA
s基板36を半導体レーザ基板10上にかぶせ、フラッ
シュランプアニール法によるRTAを実施している。
【0040】半導体基板の最上表面層がInP層であっ
てRTA時に半導体基板にInP基板をキャップとして
かぶせた場合(実施例1,2)と、この実施例3のよう
に最上表面層がInAlAs層であってRTA時にGa
As基板をキャップとした場合とで、RTAにより発生
したInドロップレッドなどの表面欠陥の密度を比較し
た。その結果、最上表面層がInP層の場合では、欠陥
密度約1500/cm 2程度であったが、本実施例のよ
うに表面層にAsのみをV族元素として含む混晶を用い
た場合では、ほとんど欠陥は見られなかった。このよう
に、RTA時における最上表面層がAsのみをV族元素
として含む混晶となるように、半導体基板を結晶成長す
ることにより、RTAによる表面構造の劣化を防ぐこと
ができる。
てRTA時に半導体基板にInP基板をキャップとして
かぶせた場合(実施例1,2)と、この実施例3のよう
に最上表面層がInAlAs層であってRTA時にGa
As基板をキャップとした場合とで、RTAにより発生
したInドロップレッドなどの表面欠陥の密度を比較し
た。その結果、最上表面層がInP層の場合では、欠陥
密度約1500/cm 2程度であったが、本実施例のよ
うに表面層にAsのみをV族元素として含む混晶を用い
た場合では、ほとんど欠陥は見られなかった。このよう
に、RTA時における最上表面層がAsのみをV族元素
として含む混晶となるように、半導体基板を結晶成長す
ることにより、RTAによる表面構造の劣化を防ぐこと
ができる。
【0041】
【発明の効果】以上説明したように本発明は、Alを含
む混晶層を有するとともにV族元素が異なるヘテロ界面
を有する量子井戸構造を活性層として用いた半導体レー
ザにおいて、Alを含む混晶層を低基板温度での結晶成
長によって形成し、結晶成長後にラピッド・サーマル・
アニーリング(RTA)を実行することにより、ヘテロ
界面の組成変化が急峻で、かつAlを含む混晶層におい
て欠陥が少なく、結晶性が良好な、すなわち光学特性の
よい、量子井戸活性層が得られるという効果がある。こ
れによって、Alを含む混晶層を用いる場合でも、ヘテ
ロ界面でいわゆるV族切替がないように構造を設計する
必要がなくなり、広範囲の構造の半導体レーザの製造が
可能となる。
む混晶層を有するとともにV族元素が異なるヘテロ界面
を有する量子井戸構造を活性層として用いた半導体レー
ザにおいて、Alを含む混晶層を低基板温度での結晶成
長によって形成し、結晶成長後にラピッド・サーマル・
アニーリング(RTA)を実行することにより、ヘテロ
界面の組成変化が急峻で、かつAlを含む混晶層におい
て欠陥が少なく、結晶性が良好な、すなわち光学特性の
よい、量子井戸活性層が得られるという効果がある。こ
れによって、Alを含む混晶層を用いる場合でも、ヘテ
ロ界面でいわゆるV族切替がないように構造を設計する
必要がなくなり、広範囲の構造の半導体レーザの製造が
可能となる。
【図1】(a)〜(e)は、本発明の半導体レーザの製造方法
の実施の一形態での各工程を順を追って示す断面図であ
る。
の実施の一形態での各工程を順を追って示す断面図であ
る。
【図2】本発明の半導体レーザの製造方法が適用可能な
半導体レーザの構造の一例を示す断面図である。
半導体レーザの構造の一例を示す断面図である。
【図3】量子井戸層とバリア層との間にスペーサ層を有
する量子井戸構造を説明する図であって、(a)は断面構
造を模式的に示す図、(b)はバンド構造を示す図であ
る。
する量子井戸構造を説明する図であって、(a)は断面構
造を模式的に示す図、(b)はバンド構造を示す図であ
る。
【図4】実施例1によって製造される半導体レーザの構
造を示す断面図である。
造を示す断面図である。
【図5】実施例1による半導体レーザ基板と従来の製造
方法による半導体レーザ基板のフォトルミネッセンス
(PL)スペクトルを示すグラフである。
方法による半導体レーザ基板のフォトルミネッセンス
(PL)スペクトルを示すグラフである。
【図6】実施例1での半導体レーザの量子井戸構造を説
明する図であって、(a)は断面構造を模式的に示す図、
(b)はバンド構造を示す図である。
明する図であって、(a)は断面構造を模式的に示す図、
(b)はバンド構造を示す図である。
【図7】(a)〜(e)は、実施例3での半導体レーザの製造
方法の各工程を順を追って示す断面図である。
方法の各工程を順を追って示す断面図である。
1 n型InP単結晶基板 2,15 n型InPクラッド層 3 n型InAlAs光導波路層 4 多重量子井戸活性層 5 p型InAlAs光導波路層 6,19 p型InPクラッド層 7 p型InGaAsコンタクト層 8 InAsP量子井戸層 9 InAlGaAsバリア層 10 InP基板 11 半導体レーザ基板 12,22 p型電極 13,21 n型電極 14 SnドープInP単結晶基板 16 n型In0.52Al0.48As光導波路層 17 活性層 18 p型In0.52Al0.48As光導波路層 20 p型In0.53Ga0.47Asコンタクト層 23 InAs0.45P0.55量子井戸層 24 In0.375(Al0.6Ga0.4)0.625Asバリア層 30 InPスペーサ層 31 価電子帯でのバンド障壁 32 InGaAsコンタクト層 33 InPキャップ層 34 InAlAs層 35 GaAs基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−283478(JP,A) 特開 平6−326408(JP,A) 特開 平4−269886(JP,A) 特開 平1−215084(JP,A) 特開 平6−13703(JP,A) 特開 平7−86695(JP,A) 特開 平10−84170(JP,A) 特開 平9−162495(JP,A) 特開 平8−83770(JP,A) 特開 平8−17739(JP,A) 特開 平5−121839(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 H01L 21/205 H01L 33/00
Claims (9)
- 【請求項1】 基板上に、バリア層及び量子井戸層を積
層した量子井戸構造を活性層として有し、前記バリア層
と前記量子井戸層とがV族元素として相互に異なる元素
を用いた混晶層によって形成され、かつ前記バリア層及
び前記量子井戸層の少なくとも一方がAlを含む混晶層
で形成された半導体レーザの製造方法において、 前記バリア層と前記量子井戸層との間の良好なヘテロ界
面が得られる程度の低基板温度で、前記Alを含む混晶
層の結晶成長を実行し、 その後、前記結晶成長が行われた基板に対してラピッド
・サーマル・アニーリングを実施することを特徴とす
る、半導体レーザの製造方法。 - 【請求項2】 基板としてInP基板を使用し、前記低
基板温度が500℃以下の温度であり、前記活性層の温
度が600℃以上となるラピッド・サーマル・アニーリ
ングを実行する請求項1に記載の半導体レーザの製造方
法。 - 【請求項3】 前記Alを含む混晶層の結晶成長が、4
40℃以上480℃以下の基板温度で行われる請求項1
または2に記載の半導体レーザの製造方法。 - 【請求項4】 前記活性層の温度を600℃以上700
℃以下とするラピッド・サーマル・アニーリングを実行
する請求項1または2に記載の半導体レーザの製造方
法。 - 【請求項5】 前記各混晶層を結晶成長で形成するとと
もに、結晶成長による最上表面層を、AsのみをV族元
素として含む混晶で形成する、請求項1乃至4いずれか
1項に記載の半導体レーザの製造方法。 - 【請求項6】 前記結晶成長が行われた基板上に、Ga
As基板を載置し、その状態でフラッシュランプからの
光を前記GaAs基板を介して前記活性層に照射するこ
とにより、ラピッド・サーマル・アニーリングが実行さ
れる請求項5に記載の半導体レーザの製造方法。 - 【請求項7】 前記結晶成長が行われた基板上に、Ga
As基板またはInP基板を載置し、その状態でフラッ
シュランプからの光を前記GaAs基板または前記In
P基板を介して前記活性層に照射することにより、ラピ
ッド・サーマル・アニーリングが実行される請求項1乃
至4いずれか1項に記載の半導体レーザの製造方法。 - 【請求項8】 前記量子井戸構造が、InAsP量子井
戸層及びInAlGaAsバリア層からなる請求項1乃
至7いずれか1項に記載の半導体レーザの製造方法。 - 【請求項9】 前記量子井戸構造において、前記バリア
層がAlを含む混晶からなり、かつ前記量子井戸層と前
記バリア層との間にスペーサ層が形成されている請求項
1乃至8いずれか1項に記載の半導体レーザの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP138297A JP2937156B2 (ja) | 1997-01-08 | 1997-01-08 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP138297A JP2937156B2 (ja) | 1997-01-08 | 1997-01-08 | 半導体レーザの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10200207A JPH10200207A (ja) | 1998-07-31 |
JP2937156B2 true JP2937156B2 (ja) | 1999-08-23 |
Family
ID=11499943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP138297A Expired - Fee Related JP2937156B2 (ja) | 1997-01-08 | 1997-01-08 | 半導体レーザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2937156B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000042685A1 (fr) * | 1999-01-11 | 2000-07-20 | The Furukawa Electric Co., Ltd. | Laser a semi-conducteur, a puits quantiques multiples, a dopage module de type n |
US6396861B1 (en) | 1999-01-11 | 2002-05-28 | The Furukawa Electric Co., Ltd. | N-type modulation-doped multi quantum well semiconductor laser device |
JP4259709B2 (ja) * | 1999-12-27 | 2009-04-30 | シャープ株式会社 | 量子井戸型活性層 |
JP2006303259A (ja) * | 2005-04-22 | 2006-11-02 | Ishikawajima Harima Heavy Ind Co Ltd | 窒化物半導体発光素子と窒化物半導体の成長方法 |
JP4886041B2 (ja) | 2006-12-20 | 2012-02-29 | ジーブイビービー ホールディングス エス.エイ.アール.エル. | 埋め込みオーディオ・ルーティング切換器 |
JP5534877B2 (ja) * | 2010-03-15 | 2014-07-02 | 古河電気工業株式会社 | 光半導体装置 |
DE102022130610A1 (de) | 2022-11-18 | 2024-05-23 | Ams-Osram International Gmbh | Herstellung eines substrats |
-
1997
- 1997-01-08 JP JP138297A patent/JP2937156B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10200207A (ja) | 1998-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5416044A (en) | Method for producing a surface-emitting laser | |
JP4663964B2 (ja) | GaAsSb量子井戸層を含む長波長フォトニクスデバイス | |
US20050180485A1 (en) | Semiconductor laser device having lower threshold current | |
JP2002531959A (ja) | 光電式デバイスのための化合物半導体構造 | |
JP2009538527A (ja) | 電子ブロック層を備えた窒化ガリウム・ベース半導体デバイス | |
JP2937156B2 (ja) | 半導体レーザの製造方法 | |
US6080598A (en) | Method of producing semiconductor laser element with mirror degradation suppressed | |
JP2002204034A (ja) | 半導体レーザ素子及びその製造方法 | |
JPH09298341A (ja) | 半導体レーザ素子 | |
JP4134366B2 (ja) | 面発光レーザ | |
US6728287B2 (en) | Surface emitting semiconductor laser device capable of improving heat radiation efficiency and its manufacture method | |
JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにiii−v族化合物半導体素子の製造方法 | |
JP2758598B2 (ja) | 半導体レーザ | |
US4783425A (en) | Fabrication process of semiconductor lasers | |
JP3763459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JP2812273B2 (ja) | 半導体レーザ | |
JP3938976B2 (ja) | 半導体レーザ素子およびその製造方法 | |
US5887011A (en) | Semiconductor laser | |
JP2737477B2 (ja) | 半導体レーザの製造方法 | |
JP2947164B2 (ja) | 半導体レーザ素子 | |
JPH07321409A (ja) | 半導体レーザー素子 | |
JP2865160B2 (ja) | 半導体レーザの製造方法 | |
JP2909144B2 (ja) | 半導体レーザ装置及びその製造方法 | |
JPH0511677B2 (ja) | ||
JP2004221428A (ja) | 光半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |