JP2927661B2 - スーパールミネッセントダイオード素子およびその製造方法 - Google Patents

スーパールミネッセントダイオード素子およびその製造方法

Info

Publication number
JP2927661B2
JP2927661B2 JP32033693A JP32033693A JP2927661B2 JP 2927661 B2 JP2927661 B2 JP 2927661B2 JP 32033693 A JP32033693 A JP 32033693A JP 32033693 A JP32033693 A JP 32033693A JP 2927661 B2 JP2927661 B2 JP 2927661B2
Authority
JP
Japan
Prior art keywords
layer
substrate
light
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32033693A
Other languages
English (en)
Other versions
JPH07176785A (ja
Inventor
弘之 細羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP32033693A priority Critical patent/JP2927661B2/ja
Publication of JPH07176785A publication Critical patent/JPH07176785A/ja
Application granted granted Critical
Publication of JP2927661B2 publication Critical patent/JP2927661B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、光ファイバジャイロの
光源等に用いられるスーパールミネッセントダイオード
素子とその製造方法に関し、特に、端面の反射率を低減
するウインドウ構造を有するスーパールミネッセントダ
イオード素子について、分子線エピキタシー法(以下、
MBEとする)により1回の成長工程で形成する製造方
法に関する。
【0002】
【従来の技術】光ファイバジャイロ等の光計測分野に
は、光ファイバ中でのレイリー散乱による位相ノイズ低
減のため、コヒーレンス長の短い光源が要求されてお
り、加えて分解能感度向上のためには高出力化も要求さ
れる。スーパールミネッセントダイオードは半導体レー
ザと違い、端面反射による光の帰還が起こらない工夫を
し、一方向に進む光に誘導放出による利得を与えて増幅
し、端面から光を放出できる構造とした注入型ダイオー
ドである。この際、誘導放出の種となるのは、注入キャ
リアの再結合によって生成される自然放出光であるの
で、コヒーレンス長の短い(スペクトル幅の広い)光を
高出力で指向性よく放射でき、光ファイバジャイロ等の
光計測分野での光源として注目されている。
【0003】スーパールミネッセントダイオードで高出
力を得るには、活性層内で発生した光が共振器による正
帰還を受けず、ストライプ溝に沿って一方向性的に増幅
されるようにし、電流を高注入した場合にも共振器によ
るレーザ発振が生じないようにしなければならない。そ
のためには素子端面での光の反射率を低減する構造が必
要である。このような構造として、単に端面に低反射率
コーティングを施すだけの構造ではレーザ発振を抑える
に十分な低反射率を再現良く得ることは難しく、高出力
のスーパールミネッセントダイオード光が得られない問
題があった。
【0004】これに対し、活性層内で発生した光を禁制
帯幅の大きいウィンドウ領域に広めて放射させ、実効的
な反射率を低減できる構造が特開(A)平3−2305
85号公報に提案されている。これは再成長によりウィ
ンドウ領域を形成するものであり、以下この従来例の作
製工程について説明する。
【0005】図6にウインドウ領域を有するスーパール
ミネッセントダイオード素子の一従来例を示す。図6
(b)は図6(a)の線X−Xによる断面を示し、図6
(c)は図6(a)の線Y−Yによる断面を示す。
【0006】このスーパールミネッセントダイオード素
子は、図6(a)に示すように、図の線Z−Zで分けら
れる二つの領域において互いの積層構造が異なってい
る。一方の領域が励起部Aであり、他方の領域が電流非
注入部Bである。
【0007】励起部Aは図6(b)に示すように、p型
GaAs基板51の上にn型GaAs電流阻止層55、
p型GaAs光吸収層503がこの順で積層されてお
り、層の幅方向の中央で、光吸収層503から基板51
にかけてストライプ溝が形成されている。そして、これ
ら三層の上にp型Al0.50Ga0.50Asクラッド層5
4、Al0.05Ga0.95As活性層53、n型Al0.50
0.50Asクラッド層52およびn型Al0.20Ga0.80
As保護層501、n型Al0.45Ga0.55Asウインド
ウ層502およびn型GaAsコンタクト層56がこの
順に積層されている。
【0008】他方、電流非注入部Bは図6(c)に示す
ように、p型GaAs基板51の幅方向中央に基板51
底面に平行な面方位の底面部と、斜面からなる両側面部
とで構成された溝が形成されている。このような基板5
1の上にn型GaAs電流阻止層55、p型GaAs光
吸収層503がこの順で積層されており、これら電流阻
止層55と光吸収層503は、その層の幅方向中央部が
基板51に形成されている溝形状に沿って、同じ形状の
溝構造をなしている。これら三層の上にn型Al0.45
0.55Asウインドウ層502とn型GaAsコンタク
ト層56がこの順に積層されている。このようなスーパ
ールミネッセントダイオード素子は以下のようにして作
製される。
【0009】まず、第1回目のエッチング工程としてp
型GaAs基板51に電流非注入部Bを形成するための
溝を形成する。
【0010】次に、LPE法(液相成長法)により、第
1回目の成長工程として、基板51上にn型GaAs電
流阻止層55とp型GaAs光吸収層503をこの順に
成長する。
【0011】続いて、第2回目のエッチング工程とし
て、励起部Aにおいてはp型GaAs基板51まで貫通
するように、電流非注入部Bにおいてはp型GaAs基
板51までは貫通しないような深さのストライプ溝を形
成する。
【0012】次に第2回目の成長工程としてp型Al
0.50Ga0.50Asクラッド層54、Al0.05Ga0.95
s活性層53、n型Al0.50Ga0.50Asクラッド層5
2およびn型Al0.20Ga0.80As保護層501を順
次、成長する。
【0013】続いて、第3回目のエッチング工程とし
て、電流非注入部Bのみp型GaAs光吸収層503ま
で端面部をエッチングする。
【0014】最後に、第3回目の成長工程として、MO
CVD法(有機金属気相成長法)によりn型Al0.45
0.55Asウインドウ層502、n型GaAsコンタク
ト層56を積層し、電流非注入部Bにウインドウ構造を
形成する。こうして、所望のスーパールミネッセントダ
イオード素子を得る。
【0015】以上のような従来例のスーパールミネッセ
ントダイオード素子においては、電流非注入部Bの後面
側に向かって活性層53を導波してきた光はウインドウ
層502の中に照射されて端面に達する。端面で反射し
た光は再び活性層53に戻ってくるが、活性層53から
照射された時および電流注入部Bの端面で反射した時の
広がりにより、活性層53に有効にカップリングされる
割合は小さくなる。
【0016】従って、レーザダイオードとしての閾値電
流の値を大きくし、スペクトル半値幅の広いスーパール
ミネッセントダイオード光を高い光出力まで得ることが
できる。また、ウインドウ層502は活性層53よりも
禁制帯幅が大きいので、光の吸収による発熱によって端
面が破壊されることを防ぐことができる。
【0017】
【発明が解決しようとする課題】しかしながら、図6に
示した従来例のスーパールミネッセントダイオード素子
には、以下に示す2つの問題点がある。
【0018】(1)少なくとも3回のエッチング工程と
3回の成長工程を必要とし、工程数が多くコスト高にな
る。歩留まりも低い。
【0019】(2)ウインドウ層502の成長はAl組
成の大きいp型およびn型クラッド層54、52の側面
上にMOCVD法で成長するので表面の酸化等の汚染が
避けられない。良好な成長界面が得られないので、特性
的にも成長界面において非発光再結合が起こりやすく、
発熱による劣化や駆動電流の増加を招く。
【0020】本発明は、上記従来の問題点を解決するた
めになされたものでありその目的とするところは、高出
力のスーパールミネッセント光を発光することができる
スーパールミネッセントダイオード素子とそれを信頼高
く作製する製造方法を提供することにある。
【0021】
【課題を解決するための手段】本発明のスーパールミネ
ッセントダイオード素子は、光の導波方向に斜面を有す
る段差構造の半導体基板上に、少なくとも第1の半導体
層を含んでなる活性層の両面が、該第1の半導体層より
も禁制帯幅の大きい第2の半導体層と、該第1の半導体
層よりも禁制帯幅の大きい第3の半導体層とで挟まれて
なる発光用積層部を備えたスーパールミネッセントダイ
オード素子において、該発光用積層部は、該半導体基板
の該段差構造の斜面上で薄く積層されており、該発光用
積層部の光導波路は底面部と両側面部とからなる溝で構
成され、各側面部は一つ以上の面方位を有するととも
に、該一つ以上の面方位上の成長層がp型の導電性を示
すようになっており、そのことにより上記目的が達成さ
れる。
【0022】ある実施例では、前記底面部が、(10
0)の面方位を有する。
【0023】本発明のスーパールミネッセントダイオー
ド素子の製造方法は、GaAs基板の(100)面上
に、光の導波方向に斜面を備えた段差構造を形成する工
程と、該基板上に、底面部と両側面部とからなる溝を、
各側面部が一つ以上の面方位を有するように形成する工
程と、該溝を有する該基板上に、該溝の該一つ以上の面
方位上の成長層がp型の導電性を示すようにSiドープ
GaAs層あるいはSiドープAlGaAs層のいずれ
かを分子線エピタキシー法によって成長させる工程と、
前記第1の半導体層を含んでなる活性層の両面が、該第
1の半導体層よりも禁制帯幅の大きい第2の半導体層
と、該第1の半導体層よりも禁制帯幅の大きい第3の半
導体層とで挟まれてなる発光用積層部を、該半導体基板
上の該段差構造の斜面上で成長させる工程とを包含して
おり、そのことにより上記目的が達成される。
【0024】ある実施例では、前記溝の底面部が(10
0)の面方位を有するように形成する。
【0025】
【作用】本発明のスーパールミネッセントダイオード素
子は、光の導波方向に斜面を有する段差構造が基板表面
に設けられており、この斜面上に対応する領域の活性層
が薄く形成されてなる。活性層が薄く形成されているの
で、活性層では光は導波されにくく、実効的な反射率を
十分低減できる。従って、レーザ発振を抑制することが
できる。
【0026】また非電流注入部は照射光に対して光吸収
がないので高出力のスーパールミネッセント光を得るこ
とができる。
【0027】非電流注入部は容易に電流非注入構造にで
きるので、無効な発熱や端面破壊が起こらない。
【0028】本発明のスーパールミネッセントダイオー
ド素子の製造方法は、1回のMBE成長により、薄い積
層構造を得ることができるので、活性層よりも禁制帯幅
の大きいウインドウ構造を容易に作製することができ
る。従って、Al組成の大きいGaAlAs層上への再
成長工程の必要がなく良好な再成長界面が得られる。
【0029】
【実施例】以下、本発明の実施例について説明する。本
実施例によって本発明が限定されるものではない。
【0030】(実施例1)図1および図2に実施例1の
スーパールミネッセントダイオード素子とその作製工程
の概略を示す。図1(a)〜(d)は作製工程の概略で
あり、図2(a)〜(d)のA、Bはそれぞれ図1の
(a)〜(d)における線L−Lによる断面と線M−M
による断面を示す。線K−Kで隔てられ、Aの断面を有
する領域が励起部Aであり、Bの断面を有する領域が非
電流注入部Bである。
【0031】このスーパールミネッセントダイオード素
子は、図1(d)と図2(d)のAに示すように、p型
GaAs基板1の(100)面の励起部Aにのみ、底面
が(100)の面方位を有し、両側面のそれぞれが(1
11)Aの面方位を有するような構造の溝が形成されて
いる。この励起部Aの基板1の上にはSiドーブGaA
s電流狭窄層2、SiドーブGa1-xAlxAsクラッド
層3(例えばx=0.05)、p型Ga1-xAlxAsク
ラッド層4(例えばx=0.50)、Ga1-xAl1-x
s活性層5(例えばx=0.08)、n型Ga1-xAlx
Asクラッド層6(例えばx=0.50)およびn型G
aAsコンタクト層7がこの順に積層形成されている。
各層の基板1の溝に対応する部分には全て、この基板1
の溝に沿った溝構造が形成されている。
【0032】他方、非電流注入部Bの基板1上には、図
1(d)と図2(d)のBに示すように励起部Aと同じ
構成の層の積層構造が形成されているが、この非電流注
入部Bの基板1表面には励起部Aとの境界(図1の線K
−Kで示す)の部分から光の導波方向に沿って基板1の
底面に向かう方向の傾斜が一定区間にわたって形成され
ている。非電流注入部Bに積層される層構造はこの非電
流注入部Bの基板1の表面構造に沿って、励起部Aと段
違いの構造を成す。
【0033】そして励起部A、非電流注入部Bとも基板
1の外方側にはn型電極11が形成されており、コンタ
クト層7の外方側にはp型電極12が形成されている。
このようなスーパールミネッセントダイオード素子は、
以下のようにして作製される。
【0034】まず、1回目のエッチング工程として、図
1(a)に示すように、p型GaAs基板の(100)
面に、光の導波方向に沿って斜面を有する段差構造を形
成する。
【0035】次に、2回目のエッチング工程として、図
1(b)に示すように、(100)の面方位を有する底
面と、少なくとも1つ以上の斜面からなる両側面とで構
成される溝を励起部Aのみに形成する。本実施例1の素
子においてはこの溝の各側面を面方位が(111)Aの
斜面として形成した。
【0036】続いて、成長工程として、MBE法によ
り、SiドーブGaAs電流狭窄層2およびSiドーブ
Ga1-xAlxAsクラッド層3 (例えばx=0.05)
を成長するが、両層2、3とも図2(c)のAに示すよ
うに(111)A面上の成長層のみがp型の導電性を示
すように成長する。この理由は以下の通りである。
【0037】面方位が(n11)A(1≦n≦3)であ
る面の特長として、例えば(111)A面は表面が1本
の結合手をもつGaで覆われており、吸着したAsは付
着係数が小さいので、不純物SiはGaと結合してAs
格子位置に入り易い。ただし、1本の結合手を有するG
aに吸着したAsの遊離し易さは、成長条件に依存す
る。基板温度が比較的低温でAsフラックス量が多い成
長条件では、Asが遊離しにくく、表面が1本の結合手
を有するGaで覆われた(111)A面であっても、n
型の導電性を示すことがある。よって、面方位が(n1
1)A(1≦n≦3)である面上でp型の導電性を示す
ように成長させるには適当な成長条件を選ぶことが必要
となる。
【0038】続いて、p型Ga1-xAlxAsクラッド層
4(例えばx=0.50)、Ga1-xAl1-xAs活性層
5(例えばx=0.08)、n型Ga1-xAlxAsクラ
ッド層6(例えばx=0.50)およびn型GaAsコ
ンタクト層7を順次成長するが、斜面上の成長速度を小
さくして、これらの層を薄く成長させることができる。
これは、GaAs基板に形成した斜面はB面となり、B
面上には安定化したAs原子が存在するためと考えられ
る。(111)B面は、基盤の表面が全て安定化したA
sで覆われているが、(m11)B面のmが大きくなる
につれてその割合が小さくなる。従って、Ga原子はA
sと反応しにくくなり、成長速度は小さくなる。また、
Asクラッキングセルを用いて、As4をAs2とした
場合には、反応が遅くなり、さらに薄く成長させること
ができる。
【0039】最後に、n型電極11およびp型電極12
と、必要であれば、低反射率コーティング膜を形成して
本実施例1のスーパールミネッセントダイオード素子を
得る。
【0040】このスーパールミネッセントダイオード素
子は、図1(d)に示すような段差構造の斜面部で活性
層5が屈曲し、且つ、この斜面部で各層が薄く積層され
ている。
【0041】図2(d)のAに示すように、溝構造が形
成された励起部Aの溝の側面部上のSiドーブGaAs
電流狭窄層2とSiドーブGa1-xAlxAsクラッド層
3の領域のみに電流経路が形成される。また、図2
(d)のBに示す領域では電流経路がなく非電流注入部
B(ウインドウ部)となる。励起部Aの活性層5で導波
された光は、注入キャリアの再結合により生成される自
然放出光の誘導放出による利得で増幅される。しかし、
段差上では活性層5が屈曲しているので、励起部Aの活
性層5から導波された光の一部は、非電流注入部Bのウ
インドウ構造へ図1(d)のように広がって放射され
る。従って、実効的な反射率が低減できる。
【0042】また、段差構造の斜面上の活性層5は薄く
積層されているので光は導波されにくく、最終的に後面
端面に導波されたわずかな光も後面端面による斜め反射
によって活性層5の外へ放射される。従って、後面端面
からの光反射もほとんど低減できる。後面端面に低反射
率コーティング膜を形成した場合には、再び活性層5へ
導波される光はほぼ無視できる程度に低減できる。
【0043】加えて、非電流注入部Bは、図2(d)の
Bから理解されるようにSiドープGaAs電流狭窄層
2およびSiドープGaAlAsクラッド層3により電
流が注入されない非励起部となっているが、p型GaA
lAsクラッド層4は活性層5で発光する光よりも禁制
帯幅を大きく設定しているので、この非電流注入部の構
造(ウインドウ構造)では光の吸収がなく電流を効率良
く利用することができる。従って、励起部Aの端面から
高出力のスーパールミネッセント光を得ることができ
る。
【0044】また、発光部となる活性層5の平坦部は、
禁制帯幅が大きく屈折率の小さいGaAlAsクラッド
層4で囲まれた実屈折率導波構造となっているので、光
損失が減少し、低駆動電流動作が実現できる。
【0045】本発明の実施例1のスーパールミネッセン
トダイオード素子はエッチング工程2回、MBE成長工
程1回で作製することができ、成長工程においても、ウ
インドウ構造をAl組成の大きいGaAlAs層上への
再成長で形成する必要がないので良好な成長界面を得る
ことができる。従って、非発光再結合による劣化がなく
信頼性の高い特性が得られる。
【0046】本実施例1のスーパールミネッセントダイ
オード素子を作製したところ、駆動電流100mAで1
0mWのスーパールミネッセント光が得られた。
【0047】本文中のGa1-xAlxAsのAl組成比x
は適宜変更しても良いことは言うまでもない。
【0048】n型Ga1-xAlxAsクラッド層6および
n型GaAsコンタクト層7のn型ドーピング方法とし
ては、Sn等の他のn型ドーパントを用いてもよいが、
基板1の温度を比較的低温としAsのフラックス量を多
くすることにより、n型の導電性を示すように成長させ
ることもできる。
【0049】(実施例2)図3に実施例2のスーパール
ミネッセントダイオード素子を示す。本実施例2のスー
パールミネッセントダイオード素子は、実施例1の素子
と同様に、光の導波方向に斜面を有する段差構造が基板
21表面に形成されており、斜面の始まる位置で区分さ
れた一方の領域にのみ溝が形成され、もう一方の領域に
は溝が形成されていない構造を有している。図3では、
この溝の形成された領域の断面のみを示している。溝の
形成されていない領域の層の種類や積層順は溝の形成さ
れた領域のそれと同様であるので、以下、図3に示した
溝構造を有する領域のみについて説明する。
【0050】本実施例2の素子の図3に示した構造にお
いては、(111)Aの面方位を有する二つの側面のみ
からなるV溝が基板21表面に形成されている。このV
溝の形成された基板21の上に、SiドープGaAs電
流狭窄層22、SiドープGa1-xAlxAsクラッド層
23(例えばx=0.50)、p型Ga1-xAlxAsク
ラッド層24(例えばx=0.50)、Ga1-xAl1-x
As活性層25(例えばx=0.08)、n型Ga1-x
xAsクラッド層26(例えばx=0.50)およびn
型GaAsコンタクト層27がこの順に積層形成されて
いる。これらの層は実施例1の素子の作製の場合と同じ
要領で作製される。
【0051】本実施例2の素子においては、Siドープ
GaAs電流狭窄層22、SiドープGa1-xAlxAs
クラッド層23における溝の斜面上の領域(図の斜線
部)のみがp型の導電性を示し、この領域が電流経路と
なっている。このような本実施例2の素子の構造の場
合、基板21に形成する溝形状はV溝であり、このV溝
にならって形成される活性層25の溝形状は、完全なV
溝形状ではなく、基板21に形成されたV溝の最深部の
直上の部分がわずかに平坦になった溝形状となる。
【0052】このような構造の本実施例2の素子におい
ては、この活性層25の平坦部が発光部となり、この部
分は実施例1の素子の場合に比べて狭いので、さらに低
電流動作が実現できる。
【0053】(実施例3)図4に実施例3のスーパール
ミネッセントダイオード素子を示す。本実施例3のスー
パールミネッセントダイオード素子は、先述の実施例
1、2の素子と同様に、光の導波方向に斜面を有する段
差構造が基板31表面に形成されており、斜面の始まる
位置で区分された一方の領域にのみ溝が形成され、もう
一方の領域には溝が形成されていない構造を有してい
る。図4では、この溝の形成された領域の断面のみを示
している。溝の形成されていない領域の層の種類や積層
順は溝の形成された領域のそれと同様であるので、以
下、図4に示した溝構造を有する領域のみについて説明
する。
【0054】本実施例3の素子の図4に示した領域の構
造においては、基板31に形成される溝が二つの側面部
のみからなり、各側面部は(111)Aと(411)A
の二つの面方位を有している。この基板31の上にSi
ドープGaAs電流狭窄層32が成長形成されている。
基板31の溝の各側面部の(111)A面に対応するS
iドープGaAs電流狭窄層32の領域のみがp型の導
電性を示し、この部分が電流経路となっている。(41
1)A面は(111)A面に対し表面が1本の結合手を
もつGaの割合が2/5となるので、p型に反転しにく
く、(111)A面の成長層のみがp型の導電性を示す
ようになるのである。SiドープGaAs電流狭窄層3
2以降の層の構成は先述の実施例1、2と同様である。
【0055】本実施例3の素子の構造の場合、実施例
1、2(図2、3)に比べて電流経路が狭くなるので、
p型Ga1-xAlxAsクラッド層34中の横方向への広
がり電流を低減することができる。
【0056】(実施例4)図5に実施例4のスーパール
ミネッセントダイオード素子を示す。本実施例4のスー
パールミネッセントダイオード素子は、p型GaAs基
板41の(100)表面に形成される溝が(100)の
面方位を有する底面と両側面部とからなり、各側面部は
(111)Aと(411)Aの二つの面方位を有する構
造となっている。この基板41上に成長形成される層の
構成は先の各実施例と同様であるが、本実施例4の素子
においては、基板の溝の側面部の(111)A面に対応
するSiドープGaAs電流狭窄層42とSiドープG
1-xAlxAsクラッド層43(例えばx=0.50)
の領域(図の斜線部)のみがp型の導電性を示す。
【0057】また、発光部となる活性層45の平坦部が
(100)面上で成長形成され、この部分は結晶性に優
れた成長層となるので、実施例2、3に比べて(10
0)面の平坦部上に成長し、(100)面の結晶層で発
光するため結晶性が優れ、また電流経路も実施例2、3
並に狭い。
【0058】
【発明の効果】本発明のスーパールミネッセントダイオ
ード素子は、光の導波方向に斜面を有する段差構造が基
板表面に形成されており、この斜面部に対応する領域の
活性層が屈曲しているので、活性層を導波してきた光
は、非電流注入部に広がって照射される。斜面上の活性
層は薄く積層されているので、光は導波されにくく、実
効的な反射率を十分低減でき、レーザ発振を抑制するこ
とができる。
【0059】非電流注入部は照射光に対して光吸収がな
いので高出力のスーパールミネッセント光を得ることが
できる。
【0060】本発明のスーパールミネッセントダイオー
ド素子の製造方法は、MBE成長の成長速度の面方位依
存性を用い、段差を形成することで活性層が屈曲し、且
つ、薄く積層された層構造を成長でき、活性層よりも禁
制帯幅の大きいウインドウ構造を容易に作製することが
でき、従来例のようにAl組成の大きいGa1-xAlx
s層上の再成長工程の必要がなく良好な再成長界面が得
られる。非発光再結合が起こらない。非電流注入部は容
易に作製できるので、無効な発熱や端面破壊が起こらず
低電流動作で高信頼性が実現できる。歩留まりが高く、
低コストで製造できる。
【図面の簡単な説明】
【図1】本発明の実施例1に係る素子の作製工程の概略
を示す図である。
【図2】図1の線L−Lおよび線M−Mによる断面を示
す。Aは線L−Lによる断面、Bは線M−Mによる断面
を示す。
【図3】実施例2の素子を示す図である。
【図4】実施例3の素子を示す図である。
【図5】実施例4の素子を示す図である。
【図6】従来例を示す図である。
【符号の説明】
1 基板 2 SiドーブGaAs電流狭窄層 3 SiドーブGa1-xAlxAsクラッド層 4 p型Ga1-xAlxAsクラッド層 5 Ga1-xAl1-xAs活性層 6 n型Ga1-xAlxAsクラッド層 7 n型GaAsコンタクト層 11 n型電極 12 p型電極 A 励起部 B 非電流注入部 21 基板 22 SiドープGaAs電流狭窄層 23 SiドープGa1-xAlxAsクラッド層 24 p型Ga1-xAlxAsクラッド層 25 Ga1-xAl1-xAs活性層 26 n型Ga1-xAlxAsクラッド層 27 n型GaAsコンタクト層 211 n型電極 212 p型電極 31 基板 32 SiドープGaAs電流狭窄層 34 p型Ga1-xAlxAsクラッド層 35 Ga1-xAl1-xAs活性層 36 n型Ga1-xAlxAsクラッド層 37 n型GaAsコンタクト層 311 n型電極 312 p型電極 41 p型GaAs基板 42 SiドープGaAs電流狭窄層 43 SiドープGa1-xAlxAsクラッド層 44 p型Ga1-xAlxAsクラッド層 45 Ga1-xAl1-xAs活性層 46 n型Ga1-xAlxAsクラッド層 47 n型GaAsコンタクト層 411 n型電極 412 p型電極

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 光の導波方向に斜面を有する段差構造の
    半導体基板上に、少なくとも第1の半導体層を含んでな
    る活性層の両面が、該第1の半導体層よりも禁制帯幅の
    大きい第2の半導体層と、該第1の半導体層よりも禁制
    帯幅の大きい第3の半導体層とで挟まれてなる発光用積
    層部を備えたスーパールミネッセントダイオード素子に
    おいて、 該発光用積層部は、該半導体基板の該段差構造の斜面上
    で薄く積層されており、 該発光用積層部の光導波路は底面部と両側面部とからな
    る溝で構成され、各側面部は一つ以上の面方位を有する
    とともに、該一つ以上の面方位上の成長層がp型の導電
    性を示すスーパールミネッセントダイオード素子。
  2. 【請求項2】 前記底面部が、(100)の面方位を有
    する請求項1に記載のスーパールミネッセントダイオー
    ド素子。
  3. 【請求項3】 GaAs基板の(100)面上に、光の
    導波方向に斜面を備えた段差構造を形成する工程と、 該基板上に、底面部と両側面部とからなる溝を、各側面
    部が一つ以上の面方位を有するように形成する工程と、 該溝を有する該基板上に、該溝の該一つ以上の面方位上
    の成長層がp型の導電性を示すようにSiドープGaA
    s層あるいはSiドープAlGaAs層のいずれかを分
    子線エピタキシー法によって成長させる工程と、 前記第1の半導体層を含んでなる活性層の両面が、該第
    1の半導体層よりも禁制帯幅の大きい第2の半導体層
    と、該第1の半導体層よりも禁制帯幅の大きい第3の半
    導体層とで挟まれてなる発光用積層部を、該半導体基板
    上の該段差構造の斜面上で成長させる工程とを包含する
    スーパールミネッセントダイオード素子の製造方法。
  4. 【請求項4】 前記溝の底面部が(100)の面方位を
    有するように形成する請求項3に記載のスーパールミネ
    ッセントダイオード素子の製造方法。
JP32033693A 1993-12-20 1993-12-20 スーパールミネッセントダイオード素子およびその製造方法 Expired - Fee Related JP2927661B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32033693A JP2927661B2 (ja) 1993-12-20 1993-12-20 スーパールミネッセントダイオード素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32033693A JP2927661B2 (ja) 1993-12-20 1993-12-20 スーパールミネッセントダイオード素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07176785A JPH07176785A (ja) 1995-07-14
JP2927661B2 true JP2927661B2 (ja) 1999-07-28

Family

ID=18120349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32033693A Expired - Fee Related JP2927661B2 (ja) 1993-12-20 1993-12-20 スーパールミネッセントダイオード素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2927661B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
US8232568B2 (en) * 2009-08-21 2012-07-31 Bridgelux, Inc. High brightness LED utilizing a roughened active layer and conformal cladding
JP5645525B2 (ja) * 2010-07-23 2014-12-24 キヤノン株式会社 スーパールミネッセントダイオードおよびスーパールミネッセントダイオードを光源とするoct装置
KR20120137865A (ko) * 2011-06-13 2012-12-24 엘지이노텍 주식회사 발광소자 및 발광소자 패키지

Also Published As

Publication number Publication date
JPH07176785A (ja) 1995-07-14

Similar Documents

Publication Publication Date Title
US4943970A (en) Surface emitting laser
US4901327A (en) Transverse injection surface emitting laser
US4845725A (en) Window laser with high power reduced divergence output
US4928285A (en) Impurity-doped semiconductor laser device for single wavelength oscillation
US5343486A (en) Semiconductor laser device
EP0908988A2 (en) Light-emitting device and fabricating method thereof
US5556804A (en) Method of manufacturing semiconductor laser
JP2927661B2 (ja) スーパールミネッセントダイオード素子およびその製造方法
JPH06302908A (ja) 半導体レーザ
US4759025A (en) Window structure semiconductor laser
US5031183A (en) Full aperture semiconductor laser
EP0284684B1 (en) Inverted channel substrate planar semiconductor laser
JPS61168981A (ja) 半導体レ−ザ装置
US5136601A (en) Semiconductor laser
JP3254812B2 (ja) 半導体レーザ及びその製造方法
JPH0648742B2 (ja) 半導体レ−ザの製造方法
JP4163343B2 (ja) 発光素子および発光素子モジュール
JP2565909B2 (ja) 半導体レ−ザ素子
JPH0478036B2 (ja)
JP3145234B2 (ja) スーパールミネッセントダイオード素子の製造方法
KR100278626B1 (ko) 반도체 레이저 다이오드
US5357124A (en) Superluminescent diode with stripe shaped doped region
JPH01103897A (ja) 半導体レーザ素子
JPH03104292A (ja) 半導体レーザ
JPS63255986A (ja) 分布反射型半導体レ−ザ素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990426

LAPS Cancellation because of no payment of annual fees