JP2921129B2 - 撮像装置の校正方法 - Google Patents
撮像装置の校正方法Info
- Publication number
- JP2921129B2 JP2921129B2 JP3003550A JP355091A JP2921129B2 JP 2921129 B2 JP2921129 B2 JP 2921129B2 JP 3003550 A JP3003550 A JP 3003550A JP 355091 A JP355091 A JP 355091A JP 2921129 B2 JP2921129 B2 JP 2921129B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- imaging device
- calibration
- semiconductor chip
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Image Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体チップ形成用基板
の位置ずれ量測定装置における撮像装置の校正方法、特
に画像処理装置の校正方法に関する。
の位置ずれ量測定装置における撮像装置の校正方法、特
に画像処理装置の校正方法に関する。
【０００２】近年、半導体装置に要求されるパターンの
位置合わせ精度は、顕微鏡を使用した目視判定可能限界
(0.１μm 程度) を超えており、半導体チップ形成用基
板の位置ずれ量の測定ＣＣＤカメラ等の画像入力装置に
画像処理装置を組合せた撮像装置が利用されるようにな
った。
位置合わせ精度は、顕微鏡を使用した目視判定可能限界
(0.１μm 程度) を超えており、半導体チップ形成用基
板の位置ずれ量の測定ＣＣＤカメラ等の画像入力装置に
画像処理装置を組合せた撮像装置が利用されるようにな
った。
【０００３】
【従来の技術】半導体チップ形成用基板位置ずれ量測定
装置において、ウエーハ（基板）の位置決めおよびウエ
ーハに形成されたチップパターンの位置検出には、ＣＣ
Ｄカメラ等の画像入力装置にに画像処理装置を組合せた
撮像装置が使用されるようになった。かかる撮像装置
は、温度，湿度，気圧等の環境変化によってその特性が
変化するため、定期的に校正する必要がある。
装置において、ウエーハ（基板）の位置決めおよびウエ
ーハに形成されたチップパターンの位置検出には、ＣＣ
Ｄカメラ等の画像入力装置にに画像処理装置を組合せた
撮像装置が使用されるようになった。かかる撮像装置
は、温度，湿度，気圧等の環境変化によってその特性が
変化するため、定期的に校正する必要がある。
【０００４】図６は従来技術による撮像装置の校正方法
の説明図である。図６(イ) において、上下動と回動およ
びＸ−Ｙの２軸方向に移動可能なステージ１の上面に、
ウエーハ（半導体チップ形成用基板）搭載用ステージ２
を固着し、ステージ２の上面には図６(ロ) に示すような
撮像装置校正用マーク３が形成された基板４を固定す
る。ＣＣＤカメラ５に画像処理装置６を接続した撮像装
置７は、ステージ２の上方に配設され、画像処理装置６
からの出力はモニター８に表示する。
の説明図である。図６(イ) において、上下動と回動およ
びＸ−Ｙの２軸方向に移動可能なステージ１の上面に、
ウエーハ（半導体チップ形成用基板）搭載用ステージ２
を固着し、ステージ２の上面には図６(ロ) に示すような
撮像装置校正用マーク３が形成された基板４を固定す
る。ＣＣＤカメラ５に画像処理装置６を接続した撮像装
置７は、ステージ２の上方に配設され、画像処理装置６
からの出力はモニター８に表示する。
【０００５】校正マーク３は、例えば図６(ロ) の拡大平
面図およびその断面図(ハ) に示す如く、一対のマークパ
ターン3a,3b によって構成し、マークパターン3aと3bと
の２軸方向のずれ量δx ＝（ａ−ｂ）／２とδy ＝（ｄ
−ｃ）／２は、撮像装置７より高精度である電子顕微鏡
等によって予め測定し、校正マーク３を撮像装置７にて
検出したとき、画像処理装置６からの出力値がδx,δy
と一致するように、毎日または毎週の如く定期的に画像
処理装置６を調整する。そして、画像処理装置６の校正
が済むと、校正用基板４をの代わりにウエーハを搭載す
ることになる。
面図およびその断面図(ハ) に示す如く、一対のマークパ
ターン3a,3b によって構成し、マークパターン3aと3bと
の２軸方向のずれ量δx ＝（ａ−ｂ）／２とδy ＝（ｄ
−ｃ）／２は、撮像装置７より高精度である電子顕微鏡
等によって予め測定し、校正マーク３を撮像装置７にて
検出したとき、画像処理装置６からの出力値がδx,δy
と一致するように、毎日または毎週の如く定期的に画像
処理装置６を調整する。そして、画像処理装置６の校正
が済むと、校正用基板４をの代わりにウエーハを搭載す
ることになる。
【０００６】図７はウエーハの模式平面図(イ) と、該ウ
エーハの各チップパターン内に形成したチップパターン
位置検出用マークの拡大平面図(ロ)およびその断面図(ハ)
である。図７(イ) に示す如くウエーハ９は、破線で囲
まれた多数の各チップ領域10内にチップパターンの位置
検出用マーク11を形成し、マーク11はロ字形状のマーク
パターン11a とその中心に位置する角点部11b にて構成
する。マークパターン11a はウエーハ10の上面に形成し
た凹部であり、マークパターン11b は、ウエーハ10に被
着した薄膜12の上のレジスト層13に形成したものであ
る。
エーハの各チップパターン内に形成したチップパターン
位置検出用マークの拡大平面図(ロ)およびその断面図(ハ)
である。図７(イ) に示す如くウエーハ９は、破線で囲
まれた多数の各チップ領域10内にチップパターンの位置
検出用マーク11を形成し、マーク11はロ字形状のマーク
パターン11a とその中心に位置する角点部11b にて構成
する。マークパターン11a はウエーハ10の上面に形成し
た凹部であり、マークパターン11b は、ウエーハ10に被
着した薄膜12の上のレジスト層13に形成したものであ
る。
【０００７】
【発明が解決しようとする課題】前述した如く、撮像装
置（画像処理装置）において定期的に実施する従来の校
正は、校正用基板を使用するため完全な自動化が困難で
あり、校正作業に人為的ミスが誘発され易く、校正作業
が煩雑かつ熟練を要する等の問題点があった。
置（画像処理装置）において定期的に実施する従来の校
正は、校正用基板を使用するため完全な自動化が困難で
あり、校正作業に人為的ミスが誘発され易く、校正作業
が煩雑かつ熟練を要する等の問題点があった。
【０００８】
【課題を解決するための手段】本発明による撮像装置の
校正方法は、その実施例を示す図１によれば、画像入力
信号を画像処理する撮像装置７を具えた半導体チップ製
造装置において、半導体チップ形成用基板９が搭載され
るステージ２または半導体チップ形成用基板９に、撮像
装置７の校正用マーク３を設け、少なくとも一対のマー
クパターン3a,3b によって構成された校正用マーク３
は、Ｘ−Ｙ座標の２軸方向にマークパターン3a,3b の間
のずれ量を、撮像装置７より高精度の測定手段によって
測定し、該測定手段によるマークパターン3a,3b のずれ
量と撮像装置７にて検出したマークパターン3a,3b のず
れ量とが一致するように、撮像装置７の画像処理装置６
を調整することを特徴とする。
校正方法は、その実施例を示す図１によれば、画像入力
信号を画像処理する撮像装置７を具えた半導体チップ製
造装置において、半導体チップ形成用基板９が搭載され
るステージ２または半導体チップ形成用基板９に、撮像
装置７の校正用マーク３を設け、少なくとも一対のマー
クパターン3a,3b によって構成された校正用マーク３
は、Ｘ−Ｙ座標の２軸方向にマークパターン3a,3b の間
のずれ量を、撮像装置７より高精度の測定手段によって
測定し、該測定手段によるマークパターン3a,3b のずれ
量と撮像装置７にて検出したマークパターン3a,3b のず
れ量とが一致するように、撮像装置７の画像処理装置６
を調整することを特徴とする。
【０００９】
【作用】上記手段によれば、半導体チップ形成用基板搭
載ステージまたは半導体チップ形成用基板に撮像装置の
校正マークを形成せしめ、該校正マークを利用して撮像
装置を校正するため、該校正は校正用基板を利用する従
来方法より迅速，容易かつ自動化を可能にし、校正マー
ク専用基板が不要となります。
載ステージまたは半導体チップ形成用基板に撮像装置の
校正マークを形成せしめ、該校正マークを利用して撮像
装置を校正するため、該校正は校正用基板を利用する従
来方法より迅速，容易かつ自動化を可能にし、校正マー
ク専用基板が不要となります。
【００１０】
【実施例】図１は本発明方法の一実施例の説明図、図２
は図１に示すウエーハ搭載ステージの平面図である。図
１(イ) において、上下動と回動およびＸ−Ｙの２軸方向
に移動可能なステージ１にウエーハ搭載用ステージ２を
搭載し、ステージ２にウエーハ10を固定する。ステージ
２の上方には、ＣＣＤカメラ５と画像処理装置６からな
る撮像装置７が設けられ、撮像装置７はモニター８に接
続する。ステージ２の上面には図２に示す如く、ウエー
ハ９が搭載される位置の側方に撮像装置校正用マーク３
を形成する。校正マーク３は校正マーク基板に形成した
従来のそれと同じ形状であり、例えば図１(ロ) に示す如
く、ロ字形状のマークパターン３a とその中心に位置す
る角点形状のマークパターン３b にて構成し、マークパ
ターン３a と３b とのずれ量δx ＝（ａ−ｂ）／２とδ
y ＝（ｄ−ｃ）／２は、マークパターン３a と３b との
間隔ａ，ｂ，ｃ，ｄを撮像装置７より高精度な手段、例
えば電子顕微鏡を使用して予め測定し算出する。
は図１に示すウエーハ搭載ステージの平面図である。図
１(イ) において、上下動と回動およびＸ−Ｙの２軸方向
に移動可能なステージ１にウエーハ搭載用ステージ２を
搭載し、ステージ２にウエーハ10を固定する。ステージ
２の上方には、ＣＣＤカメラ５と画像処理装置６からな
る撮像装置７が設けられ、撮像装置７はモニター８に接
続する。ステージ２の上面には図２に示す如く、ウエー
ハ９が搭載される位置の側方に撮像装置校正用マーク３
を形成する。校正マーク３は校正マーク基板に形成した
従来のそれと同じ形状であり、例えば図１(ロ) に示す如
く、ロ字形状のマークパターン３a とその中心に位置す
る角点形状のマークパターン３b にて構成し、マークパ
ターン３a と３b とのずれ量δx ＝（ａ−ｂ）／２とδ
y ＝（ｄ−ｃ）／２は、マークパターン３a と３b との
間隔ａ，ｂ，ｃ，ｄを撮像装置７より高精度な手段、例
えば電子顕微鏡を使用して予め測定し算出する。
【００１１】ステージ２に形成した校正マーク３を使用
する撮像装置７の校正は、従来と同じく、電子顕微鏡で
測定したずれ量δx ，δy と撮像装置７で測定したずれ
量δx ′，δy ′とが一致するように、画像処理装置６
を毎日あるいは週毎の定期的に調整することになる。
する撮像装置７の校正は、従来と同じく、電子顕微鏡で
測定したずれ量δx ，δy と撮像装置７で測定したずれ
量δx ′，δy ′とが一致するように、画像処理装置６
を毎日あるいは週毎の定期的に調整することになる。
【００１２】本発明によるかかる校正はウエーハ10を搭
載した状態で可能であり、従って、校正用基板４に校正
用マーク３を形成して行う従来方法に比べ、撮像装置７
の校正が著しく容易かつ自動化が可能となり、さらに各
半導体チップパターン毎に実施することも可能になる。
載した状態で可能であり、従って、校正用基板４に校正
用マーク３を形成して行う従来方法に比べ、撮像装置７
の校正が著しく容易かつ自動化が可能となり、さらに各
半導体チップパターン毎に実施することも可能になる。
【００１３】図３は本発明方法の他の実施例に係わるウ
エーハの平面図であり、ウエーハ10の上面のチップパタ
ーン形成領域外に、ステージ２に形成したものと同じよ
うな校正マーク３を形成する。このような校正マーク３
は、撮像装置７より高精度な手段でマークパターンのず
れ量δx およびδy を測定しておき、ずれ量δx ，δy
を用いる撮像装置７の校正は、ウエーハ毎または半導体
チップパターン毎に実施する。
エーハの平面図であり、ウエーハ10の上面のチップパタ
ーン形成領域外に、ステージ２に形成したものと同じよ
うな校正マーク３を形成する。このような校正マーク３
は、撮像装置７より高精度な手段でマークパターンのず
れ量δx およびδy を測定しておき、ずれ量δx ，δy
を用いる撮像装置７の校正は、ウエーハ毎または半導体
チップパターン毎に実施する。
【００１４】以上説明した本発明の実施例において、校
正マーク３はステージ２またはウエーハ10の１個所に形
成し撮像装置７を校正している。しかし、撮像装置７の
特性において、例えばずれ量δx およびδy ＝０の校正
マーク３で校正したとき、ずれ量δx およびδy ＝0.２
μm の位置で0.２μm からずれるものがあるため、その
ような特性を校正する方法（傾斜特性の校正）が必要に
なる。
正マーク３はステージ２またはウエーハ10の１個所に形
成し撮像装置７を校正している。しかし、撮像装置７の
特性において、例えばずれ量δx およびδy ＝０の校正
マーク３で校正したとき、ずれ量δx およびδy ＝0.２
μm の位置で0.２μm からずれるものがあるため、その
ような特性を校正する方法（傾斜特性の校正）が必要に
なる。
【００１５】図４は本発明方法による撮像装置の傾斜特
性を校正するための図であり、ずれ量が異なる複数個の
校正マーク３、例えばδx1とδy1＝０μm,δx2とδy2＝
0.15μm,δx3とδy3＝0.３μm,δx2とδy2＝−0.15μm
, δx3とδy3＝−0.３μm とした５個の校正マーク３
-1,3-2,3-3,3-4,3-5を、同一ステージ２またはウエーハ
10に形成し撮像装置７を校正すれば、図４に示す如く、
理想特性Ａに対する撮像装置７の傾斜特性Ｂが校正可能
となる。
性を校正するための図であり、ずれ量が異なる複数個の
校正マーク３、例えばδx1とδy1＝０μm,δx2とδy2＝
0.15μm,δx3とδy3＝0.３μm,δx2とδy2＝−0.15μm
, δx3とδy3＝−0.３μm とした５個の校正マーク３
-1,3-2,3-3,3-4,3-5を、同一ステージ２またはウエーハ
10に形成し撮像装置７を校正すれば、図４に示す如く、
理想特性Ａに対する撮像装置７の傾斜特性Ｂが校正可能
となる。
【００１６】図５は本発明方法に係わる他の撮像装置校
正用マークの一例を示す平面図であり、構成マーク３と
全く同様に利用される校正マーク13は、一対のＬ形マー
クパターン13a と13b にて構成し、マークパターン13a
と13b と間のずれ量δは、２軸方向の間隔ｅとｆを測定
し算出される。
正用マークの一例を示す平面図であり、構成マーク３と
全く同様に利用される校正マーク13は、一対のＬ形マー
クパターン13a と13b にて構成し、マークパターン13a
と13b と間のずれ量δは、２軸方向の間隔ｅとｆを測定
し算出される。
【００１７】
【発明の効果】上記手段によれば、半導体チップ形成用
基板搭載ステージまたは半導体チップ形成用基板に撮像
装置の校正マークを形成せしめ、該校正マークを利用し
て撮像装置を校正するため、該校正は校正用基板を利用
する従来方法より迅速，容易かつ自動化を可能にし、校
正マーク専用基板が不要となる。
基板搭載ステージまたは半導体チップ形成用基板に撮像
装置の校正マークを形成せしめ、該校正マークを利用し
て撮像装置を校正するため、該校正は校正用基板を利用
する従来方法より迅速，容易かつ自動化を可能にし、校
正マーク専用基板が不要となる。
【図１】 本発明方法の一実施例の説明図である。
【図２】 図１に示すウエーハ搭載ステージの平面図で
ある。
ある。
【図３】 本発明方法の他の実施例に係わるウエーハの
平面図である。
平面図である。
【図４】 本発明方法による撮像装置の傾斜特性の校正
の説明図である。
の説明図である。
【図５】 本発明方法に係わる他の校正マークの一例の
平面図である。
平面図である。
【図６】 従来技術による撮像装置の校正方法の説明図
である。
である。
【図７】 ウエーハとチップパターンの位置検出用マー
クの説明図である。
クの説明図である。
２はウエーハ搭載ステージ ６は画像処理装置 3,13は撮像装置校正用マーク ７は撮像装置 3a,3b,13a,13b はマークパターン ９はウエーハ（半導
体チップ形成用基板） ５はＣＣＤカメラ δx,δy,δx ′，δy ′はマー
クパターンのずれ量
体チップ形成用基板） ５はＣＣＤカメラ δx,δy,δx ′，δy ′はマー
クパターンのずれ量
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01B 11/00 - 11/30 102 G06T 7/00 H01L 21/30
Claims (3)
- 【請求項１】 画像入力信号を画像処理する撮像装置
(7) を具えた半導体チップ形成用基板位置ずれ量測定装
置において、半導体チップ形成用基板(9) が搭載される
ステージ(2) に、該撮像装置(7) の校正用マーク(3) を
設け、少なくとも一対のマークパターン(3a,3b) によっ
て構成された該校正用マーク(3) のＸ−Ｙ座標の２軸方
向における該一対のマークパターン(3a,3b) の間のずれ
量 (δx,δy)を、該撮像装置(7) より高精度の測定手段
によって測定し、該測定手段による該マークパターン(3
a,3b) のずれ量 (δx,δy)と該撮像装置(7) にて検出し
た該マークパターン(3a,3b) のずれ量（δx ′，δy
′）とが一致するように、該撮像装置(7) の画像処理
装置(6) を調整することを特徴とする撮像装置の校正方
法。 - 【請求項２】 前記半導体チップ形成用基板(9) の搭載
ステージ(2) に前記ずれ量 (δx,δy)が異なる複数個の
画像処理装置校正用マーク(3) を設け、該複数個の校正
用マーク(3) の各ずれ量 (δx,δy)を前記半導体チップ
製造装置の撮像装置(7) より高精度の測定手段によって
測定し、該ずれ量 (δx,δy)が異なる複数個の校正用マ
ーク(3) で該撮像装置(7) の校正を行うことを特徴とす
る前記請求項１記載の撮像装置の校正方法。 - 【請求項３】 画像入力信号を画像処理する撮像装置
(7) を具えた半導体チップ形成用基板位置ずれ量測定装
置において、半導体チップ形成用基板(9) のチップパタ
ーン形成領域外に該撮像装置(7) の校正用マーク(3) を
設け、少なくとも一対のマークパターン(3a,3b) によっ
て構成された該校正用マーク(3) のＸ−Ｙ座標の２軸方
向ににおける該一対のマークパターン(3a,3b) の間のず
れ量 (δx,δy)を、該撮像装置(7) より高精度の測定手
段によって測定し、該測定手段による該マークパターン
(3a,3b) のずれ量 (δx,δy)と該撮像装置(7) にて検出
した該マークパターン(3a,3b) のずれ量（δx ′，δy
′）とが一致するように、該撮像装置(7) の画像処理
装置(6) を調整することを特徴とする撮像装置の校正方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003550A JP2921129B2 (ja) | 1991-01-17 | 1991-01-17 | 撮像装置の校正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003550A JP2921129B2 (ja) | 1991-01-17 | 1991-01-17 | 撮像装置の校正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04242107A JPH04242107A (ja) | 1992-08-28 |
| JP2921129B2 true JP2921129B2 (ja) | 1999-07-19 |
Family
ID=11560530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003550A Expired - Fee Related JP2921129B2 (ja) | 1991-01-17 | 1991-01-17 | 撮像装置の校正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921129B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010160051A (ja) * | 2009-01-08 | 2010-07-22 | Mitsutoyo Corp | 画像機器の校正用パターン |
| JP5490627B2 (ja) * | 2010-06-17 | 2014-05-14 | 株式会社ミツトヨ | 画像機器の校正用パターン |
-
1991
- 1991-01-17 JP JP3003550A patent/JP2921129B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04242107A (ja) | 1992-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170909B1 (ko) | 반도체 소자의 오버레이 검사방법 | |
| JP2802561B2 (ja) | 半導体チップのアライメント方法およびレーザ修理用ターゲット | |
| WO1990009558A1 (en) | Method and apparatus for measuring registration between layers of a semiconductor wafer | |
| JP2754609B2 (ja) | 半導体装置の製造方法 | |
| JP2928331B2 (ja) | プローバのアライメント装置及び方法 | |
| TW388803B (en) | A structure and method of measuring overlapping marks | |
| US20040189995A1 (en) | Position detection apparatus | |
| JPH0321901B2 (ja) | ||
| JPH06181155A (ja) | 実際の半導体ウェーハ工程のトポグラフィーに合わせた位置合せ測定システムの直接的校正のための構造および方法 | |
| US11784077B2 (en) | Wafer overlay marks, overlay measurement systems, and related methods | |
| JPS62145103A (ja) | 二次元パタ−ンの高精密位置測定方法および基準マスク | |
| JP2859855B2 (ja) | 半導体素子の微細パターンアライメント方法 | |
| US5978094A (en) | Alignment device and method based on imaging characteristics of the image pickup system | |
| US6357131B1 (en) | Overlay reliability monitor | |
| JP2024516921A (ja) | 製品上オーバレイターゲット | |
| JP2006292426A (ja) | 座標測定方法及び寸法測定方法 | |
| JP2921129B2 (ja) | 撮像装置の校正方法 | |
| JPH098104A (ja) | チップボンディング装置におけるキャリブレーション方法 | |
| JPH067561B2 (ja) | 半導体ウエハチツプの位置合わせ方法 | |
| TWI698953B (zh) | 校正雷射打印方法 | |
| JP2906094B2 (ja) | プローブ装置 | |
| JP2694462B2 (ja) | 半導体ウェーハチップの位置合わせ方法 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| JPH05136034A (ja) | 電子ビーム露光におけるドリフト量測定方法 | |
| JPS60136326A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |