JP2859855B2 - 半導体素子の微細パターンアライメント方法 - Google Patents
半導体素子の微細パターンアライメント方法Info
- Publication number
- JP2859855B2 JP2859855B2 JP8255082A JP25508296A JP2859855B2 JP 2859855 B2 JP2859855 B2 JP 2859855B2 JP 8255082 A JP8255082 A JP 8255082A JP 25508296 A JP25508296 A JP 25508296A JP 2859855 B2 JP2859855 B2 JP 2859855B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- pattern
- measurement mark
- etched
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
法に関し、特にパターン形成の際に不良処理されるダイ
(die)の数を低減させ、工程歩留り及び半導体素子
の動作の信頼性を向上させることができる半導体素子の
微細パターンアライメント方法に関する。
に、多数個の露光マスクが重畳して用いられる複雑な工
程を経ることになる。
の間のアライメントは特定形状のマークを基準に形成さ
れる。
lignment key)、あるいはアライメントマ
ークという。
ライメント(layer to layer alig
nment)、又は一つのマスクに対するダイ間のアラ
イメントに用いられる。
プ アンド リピート(stepand repea
t)方式の露光装備のステッパー(stepper)
は、ステージがX−Y方向に動き反復的に移動アライメ
ントして露光する装置である。
基準に自動又は手動でウェーハのアライメントが行われ
る。
め、反復する工程の際にアライメント誤差が発生し、ア
ライメント誤差が許容範囲を超えると素子の不良が発生
する。
確度の調整範囲は素子のデザインルール(desing
rule)に従い、その範囲は通常デザインルールの
0〜30%程度である。
間のアライメントが正確になされたか否かを確かめる重
合精密度(overlay accuracy)測定マ
ーク(以下、オーバレイ測定マークという)もアライメ
ントマークと同様の方法で用いられる。
バレイ測定マークは、半導体ウェーハでチップが形成さ
れない部分であるスクライブ ライン(scribe
line)上に形成される。
ント精度は、バーニヤ(vernier)アライメント
マークを利用した視覚点検法や、ボックス イン ボッ
クス(box in box)あるいはボックス イン
バー(box in bar)アライメントマークを
利用した自動点検法等により測定した後、補償する。
伴いチップの一辺が約15〜25mm程度の大きさを有
する。
マスク工程が進められなければならないため、スクライ
ブライン上に形成されるオーバレイ測定マークは数回の
後続工程が引続き進められることにより、オーバレイ測
定マークパターンの輪郭が曇ったり損傷することにより
測定が不正確となることもある。
集積度半導体装置では、各層の間の重合精密度を測定す
る必要がある。
クをスクライブラインに形成させて測定に用いる。
20μm2 の大きさを有し、この大きさを有するオーバ
レイ測定マークを256M DRAMの製造に用いる場
合には約30個以上が必要である。
イメントされた半導体素子の微細パターンアライメント
方法を、図1および図2を参照して説明すれば次の通り
である。
れた半導体素子の製造方法を説明するための半導体ウェ
ーハの概略図である。
拡大平面図である。
1中のダイ2に予定されているそれぞれの部分の上に、
縮小露光装置を用いてステップアンドリピート方式で順
次露光を進めてパターンを形成する。
イ2の外郭のスクライブラインに予定されている部分の
上に形成されているアライメントマークを縮小露光装置
が読取り、露光マスクと半導体ウェーハ1をアライメン
トさせた後に露光工程を進める。この際、アライメント
マークは一辺が約4μm程度の正四角状に形成されてい
る。
ハ1中、パターンの形成を図るダイ2Aと既に形成され
たダイ2Bとが誤アライメントされている場合に、アラ
イメントマークの一側に形成されているオーバレイ測定
マーク(図示せず)を利用して誤アライメント度を測定
する。
れぞれ10ないし20μmの大きさを有する正四角状の
内側及び外側測定マークとして構成されている。
距離を測定してX軸及びY軸間の誤アライメント度(δ
X=X2−X1、δY=Y2−Y1)を測定する。
ている各オーバレイ測定マークの測定値を平均して半導
体ウェーハと露光マスクの誤回転度θを計算する。
ぞれ一つのマスクに該当する。
の光を照射して反射する光を多数個の光センサが、マト
リックス状に配列されている光イメージセンサボードを
介して感知する。
重合精密度測定データ分析器を備える測定装置を介し測
定してデータを分析する。
ト度(δX=X2−X1、δY=Y2−Y1)を計算し
てX及びY軸の補正値を得る。
クの隅部分はデータから除き、両辺のみを測定値に用い
る。
従来技術による半導体素子の製造方法においては次のよ
うな問題点を有する。
いては、半導体ウェーハのアライメントマークが観測で
きる場合に工程進行が可能である。
行の際に誤謬が発生し、アライメントマークの測定が不
可能な程度に損傷又は損失される場合には、一つの半導
体ウェーハ全体でマークの解読が不可能となる。
半導体ウェーハに形成される約30〜40個のダイ全て
を不良処理することになる結果を示す。
造方法においてはアライメントマークが工程上の誤謬に
より損傷、又は損失された半導体ウェーハを不良処理す
ることになるため、工程歩留りが低減する。
法においては不良処理された半導体ウェーハは数回の工
程が進められた状態のため、製造単価も上昇する問題点
を有する。
による不良は、半導体素子製造工程において最終の段階
において進められる金属配線工程の際に多く発生するこ
とになるため、工程歩留りを大きく落とす問題点を有す
る。
決するためになされたものであり、不良処理されるダイ
の数を低減させて工程歩留りを向上させ、半導体素子の
動作の信頼性を向上させることができる半導体素子の製
造方法を提供することにその目的がある。
るために、本発明の半導体素子の微細パターンアライメ
ント方法は、多数個のダイと外側測定マークおよび内側
測定マークからなるオーバレイ測定マークのいずれか一
つの測定マークとが形成された半導体ウェーハを提供す
る工程と、半導体ウェーハ上にパターンの形成を図る第
1被エッチング層を形成する工程と、第1被エッチング
層上に形成を図るパターンのエッチングマスクとなる感
光膜パターンを形成する工程と、感光膜パターンをエッ
チングマスクにして第1被エッチング層を選択的に除去
し、既に形成された測定マークと対応するオーバレイ測
定マークの他方の測定マークとこの測定マークの一側に
位置するアライメントマークとが形成されるようにする
第1被エッチング層パターンを形成する工程と、感光膜
パターンを除去する工程と、オーバレイ測定マークを利
用し誤アライメント度を測定する工程と、構造の全体表
面に第2被エッチング層を形成する工程と、半導体ウェ
ーハ上に形成された多数個のダイのうち、観測用ダイを
除いた正常ダイの第2被エッチング層に感光膜パターン
を形成する工程であって、この感光膜パターンを、アラ
イメントマークの位置が作業ファイルに入力された縮小
露光装置を利用してアライメントマークを認識し、さら
に同様の露光マスクと半導体ウェーハがアライメントさ
れるよう誤アライメント度値に基づいてその位置を補正
して形成する工程と、感光膜パターンをマスクにし、第
2被エッチング層をエッチングして第2被エッチング層
パターンを形成する工程を含むことを特徴とする。
微細パターンアライメント方法を添付の図を参照して詳
細に説明する。
ターンアライメント方法の一実施形態を説明するための
ウェーハの概略図である。
ーバレイ測定マーク等の拡大平面図である。
構造物、例えば素子分離酸化膜とワード線、ビット線及
びキャパシタ等が形成されている多数個のダイ12を備
える半導体ウェーハ11上に、被エッチング層と感光膜
(図示せず)を順次形成する。
とく、スクライブライン14の予定されている部分の上
には、直に全工程段階で形成された任意の大きさ、例え
ば約4×4μm2 、6×6μm2 又は4×12μm2 ほ
どの大きさのアライメントマーク15Aと、初期工程段
階、例えば素子分離酸化膜の形成工程等で形成された約
20×20μm2 ほどの大きさのオーバレイ測定マーク
の外側マーク16が存在する。
マーク15Aは大きさが小さいため、薄膜形成やエッチ
ング工程の際の誤謬により損傷され観測が不可能になっ
ているものとする。
装置(図示せず)に搭載し、これを露光する。
されていて観測が不可能のため、アライメントマーク1
5Aの観測をすることなく露光マスク(図示せず)と半
導体ウェーハ11がある程度、例えばアライメント許容
誤差が約0.05μm以内の時、これより約2〜20倍
ほど大きい0.1〜5μm程度に大きく誤アライメント
されている状態で、半導体ウェーハ11の部位別にサン
プリングした数個、例えば10個以内の観測用ダイ12
Aにのみ露光を行い感光膜パターンを形成する。
ッチング層をエッチングして被エッチング層パターンを
形成し、感光膜パターンを除去する。
スクライブライン14上にアライメントマーク15Bと
オーバレイ測定マークの内側測定マーク17が形成され
る。
測定マーク17は約100μm以上の距離に位置するよ
うにする。
メント許容誤差より大きい誤差を有して形成されていて
も、縮小露光装置自体が半導体ウェーハ11の切断面
(オリエンテーションフラット)13を基準に基本的な
アライメントを行い誤アライメント度がある程度以下に
定められているのは勿論、既に形成されている外側測定
マーク16が約20×20μm2 程度に非常に大きく形
成されている。
2 程度の大きさを有して形成される点を考慮した場合、
X−Y軸方向に±5μm以上に誤アライメントされても
内側マーク17は外側マーク16の内側に形成されるこ
とを知ることができる。
で非常に大きい段差を有するよう形成されるため観察が
可能である。
ーク16と内側マーク17の両辺間の距離を測定し、被
エッチング層パターン形成の際の半導体ウェーハと露光
マスク間の誤アライメント度(δX=X2−X1、δY
=Y2−Y1)と誤回転度θを計算する。
面に再び被エッチング層と感光膜(図示せず)を順次形
成する。その次に、誤アライメント度を補正して観測用
ダイ12A以外の正常ダイ12Bを選択的に露光して感
光膜パターンを形成する。
クが設けられており、前記で形成されたアライメントマ
ーク15Bの位置が作業ファイルに入力されている。
を像から得た誤アライメント度ほど補正して露光作業を
行う。
出されている被エッチング層をエッチングして被エッチ
ング層パターンを形成する。
なパターンであり、正常ダイ12B等はパターンの誤謬
なく完成される。
体素子の微細パターンアライメント方法においては次の
如き効果を有する。
ライメント方法においては、薄膜形成やエッチング工程
の際の誤謬のために、アライメントマークが損傷された
半導体ウェーハにおいても、オーバレイ測定マークの外
側マークが観測可能である点を利用して露光マスクと半
導体ウェーハが誤アライメントされた状態で数個のサン
プリングされたダイに露光を行いパターンを形成すると
共に、オーバレイ測定マークの内側マークとアライメン
トマークを共に形成しオーバレイ測定マークを利用して
誤アライメント度X−Y値と回転角θ値を求め、縮小露
光装置に新しく形成されたアライメントマークと誤アラ
イメント度を補償し後続工程を進めて観測用ダイを除い
た残りのダイ等を正常的に完成することにより、不良処
理されるダイの数を低減させることができる。
ターンアライメント方法によれば、不良処理されるダイ
の数が低減されるため、工程歩留り及び半導体素子動作
の信頼性が向上する。
子の製造方法を説明するためのウェーハの概略図。
メント方法の一実施形態を説明するためのウェーハの概
略図。
マーク等の拡大平面図。
イ、12B…正常ダイ 13…ウェーハの切断面、14…スクライブライン、1
5A,15B…アラメントマーク、16…外側マーク、
17…内側マーク
Claims (12)
- 【請求項1】 多数個のダイ(die)と外側測定マー
クおよび内側測定マークからなるオーバレイ測定マーク
のいずれか一つの測定マークとが形成された半導体ウェ
ーハを提供する工程;前記半導体ウェーハ上にパターン
の形成を図る第1被エッチング層を形成する工程;前記
第1被エッチング層上に形成を図るパターンのエッチン
グマスクとなる感光膜パターンを形成する工程;前記感
光膜パターンをエッチングマスクにして前記第1被エッ
チング層を選択的に除去し、前記既に形成された測定マ
ークと対応するオーバレイ測定マークの他方の測定マー
クと、この測定マークの一側に位置するアライメントマ
ークとが形成されるようにする第1被エッチング層パタ
ーンを形成する工程;前記感光膜パターンを除去する工
程;内側測定マークと外側測定マークとで構成される前
記オーバレイ測定マークを利用し誤アライメント度を測
定する工程;前記構造の全体表面に第2被エッチング層
を形成する工程;前記半導体ウェーハ上に形成された前
記多数個のダイのうち、観測用ダイを除いた正常ダイの
第2被エッチング層に感光膜パターンを形成する工程で
あって、この感光膜パターンを、前記アライメントマー
クの位置が作業ファイルに入力された縮小露光装置を利
用して、前記アライメントマークを認識し、同様の露光
マスクと半導体ウェーハがアライメントされるよう前記
誤アライメント度値に基づいてその位置を補正して形成
する工程;前記感光膜パターンをマスクにし、前記第2
被エッチング層をエッチングして第2被エッチング層パ
ターンを形成する工程を含んでなることを特徴とする半
導体素子の微細パターンアライメント方法。 - 【請求項2】 前記アライメントマークとオーバレイ測
定マークが、スクライブライン上に形成されるようにす
ることを特徴とする請求項1記載の半導体素子の微細パ
ターンアライメント方法。 - 【請求項3】 前記アライメントマークは、約4〜5×
4〜5μm2 の大きさに形成することを特徴とする請求
項1記載の半導体素子の微細パターンアライメント方
法。 - 【請求項4】 前記アライメントマークは、約6×6μ
m2 の大きさに形成することを特徴とする請求項1記載
の半導体素子の微細パターンアライメント方法。 - 【請求項5】 前記アライメントマークは、約4×12
μm2 の大きさに形成することを特徴とする請求項1記
載の半導体素子の微細パターンアライメント方法。 - 【請求項6】 前記オーバレイ測定マークの外側マーク
は、約20×20μm2 に形成することを特徴とする請
求項1記載の半導体素子の微細パターンアライメント方
法。 - 【請求項7】 前記オーバレイ測定マークの内側マーク
は、約10×10μm2 の大きさに形成することを特徴
とする請求項1記載の半導体素子の微細パターンアライ
メント方法。 - 【請求項8】 前記誤アライメント程度が誤アライメン
ト許容誤差より約2〜20倍大きく誤アライメントされ
ているダイを、約10個以内で選択して1次誤アライメ
ント度を測定することを特徴とする請求項1記載の半導
体素子の微細パターンアライメント方法。 - 【請求項9】 前記アライメントマークは、オーバレイ
測定マークが約100μm以上の距離に位置するよう形
成することを特徴とする請求項1記載の半導体素子の微
細パターンアライメント方法。 - 【請求項10】 前記誤アライメントの最大値は、X−
Y軸方向に約±5μm以下であることを特徴とする請求
項1記載の半導体素子の微細パターンアライメント方
法。 - 【請求項11】 前記X−Y軸の誤アライメント度は、
オーバレイ測定マークの内側マークと外側マーク間の距
離でδX=X2−X1、δY=Y2−Y1に計算して求
めることを特徴とする請求項1記載の半導体素子の微細
パターンアライメント方法。 - 【請求項12】 前記半導体ウェーハと露光マスクの誤
回転度θを、ダイの4隅部分に形成されるオーバレイ測
定マークの測定値を平均して得ることを特徴とする請求
項1記載の半導体素子の微細パターンアライメント方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033160A KR100257167B1 (ko) | 1995-09-29 | 1995-09-29 | 반도체 소자의 제조방법 |
KR95-33160 | 1995-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09129551A JPH09129551A (ja) | 1997-05-16 |
JP2859855B2 true JP2859855B2 (ja) | 1999-02-24 |
Family
ID=19428706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8255082A Expired - Fee Related JP2859855B2 (ja) | 1995-09-29 | 1996-09-26 | 半導体素子の微細パターンアライメント方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5668042A (ja) |
JP (1) | JP2859855B2 (ja) |
KR (1) | KR100257167B1 (ja) |
GB (1) | GB2305736B (ja) |
TW (1) | TW322630B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923996A (en) * | 1997-06-02 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method to protect alignment mark in CMP process |
US6327513B1 (en) * | 1998-04-16 | 2001-12-04 | Vlsi Technology, Inc. | Methods and apparatus for calculating alignment of layers during semiconductor processing |
KR100532361B1 (ko) * | 1998-08-17 | 2006-02-01 | 삼성전자주식회사 | 정렬키가 구비된 반도체소자 |
KR100310540B1 (ko) * | 1998-10-13 | 2001-11-15 | 박종섭 | 반도체 소자의 셀 프로젝션 마스크 제조방법 |
US6330355B1 (en) | 1999-04-01 | 2001-12-11 | Taiwan Semiconductor Manufacturing Company | Frame layout to monitor overlay performance of chip composed of multi-exposure images |
US7057299B2 (en) * | 2000-02-03 | 2006-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alignment mark configuration |
US6309944B1 (en) * | 2000-05-26 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Overlay matching method which eliminates alignment induced errors and optimizes lens matching |
US6613589B2 (en) * | 2001-04-06 | 2003-09-02 | Koninklijke Philips Electronics N.V. | Method for improving substrate alignment |
US7433509B1 (en) * | 2001-10-09 | 2008-10-07 | Nanometrics Incorporated | Method for automatic de-skewing of multiple layer wafer for improved pattern recognition |
KR100418511B1 (ko) * | 2002-03-09 | 2004-02-14 | 삼성테크윈 주식회사 | 반도체 장치의 기판소재 노광방법 및 그 장치 |
US8680754B2 (en) * | 2008-01-15 | 2014-03-25 | Philip Premysler | Omnidirectional LED light bulb |
US9097412B1 (en) | 2012-11-21 | 2015-08-04 | Robert M. Pinato | LED lightbulb having a heat sink with a plurality of thermal mounts each having two LED element to emit an even light distribution |
JP6360287B2 (ja) | 2013-08-13 | 2018-07-18 | キヤノン株式会社 | リソグラフィ装置、位置合わせ方法、および物品の製造方法 |
JP6316036B2 (ja) * | 2014-03-14 | 2018-04-25 | 東芝メモリ株式会社 | フォトマスクの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61174717A (ja) * | 1985-01-30 | 1986-08-06 | Canon Inc | 位置合わせ装置 |
JPS61222128A (ja) * | 1985-03-27 | 1986-10-02 | Fujitsu Ltd | 投影露光方法 |
FR2667440A1 (fr) * | 1990-09-28 | 1992-04-03 | Philips Nv | Procede pour realiser des motifs d'alignement de masques. |
US5545593A (en) * | 1993-09-30 | 1996-08-13 | Texas Instruments Incorporated | Method of aligning layers in an integrated circuit device |
US5545570A (en) * | 1995-09-29 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of inspecting first layer overlay shift in global alignment process |
-
1995
- 1995-09-29 KR KR1019950033160A patent/KR100257167B1/ko not_active IP Right Cessation
-
1996
- 1996-09-25 TW TW085111723A patent/TW322630B/zh not_active IP Right Cessation
- 1996-09-26 US US08/722,877 patent/US5668042A/en not_active Expired - Lifetime
- 1996-09-26 JP JP8255082A patent/JP2859855B2/ja not_active Expired - Fee Related
- 1996-09-27 GB GB9620220A patent/GB2305736B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5668042A (en) | 1997-09-16 |
KR970018320A (ko) | 1997-04-30 |
GB2305736A (en) | 1997-04-16 |
GB2305736B (en) | 1999-06-23 |
TW322630B (ja) | 1997-12-11 |
KR100257167B1 (ko) | 2000-05-15 |
GB9620220D0 (en) | 1996-11-13 |
JPH09129551A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0466335B1 (en) | Process of manufacturing semiconductor devices | |
KR0170909B1 (ko) | 반도체 소자의 오버레이 검사방법 | |
US6610448B2 (en) | Alignment method, overlay deviation inspection method and photomask | |
US6778275B2 (en) | Aberration mark and method for estimating overlay error and optical aberrations | |
JP2754609B2 (ja) | 半導体装置の製造方法 | |
JP2859855B2 (ja) | 半導体素子の微細パターンアライメント方法 | |
US7829168B2 (en) | Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices | |
JPH07231022A (ja) | パターン重ね合せ精度測定マークの製造法 | |
US20090127723A1 (en) | AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices | |
US6357131B1 (en) | Overlay reliability monitor | |
EP3396457A1 (en) | Device manufacturing method | |
US20080153012A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
US20070019859A1 (en) | Method for measuring registration | |
US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
JP2000306822A (ja) | 半導体装置の製造方法 | |
KR100391158B1 (ko) | 오버레이 측정기능을 갖는 인라인 시스템 및 오버레이측정방법 | |
CN100399529C (zh) | 用于曝光机器的检测装置及检测方法 | |
JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
JP3136218B2 (ja) | フォトマスクパターンの評価方法及びその装置 | |
US6278116B1 (en) | Method of monitoring deep ultraviolet exposure system | |
KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
KR100532761B1 (ko) | 오버레이 측정 마크의 형성 방법 | |
KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |