JP2917787B2

JP2917787B2 - 埋め込み構造半導体光導波路素子およびその製造方法

Info

Publication number: JP2917787B2
Application number: JP33464093A
Authority: JP
Inventors: 友章加藤
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 1999-07-12
Anticipated expiration: 2014-07-12
Also published as: JPH07202333A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は埋め込み構造半導体光
導波路素子およびその製造方法に関する。

【０００２】

【従来の技術】より大容量化する近年の通信需要に伴な
い、潜在的な高速性・大容量性を備えた光ファイバ通信
システムを広く一般の加入者まで普及させる上で不可欠
な、低コストの光半導体素子や光集積回路の実現が望ま
れている。従来は、光導波路デバイスの形成手段として
専ら半導体層をエッチングする方法が用いられていた
が、基板面内でのプロセス不均一に伴う素子特性のバラ
ツキや、ドライエッチング時に表面に生成されるダメー
ジ層の吸収損失など、大面積化・高均一化が要求される
光集積回路を実用化する上で問題となっていた。

【０００３】これらの問題点を解決する新しい光半導体
素子の製造技術として、半導体基板上にストライプ状の
開口部を挟んで対向した成長阻止マスクを設けて、この
開口部に有機金属気相成長法（以下ＭＯＶＰＥ）を用い
て部分的に半導体層をエピタキシャル成長する技術（以
下選択ＭＯＶＰＥ）が注目されている。この技術は、半
導体層をエッチングすること無く光導波路素子を製作す
ることが可能で、製造工程の簡略化、制御性・均一性の
大幅な向上など量産性に優れる。

【０００４】また、選択成長層の側面は原子層オーダで
平坦化され光信号の散乱損失が無視できるため、低損失
性にも優れる。さらに、選択成長層の組成や膜厚が成長
阻止マスク幅に依存することを巧みに応用して、わずか
１回の結晶成長で同一基板面内のバンドギャップエネル
ギーを部分的に変えることも可能なため、複数の異なっ
たバンドギャップエネルギーからなる光機能素子のモノ
リシック化が要求される光集積回路の製造方法としてま
さに理想的である。既に、この技術を用いて電界吸収型
光変調器と分布帰還レーザをモノリシック集積した集積
化光源や、波長可変ＤＢＲレーザなどが発明者等によっ
て実現されている。

【０００５】これらの光源デバイスをはじめとして、導
波光制御作用を電流注入で行う光導波路デバイスでは、
光導波層（活性層）への効率的な電流注入が行えるよう
に電流ブロック作用を実現する必要がある。その一例と
して、活性層の周囲を半導体基板と極性が反対のドーピ
ングを施したクラッド層で満たす埋め込み構造が知られ
ている。この埋め込み構造は、単一モード化に必要な導
波路幅の緩和も図れるため、素子製作上の観点からも極
めて重要であり、広く用いられている。

【０００６】

【発明が解決しようとする課題】上記の選択ＭＯＶＰＥ
技術で形成された活性層を埋め込み構造とする場合、こ
の選択ＭＯＶＰＥ成長に用いた成長阻止マスクを部分的
あるいは全面にわたって除去した後に埋め込み成長を行
うが、半導体基板の極性とは逆の不純物をいきなり高濃
度にドーピングした埋め込み成長を行うと、素子の逆方
向耐圧が劣化して漏れ電流による素子劣化を招き、素子
の長期信頼性を著しく劣化させる。これは、高濃度にド
ーピングされたことによってｐｎ接合界面の空乏層幅が
より薄くなり、実効的に増加した空乏層電界が結晶性の
不安定な埋め込み再成長界面に印加されるため、通過す
るトンネル電流が急増することによる。また、一般に電
流注入をともなわず常に逆方向バイアス状態で使用する
光検出器や電界吸収型光変調器などでも、埋め込み層の
耐圧が実使用バイアス条件に対して不十分な場合には光
吸収層への印加電圧が埋め込み層のブレークダウン電圧
でクランプされるため、必要な特性を得られないなどの
問題が生じる。

【０００７】また、光導波層の直近を高濃度にドーピン
グした埋め込み層とした場合には、導波光のフィールド
分布がこの埋め込み層にも広がるため、ここでの不純物
吸収による過剰損失も少なからず問題となる。さらに、
電流注入や電界印加を行う必要上から活性層は通常アン
ドープであるが、埋め込み成長直前の状態ではこの活性
層の側面が露出しており、この状態でいきなり高濃度に
ドーピングされた埋め込み成長を行うと、アンドープ活
性層に向かって不純物が側面から拡散するため、光学的
結晶性や逆方向耐圧の劣化を招くことが懸念される。

【０００８】本発明では、半導体光導波路デバイスの製
作時に問題となる上記の点を解決するべく、選択ＭＯＶ
ＰＥ成長技術との整合性に優れた埋め込み構造光導波路
デバイスの製造方法を提案するものである。

【０００９】

【課題を解決するための手段】本発明による埋め込み構
造半導体光導波路素子の製造方法は、ストライプ状の開
口部を挟んで対向する１対の成長阻止膜を（１００）半
導体基板上に[０１１]方向に形成する工程と、該半導体
基板より屈折率が大きく光を伝搬したり発光したりまた
あるいは吸収したりする光導波層と該光導波層より屈折
率が小さくかつ該光導波層を上下から挟むクラッド層と
を選択的有機金属気相成法を用いて該開口部にエピタキ
シャル成長する工程と、該成長阻止膜を該開口部内側よ
り部分的あるいは全面にわたって除去する工程と、側面
が（１１１）面である前記光導波層および前記クラッド
層の側面を覆い、前記クラッド層頂上の層厚に比較して
活性層側面および基板上の再成長界面付近の層厚の方が
厚い、不純物濃度が５×１０¹⁶ｃｍ^-3以下の電界緩和層
と、不純物濃度が５×１０¹⁷ｃｍ^-3以上の埋め込み層と
をこの順に埋め込みエピタキシャル成長する工程とを少
なくとも有することを特徴とする。

【００１０】またこの埋め込み構造光導波路素子の製造
方法において成長阻止膜の幅がストライプ状の開口部の
長手軸方向の位置に応じて部分的に異なることを特徴と
する。

【００１１】

【作用】本発明では、埋め込み構造光導波路デバイスが
本質的に抱える問題点として、埋め込み成長層と半導体
基板とのｐｎ接合界面における空乏層電界強度が逆方向
漏れ電流を支配していることに注目し、この空乏層電界
強度を実効的に低下させて逆方向耐圧の改善を図る層構
造を提案するものである。電界強度を低下させるために
は実効的な空乏層幅を広げればよく、不純物濃度を埋め
込み層と半導体基板とに対して約１桁以上小さくした適
当な層厚の電界緩和層をこれらの間に挟めばよい。電界
緩和層を挟む方法としては、埋め込み成長時に埋め込み
層に先立って電界緩和層を成長する方法と、半導体基板
側にあらかじめ電界緩和層を形成しておく方法とが考え
られる。

【００１２】特に、前者では後者と比較して成長回数が
１回少なくて済むことから製造工程の簡略化・低コスト
化が可能である。また、光導波層周辺に広がる光フィー
ルドが受ける吸収損失も、活性層の両側面が不純物吸収
を抑制した電界緩和層で覆われることにより改善され
る。さらに、埋め込み成長時に埋め込み層からアンドー
プ活性層に向かって拡散してくる不純物を食い止める効
果も期待できる。

【００１３】図１は本発明の作用を説明するための図で
ある。図１（ａ）に示すように、選択ＭＯＶＰＥを用い
て形成された活性層を埋め込む際には、その側面に安定
な（１１１）Ｂ面が自然形成されている都合上、図１
（ｂ）に示すように、この活性層ふもとの部分における
［３１１］方向への成長速度が著しく増加して成長原料
種を大量に消費するため、選択成長されたクラッド層頂
上の層厚に比較して活性層側面および基板上の再成長界
面付近の層厚の方が約３倍ほど増加する。この結果、逆
方向耐圧や光学的特性に影響を及ぼす活性層側面および
基板上の再成長界面における電界緩和層の効果を保った
まま、クラッド層頂上付近のみクラッド層と埋め込み層
を不純物拡散で導通させることが可能になる。

【００１４】以上述べたように、本発明による埋め込み
構造半導体光導波路素子の製造方法を用いれば、素子製
作の簡略化、埋め込み再成長界面の耐圧改善、活性層へ
の不純物拡散による光学的な結晶性劣化の抑制、光導波
層周辺の吸収損失低減による光導波特性の向上などの相
乗効果で素子信頼性の面からも極めて有利である。その
上、本発明では光導波層形成時に・半導体層のウェットエッチングが不要なため、歩留ま
りや均一性に優れる・半導体層のドライエッチングに見られる表面ダメージ
層は無いため、不要な吸収損失が皆無・原子層オーダの平滑な光導波路側面が成長中に自然形
成されるため、散乱損失が皆無・部分成長を繰り返して形成された光導波路接続部（バ
ットジョイント）に見られる反射が皆無といった、選択ＭＯＶＰＥ成長特有の優れた特徴が組み
合わさるため、光集積回路を実現する上で理想的な製造
技術を提供することが可能になる。

【００１５】

【実施例】

（実施例１）以下に本発明を図面を用いて詳細に説明す
る。図２（ａ）〜（ｄ）は本発明の第１の実施例である
電界吸収型光変調器とＤＦＢレーザをモノリシック集積
した集積化光源の製造方法を説明する図である。その製
造方法を工程順に説明する。

【００１６】まず、図２（ａ）に示すように、面方位が
（１００）のｎ−ＩｎＰ基板１０１上に、［０１１］方
向への周期が２４０ｎｍ、深さ３０ｎｍの回折格子１０
２を部分的に形成し、この回折格子１０２を設けた部分
をＤＦＢレーザ領域１０３（長さ４００μｍ）、回折格
子１０２がなく平坦な部分を光変調器領域１０４（長さ
２００μｍ）とする。この基板上に、熱ＣＶＤ法を用い
てＳｉＯ₂膜を形成し、フォトリソグラフィ技術とエッ
チングによって、幅２μｍのストライプ状の開口部１０
５を有し、その両脇の幅がＤＦＢレーザ領域１０３で１
７μｍ、光変調器領域１０４で８μｍで、開口部１０５
の長手軸方向がｎ−ＩｎＰ基板１０１の［０１１］方向
に平行であるような一対の成長阻止マスク１０６に加工
する。ただし、成長阻止マスク１０６の幅は、ＤＦＢレ
ーザ領域１０３と光変調器領域１０４との間で長さ２５
μｍにわたってテーパ状に変化させている。また、光変
調器領域側の端面から１５μｍの部分は、このストライ
プ状の開口部１０５の無い窓領域１０７とする。

【００１７】次に、図２（ｂ）に示すように、このスト
ライプ状の開口部１０５に減圧ＭＯＶＰＥ成長装置を用
いて、波長組成１．１５μｍのｎ−ＩｎＧａＡｓＰ光導
波層１０８（厚さ１００ｎｍ）、ｎ−ＩｎＰスペーサ層
１０９（厚さ４０ｎｍ）、波長組成１．３μｍのアンド
ープＩｎＧａＡｓＰバリア層（厚さ１０ｎｍ）とアンド
ープＩｎＧａＡｓ井戸層（厚さ７ｎｍ）からなる７周期
のアンドープ量子井戸層１１０、波長組成１．１５μｍ
のアンドープＩｎＧａＡｓＰホール加速層１１１（厚さ
４０ｎｍ）、ｐ−ＩｎＰクラッド層１１２（厚さ２００
ｎｍ）を連続して選択ＭＯＶＰＥ成長する。この際、ア
ンドープＩｎＧａＡｓ井戸層および波長組成１．３μｍ
のアンドープＩｎＧａＡｓＰバリア層がＤＦＢレーザ領
域１０３においてｎ−ＩｎＰ基板１０１へ格子整合する
ように成長条件を調節する。アンドープ量子井戸層１１
０のバンドギャップ波長は、ＤＦＢレーザ領域１０３に
おいて１．５５μｍ、光変調器領域１０４において１．
４８μｍになる。

【００１８】次に、図２（ｃ）に示すように、成長阻止
マスク１０６のストライプ状の開口部１０５をＤＦＢレ
ーザ領域１０３で幅７μｍ、光変調器領域１０４で幅５
μｍまで、フォトリソグラフィ技術とエッチングによっ
て拡幅し、ここにアンドープＩｎＰ電界緩和層１１３
（厚さ４０ｎｍ）、ｐ−ＩｎＰ埋め込み層１１４（厚さ
１．４μｍ）、ｐ⁺−ＩｎＧａＡｓコンタクト層１１５
（厚さ２００ｎｍ）を選択ＭＯＶＰＥによって成長す
る。ＤＦＢレーザ領域１０３と光変調器領域１０４の電
気的分離を行うため、両領域の境界から光変調器領域側
に長さ２５μｍにわたってｐ⁺−ＩｎＧａＡｓコンタク
ト層１１５を除去し、分離領域１１６とする。

【００１９】次に、図２（ｄ）に示すように、この表面
全体に絶縁膜１１７（厚さ０．３μｍ）を形成し、埋め
込み成長後の頂上部でｐ⁺−ＩｎＧａＡｓコンタクト層
１１５が残っている部分にのみフォトリソグラフィ技術
とエッチングによって絶縁膜に開口を設ける。Ｔｉ／Ａ
ｕ電極１１８を蒸着し、フォトリソグラフィ技術とエッ
チングによって電極パターンニングを行う。ｎ−ＩｎＰ
基板１０１を１００μｍ厚に研磨後、裏面にＴｉ／Ａｕ
電極１１９を蒸着する。最後に、光変調器領域側の端面
に低反射膜１２０、ＤＦＢレーザ領域側の端面に高反射
膜１２１を形成する（なお、本実施例で記述されている
各層厚は、ＤＦＢレーザ領域の開口部に選択成長された
ものの値である）。

【００２０】このようにして製作された集積化光源で
は、ＤＦＢレーザ領域１０３に電流注入していくと、回
折格子１０２のピッチおよびこの領域の断面構造より求
まる実効屈折率から決定される波長で単一軸モード発振
する。また光変調器領域１０４では、この波長における
無バイアス時の光吸収が実用上問題ない程度に抑制され
るよう、量子井戸構造からなる光吸収層のバンドギャッ
プエネルギーを１．４８μｍに設定してある。この光吸
収層へ電界を印加すると、量子閉じ込めシュタルク効果
（ＱＣＳＥ）によって透過光に対する吸収係数が増加す
るため、光強度変調器として動作する。

【００２１】光変調器領域１０４に３Ｖの逆方向電圧を
印加すると、量子井戸構造の光吸収層は２００ｋＶ／ｃ
ｍもの強電界でバイアスされるため、ＱＣＳＥにより
１．５５μｍの発振波長に対する吸収係数は４３００ｃ
ｍ^-1も増加する。全７層からなる井戸層への光閉じ込め
係数が４％あるので、素子長を２００μｍとすれば１５
ｄＢの消光比が得られる。また、埋め込み成長時にアン
ドープＩｎＰ電界緩和層１１３を挟んだことによって、
埋め込み再成長界面の逆方向漏れ電流が抑制され、光変
調器領域１０４の実使用バイアス３Ｖに対して約３倍の
１０Ｖの逆方向耐圧を得た。

【００２２】このアンドープＩｎＰ電界緩和層１１３
は、第１回目の選択ＭＯＶＰＥ成長で形成されたｐ−Ｉ
ｎＰクラッド層１１２頂上とｐ−ＩｎＰ埋め込み層１１
４との間にも当然のことながら成長して、両者の電気的
導通が不十分になることが懸念されるが、選択ＭＯＶＰ
Ｅの成長機構上、選択成長層のふもと部分における［３
１１］方向への成長速度増大に伴って、成長阻止マスク
１０５側から供給される成長原料種が大量に消費される
ため、ｐ−ＩｎＰクラッド層１１２頂上部での層厚は１
５ｎｍと選択成長層ふもとでの層厚に対して約１／３に
減少する。この程度の層厚であればｐ型不純物（Ｚｎ）
の拡散によってアンドープＩｎＰ電界緩和層１１３がｐ
型に転換し、ｐ−ＩｎＰクラッド層１１２とｐ−ＩｎＰ
埋め込み層１１４との間で電気的導通も実用上問題な
い。一方、量子井戸層１１０側面での層厚は上述の効果
のため、約１００ｎｍまで厚くなる。このため、ｐ−Ｉ
ｎＰ埋め込み層１１４からの不純物拡散は抑制されると
同時に、不純物吸収が大きなｐ−ＩｎＰ埋め込み層１１
４が光フィールドから遠ざかるために損失低減の効果も
ある。

【００２３】なお、本実施例に示したような集積化光源
では、光変調器領域側の出射端面に反射が存在する場
合、光変調器領域１０４を往復して反射光がＤＦＢレー
ザ領域１０３にフィードバックされる。この残留端面反
射が光強度変調を通じて動的に変化することにより、発
振波長が光強度変調とともにわずかに変動する波長チャ
ーピングと呼ばれる現象が生じ、光ファイバ中を長距離
伝送させた後の光信号波形劣化を招く。実用上問題の無
いレベルまで波長変動を抑制するためには、およそ０．
１％以下の端面反射率が要求されるが、光デバイス製造
に通常用いられている低反射膜の反射率は成膜装置性能
上の制約から平均して１％程度であり、集積化光源に要
求される極低反射率を実現するのは極めて困難である。
通常の低反射膜でもこの極低反射率を実現可能な方法と
して、本実施例では光変調器側端面に長さ１５μｍにわ
たって光導波層が途切れた窓領域１０７を設けている。
光変調器領域１０４を通過後に窓領域１０７との境界に
達した光は、横方向の閉じ込めが無いこの窓領域１０７
を円錐状に広がりながら伝搬して端面に達する。この端
面で反射された光のうち、光変調器領域１０４の光吸収
層に再結合できるのは端面に垂直入射した成分のみであ
るため、低反射膜１２１と組み合わせることで実効的に
０．１％以下の反射率を比較的簡単に実現できる。

【００２４】ＤＦＢレーザ領域１０３は発振波長１．５
５μｍ、しきい値電流１０ｍＡで単一軸モード発振し
た。また、ＤＦＢレーザ領域１０３から光変調器領域１
０４への光の結合効率は１００％であり、光変調器領域
側端面から１０ｍＷの出射光パワーを得た。また、光変
調器領域１０４に３Ｖの電圧を印加すると１５ｄＢの消
光比が得られた。ＤＦＢレーザ領域１０３と光変調器領
域間１０４の抵抗は１０ｋΩと、実用上問題ない程度の
電気的分離が実現できた。また、本実施例による集積化
光源を用いて２．５Ｇｂ／ｓ帯における８０ｋｍ伝送を
行なったところ、波長チャーピングが十分抑制されて符
号誤りの無い、良好な伝送特性を実現できた。さらに、
５０℃を越える高温環境下における通電劣化試験では５
０００時間以上を経ても各領域の逆方向耐圧劣化は観測
されず、アンドープＩｎＰ電界緩和層１１３の素子信頼
性向上の効果が確認された。

【００２５】（実施例２）図３（ａ）〜（ｄ）は本発明
の第２の実施例である波長可変分布ブラッグ反射型（Ｄ
ＢＲ）レーザの製造方法を説明する図である。その製造
方法を製作工程順に説明する。

【００２６】まず、図３（ａ）に示すように、面方位が
（１００）のｎ−ＩｎＰ基板２０１上に、［０１１］方
向への周期が２４０ｎｍ、深さ３０ｎｍの回折格子２０
２を部分的に形成し、この回折格子を設けた部分をＤＢ
Ｒ領域２０３（長さ２５０μｍ）、また回折格子２０２
が無い領域を２分したうちのＤＢＲ領域２０３に近い方
を位相制御領域２０４（長さ１５０μｍ）およびＤＢＲ
領域２０３から遠い方を活性領域２０５（長さ４００μ
ｍ）とする。この基板上に、熱ＣＶＤ法を用いてＳｉＯ
₂膜を形成し、フォトリソグラフィ技術とエッチングに
よって、幅２μｍのストライプ状の開口部２０６を有
し、その両脇の幅がＤＢＲレーザ領域２０３で１２μ
ｍ、位相制御領域２０４で８μｍ、活性領域２０５で１
７μｍで、開口部２０６の長手軸方向がｎ−ＩｎＰ基板
２０１の［０１１］方向に平行であるような一対の成長
阻止マスク２０７に加工する。ただし、成長阻止マスク
２０７の幅は、各領域の境界部で長さ２５μｍにわたっ
てテーパ状に変化させている。

【００２７】次に図３（ｂ）に示すように、このストラ
イプ状の開口部２０６に減圧ＭＯＶＰＥ成長装置を用い
て、波長組成１．１５μｍのｎ−ＩｎＧａＡｓＰ光導波
層２０８（厚さ１００ｎｍ）、ｎ−ＩｎＰスペーサ層２
０９（厚さ４０ｎｍ）、波長組成１．３μｍのアンドー
プＩｎＧａＡｓＰバリア層（厚さ１０ｎｍ）とアンドー
プＩｎＧａＡｓ井戸層（厚さ７ｎｍ）からなる７周期の
アンドープ量子井戸層２１０、波長組成１．１５μｍの
アンドープＩｎＧａＡｓＰホール加速層２１１（厚さ４
０ｎｍ）、ｐ−ＩｎＰクラッド層２１２（厚さ２００ｎ
ｍ）を連続して選択ＭＯＶＰＥ成長する。この際、アン
ドープＩｎＧａＡｓ井戸層および波長組成１．３μｍの
アンドープＩｎＧａＡｓＰバリア層が活性領域２０５に
おいてｎ−ＩｎＰ基板１０１へ格子整合するように成長
条件を調節する。アンドープ量子井戸層２１０のバンド
ギャップ波長は、ＤＢＲ領域２０３、位相制御領域２０
４、活性領域２０５においてそれぞれ１．５１μｍ、
１．４８μｍ、１．５５μｍになる。

【００２８】次に、図３（ｃ）に示すように、成長阻止
マスク２０７を内側から幅２μｍずつエッチング除去し
てストライプ状の開口部２０６を拡幅し、ここにアンド
ープＩｎＰスペーサ層２１３（厚さ４０ｎｍ）、ｐ−Ｉ
ｎＰ埋め込み層２１４（厚さ１．４μｍ）、ｐ⁺−Ｉｎ
ＧａＡｓコンタクト層２１５（厚さ２００ｎｍ）を選択
ＭＯＶＰＥによって成長する。各領域間の電気的分離を
行うため、各領域の境界に均等にまたがる部分を長さ２
５μｍにわたってｐ⁺−ＩｎＧａＡｓコンタクト層２１
５を除去し、分離領域２１６とする。

【００２９】次に、図３（ｄ）に示すように、この表面
全体に絶縁膜２１７（厚さ０．３μｍ）を形成し、埋め
込み成長後の頂上部でｐ⁺−ＩｎＧａＡｓコンタクト層
２１５が残っている部分にのみフォトリソグラフィ技術
とエッチングによって絶縁膜２１７に開口を設ける。Ｔ
ｉ／Ａｕ電極２１８を蒸着し、フォトリソグラフィ技術
とエッチングによって電極パターンニングを行う。ｎ−
ＩｎＰ基板２０１を１００μｍ厚に研磨後、裏面にＴｉ
／Ａｕ電極２１９を蒸着する。最後に、ＤＢＲ領域側の
端面に低反射膜２２０、活性領域側の端面に高反射膜２
２１を形成する（なお、本実施例で記述されている各層
厚は、活性領域の開口部に選択成長されたものの値であ
る）。

【００３０】このようにして製作された波長可変ＤＢＲ
レーザでは、活性領域２０５に電流注入していくと、回
折格子２０２のピッチおよびＤＢＲ領域２０３の断面構
造より求まる実効屈折率で決定される波長で単一軸モー
ド発振する。またＤＢＲ領域２０３に電流注入していく
と、プラズマ分散効果による屈折率減少に伴って、発振
波長は軸モードジャンプを繰り返しながら短波側に向か
って離散的に変化する。さらに、共振器内を往復する光
の位相整合条件を、位相制御領域２０４への電流注入に
よって調節すると、離散的に変化した発振波長間でも発
振が可能になり、発振波長の擬似連続チューニング動作
が実現できる。

【００３１】本実施例による波長可変ＤＢＲレーザで
は、活性領域２０５への注入電流が１５ｍＡで単一軸モ
ード発振し、最大光出力１５ｍＷを得た。また、ＤＢＲ
領域２０３に５０ｍＡの電流注入を行うことにより、最
大波長可変幅７ｎｍを得た。さらに、位相制御領域２０
４への電流注入も同時に行うことで発振波長の擬似連続
チューニング特性を実現した。また、各領域はいずれも
電流注入で導波光制御を行う必要上、埋め込み層の電流
ブロック作用が極めて重要であるが、アンドープＩｎＰ
電界緩和層２１３の採用で埋め込み再成長されたｐｎ接
合面の逆方向漏れ電流が抑制されており、素子特性の長
期安定性および信頼性の向上が期待できる。

【００３２】

【発明の効果】以上説明したように、本発明による埋め
込み構造光導波路素子の製造方法では、埋め込み層と半
導体基板との再成長界面に電界緩和層を挟むことによっ
てここを通過する逆方向トンネル漏れ電流を抑制可能で
ある。これから、半導体レーザや光変調器、光フィル
タ、半導体光増幅器、受光器等の光導波路素子およびこ
れらをモノリシック化した光集積回路を、簡単かつ高均
一・高歩留りで実現可能であり、電気的・光学的な特性
向上ならびに信頼性の向上が期待できる。

【図面の簡単な説明】

【図１】（ａ）〜（ｂ）は、本発明による埋め込み構造
半導体光導波路素子の製造方法の作用を説明する、埋め
込み構造半導体光導波路素子の断面図である。

【図２】（ａ）は、本発明による第１の実施例であるＤ
ＦＢレーザと電界吸収型光変調器をモノリシック化した
集積化光源の製造方法を説明する平面図であり、（ｂ）
〜（ｄ）は集積化光源の製造方法を工程順に説明する
（ａ）におけるＡ−Ａ’での断面図である。

【図３】（ａ）は、本発明による第２の実施例である波
長可変ＤＢＲレーザの構造を説明する平面図であり、
（ｂ）〜（ｄ）は波長可変ＤＢＲレーザの製造方法を工
程順に説明する（ａ）におけるＢ−Ｂ’での断面図であ
る。

【符号の説明】

１０１面方位が（１００）のｎ−ＩｎＰ基板１０２回折格子１０３ＤＦＢレーザ領域１０４光変調器領域１０５幅２μｍのストライプ状の開口部１０６成長阻止マスク１０７窓領域１０８波長組成１．１５μｍのｎ−ＩｎＧａＡｓＰ光
導波層（厚さ１００ｎｍ）１０９ｎ−ＩｎＰスペーサ層（厚さ４０ｎｍ）１１０アンドープＩｎＧａＡｓ／ＩｎＧａＡｓＰ量子
井戸層（バリア層の波長組成１．３μｍ）１１１波長組成１．１５μｍのアンドープＩｎＧａＡ
ｓＰホール加速層（厚さ４０ｎｍ）１１２ｐ−ＩｎＰクラッド層（厚さ２００ｎｍ）１１３アンドープＩｎＰスペーサ層（厚さ４０ｎｍ）１１４ｐ−ＩｎＰ埋め込み層（厚さ１．４μｍ）１１５ｐ⁺−ＩｎＧａＡｓコンタクト層（厚さ２００
ｎｍ）１１６分離領域１１７絶縁膜１１８、１１９Ｔｉ／Ａｕ電極１２０低反射膜１２１高反射膜２０１面方位が（１００）のｎ−ＩｎＰ基板２０２回折格子２０３ＤＢＲ領域２０４位相制御領域２０５活性領域２０６幅２μｍのストライプ状の開口部２０７成長阻止マスク２０８波長組成１．１５μｍのｎ−ＩｎＧａＡｓＰ光
導波層（厚さ１００ｎｍ）２０９ｎ−ＩｎＰスペーサ層（厚さ４０ｎｍ）２１０アンドープＩｎＧａＡｓ／ＩｎＧａＡｓＰ量子
井戸層（バリア層の波長組成１．３μｍ）２１１波長組成１．１５μｍのアンドープＩｎＧａＡ
ｓＰホール加速層（厚さ４０ｎｍ）２１２ｐ−ＩｎＰクラッド層（厚さ２００ｎｍ）２１３アンドープＩｎＰスペーサ層（厚さ４０ｎｍ）２１４ｐ−ＩｎＰ埋め込み層（厚さ１．４μｍ）２１５ｐ⁺−ＩｎＧａＡｓコンタクト層（厚さ２００
ｎｍ）２１６分離領域２１７絶縁膜２１８、２１９Ｔｉ／Ａｕ電極２２０低反射膜２２１高反射膜

Claims

(57)【特許請求の範囲】

【請求項１】埋め込み構造半導体光導波路素子の製造
方法であって、ストライプ状の開口部を挟んで対向する
１対の成長阻止膜を（１００）半導体基板上に[０１１]
方向に形成する工程と、該半導体基板より屈折率が大き
く光を伝搬したり発光したりまたあるいは吸収したりす
る光導波層と該光導波層より屈折率が小さくかつ該光導
波層を上下から挟むクラッド層とを選択的有機金属気相
成法を用いて該開口部にエピタキシャル成長する工程
と、該成長阻止膜を該開口部内側より部分的あるいは全
面にわたって除去する工程と、側面が（１１１）面であ
る前記光導波層および前記クラッド層の側面を覆い、前
記クラッド層頂上の層厚に比較して活性層側面および基
板上の再成長界面付近の層厚の方が厚い、不純物濃度が
５×１０¹⁶ｃｍ^-3以下の電界緩和層と、不純物濃度が５
×１０¹⁷ｃｍ^-3以上の埋め込み層とをこの順に埋め込み
エピタキシャル成長する工程とを少なくとも有すること
を特徴とする埋め込み構造半導体光導波路素子の製造方
法。
【請求項２】成長阻止膜の幅がストライプ状の開口部
の長手軸方向の位置に応じて部分的に異なることを特徴
とする請求項１に記載の埋め込み構造半導体光導波路素
子の製造方法。
【請求項３】（１００）半導体基板上に、該半導体基
板より屈折率が大きく光を伝搬、発光、あるいは吸収す
る光導波層と、該光導波層より屈折率が小さくかつ該光
導波層を上下から挟むクラッド層と、前記半導体基板と
異なる導電型で前記光導波層とクラッド層の側面を覆う
埋め込み層とを有し、前記光導波層とクラッド層が［０
１１］方向のメサストライプを形成し、かつ、側面が
（１１１）面である埋め込み構造半導体光導波路素子に
おいて、前記光導波層とクラッド層の側面を覆い、前記
クラッド層頂上の層厚に比較して活性層側面および基板
上の再成長界面付近の層厚の方が厚い、不純物濃度が５
×１０¹⁶ｃｍ^-3以下の電界緩和層と、該電界緩和層上に
形成された不純物濃度が５×１０¹⁷ｃｍ^-3以上の埋め込
み層とを有することを特徴とする埋め込み構造半導体光
導波路素子。