JP2913768B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2913768B2 JP2913768B2 JP13321590A JP13321590A JP2913768B2 JP 2913768 B2 JP2913768 B2 JP 2913768B2 JP 13321590 A JP13321590 A JP 13321590A JP 13321590 A JP13321590 A JP 13321590A JP 2913768 B2 JP2913768 B2 JP 2913768B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- fusing
- heating
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に冗長ビットにつなが
るプログラマブル素子を有する半導体装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a programmable element connected to a redundant bit.
近年の半導体装置、特に半導体記憶装置では大容量化
が進められているが、チップ当たりの記憶容量が増加す
るのに伴い製造歩留りを実用的な水準以上に保持するこ
とが次第に困難になりつつある。この歩留り低下は、全
記憶容量のうちの僅かに数ビットの記憶素子が動作して
いないことが原因となる場合が多く、このような不良を
救済して歩留りの向上を図るために装置の一部に冗長ビ
ットおよびプログラマブル素子を設け、このプログラマ
ブル素子を例えば断線させることで不良ビットを冗長ビ
ットに切り替えるようにした技術が採用されている。In recent years, the capacity of semiconductor devices, especially semiconductor memory devices, has been increased. However, as the storage capacity per chip has increased, it has become increasingly difficult to keep the manufacturing yield above a practical level. . This decrease in yield is often caused by the fact that a storage element of a few bits out of the total storage capacity is not operating. In order to remedy such defects and improve the yield, one of the devices is required. A technique has been adopted in which a redundant bit and a programmable element are provided in a unit, and a defective bit is switched to a redundant bit by, for example, disconnecting the programmable element.
例えば、第5図にはこの種の冗長ビットにつながるプ
ログラマブル素子を示しており、半導体基板1に形成す
るアルミニウム配線の一部を、多結晶シリコン膜5で構
成している。この多結晶シリコン膜5はその両端におい
てコンタクト8によりアルミニウム配線10に電気接続さ
れている。For example, FIG. 5 shows a programmable element connected to this kind of redundant bit, and a part of an aluminum wiring formed on the semiconductor substrate 1 is constituted by a polycrystalline silicon film 5. The polycrystalline silicon film 5 is electrically connected to the aluminum wiring 10 by contacts 8 at both ends.
そして、不良救済時には、このアルミニウム配線10を
通して多結晶シリコン膜5に過電流を通流させること
で、多結晶シリコン膜5の抵抗によって発生される熱に
より多結晶シリコン膜5自身が溶断されることになる。At the time of repairing the defect, by passing an overcurrent through the aluminum wiring 10 to the polycrystalline silicon film 5, the polycrystalline silicon film 5 itself is blown by the heat generated by the resistance of the polycrystalline silicon film 5. become.
なお、この他にもレーザにより配線一部を断線させる
ようにしたプログラマブル素子も提案されているが、こ
こではその説明は省略する。In addition, a programmable element in which a part of the wiring is broken by a laser has been proposed, but the description is omitted here.
このような多結晶シリコン膜5をプログラマブル素子
とする半導体装置では、不良救済時に多結晶シリコン膜
5に電流を流して溶断を行なっているが、実際には多結
晶シリコン膜5において発生された熱の殆ど(99.9%)
は周辺に放散され、多結晶シリコン膜5を溶断する熱と
して有効に作用していない。このため、溶断するのに必
要な熱量を発生させるためには、極めて大きな電力を長
時間にわたって供給する必要がある。この不良救済は通
常半導体装置の選別試験時等に行われるが、このように
長時間にわたって電流を供給しなければならないため
に、選別スループットが低下されるという問題が生じて
いる。In a semiconductor device using such a polycrystalline silicon film 5 as a programmable element, a current is caused to flow through the polycrystalline silicon film 5 at the time of repairing a defect, and fusing is performed. Most (99.9%)
Is dissipated to the periphery and does not effectively act as heat for blowing the polycrystalline silicon film 5. For this reason, in order to generate the amount of heat required for fusing, it is necessary to supply extremely large electric power for a long time. This defect remedy is usually performed at the time of a sorting test of a semiconductor device or the like. However, since the current must be supplied for a long time, there is a problem that the sorting throughput is reduced.
また、従来のプログラマブル素子では、多結晶シリコ
ン膜5のいずれの箇所で溶断されるかが特定されないた
め、多結晶シリコン膜5が延設される領域にはこれと交
差して他の配線を配置することができず、配線の自由度
を低下させるという問題もある。In the conventional programmable element, since it is not specified which part of the polycrystalline silicon film 5 is blown, another wiring is arranged in a region where the polycrystalline silicon film 5 extends so as to intersect with the region. And there is a problem that the degree of freedom of wiring is reduced.
本発明の目的は、プログラマブル素子の溶断を容易に
行い、かつ配線の自由度を高めることを可能にした半導
体装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device capable of easily fusing a programmable element and increasing the degree of freedom of wiring.
本発明の半導体装置は、冗長回路につながるプログラ
マブル素子としての溶断用配線と同一材質で溶断用配線
よりも幅広の加熱用配線を前記溶断用配線と交差配置し
て設け、この加熱用配線への通電によって溶断用配線の
一部を加熱するように構成している。The semiconductor device of the present invention is provided with a heating wire wider than the fusing wire made of the same material as the fusing wire as a programmable element connected to the redundant circuit, intersecting with the fusing wire, and providing the heating wire. It is configured to heat a part of the fusing wire by energization.
本発明によれば、加熱用配線に通電して発生させる熱
により溶断用配線の一部を加熱することにより、溶断用
配線の特定箇所における熱量を高め、この部分ににおい
て溶断用配線を迅速に溶断することが可能となる。According to the present invention, a portion of the fusing wire is heated by the heat generated by energizing the heating wire, thereby increasing the amount of heat at a specific location of the fusing wire, and the fusing wire is quickly formed in this portion. It can be blown.
次に、本発明を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の第1実施例を示す図であり、同図
(a)は平面図、同図(b)はそのA−A線に沿う断面
図である。図において、1は半導体基板であり、図示し
ない領域に記憶素子を形成してある。この半導体基板1
の表面に設けた絶縁膜2上には、0.2μmの厚さの加熱
用多結晶シリコン膜3を所要パターンに形成している。
この加熱用多結晶シリコン膜3上にはPSG等の第2の絶
縁膜4を0.1μmの厚さに形成し、この上にプログラマ
ブル素子としての溶断用多結晶シリコン膜5を所要パタ
ーンにかつ前記加熱用多結晶シリコン膜3と交差するよ
うに形成する。この溶断用多結晶シリコン膜5上には0.
5μmの厚さのPSGかなる第3の絶縁膜6を形成する。し
かる上で、前記第2の絶縁膜4および第3の絶縁膜6に
それぞれコンタクトホール7,8を開設し、このコンタク
トホール7,8を通して加熱用多結晶シリコン膜3と溶断
用多結晶シリコン膜5にそれぞれアルミニウム配線9,10
を接続する。FIG. 1 is a view showing a first embodiment of the present invention. FIG. 1 (a) is a plan view, and FIG. 1 (b) is a cross-sectional view along the line AA. In the figure, reference numeral 1 denotes a semiconductor substrate on which a storage element is formed in a region (not shown). This semiconductor substrate 1
A heating polycrystalline silicon film 3 having a thickness of 0.2 μm is formed in a required pattern on the insulating film 2 provided on the surface of the substrate.
A second insulating film 4 such as PSG is formed to a thickness of 0.1 μm on the heating polycrystalline silicon film 3, and a fusing polycrystalline silicon film 5 as a programmable element is formed in a required pattern on the second insulating film 4. It is formed so as to intersect with the heating polycrystalline silicon film 3. On the polycrystalline silicon film 5 for fusing, 0.
A third insulating film 6 made of PSG having a thickness of 5 μm is formed. Then, contact holes 7 and 8 are formed in the second insulating film 4 and the third insulating film 6, respectively, and the heating polysilicon film 3 and the blowing polysilicon film are passed through the contact holes 7 and 8, respectively. Aluminum wiring 9 and 10 respectively
Connect.
ここで、前記溶断用多結晶シリコン膜5の幅寸法は溶
断され易いように可及的に細くし、加熱用多結晶シリコ
ン膜3の幅寸法は可及的に太くしている。Here, the width of the blowing polycrystalline silicon film 5 is made as narrow as possible so as to be easily blown, and the width of the heating polycrystalline silicon film 3 is made as wide as possible.
この構成によれば、半導体装置の不良救済に際して
は、アルミニウム配線9を通して加熱用多結晶シリコン
膜3に電流を通流すれば、該加熱用多結晶シリコン膜3
で発生される熱によって溶断用多結晶シリコン膜5の交
差部、ここでは中央部が加熱される。これと同時に、溶
断用多結晶シリコン膜5に通電を行えば、溶断用多結晶
シリコン膜5自身が発生する熱が加えられ、これらの熱
によって溶断用多結晶シリコン膜5の溶断が可能とな
る。この場合、溶断用多結晶シリコン膜5の溶断箇所は
加熱用多結晶シリコン膜3と交差されている箇所となる
ことは言うまでもない。According to this configuration, when a defect is repaired in the semiconductor device, if a current is passed through the heating polysilicon film 3 through the aluminum wiring 9, the heating polysilicon film 3 is removed.
Is heated at the intersection, here the center, of the fusing polycrystalline silicon film 5. At the same time, when current is applied to the fusing polycrystalline silicon film 5, heat generated by the fusing polycrystalline silicon film 5 itself is applied, and the fusing of the fusing polycrystalline silicon film 5 is enabled by these heats. . In this case, it is needless to say that the fusing location of the fusing polycrystalline silicon film 5 is a location crossing the heating polycrystalline silicon film 3.
したがって、この半導体装置では、加熱用多結晶シリ
コン膜3と溶断用多結晶シリコン膜5に同時に電流を通
流し、それぞれで発生される熱により溶断用多結晶シリ
コン膜5を溶断するため、極めて短い時間で溶断を行う
ことができ、選別スループット等を向上することができ
る。Therefore, in this semiconductor device, an electric current is caused to flow simultaneously through the heating polycrystalline silicon film 3 and the fusing polycrystalline silicon film 5, and the fusing polycrystalline silicon film 5 is blown off by the heat generated by each of them. Fusing can be performed in a long time, and sorting throughput and the like can be improved.
また、溶断用多結晶シリコン膜5は溶断箇所が特定さ
れるため、他の箇所において他の配線を交差配置するこ
とが可能となり、配線の自由度を向上させることができ
る。Further, since the fusing portion is specified in the polycrystalline silicon film 5 for fusing, it is possible to intersect another wiring at another location, and the degree of freedom of wiring can be improved.
第2図は本発明の第2実施例の平面図であり、第1実
施例と同一部分には同一符号を付してある。FIG. 2 is a plan view of a second embodiment of the present invention, and the same parts as those in the first embodiment are denoted by the same reference numerals.
この実施例では、加熱用多結晶シリコン膜3の幅寸法
を溶断用多結晶シリコン膜5の幅寸法に比較して十分に
太くする一方で、加熱用多結晶シリコン膜3と溶断用多
結晶シリコン膜5に接続されるアルミニウム配線9,10の
一部をアルミニウム配線10で共用化し、電流供給ライン
を共通にしている。In this embodiment, while the width dimension of the heating polycrystalline silicon film 3 is made sufficiently large compared to the width dimension of the fusing polycrystalline silicon film 5, the heating polycrystalline silicon film 3 and the fusing polycrystalline silicon Part of the aluminum wirings 9 and 10 connected to the film 5 is shared by the aluminum wirings 10 and the current supply lines are shared.
この場合には加熱用多結晶シリコン膜3と溶断用多結
晶シリコン膜5に同時に同じ電流を通流させて溶断用多
結晶シリコン膜5の溶断を行うことになる。このように
同じ電流を通流しても、加熱用多結晶シリコン膜3は幅
寸法を大きくして耐熱性を高めているため、自身が溶断
されることはない。これにより、アルミニウム配線の簡
略化を図ることができる。In this case, the same current is passed through the heating polycrystalline silicon film 3 and the fusing polycrystalline silicon film 5 at the same time, thereby fusing the polycrystalline silicon film 5 for fusing. Even if the same current is passed in this way, the heating polycrystalline silicon film 3 does not melt itself because the width dimension is increased and the heat resistance is increased. Thereby, simplification of the aluminum wiring can be achieved.
第3図は本発明の第3実施例を示す平面図である。こ
の実施例では、溶断用多結晶シリコン膜5の上層にさら
に第3の絶縁膜6を挟んで第2の加熱用多結晶シリコン
膜11を形成し、その両端をコンタクトホール12を介して
アルミニウム配線13に接続している。また、下層の加熱
用多結晶シリコン膜3と第2の加熱用多結晶シリコン膜
11とはそれぞれ平面形状を逆向きのV字型に形成し、そ
れぞれの中間部で溶断用多結晶シリコン膜5の中央部分
を上下方向に挟むように配置している。FIG. 3 is a plan view showing a third embodiment of the present invention. In this embodiment, a second polycrystalline silicon film 11 for heating is further formed on the upper layer of the polycrystalline silicon film 5 for fusing with a third insulating film 6 interposed therebetween. Connected to 13. Further, a lower heating polycrystalline silicon film 3 and a second heating polycrystalline silicon film
11 are formed so as to have V-shaped plane shapes in opposite directions, and are arranged so as to vertically sandwich a central portion of the polycrystalline silicon film 5 for fusing at respective intermediate portions.
この構成によれば、加熱用多結晶シリコン膜3および
第2の加熱用多結晶シリコン膜11にそれぞれ電流を通流
することで、溶断用多結晶シリコン膜5の中央部を上下
から加熱し、この部分における溶断用多結晶シリコン膜
5の溶断をさらに迅速に行うことが可能となる。According to this configuration, a current is passed through each of the heating polycrystalline silicon film 3 and the second heating polycrystalline silicon film 11, thereby heating the central portion of the fusing polycrystalline silicon film 5 from above and below. The blowing of the blowing polycrystalline silicon film 5 in this portion can be performed more quickly.
なお、第4図に示すように、下層の加熱用多結晶シリ
コン膜3と上層の第2の加熱用多結晶シリコン膜11とを
上下方向に重ねたパターンに形成し、コンタクトホール
7によって各多結晶シリコン膜3,11をアルミニウム配線
9に共通に接続させてもよい。このようにすれば、アル
ミニウム配線9を通して双方の加熱用多結晶シリコン膜
3,11に同時に通電を行うことができ、かつ溶断用多結晶
シリコン膜5の中央部分を上下方向からそれぞれ加熱さ
せることができ、アルミニウム配線の簡略化を図ること
ができる。As shown in FIG. 4, a lower heating polycrystalline silicon film 3 and an upper second heating polycrystalline silicon film 11 are formed in a vertically overlapping pattern, The crystalline silicon films 3 and 11 may be commonly connected to the aluminum wiring 9. By doing so, both heating polycrystalline silicon films are passed through the aluminum wiring 9.
Electric currents can be simultaneously applied to 3 and 11, and the central portion of the polycrystalline silicon film 5 for fusing can be heated from above and below, respectively, and aluminum wiring can be simplified.
なお、加熱用多結晶シリコン膜で構成した加熱用配線
は多結晶シリコン以外の素材で構成してもよい。The heating wiring made of the heating polycrystalline silicon film may be made of a material other than polycrystalline silicon.
〔発明の効果〕 以上説明したように本発明は、プログラマブル素子と
しての溶断用配線に交差配置した加熱用配線に通電する
ことにより溶断用配線の一部を加熱するように構成して
いるので、溶断用配線を特定箇所において迅速に溶断す
ることが可能となり、スループットの向上および配線自
由度の向上を図ることができる。[Effects of the Invention] As described above, the present invention is configured to heat a part of the fusing wire by energizing the heating wire intersecting the fusing wire as a programmable element, The fusing wire can be quickly blown at a specific location, thereby improving the throughput and the degree of freedom in wiring.
また、本発明では溶断用配線と加熱用配線を同一材質
で形成しているので、半導体装置を構成する材質種を少
なくでき、かつ両配線を同じ製造技術によって製造でき
るため、製造工程の簡略化、低価格化を図る上で有利で
ある。Further, in the present invention, since the fusing wiring and the heating wiring are formed of the same material, the number of types of materials constituting the semiconductor device can be reduced, and both wirings can be manufactured by the same manufacturing technology. This is advantageous in reducing the price.
第1図は本発明の第1実施例を示し、同図(a)は平面
図、同図(b)はそのA−A線に沿う断面図、第2図は
本発明の第2実施例の平面図、第3図は本発明の第3実
施例の平面図、第4図は第3実施例の変形例を示す平面
図、第5図は従来のプログラマブル素子の平面図であ
る。 1…半導体基板、2…絶縁膜、3…加熱用多結晶シリコ
ン膜、4…第2の絶縁膜、5…溶断用多結晶シリコン
膜、6…第3の絶縁膜、7,8…コンタクトホール、9,10
…アルミニウム配線、11…第2の加熱用多結晶シリコン
膜、12…コンタクトホール、13…アルミニウム配線。FIG. 1 shows a first embodiment of the present invention. FIG. 1 (a) is a plan view, FIG. 1 (b) is a sectional view taken along line AA, and FIG. 2 is a second embodiment of the present invention. FIG. 3 is a plan view of a third embodiment of the present invention, FIG. 4 is a plan view showing a modification of the third embodiment, and FIG. 5 is a plan view of a conventional programmable element. DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Insulating film, 3 ... Polycrystalline silicon film for heating, 4 ... Second insulating film, 5 ... Polycrystalline silicon film for fusing, 6 ... Third insulating film, 7, 8 ... Contact hole , 9,10
... aluminum wiring, 11 ... second heating polycrystalline silicon film, 12 ... contact hole, 13 ... aluminum wiring.
Claims (1)
線で構成し、該配線に通電することで前記溶断用配線を
溶断するように構成した半導体装置において、前記溶断
用配線と同一材質で前記溶断用配線よりも幅広の加熱用
配線を前記溶断用配線と交差配置して設け、この加熱用
配線への通電によって前記溶断用配線の一部を加熱する
ように構成したことを特徴とする半導体装置。1. A semiconductor device in which a part of a wiring connected to a redundant circuit is constituted by a fusing wire, and a current is applied to the wiring to blow the fusing wire. A heating wire wider than the fusing wire is provided so as to intersect with the fusing wire, and a portion of the fusing wire is heated by energizing the heating wire. Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13321590A JP2913768B2 (en) | 1990-05-23 | 1990-05-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13321590A JP2913768B2 (en) | 1990-05-23 | 1990-05-23 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0428249A JPH0428249A (en) | 1992-01-30 |
JP2913768B2 true JP2913768B2 (en) | 1999-06-28 |
Family
ID=15099421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13321590A Expired - Lifetime JP2913768B2 (en) | 1990-05-23 | 1990-05-23 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2913768B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
US8114719B2 (en) * | 2004-06-03 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and manufacturing method of the same |
US7719872B2 (en) | 2005-12-28 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Write-once nonvolatile memory with redundancy capability |
JP4908055B2 (en) | 2006-05-15 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device and electrical fuse cutting method |
CN102646681B (en) | 2006-10-04 | 2015-08-05 | 株式会社半导体能源研究所 | Semiconductor device |
KR101408716B1 (en) | 2006-10-24 | 2014-06-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device including storage device and method for driving the same |
KR101416876B1 (en) | 2006-11-17 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
US7994607B2 (en) | 2007-02-02 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5525694B2 (en) | 2007-03-14 | 2014-06-18 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method of semiconductor device |
-
1990
- 1990-05-23 JP JP13321590A patent/JP2913768B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0428249A (en) | 1992-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8421186B2 (en) | Electrically programmable metal fuse | |
US7732892B2 (en) | Fuse structures and integrated circuit devices | |
EP0078165B1 (en) | A semiconductor device having a control wiring layer | |
US7705418B2 (en) | Semiconductor device and fuse blowout method | |
JP3470960B2 (en) | Mixed fuse technology | |
JP2000091438A (en) | Semiconductor device and its manufacture | |
JP2913768B2 (en) | Semiconductor device | |
JP2009517875A (en) | Laser fuse structure for high power applications | |
TW523873B (en) | Semiconductor device provided with fuse and method of disconnecting fuse | |
US7176551B2 (en) | Fuse structure for a semiconductor device | |
US7190044B1 (en) | Fuse structure for a semiconductor device | |
US7208781B2 (en) | Semiconductor device having fuses | |
JPH0917872A (en) | Semiconductor device | |
JPH11150239A (en) | Fuse for semiconductor memory device | |
JP2004304002A (en) | Semiconductor device | |
JPH0669444A (en) | Semiconductor integrated circuit device | |
JP2726993B2 (en) | Semiconductor device | |
JPH06244285A (en) | Semiconductor device | |
JP2023036249A (en) | Semiconductor device | |
JP2023036246A (en) | Semiconductor device and method for manufacturing the same | |
JPS61110447A (en) | Semiconductor device | |
KR101139485B1 (en) | Fuse of semiconductor device and method for forming the same | |
JPH07153910A (en) | Insulating structure on semiconductor substrate | |
JP2000286341A (en) | Fuse structure of semiconductor device | |
JPS58165342A (en) | Semiconductor ic and programing method thereof |