JP2913329B2 - Semiconductor element - Google Patents
Semiconductor elementInfo
- Publication number
- JP2913329B2 JP2913329B2 JP2209201A JP20920190A JP2913329B2 JP 2913329 B2 JP2913329 B2 JP 2913329B2 JP 2209201 A JP2209201 A JP 2209201A JP 20920190 A JP20920190 A JP 20920190A JP 2913329 B2 JP2913329 B2 JP 2913329B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- output
- digital
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子機器装置において、直流電圧による制御
を必要とする場合に好適な半導体素子に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device suitable for a case where control by a DC voltage is required in an electronic apparatus.
従来ディジタル・アナログ・コンバータ（以下、D/A
コンバータという。）から任意の電圧値の直流電圧を出
力させる場合、その電圧値に相当するデータ（以下、D/
A出力データという。）をマイクロコンピュータ（以
下、マイコンという。）などからD/Aコンバータに出力
していた。また、１つの素子内に複数個のディジタル−
アナログ（以下、D/Aという。）変換部を備えているD/A
コンバータ（以下、多チャンネルD/Aコンバータとい
う。）の場合、各D/A変換部にアドレスを割り付け、ど
のD/A変換部から出力させるかというアドレスを示すデ
ータ（以下、D/A選択データという。）も必要であっ
た。Conventional digital-to-analog converter (hereinafter D / A
It is called a converter. ) To output a DC voltage of an arbitrary voltage value, the data corresponding to that voltage value (hereinafter, D /
A Output data. ) Was output to a D / A converter from a microcomputer. In addition, a plurality of digital
D / A with analog (hereinafter, D / A) conversion unit
In the case of a converter (hereinafter, referred to as a multi-channel D / A converter), an address is assigned to each D / A converter and data indicating an address from which D / A converter is output (hereinafter, D / A selection data) Was also needed.
しかしながら、上記従来例ではD/Aコンバータから出
力される直流電圧の電圧値をある一定値に固定する場合
でも、一度電源をオフするとその電圧値は不定となるた
め、電源をオン（ON）する時には必ずマイコンなどによ
り再び電圧値を設定してやらなければならなかった。特
に多チャンネルD/Aコンバータの場合には、D/A変換部の
選択という操作が加わるため、電源の再投入時の各D/A
変換部の出力の電圧値の再設定がより煩雑であった。However, in the above conventional example, even if the voltage value of the DC voltage output from the D / A converter is fixed to a certain value, once the power is turned off, the voltage value becomes indefinite, so the power is turned on (ON). Sometimes, the voltage value had to be set again by a microcomputer. Especially in the case of a multi-channel D / A converter, the operation of selecting the D / A conversion section is added, so each D / A
Resetting the voltage value of the output of the converter is more complicated.
以上のような従来例の問題点を解消し、内蔵されるD/
A変換部の個数に影響されることなく、一度D/A変換部の
出力を設定すれば電源をオフしても再設定をする必要が
ない半導体素子の提供を目的とする。By solving the problems of the conventional example as described above, the built-in D /
It is an object of the present invention to provide a semiconductor device in which once the output of the D / A converter is set without being affected by the number of A converters, it is not necessary to reset the output even if the power is turned off.
（課題を解決するための手段） このため、本発明に係る半導体素子は、１つの素子内
にデータを保持しディジタル−アナログ変換を行う複数
個のディジタル−アナログ変換部と、 データを記憶するための電気的に書き換え可能な不揮
発性のメモリを有するメモリ部と、 電源の立上がりを検知する電源検知部と、 前記各ディジタル−アナログ変換部に割り付けられた
アドレスを示すD/A選択データと、前記ディジタル−ア
ナログ変換部によってアナログ信号に変換されるD/A出
力データとを前記メモリ部に入力させるとともに、前記
D/A出力データを前記D/A選択データによって選択された
ディジタル−アナログ変換部からアナログ信号として出
力させるモードと、前記電源検知部からの電源の立ち上
がりを知らせる信号を受信することにより、前記メモリ
部に記憶された前記D/A出力データを所望のディジタル
−アナログ変換部からアナログ信号として出力させるモ
ードとを制御する制御部と、 を有することを特徴とすることにより、前記目的を達成
しようとするものである。(Means for Solving the Problems) For this reason, a semiconductor device according to the present invention has a plurality of digital-analog conversion units for holding data in one device and performing digital-analog conversion, and for storing data. A memory unit having an electrically rewritable non-volatile memory, a power supply detection unit for detecting a rise in power supply, D / A selection data indicating an address assigned to each of the digital-analog conversion units, D / A output data converted to an analog signal by a digital-analog conversion unit and input to the memory unit,
A mode in which D / A output data is output as an analog signal from the digital-analog conversion unit selected by the D / A selection data, and a signal notifying the rising of power from the power detection unit is received, whereby the memory A control unit for controlling a mode in which the D / A output data stored in the unit is output as an analog signal from a desired digital-to-analog conversion unit. Is what you do.
以上のような構成としたので、半導体素子の電源がオ
ンされた直後、メモリ部に記憶されていたD/A出力デー
タを順次読み出し、各D/A変換部へ出力され、D/A変換部
がそのデータに相当する電圧値を出力するので、再設定
を行う必要がなくなる。With the configuration described above, immediately after the power of the semiconductor element is turned on, the D / A output data stored in the memory unit is sequentially read out, output to each D / A conversion unit, and output to the D / A conversion unit. Outputs a voltage value corresponding to the data, so that resetting is not required.
以下、本発明の一実施例としてD/A変換部を４個備え
たものについて説明する。第１図は本発明に係る一実施
例の半導体素子のブロック図、第２図はD/A変換部のア
ドレスの割り付けを示す図、第３図は第１図に示すメモ
リ部のメモリマップである。Hereinafter, an embodiment of the present invention including four D / A conversion units will be described. FIG. 1 is a block diagram of a semiconductor device according to one embodiment of the present invention, FIG. 2 is a diagram showing assignment of addresses of a D / A converter, and FIG. 3 is a memory map of a memory unit shown in FIG. is there.
第１図において１は半導体素子、２はマイコンなどか
ら入力されたデータを保持するデータ入力部、３は電気
的に書き換え可能な不揮発性のメモリを有するメモリ
部、5,6,7,8は入力したデータを外部からのセレクト信
号により保持しD/A変換を行なうD/A変換部である。４は
前記D/A変換部のうちどれを選択するかというセレクト
信号を出力するアドレスデコード部、９は電源の立上り
を検知する電源検知部、10はD/A変換部5,6,7,8に割り付
けられた各アドレスを発生するアドレス発生部、11は各
部を制御する制御部である。In FIG. 1, 1 is a semiconductor element, 2 is a data input section for holding data inputted from a microcomputer or the like, 3 is a memory section having an electrically rewritable nonvolatile memory, and 5, 6, 7, 8 are This is a D / A conversion unit that holds input data by an external select signal and performs D / A conversion. Reference numeral 4 denotes an address decoding unit that outputs a select signal indicating which one of the D / A conversion units is to be selected, 9 denotes a power supply detection unit that detects a rise of a power supply, and 10 denotes D / A conversion units 5, 6, 7,. An address generation unit that generates each address assigned to 8, and 11 is a control unit that controls each unit.
第２図はD/A変換部のアドレスの割り付けを示す図
で、D/A選択データにこのアドレスをセットすることに
より任意のD/A変換部5,6,7,8を選択できる。FIG. 2 is a diagram showing the assignment of the addresses of the D / A conversion units. By setting this address in the D / A selection data, any of the D / A conversion units 5, 6, 7, and 8 can be selected.
第３図はメモリ部のメモリマップで、その各アドレス
には各D/A変換部5,6,7,8のD/A出力データD1,D2,D3,D4が
格納され、第２図と同様なアドレスの割り付けがされて
いる。FIG. 3 is a memory map of the memory unit, and D / A output data D1, D2, D3, and D4 of each of the D / A conversion units 5, 6, 7, and 8 are stored at each address. Similar addresses are assigned.
次に半導体素子１の動作について、まず電源Ｃがある
所定の値で一定である場合について説明する。Next, the operation of the semiconductor element 1 will be described for the case where the power supply C is constant at a certain predetermined value.
データ入力部２にデータａ、つまりD/A選択データとD
/A出力データが入力されると、ここでデータは保持され
る。そして制御部11にある規定された信号ｂが入力され
ると、制御部11はデータ入力部２に制御信号を出力し、
これに対してデータ入力部２は、D/A選択データをメモ
リ部３とアドレスデコード部４は出力し、D/A出力デー
タをメモリ部３とD/A変換部5,6,7,8へ出力する。メモリ
部３は、制御部11の制御信号によりD/A選択データの示
すアドレスにD/A出力データを格納する。アドレスデコ
ード部４は、制御部11の制御信号によりD/A変換部5,6,
7,8のうちD/A選択データの示すD/A変換部にのみ、セレ
クト信号を出力する。D/A変換部5,6,7,8はこのセレクト
信号により、入力したD/A出力データを保持してD/A変換
し、そのデータに相当する電圧値の直流電圧d,e,f,gを
出力する。Data a, that is, D / A selection data and D
When the / A output data is input, the data is held here. When a specified signal b is input to the control unit 11, the control unit 11 outputs a control signal to the data input unit 2,
On the other hand, the data input unit 2 outputs the D / A selection data from the memory unit 3 and the address decoding unit 4, and outputs the D / A output data to the memory unit 3 and the D / A conversion units 5, 6, 7, 8 Output to The memory unit 3 stores the D / A output data at the address indicated by the D / A selection data according to the control signal of the control unit 11. The address decoding unit 4 is configured to control the D / A conversion units 5, 6,
The select signal is output only to the D / A conversion unit indicated by the D / A selection data among 7, 8. The D / A converters 5, 6, 7, 8 hold the input D / A output data and perform D / A conversion based on the select signal, and the DC voltages d, e, and f of the voltage values corresponding to the data are held. , g is output.
次に電源Ｃがオン（ON）された直後の半導体素子１の
動作について説明する。電源検知部９により電源Ｃが投
入されたことを検知すると、それを知らせる信号を制御
部11に出力する。これにより制御部11は、アドレス発生
部10に制御信号を出力し、アドレス発生部10はこの制御
信号により各D/A変換部5,6,7,8のアドレスA1,A2,A3,A4
を順次発生し、D/A変換データとしてメモリ部３とアド
レスデコード部４へ出力する。制御部11は、このD/A選
択データの出力に合わせてメモリ部３に制御信号を出力
し、メモリ部３はD/A選択データの示すアドレスにした
がってD/A出力データD1,D2,D3,D4を順次読み出しD/A変
換部5,6,7,8へ出力する。アドレスデコード部４は、前
記の場合と同様にセレクト信号を出力し、D/A変換部5,
6,7,8はこのセレクト信号によりD/A出力データを保持し
D/A変換を行なう。このような操作が制御部11の制御に
より各D/A変換部5,6,7,8に対して行なわれ、各D/A変換
部5,6,7,8の出力d,e,f,gの電圧値は順次設定される。Next, an operation of the semiconductor element 1 immediately after the power supply C is turned on (ON) will be described. When the power supply detecting section 9 detects that the power supply C is turned on, it outputs a signal to notify the control section 11 to that effect. Accordingly, the control unit 11 outputs a control signal to the address generation unit 10, and the address generation unit 10 uses the control signal to output the address A1, A2, A3, A4 of each of the D / A conversion units 5, 6, 7, and 8.
Are sequentially generated and output to the memory unit 3 and the address decoding unit 4 as D / A conversion data. The control unit 11 outputs a control signal to the memory unit 3 in accordance with the output of the D / A selection data, and the memory unit 3 outputs the D / A output data D1, D2, D3 according to the address indicated by the D / A selection data. , D4 are sequentially read and output to the D / A converters 5, 6, 7, 8. The address decoding unit 4 outputs a select signal in the same manner as in the above case, and the D / A conversion unit 5,
6, 7, 8 hold D / A output data by this select signal.
Perform D / A conversion. Such operations are performed on the respective D / A converters 5, 6, 7, 8 under the control of the controller 11, and the outputs d, e, f of the respective D / A converters 5, 6, 7, 8 are performed. , g are sequentially set.
以上、上述した本発明に係る一実施例ではD/A変換部
5,6,7,8を４個備えたものについて説明したが、その個
数は複数個であれば特に限定されるものではない。ま
た、本発明の一実施例は、データの入力方法及びデータ
の長さを限定しない。As described above, in one embodiment according to the present invention described above, the D / A conversion unit
Although a description has been given of a case where four of 5, 6, 7, and 8 are provided, the number is not particularly limited as long as the number is plural. Further, the embodiment of the present invention does not limit the data input method and the data length.
以上説明したように本発明によれば、内蔵されるD/A
変換部の個数に影響されることなく、一度D/A変換部の
出力を設定すれば電源をオフしても、次に電源をオン
（ON）する時に再設定をする必要がないという効果があ
る。As described above, according to the present invention, the built-in D / A
Even if the power is turned off once the output of the D / A conversion unit is set without being affected by the number of conversion units, there is no need to reset it the next time the power is turned on (ON). is there.
第１図は本発明に係る一実施例の半導体素子のブロック
図、第２図は各D/A変換部のアドレスの割り付けを示す
図、第３図は第１図のメモリ部のメモリマップである。 なお、図中、同一符号は同一（相当）構成要素を示す。 １……半導体素子 ２……データ入力部 ３……メモリ部 ４……アドレスデコード部 5,6,7,8……D/A変換部 ９……電源検知部 10……アドレス発生部 11……制御部 ａ……データ（D/A出力データ,D/A選択データ） ｂ……データをデータ入力部から出力させる信号 ｃ……電源 d,e,f,g……D/A変換部出力FIG. 1 is a block diagram of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a diagram showing assignment of addresses of respective D / A conversion units, and FIG. 3 is a memory map of a memory unit of FIG. is there. In the drawings, the same reference numerals indicate the same (corresponding) components. DESCRIPTION OF SYMBOLS 1 ... Semiconductor element 2 ... Data input part 3 ... Memory part 4 ... Address decode part 5, 6, 7, 8 ... D / A conversion part 9 ... Power supply detection part 10 ... Address generation part 11 ... ... Control unit a ... Data (D / A output data, D / A selection data) b ... Signal for outputting data from the data input unit c ... Power supply d, e, f, g ... D / A conversion unit output
Claims (1)
−アナログ変換を行う複数個のディジタル−アナログ変
換部と、 データを記憶するための電気的に書き換え可能な不揮発
性のメモリを有するメモリ部と、 電源の立上がりを検知する電源検知部と、 前記各ディジタル−アナログ変換部に割り付けられたア
ドレスを示すD/A選択データと、前記ディジタル−アナ
ログ変換部によってアナログ信号に変換されるD/A出力
データとを前記メモリ部に入力させるとともに、前記D/
A出力データを前記D/A選択データによって選択されたデ
ィジタル−アナログ変換部からアナログ信号として出力
させるモードと、前記電源検知部からの電源の立ち上が
りを知らせる信号を受信することにより、前記メモリ部
に記憶された前記D/A出力データを所望のディジタル−
アナログ変換部からアナログ信号として出力させるモー
ドとを制御する制御部と、 を有することを特徴とする半導体素子。1. A memory section having a plurality of digital-analog conversion sections for holding data in one element and performing digital-analog conversion, and an electrically rewritable nonvolatile memory for storing data. A power detection unit for detecting a rise of a power supply, D / A selection data indicating an address assigned to each of the digital-analog conversion units, and a D / A converted to an analog signal by the digital-analog conversion unit. And output data to the memory unit and the D /
A mode in which A-output data is output as an analog signal from the digital-analog conversion unit selected by the D / A selection data, and a signal notifying the rise of power from the power detection unit is received, so that the memory unit The stored D / A output data is converted to a desired digital data.
A control unit that controls a mode in which the analog conversion unit outputs an analog signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209201A JP2913329B2 (en) | 1990-08-09 | 1990-08-09 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2209201A JP2913329B2 (en) | 1990-08-09 | 1990-08-09 | Semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0494219A JPH0494219A (en) | 1992-03-26 |
| JP2913329B2 true JP2913329B2 (en) | 1999-06-28 |
Family
ID=16569029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2209201A Expired - Fee Related JP2913329B2 (en) | 1990-08-09 | 1990-08-09 | Semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2913329B2 (en) |
-
1990
- 1990-08-09 JP JP2209201A patent/JP2913329B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0494219A (en) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4892437B2 (en) | A / D converter | |
| KR100373225B1 (en) | Semiconductor integrated circuit device and control system | |
| US20050184894A1 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| JP4361874B2 (en) | Multi-channel integrated circuit comprising a plurality of DACs and method for monitoring the output of a DAC | |
| JP2913329B2 (en) | Semiconductor element | |
| JPS6132685B2 (en) | ||
| JP2001148631A (en) | Analog/digital converter, micro computer and analog/ digital conversion method | |
| JP2578940B2 (en) | A / D conversion circuit | |
| JP5066185B2 (en) | Sequence control device and test device | |
| SU1062732A2 (en) | Digital/analog polyfunctional generator | |
| JP2720401B2 (en) | Instruction memory range expansion device | |
| KR0131575B1 (en) | Address generating circuit | |
| JP2005229257A (en) | Analog/digital converter and microcomputer mounted with it | |
| JPH08316836A (en) | Signal processing circuit | |
| KR970029870A (en) | Multi Storage Memory | |
| JPH0814783B2 (en) | Analog input / output device | |
| JPH10150365A (en) | Microcomputer with built-in a/d converter | |
| JP2007189538A (en) | A/d conversion processing circuit | |
| JP2003224473A (en) | Microcontroller | |
| JP3375657B2 (en) | Instruction code issuing method | |
| JPH1055330A (en) | Slot address circuit | |
| JP2005108022A (en) | Microcomputer | |
| JPH07306782A (en) | Device and method processor control | |
| JPH076102A (en) | Memory control device and device using the control device | |
| JPS5971548A (en) | Microprogram controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |