JPH076102A - Memory control device and device using the control device - Google Patents

Memory control device and device using the control device

Info

Publication number
JPH076102A
JPH076102A JP6042150A JP4215094A JPH076102A JP H076102 A JPH076102 A JP H076102A JP 6042150 A JP6042150 A JP 6042150A JP 4215094 A JP4215094 A JP 4215094A JP H076102 A JPH076102 A JP H076102A
Authority
JP
Japan
Prior art keywords
data
memory
value
output
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6042150A
Other languages
Japanese (ja)
Other versions
JP2987048B2 (en
Inventor
Yoshie Kobayashi
由枝 小林
Tsugio Itagaki
次雄 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6042150A priority Critical patent/JP2987048B2/en
Publication of JPH076102A publication Critical patent/JPH076102A/en
Application granted granted Critical
Publication of JP2987048B2 publication Critical patent/JP2987048B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To obtain an inexpensive device capable of outputting a value which is not especially troubled in a normal using state by providing the device with an output selecting part for selectively outputting either one of the 1st data and compensating data as the 2nd data based upon a compared output. CONSTITUTION:This memory control device for comparing the 1st data read out from a non-volatile memory 2 with reference data by a memory control circuit 1 and outputting the 2nd data is constituted of a memory data judging circuit 1b for comparing the 1st data with the data of a reference data storing part 1c, an initializing value storing part 1d for generating compensating data different from the reference data and the output selecting part for selectively outputting the 1st data or the compensating data. Even when the contents of the memory are turned to an abnormal value, a value which is not especially troubled in a normal using state can be outputted and data capable of always attaining normal operation can be outputted.

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、不揮発性メモリ等を用
いたメモリ制御装置及びこれを用いた音声装置等の装置
に関するものである。 【0002】 【従来の技術】従来の装置では、特開昭60−1100
58号公報に記載のように、不揮発性メモリから読み出
したデータ内容をそのまま出力してしまっていた。ま
た、不揮発性メモリから読み出したデータのチェックを
行っている場合でも、特開昭59−230311号公報
記載のように読み出しデータと初期値とを比較し、小さ
い方をデータとして出力していた。 【0003】 【発明が解決しようとする課題】上記従来技術は、不揮
発性メモリ内容が、通常ではあまり使用しない内容にな
っていたり、破壊された場合についての配慮がされてお
らず、異常値となったメモリ内容をそのままデータとし
て出力してしまい、異常動作をしてしまうという問題が
あった。 【0004】また、メモリから読み出したデータのチェ
ックを行っている場合、その方法は、読み出しデータと
あらかじめ定めた初期値とを比較し、初期値より小さけ
れば読み出した内容をデータとしてそのまま出力し、読
み出しデータが初期値を越えていれば、初期値をデータ
として出力するというものであった。しかし、このよう
な構成にした場合、次のような問題点がある。例えば、
0から63まで64段階のカウント値を持つデータがあ
り、この初期値を”20”に設定したとする。データを
最大63まで変化させたところで不揮発性メモリへ書き
込みを行ない、その後メモリの読み出しを行なって”6
3”というデータを得ると、これは初期値”20”より
も大きな値だから、出力されるデータは、初期値”2
0”となり、わざわざ設定したデータが初期値に戻され
てしまう。そこで、初期値を”63”とすることにより
0から63までを正常範囲とみなすようにする。このよ
うにすれば、0から63までの値は正常範囲とみなさ
れ、”64”以上の異常値は、その値に代わって初期
値”63”を出力し、異常動作を防ぐことができる。し
かし、異常値に代わって出力される初期値が、最大値と
なってしまうため、通常使用する平均的な値、例えば”
20”を初期値として出力したい場合は不都合が生じ
る。また、データの正常範囲が”00000000”か
ら”00011111”および、”11100001”
から”11111111”のように連続した範囲でない
場合は、例えば初期値を”00011111”とする
と”11100001”から”11111111”の範
囲に設定されたデータは初期値より大きな値であるた
め、正常なデータにもかかわらず初期値に戻されてしま
うことになる。また、初期値を”11111111”に
すると、”00100000”から”1110000
0”までのデータは、異常値であるにもかかわらず、初
期値よりも小さい値であるため正常な値であると判断さ
れ、誤動作を招く恐れがある。 【0005】本発明の目的は、上述のような従来のメモ
リ制御装置の欠点をなくし、メモリの内容が異常値とな
った場合でも、通常の使用状態で特に問題とならないよ
うな値を出力することのできるコスト低廉なメモリ制御
装置及びこれを用いた装置を提供することにある。 【0006】 【課題を解決するための手段】上記目的は、メモリ部
(該当実施例2)から読み出した第1のデータを制御回
路(該当実施例1)で基準データと比較し所定の第2の
データを出力するメモリ制御装置を、上記第1のデータ
を上記基準データ(該データ発生部の実施例1c)と比
較する比較部(該当実施例1b)と、上記基準データと
は別個の補償用データを発生する補償用データ発生部
(該当実施例1d)と、上記比較の結果に基づき上記第
2のデータとして、上記第1のデータまたは上記補償用
データを選択的に出力する出力選択部(該当実施例1
b)と、を備える構成とすることにより達成される。 【0007】 【作用】比較部は、第1のデータと基準データとを比較
しその結果を出力する。出力選択部は、上記比較結果の
出力に基づき、上記第1のデータまたは上記補償用デー
タのいずれかを選択し負荷側に出力する。 【0008】 【実施例】以下、図面を参照して本発明を説明する。 【0009】図1は、本発明による一実施例を示す。1
はメモリの読み出し書き込みを行い、読み出したデータ
の判定及びD/A変換回路5へのデータ出力を行うメモ
リ制御回路、2はメモリ制御回路1のデータと常に一致
するようにデータを記憶し、電源オン時にメモリデータ
を読み出し、電源オフ直前の状態にするためにデータを
記憶する不揮発性メモリ、3はメモリ制御回路1および
不揮発性メモリ2に電源を供給する電源回路、4はメモ
リ制御回路1および不揮発性メモリ2の電源電圧が動作
保証電圧以下に下がったことを検出し、システム全体の
リセットを行なうリセット回路、5はメモリ制御回路1
からのデータにより、デジタル信号をアナログ信号に変
換するためのD/A変換回路、6は電源回路3、リセッ
ト回路4への電源供給をオン、オフするための電源スイ
ッチである。 【0010】次に回路の動作を説明する。 【0011】最初、電源スイッチ6をオンすると電源回
路3、リセット回路4に電源が供給され、リセット回路
4が働いて、不揮発性メモリ2からデータを読み出し、
メモリ制御回路1にデータが取り込まれ、そのデータを
D/A変換回路5に入力することにより、D/Aコント
ロール出力端子より電子コントロール用の直流電圧を出
力する。 【0012】次にメモリ回路1内のデータを、例えば最
大まで変化させた場合を考える。メモリ回路1内のデー
タを最大(例えば”111111”)まで変化させ、こ
のデータと不揮発性メモリ2のデータが一致するように
メモリの書換えを行なって、電源をオフし、再び電源を
投入してメモリを読み出した場合、最大値”11111
1”がD/A変換回路5に出力される。D/Aコントロ
ール出力を音量に使用している装置の場合は、電源を入
れるなり、突然最大音量が出力されることになる。そこ
で、メモリ制御回路1にデータが取り込まれたとき、メ
モリ制御回路1はあらかじめ定められた正常範囲を示す
参照データ、たとえば”000001”と”10000
0”を持っており、入力データとこの参照データとを比
較して”00000”から”100000”までの値で
ある場合は、入力データをそのままD/A変換回路5に
対して出力し、この範囲外であれば、入力データを初期
設定値(例えば、”100000)に置換してD/A変
換回路5に対して出力する。もし、初期設定値は変えず
に正常範囲を5ステップ広げたい場合は、メモリ制御回
路内の参照データを”000001”と”10010
1”にすればよい。 【0013】 【発明の効果】以上述べたように、本発明によれば、メ
モリの内容が標準的な使用状態では考えられない値であ
ったり、メモリの内容が破壊され内容が保証できなくな
った場合でも、この異常データをそのまま出力しないよ
うなチェック機能効果がある。また、データの正常範囲
がいかなる範囲であっても、常に正常動作が可能なデー
タを出力できる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory control device using a non-volatile memory or the like and a device such as a voice device using the same. 2. Description of the Related Art A conventional apparatus is disclosed in Japanese Patent Laid-Open No. 60-1100.
As described in Japanese Patent No. 58, the data content read from the non-volatile memory is output as it is. Further, even when the data read from the non-volatile memory is checked, the read data and the initial value are compared and the smaller one is output as the data as described in JP-A-59-230311. [0003] In the above-mentioned prior art, the contents of the non-volatile memory are contents that are not normally used or are not taken into consideration. There was a problem that the contents of the memory that was deleted were output as data as they were, causing abnormal operation. Further, when the data read from the memory is checked, the method is to compare the read data with a predetermined initial value, and if it is smaller than the initial value, the read content is directly output as data, If the read data exceeds the initial value, the initial value is output as data. However, in the case of such a configuration, there are the following problems. For example,
It is assumed that there is data having a count value of 64 steps from 0 to 63, and this initial value is set to "20". After changing the data up to 63, write to the non-volatile memory and then read the memory to read "6.
When you get the data "3", this is a value larger than the initial value "20", so the output data is the initial value "2".
It becomes 0 "and the set data is returned to the initial value. Therefore, by setting the initial value to" 63 ", the range from 0 to 63 is regarded as the normal range. Values up to 63 are considered to be in the normal range, and abnormal values of "64" and above output the initial value "63" instead of that value, and abnormal operation can be prevented. Since the initial value that is set becomes the maximum value, an average value that is usually used, for example, "
If you want to output 20 "as the initial value, there will be inconvenience. In addition, the normal range of data is from" 00000000 "to" 00011111 "and" 11100001 "
If it is not a continuous range such as from "11111111", for example, assuming that the initial value is "00011111", the data set in the range from "11100001" to "11111111" is a larger value than the initial value. Nevertheless, it will be reset to the initial value. Further, when the initial value is set to "11111111", "0010000" to "1110,000"
Although the data up to 0 "is an abnormal value, it is judged to be a normal value because it is a value smaller than the initial value, which may cause a malfunction. A low-cost memory control device that eliminates the above-mentioned drawbacks of the conventional memory control device and can output a value that does not cause a problem in a normal use state even when the memory content becomes an abnormal value. Another object of the present invention is to provide a control circuit (corresponding to the first embodiment) which reads the first data read from the memory section (corresponding embodiment 2). In the memory controller for comparing the first data with the reference data in Example 1) and outputting the predetermined second data, the comparison unit (corresponding implementation) for comparing the first data with the reference data (Example 1c of the data generating unit). Example 1b) , A compensation data generation unit (corresponding embodiment 1d) that generates compensation data separate from the reference data, and the first data or the compensation data as the second data based on the result of the comparison. Output selection section for selectively outputting
This is achieved by the configuration including b) and. The comparing section compares the first data with the reference data and outputs the result. The output selection unit selects either the first data or the compensation data based on the output of the comparison result and outputs the selected data to the load side. The present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment according to the present invention. 1
Is a memory control circuit for reading / writing data from / to the memory, determining read data and outputting the data to the D / A conversion circuit 5, and 2 stores the data so that the data always matches the data of the memory control circuit 1. A non-volatile memory for reading out memory data at the time of turning on and storing the data in order to bring it into a state immediately before the power is turned off. The reset circuit 5 detects that the power supply voltage of the nonvolatile memory 2 has dropped below the guaranteed operation voltage and resets the entire system.
A D / A converter circuit for converting a digital signal into an analog signal based on the data from 6 and a power switch 6 for turning on / off the power supply to the power supply circuit 3 and the reset circuit 4. Next, the operation of the circuit will be described. First, when the power switch 6 is turned on, power is supplied to the power circuit 3 and the reset circuit 4, and the reset circuit 4 operates to read data from the non-volatile memory 2.
Data is taken into the memory control circuit 1, and the data is input to the D / A conversion circuit 5, whereby a DC voltage for electronic control is output from the D / A control output terminal. Next, consider the case where the data in the memory circuit 1 is changed to the maximum, for example. The data in the memory circuit 1 is changed to the maximum (for example, “111111”), the memory is rewritten so that this data and the data in the nonvolatile memory 2 match, the power is turned off, and the power is turned on again. When the memory is read, the maximum value is "11111"
1 "is output to the D / A conversion circuit 5. In the case of a device that uses the D / A control output for volume, the maximum volume is suddenly output when the power is turned on. When the data is taken into the control circuit 1, the memory control circuit 1 refers to reference data indicating a predetermined normal range, for example, "000001" and "10000".
If it has 0 ”and the input data is compared with this reference data and the value is from“ 00000 ”to“ 100000 ”, the input data is directly output to the D / A conversion circuit 5, If it is out of the range, the input data is replaced with the initial setting value (for example, “100000”) and output to the D / A conversion circuit 5. If you want to expand the normal range by 5 steps without changing the initial setting value, set the reference data in the memory control circuit to "000001" and "10010".
As described above, according to the present invention, the content of the memory has a value which cannot be considered in a standard use state, or the content of the memory is destroyed. Even if the contents cannot be guaranteed, there is a check function effect that this abnormal data is not output as it is, and data that can always operate normally can be output regardless of the normal range of the data.

【図面の簡単な説明】 【図1】本発明の一実施例を示す回路図である。 【符号の説明】 1…メモリ制御回路 2…不揮発性メモリ 3…電源回路 4…リセット回路 5…D/A変換回路 6…電源スイッチ[Brief description of drawings] FIG. 1 is a circuit diagram showing an embodiment of the present invention. [Explanation of symbols] 1 ... Memory control circuit 2 ... Non-volatile memory 3 ... Power supply circuit 4 ... Reset circuit 5 ... D / A conversion circuit 6 ... Power switch

Claims (1)

【特許請求の範囲】 1.メモリ部から読み出した第1のデータを基準データ
と比較し所定の第2のデータを出力するメモリ制御装置
において、 上記第1のデータを上記基準データと比較する比較部
と、 上記基準データとは別個の補償用データを発生する補償
用データ発生部と、 上記比較の結果に基づき上記第2のデータとして、上記
第1のデータまたは上記補償用データのいずれかを選択
的に出力する出力選択部と、 を備えたことを特徴とするメモリ制御装置。 2.メモリ部から読み出した第1のデータを基準データ
と比較し所定の第2のデータをD/A変換部側に出力す
る構成のメモリ制御装置を備え、負荷部を常に正常動作
可能なようにした装置において、 上記メモリ制御装置が、 上記第1のデータを上記基準データと比較する比較部
と、 上記基準データとは別個の補償用データを発生する補償
用データ発生部と、 上記比較の結果に基づき上記第2のデータとして、上記
第1のデータまたは上記補償用データのいずれかを選択
的に出力する出力選択部と、 を備えたことを特徴とする装置。
[Claims] 1. In a memory control device that compares first data read from a memory unit with reference data and outputs predetermined second data, the comparison unit that compares the first data with the reference data and the reference data A compensation data generator that generates separate compensation data, and an output selector that selectively outputs either the first data or the compensation data as the second data based on the result of the comparison. A memory control device comprising: 2. The memory control device is configured to compare the first data read from the memory unit with the reference data and output the predetermined second data to the D / A conversion unit side so that the load unit can always operate normally. In the device, the memory control device includes a comparison unit that compares the first data with the reference data, a compensation data generation unit that generates compensation data different from the reference data, and a comparison result. An output selection unit that selectively outputs either the first data or the compensation data as the second data based on the second data.
JP6042150A 1994-03-14 1994-03-14 Memory control device and device using the same Expired - Lifetime JP2987048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6042150A JP2987048B2 (en) 1994-03-14 1994-03-14 Memory control device and device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6042150A JP2987048B2 (en) 1994-03-14 1994-03-14 Memory control device and device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62128166A Division JPS63293654A (en) 1987-05-27 1987-05-27 Memory controller

Publications (2)

Publication Number Publication Date
JPH076102A true JPH076102A (en) 1995-01-10
JP2987048B2 JP2987048B2 (en) 1999-12-06

Family

ID=12627921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6042150A Expired - Lifetime JP2987048B2 (en) 1994-03-14 1994-03-14 Memory control device and device using the same

Country Status (1)

Country Link
JP (1) JP2987048B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876140A (en) * 1995-06-22 1999-03-02 Kabushiki Kaisha Pilot Cap device
KR20010006885A (en) * 1999-03-29 2001-01-26 가네꼬 히사시 Data processing apparatus and data processing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764397A (en) * 1980-10-03 1982-04-19 Olympus Optical Co Ltd Memory device
JPS59230311A (en) * 1983-06-13 1984-12-24 Mitsubishi Electric Corp Sound volume controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764397A (en) * 1980-10-03 1982-04-19 Olympus Optical Co Ltd Memory device
JPS59230311A (en) * 1983-06-13 1984-12-24 Mitsubishi Electric Corp Sound volume controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876140A (en) * 1995-06-22 1999-03-02 Kabushiki Kaisha Pilot Cap device
KR20010006885A (en) * 1999-03-29 2001-01-26 가네꼬 히사시 Data processing apparatus and data processing method thereof

Also Published As

Publication number Publication date
JP2987048B2 (en) 1999-12-06

Similar Documents

Publication Publication Date Title
US5105182A (en) Direct current power supply device having an alarm provided for power failure under varying load conditions
US5998982A (en) Switched-mode power supply with state information
JPH076102A (en) Memory control device and device using the control device
JPH0764872A (en) Data storage controller
US6949409B2 (en) Register setting method and semiconductor device
KR940008247A (en) Automatic power-on method when set is turned off by noise
JPH0220168B2 (en)
JP3628504B2 (en) Video signal control device
JP2959305B2 (en) Semiconductor storage device
JPH05276560A (en) Data storage method at momentary interruption in remote controller for hot water supply equipment
JPH0311938Y2 (en)
KR970055272A (en) Volume level control method of electronic volume IC when low voltage occurs
US20050162205A1 (en) Device and method for setting an initial value
KR970003070A (en) VRC's Integrated Remote Key Handling Method
JPS63293654A (en) Memory controller
JPS59218687A (en) Memory controller
JPH07210457A (en) Storage device
JPH04246753A (en) Automatic substrate address setting device of control system
JP2743356B2 (en) Electronic volume
JPH06165074A (en) Sound volume controller and television receiver provided with the same
JP3647277B2 (en) Digital / analog converter
JPH07154257A (en) A/d converter circuit
KR960033054A (en) Mute Circuit of Video Signal
JPH03201148A (en) Memory card
JPH05134807A (en) A/d converter

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 8