JP2910397B2 - 半田接続方法 - Google Patents
半田接続方法Info
- Publication number
- JP2910397B2 JP2910397B2 JP4102571A JP10257192A JP2910397B2 JP 2910397 B2 JP2910397 B2 JP 2910397B2 JP 4102571 A JP4102571 A JP 4102571A JP 10257192 A JP10257192 A JP 10257192A JP 2910397 B2 JP2910397 B2 JP 2910397B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- punch
- electrode
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は半田接続方法に関し、特
に、半導体素子のフリップチップ実装用の半田接続方法
に関する。
に、半導体素子のフリップチップ実装用の半田接続方法
に関する。
【0002】
【従来の技術】従来より、半導体素子の高密度接続方式
として、半田バンプを形成して基板間の接続を行うフリ
ップチップ実装法が知られている。この半田バンプの形
成方法としては、メッキや蒸着で半田を供給する方法や
予め球形の半田ボールを用意し電極部に配置する方法が
ある。
として、半田バンプを形成して基板間の接続を行うフリ
ップチップ実装法が知られている。この半田バンプの形
成方法としては、メッキや蒸着で半田を供給する方法や
予め球形の半田ボールを用意し電極部に配置する方法が
ある。
【0003】図4(a)〜(e)は、メッキ法で半導体
素子上に半田バンプを形成する方法を示す工程断面図で
ある。まず、半導体素子の全面にスパッタなどでCr等
の11接着層、Ni等の10拡散防止層を順次積層す
る。〔図4(a)〕次いで、レジスト層12を全面に塗
布し露光、現像して電極部分のレジスト層12を除去す
る。その後、メッキにより厚い半田を電極部に形成す
る。〔図4(b)〕メッキ後は、レジスト層12を除去
し半田メッキ層13をマスクとして電極部以外のメッキ
下地層14、拡散防止層10、接着層11をエッチング
除去し、半田供給工程が完了する。〔図4(c)〕蒸着
で半田を供給する場合は、接着層11、拡散防止層10
はレジスト層12を形成して電極部以外を予め除去して
おき、メッキに代わる蒸着工程では、電極部のみ穴を明
けた金属板を取付け電極部のみに半田層を形成する。通
常、半導体素子上の半田層は加熱溶融され球面状の半田
バンプに成形される。〔図4(d)〕次いで、半導体素
子は基板上に位置決めされフリップチップ実装される。
〔図4(e)〕 図5(a),(b)は特願平02ー178854で提案
した、金属シートをポンチ、ダイスを用いて所定の径と
厚みで打ち抜き、ポンチを使って直接電極上に金属片を
圧着する方法を示す。基板9上の所定の位置にポンチ1
とダイス3を位置決めする。〔図5(a)〕シート状の
金属材料2をポンチ1で打ち抜き、打ち抜かれた金属片
4をポンチ1先端で基板9上へ圧着する。〔図5
(b)〕この方法は半田供給にも応用できる。
素子上に半田バンプを形成する方法を示す工程断面図で
ある。まず、半導体素子の全面にスパッタなどでCr等
の11接着層、Ni等の10拡散防止層を順次積層す
る。〔図4(a)〕次いで、レジスト層12を全面に塗
布し露光、現像して電極部分のレジスト層12を除去す
る。その後、メッキにより厚い半田を電極部に形成す
る。〔図4(b)〕メッキ後は、レジスト層12を除去
し半田メッキ層13をマスクとして電極部以外のメッキ
下地層14、拡散防止層10、接着層11をエッチング
除去し、半田供給工程が完了する。〔図4(c)〕蒸着
で半田を供給する場合は、接着層11、拡散防止層10
はレジスト層12を形成して電極部以外を予め除去して
おき、メッキに代わる蒸着工程では、電極部のみ穴を明
けた金属板を取付け電極部のみに半田層を形成する。通
常、半導体素子上の半田層は加熱溶融され球面状の半田
バンプに成形される。〔図4(d)〕次いで、半導体素
子は基板上に位置決めされフリップチップ実装される。
〔図4(e)〕 図5(a),(b)は特願平02ー178854で提案
した、金属シートをポンチ、ダイスを用いて所定の径と
厚みで打ち抜き、ポンチを使って直接電極上に金属片を
圧着する方法を示す。基板9上の所定の位置にポンチ1
とダイス3を位置決めする。〔図5(a)〕シート状の
金属材料2をポンチ1で打ち抜き、打ち抜かれた金属片
4をポンチ1先端で基板9上へ圧着する。〔図5
(b)〕この方法は半田供給にも応用できる。
【0004】
【発明が解決しようとする課題】上述したような半田バ
ンプ形成方法を用いる従来の半田接続方法では、以下の
ような問題点があった。すなわち、メッキ法や蒸着法
は、工程が複雑であること、大きい膜厚の半田層を付け
るには処理時間が長くなること、このため、バンプ形成
コストが高くなること、大きな設備投資が必要であるこ
となどの問題があった。さらに、これらの方法では、組
成のずれが起き易く信頼性の高い半田を得にくいこと、
半導体素子などでは歩留を低下させる要因となること、
ウエハー状態で処理する必要があり柔軟性にかけるなど
の問題もある。またメッキ法では均一な膜を得にくいの
で形状の均一なバンプを得られないといった問題もあ
る。半田シートをポンチ、ダイスで打ち抜き、打ち抜き
用ポンチを使って半田片を直接圧着する方法は、上述の
ような欠点がないが、電極部に半田の打ち抜き片を加圧
して供給するので、表面層が機械的強度が弱い半導体素
子の場合ポンチ加圧力の高度の制御が必要となる。ま
た、半田と電極との接着力を得るには、半田と合金化し
やすいAuなどを電極表面につけ、基板加熱を行う必要
があり、Auの半田中への拡散など信頼性上の問題があ
った。
ンプ形成方法を用いる従来の半田接続方法では、以下の
ような問題点があった。すなわち、メッキ法や蒸着法
は、工程が複雑であること、大きい膜厚の半田層を付け
るには処理時間が長くなること、このため、バンプ形成
コストが高くなること、大きな設備投資が必要であるこ
となどの問題があった。さらに、これらの方法では、組
成のずれが起き易く信頼性の高い半田を得にくいこと、
半導体素子などでは歩留を低下させる要因となること、
ウエハー状態で処理する必要があり柔軟性にかけるなど
の問題もある。またメッキ法では均一な膜を得にくいの
で形状の均一なバンプを得られないといった問題もあ
る。半田シートをポンチ、ダイスで打ち抜き、打ち抜き
用ポンチを使って半田片を直接圧着する方法は、上述の
ような欠点がないが、電極部に半田の打ち抜き片を加圧
して供給するので、表面層が機械的強度が弱い半導体素
子の場合ポンチ加圧力の高度の制御が必要となる。ま
た、半田と電極との接着力を得るには、半田と合金化し
やすいAuなどを電極表面につけ、基板加熱を行う必要
があり、Auの半田中への拡散など信頼性上の問題があ
った。
【0005】
【課題を解決するための手段】1)ポンチとダイスを用
いて半田材料を打ち抜いて形成した半田片をポンチを用
いて第1の基板上の予め塗布されたフラックス層に接触
させることにより第1の基板の電極に半田片を配置し、
次いで半田片を溶融して球面状のバンプを形成し、その
後第1の基板と第2の基板とを電極間の位置合わせをし
ながら重ね合わせ、しかる後に、半田片を溶融して第1
の基板と第2の基板との電極間を接続する。 2)ポンチとダイスを用いて半田材料を打ち抜いて形成
した半田片をポンチを用いて第1の基板上の予め形成さ
れたフラックス層に接触させることにより前記第1の基
板の電極に半田片を配置し、次いで第1の基板と第2の
基板とを電極間の位置合わせをしながら重ね合わせ、し
かる後に、半田片を溶融して第1の基板と第2の基板と
の電極間を接続する。
いて半田材料を打ち抜いて形成した半田片をポンチを用
いて第1の基板上の予め塗布されたフラックス層に接触
させることにより第1の基板の電極に半田片を配置し、
次いで半田片を溶融して球面状のバンプを形成し、その
後第1の基板と第2の基板とを電極間の位置合わせをし
ながら重ね合わせ、しかる後に、半田片を溶融して第1
の基板と第2の基板との電極間を接続する。 2)ポンチとダイスを用いて半田材料を打ち抜いて形成
した半田片をポンチを用いて第1の基板上の予め形成さ
れたフラックス層に接触させることにより前記第1の基
板の電極に半田片を配置し、次いで第1の基板と第2の
基板とを電極間の位置合わせをしながら重ね合わせ、し
かる後に、半田片を溶融して第1の基板と第2の基板と
の電極間を接続する。
【0006】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0007】図1(a)〜(d)は、本発明の一実施例
の工程断面図である。バンプを形成すべきLSI7上に
予め回転塗布機を用いてフラックス5を塗布した。塗布
膜厚はフラックスの粘性、回転塗布機の回転数で制御で
きる。〔図1(a)〕次いで、LSI7の電極にポンチ
1とダイス3を有する打ち抜き冶具を設置し、シート状
の半田材料14を打ち抜き半田片15を形成するととも
にポンチ1をオーバーストロークさせて半田片15をフ
ラックス5に接触させる。打ち抜かれた半田片15は、
弱い付着力でポンチ1に付着しているが、フラックス5
の粘着性によりポンチ1より外れ、電極6上に残ること
になる。打ち抜き冶具を電極配置に従い間欠送りさせる
ことにより電極6上に順次半田片15を供給する。〔図
1(b)〕次いで、LSI7を加熱し半田片15を球面
状に成形するとともに電極6との接合を行う。ここで、
半田片15を付着させるために形成したフラックス5は
本来の加熱溶融時の半田酸化膜除去、電極濡れ性向上の
働きをするので、改めてフラックス塗布を行うことなく
好ましい形状の半田バンプ8を形成できる。〔図1
(c)〕最後に、球面状の半田バンプ8を形成したLS
I7を基板9と位置合わせし、再度加熱溶融することに
よりLSI7と基板9の電極間を接続する。〔図1
(d)〕 本実施例では、ピッチ400μmで配列された表面層がC
uの電極に厚さ150μm、直径200μmの錫鉛共晶半田を
供給した。打ち抜き法の場合、打ち抜かれる材料の厚さ
とポンチ、ダイス径により打ち抜き片の体積は高精度の
制御ができる。フラックスは、粘度9.5cpのロジン系フ
ラックスを回転数1500rpmで塗布し、約7μmのフラック
ス膜を形成した。フラックスがない場合、半田片を安定
して電極にのせるには半田と電極材料間の金属間接合を
得る必要があり、電極の表面層をAuのような酸化しに
くい層としても40gf以上の大きい加圧力を加える必要
があったが、本発明ではフラックスを塗布してあるの
で、本実施例のCu、あるいはNi等の酸化膜を形成す
る電極材料であっても半田片供給の際の基板電極への圧
力は3gf以下と機械的衝撃をほとんどかけることなく
半田片15を載せることができる。塗布するフラックス
5の厚さは厚すぎる場合、半田片16の電極6上への載
りが不安定になり、溶融時の半田片15の流れ出しによ
るブリッジ等の不良が起きやすくなる。一方、薄すぎる
と半田片15が電極6上に残らなくなり、また、溶融時
の酸化膜除去等の効果が不足することになる。フラック
ス厚さとしては、半田片厚さの4〜50%が適当である。
の工程断面図である。バンプを形成すべきLSI7上に
予め回転塗布機を用いてフラックス5を塗布した。塗布
膜厚はフラックスの粘性、回転塗布機の回転数で制御で
きる。〔図1(a)〕次いで、LSI7の電極にポンチ
1とダイス3を有する打ち抜き冶具を設置し、シート状
の半田材料14を打ち抜き半田片15を形成するととも
にポンチ1をオーバーストロークさせて半田片15をフ
ラックス5に接触させる。打ち抜かれた半田片15は、
弱い付着力でポンチ1に付着しているが、フラックス5
の粘着性によりポンチ1より外れ、電極6上に残ること
になる。打ち抜き冶具を電極配置に従い間欠送りさせる
ことにより電極6上に順次半田片15を供給する。〔図
1(b)〕次いで、LSI7を加熱し半田片15を球面
状に成形するとともに電極6との接合を行う。ここで、
半田片15を付着させるために形成したフラックス5は
本来の加熱溶融時の半田酸化膜除去、電極濡れ性向上の
働きをするので、改めてフラックス塗布を行うことなく
好ましい形状の半田バンプ8を形成できる。〔図1
(c)〕最後に、球面状の半田バンプ8を形成したLS
I7を基板9と位置合わせし、再度加熱溶融することに
よりLSI7と基板9の電極間を接続する。〔図1
(d)〕 本実施例では、ピッチ400μmで配列された表面層がC
uの電極に厚さ150μm、直径200μmの錫鉛共晶半田を
供給した。打ち抜き法の場合、打ち抜かれる材料の厚さ
とポンチ、ダイス径により打ち抜き片の体積は高精度の
制御ができる。フラックスは、粘度9.5cpのロジン系フ
ラックスを回転数1500rpmで塗布し、約7μmのフラック
ス膜を形成した。フラックスがない場合、半田片を安定
して電極にのせるには半田と電極材料間の金属間接合を
得る必要があり、電極の表面層をAuのような酸化しに
くい層としても40gf以上の大きい加圧力を加える必要
があったが、本発明ではフラックスを塗布してあるの
で、本実施例のCu、あるいはNi等の酸化膜を形成す
る電極材料であっても半田片供給の際の基板電極への圧
力は3gf以下と機械的衝撃をほとんどかけることなく
半田片15を載せることができる。塗布するフラックス
5の厚さは厚すぎる場合、半田片16の電極6上への載
りが不安定になり、溶融時の半田片15の流れ出しによ
るブリッジ等の不良が起きやすくなる。一方、薄すぎる
と半田片15が電極6上に残らなくなり、また、溶融時
の酸化膜除去等の効果が不足することになる。フラック
ス厚さとしては、半田片厚さの4〜50%が適当である。
【0008】本発明のフラックス層の形成として、スク
リーン印刷法などを用いて図2のように電極部のみにフ
ラックス層を形成してもよい。この場合、フラックスは
電極部のみにあるので、半田片供給後の溶融時に位置ず
れによるブリッジ等の不良が起きにくい。また、半田片
配列後連続して基板との接続を行う場合は、図3
(a),(b)のように、半田片15供給後バンプを加
熱成形することなく基板9と重ね合わせ、加熱溶融して
LSI7と基板間の接続を行う。この場合、工程がより
簡略となる。
リーン印刷法などを用いて図2のように電極部のみにフ
ラックス層を形成してもよい。この場合、フラックスは
電極部のみにあるので、半田片供給後の溶融時に位置ず
れによるブリッジ等の不良が起きにくい。また、半田片
配列後連続して基板との接続を行う場合は、図3
(a),(b)のように、半田片15供給後バンプを加
熱成形することなく基板9と重ね合わせ、加熱溶融して
LSI7と基板間の接続を行う。この場合、工程がより
簡略となる。
【0009】以上のように、本発明の方法を用いること
により、LSI電極に機械的衝撃を加えることなく、高
密度に配列された電極を持つLSIのフリップチップ実
装が可能となる。なお、本発明に用いる半田は、錫鉛半
田のみではなく、金錫半田、インジウム系半田、錫系半
田等にも適用できる。また本発明は、LSIだけでなく
機械的衝撃に弱い配線基板に半田バンプ8を形成し接続
を行う場合にも有効である。
により、LSI電極に機械的衝撃を加えることなく、高
密度に配列された電極を持つLSIのフリップチップ実
装が可能となる。なお、本発明に用いる半田は、錫鉛半
田のみではなく、金錫半田、インジウム系半田、錫系半
田等にも適用できる。また本発明は、LSIだけでなく
機械的衝撃に弱い配線基板に半田バンプ8を形成し接続
を行う場合にも有効である。
【0010】
【発明の効果】以上説明したように本発明は、打ち抜き
法で形成した半田片を電極に機械的衝撃をかけることな
く供給できるので、均一な体積による半田接続を高信頼
で実現できるという効果がある。また、湿式工程や真空
工程が不要であり工程が簡略であるとともに、供給する
半田材料、電極構造に対しての制約が少なく、信頼性の
高い接合を得やすいという利点がある。
法で形成した半田片を電極に機械的衝撃をかけることな
く供給できるので、均一な体積による半田接続を高信頼
で実現できるという効果がある。また、湿式工程や真空
工程が不要であり工程が簡略であるとともに、供給する
半田材料、電極構造に対しての制約が少なく、信頼性の
高い接合を得やすいという利点がある。
【図1】(a)〜(d)は本発明の一実施例の工程断面
図である。
図である。
【図2】本発明の一実施例のフラックス塗布方法を示す
断面図である。
断面図である。
【図3】(a),(b)は本発明の一実施例の工程断面
図である。
図である。
【図4】(a)〜(e)は従来のメッキ法及び蒸着法に
よる半田供給方法を示す工程断面図である。
よる半田供給方法を示す工程断面図である。
【図5】(a),(b)はポンチとダイスを用いた打ち
抜き法による半田供給方法を示す工程断面図である。
抜き法による半田供給方法を示す工程断面図である。
1 ポンチ 2 金属材料 3 ダイス 4 金属片 5 フラックス 6 電極 7 LSI 8 半田バンプ 9 基板 10 拡散防止層 11 接着層 12 レジスト層 13 半田メッキ 14 半田材料 15 半田片
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 H05K 3/34 505
Claims (5)
- 【請求項1】ポンチとダイスを用いて半田材料を打ち抜
いて形成した半田片を前記ポンチを用いて第1の基板上
の予め塗布されたフラックス層に接触させることにより
前記第1の基板の電極に前記半田片を配置し、次いで前
記半田片を溶融して球面状のバンプを形成し、その後前
記第1の基板と第2の基板とを電極間の位置合わせをし
ながら重ね合わせ、しかる後に、前記半田片を溶融して
前記第1の基板と第2の基板との電極間を接続すること
を特徴とする半田接続方法。 - 【請求項2】ポンチとダイスを用いて半田材料を打ち抜
いて形成した半田片を前記ポンチを用いて第1の基板上
の予め形成されたフラックス層に接触させることにより
前記第1の基板の電極に前記半田片を配置し、次いで前
記第1の基板と第2の基板とを電極間の位置合わせをし
ながら重ね合わせ、しかる後に、前記半田片を溶融して
前記第1の基板と第2の基板との電極間を接続する請求
項1記載の半田接続方法。 - 【請求項3】フラックスの形成が回転塗布法により行わ
れる請求項1および2記載の半田接続方法。 - 【請求項4】フラックスの形成が電極部のみに行われる
請求項1および2記載の半田接続方法。 - 【請求項5】半田片の材料が、錫系半田、錫鉛半田、イ
ンジウム系半田、金錫半田、金シリコン半田、金ゲルマ
ニウム半田の中のいずれかの半田である請求項1、2お
よび3記載の半田接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4102571A JP2910397B2 (ja) | 1992-04-22 | 1992-04-22 | 半田接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4102571A JP2910397B2 (ja) | 1992-04-22 | 1992-04-22 | 半田接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0645740A JPH0645740A (ja) | 1994-02-18 |
JP2910397B2 true JP2910397B2 (ja) | 1999-06-23 |
Family
ID=14330918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4102571A Expired - Lifetime JP2910397B2 (ja) | 1992-04-22 | 1992-04-22 | 半田接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2910397B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997019466A1 (en) * | 1995-11-22 | 1997-05-29 | Fry's Metals, Inc. | Method and apparatus for forming solder bumps on a substrate |
US5829124A (en) * | 1995-12-29 | 1998-11-03 | International Business Machines Corporation | Method for forming metallized patterns on the top surface of a printed circuit board |
JPH09326552A (ja) * | 1996-06-06 | 1997-12-16 | Ueno Seiki Kk | 半田載置方法及び半田載置装置 |
JP4484648B2 (ja) * | 1996-08-27 | 2010-06-16 | 新日鉄マテリアルズ株式会社 | ウエハー及び半導体装置の製造方法、並びにフリップチップボンディング方法 |
JP3633941B2 (ja) * | 1996-08-27 | 2005-03-30 | 新日本製鐵株式会社 | 半導体装置製造方法 |
US6441487B2 (en) * | 1997-10-20 | 2002-08-27 | Flip Chip Technologies, L.L.C. | Chip scale package using large ductile solder balls |
US6929170B2 (en) * | 2003-09-30 | 2005-08-16 | Ted Ju | Solder deposition method |
JP4576270B2 (ja) | 2005-03-29 | 2010-11-04 | 昭和電工株式会社 | ハンダ回路基板の製造方法 |
WO2007007865A1 (en) | 2005-07-11 | 2007-01-18 | Showa Denko K.K. | Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board |
JP2008041867A (ja) * | 2006-08-04 | 2008-02-21 | Showa Denko Kk | ハンダ回路基板の製造方法 |
WO2008016128A1 (en) * | 2006-08-03 | 2008-02-07 | Showa Denko K.K. | Production method of soldier circuit board |
-
1992
- 1992-04-22 JP JP4102571A patent/JP2910397B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0645740A (ja) | 1994-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
US5816478A (en) | Fluxless flip-chip bond and a method for making | |
JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
JPH1070362A (ja) | 基板を結合する方法および構造 | |
JP2910397B2 (ja) | 半田接続方法 | |
US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
JP2000353714A (ja) | バンプ転写基板及びその製造方法、並びに半導体装置の製造方法及び半導体装置 | |
US6998293B2 (en) | Flip-chip bonding method | |
US6872651B2 (en) | Manufacturing a bump electrode with roughened face | |
JP2002170853A (ja) | フリップチップ実装方法 | |
JP2910398B2 (ja) | 半田バンプ形成方法 | |
JP3257011B2 (ja) | 半導体装置の組立方法 | |
JPH03129745A (ja) | 半導体装置の実装方法 | |
JP2953199B2 (ja) | フリップチップ実装用バンプの形成方法 | |
JP2585891B2 (ja) | ボンディングツール | |
JP2762958B2 (ja) | バンプの形成方法 | |
JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
JP2000100868A (ja) | 半導体装置およびその製造方法 | |
JPH05166881A (ja) | フリップチップ実装方法 | |
JPH11135552A (ja) | 半導体装置製造方法 | |
JP4031899B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
JPS58103198A (ja) | 電子部品の取付け方法 | |
JP3419183B2 (ja) | バンプの製造方法と接合方法 | |
JP2001085471A (ja) | 電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |