JP2903346B2 - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP2903346B2 JP2903346B2 JP3174400A JP17440091A JP2903346B2 JP 2903346 B2 JP2903346 B2 JP 2903346B2 JP 3174400 A JP3174400 A JP 3174400A JP 17440091 A JP17440091 A JP 17440091A JP 2903346 B2 JP2903346 B2 JP 2903346B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- signal
- address
- code
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、映像表示装置に関
し、詳しくは、縁どりのついた文字やパターンを表示す
る機能を有し、キャラクタを映像にスーパーインポーズ
して表示する映像表示装置に関するものである。
し、詳しくは、縁どりのついた文字やパターンを表示す
る機能を有し、キャラクタを映像にスーパーインポーズ
して表示する映像表示装置に関するものである。
【０００２】
【従来の技術】図３は、従来の、この種の映像表示装置
のキャラクタ映像信号生成回路部分を中心とするブロッ
ク図である。このキャラクタ映像信号生成回路１３は、
画面上に一時に表示される全てのキャラクタコードを蓄
えておくことができる表示データＲＡＭ５を備えてい
る。
のキャラクタ映像信号生成回路部分を中心とするブロッ
ク図である。このキャラクタ映像信号生成回路１３は、
画面上に一時に表示される全てのキャラクタコードを蓄
えておくことができる表示データＲＡＭ５を備えてい
る。
【０００３】マイクロコンピュータ１から送られて来た
キャラクタコード”Ｗ”を表示データＲＡＭ５に書込む
ために、この回路は書込みアドレスレジスタ２と書き込
みデータレジスタ３と書込み同期回路４とアドレス選択
回路６を備えている。書込みアドレスレジスタ２はマイ
クロコンピュータ１からの制御およびデータ信号Ｂを受
けてアドレス信号Ａを保持する。書き込みデータレジス
タ３はキャラクタコード”Ｗ”を保持しキャラクタ信号
Ｗ上に出力する。書込み同期回路４は書込み同期信号Ｓ
を生成し、さらに、この書込み信号Ｓを受けて、アドレ
ス選択回路６は表示データＲＡＭ５へのアドレス信号Ｕ
を生成する。
キャラクタコード”Ｗ”を表示データＲＡＭ５に書込む
ために、この回路は書込みアドレスレジスタ２と書き込
みデータレジスタ３と書込み同期回路４とアドレス選択
回路６を備えている。書込みアドレスレジスタ２はマイ
クロコンピュータ１からの制御およびデータ信号Ｂを受
けてアドレス信号Ａを保持する。書き込みデータレジス
タ３はキャラクタコード”Ｗ”を保持しキャラクタ信号
Ｗ上に出力する。書込み同期回路４は書込み同期信号Ｓ
を生成し、さらに、この書込み信号Ｓを受けて、アドレ
ス選択回路６は表示データＲＡＭ５へのアドレス信号Ｕ
を生成する。
【０００４】表示すべきキャラクタコード”Ｇ”を表示
データＲＡＭ５から読出すために、キャラクタ映像信号
生成回路１３は、垂直アドレスカウンタ１２と発振回路
１１、水平アドレスカウンタ１０とを備えている。垂直
アドレスカウンタ１２は、走査線との同期をとるための
垂直同期信号Ｖと水平同期信号Ｈとを受けて行選択信号
Ｒを生成し、表示画面上の垂直方向位置を定めるための
行選択信号Ｒをアドレス選択回路６へ送る。発振回路１
１は、水平方向走査中のタイミングをとるために、水平
同期信号Ｈを受けてこれに発振開始の位相が同期してい
るドットクロックＤを発生する。水平アドレスカウンタ
１０は、水平同期信号ＨとドットクロックＤを受けて表
示画面上の水平方向位置を定めるための桁選択信号Ｃを
生成し、アドレス選択回路６と書込み同期回路４へ桁選
択信号Ｃを送る。
データＲＡＭ５から読出すために、キャラクタ映像信号
生成回路１３は、垂直アドレスカウンタ１２と発振回路
１１、水平アドレスカウンタ１０とを備えている。垂直
アドレスカウンタ１２は、走査線との同期をとるための
垂直同期信号Ｖと水平同期信号Ｈとを受けて行選択信号
Ｒを生成し、表示画面上の垂直方向位置を定めるための
行選択信号Ｒをアドレス選択回路６へ送る。発振回路１
１は、水平方向走査中のタイミングをとるために、水平
同期信号Ｈを受けてこれに発振開始の位相が同期してい
るドットクロックＤを発生する。水平アドレスカウンタ
１０は、水平同期信号ＨとドットクロックＤを受けて表
示画面上の水平方向位置を定めるための桁選択信号Ｃを
生成し、アドレス選択回路６と書込み同期回路４へ桁選
択信号Ｃを送る。
【０００５】さらに、選択されたキャラクタコード”
Ｇ”のパターンを表示するために、キャラクタ映像信号
生成回路１３は、キャラクタジェネレータ７とシリアル
変換回路８とを備えていて、キャラクタジェネレータ７
は、アドレス選択回路６で生成されたアドレス信号Ｌと
キャラクタ信号Ｇ上のキャラクタコード”Ｇ”とを受け
て１キャラクタ分のパターンの内の１行分のキャラクタ
パターン”Ｐ”を生成する。また、シリアル変換回路８
は、１行分の複数ビットからなるキャラクタパターンを
ドットクロックＤにより１ドットづつ順次出力する。
Ｇ”のパターンを表示するために、キャラクタ映像信号
生成回路１３は、キャラクタジェネレータ７とシリアル
変換回路８とを備えていて、キャラクタジェネレータ７
は、アドレス選択回路６で生成されたアドレス信号Ｌと
キャラクタ信号Ｇ上のキャラクタコード”Ｇ”とを受け
て１キャラクタ分のパターンの内の１行分のキャラクタ
パターン”Ｐ”を生成する。また、シリアル変換回路８
は、１行分の複数ビットからなるキャラクタパターンを
ドットクロックＤにより１ドットづつ順次出力する。
【０００６】シリアル変換回路８は、さらに縁どりパタ
ーンを生成する回路を有しており、縁どりパターン”
Ｙ”のついたキャラクタパターン”Ｐ”を他の映像信号
Ｅに合成してＣＲＴ９に表示することもできる。
ーンを生成する回路を有しており、縁どりパターン”
Ｙ”のついたキャラクタパターン”Ｐ”を他の映像信号
Ｅに合成してＣＲＴ９に表示することもできる。
【０００７】このような構成のキャラクタ映像信号生成
回路１３において、マイクロコンピュータ１から送られ
て来たキャラクタコード”Ｗ”を表示データＲＡＭ５に
書込む時の動作を説明する。
回路１３において、マイクロコンピュータ１から送られ
て来たキャラクタコード”Ｗ”を表示データＲＡＭ５に
書込む時の動作を説明する。
【０００８】表示データＲＡＭ５に書込みたいキャラク
タコード”Ｗ”をマイクロコンピュータ１が制御および
データ信号Ｂに従ってデータを書込みデータレジスタ３
に送出すると、これを受けて書込みデータレジスタ３は
キャラクタコード”Ｗ”を保持しキャラクタ信号Ｗ上に
出力する。キャラクタコード”Ｗ”を書込みたい表示デ
ータＲＡＭ５のアドレス”Ａ”をマイクロコンピュータ
１が制御およびデータ信号Ｂに従ってアドレスを書込み
アドレスレジスタ２に送出すると、これを受けて書込み
アドレスレジスタ２はアドレス”Ａ”を保持しアドレス
信号Ａ上に出力する。書込みアドレスレジスタ２がアド
レス”Ａ”を保持し書込みデータレジスタ３がキャラク
タコード”Ｗ”を保持していることをマイクロコンピュ
ータ１が制御およびデータ信号Ｂに従って制御信号を書
込み同期回路４に送出し書込みの準備が整っていること
を知らせると、これを受けて書込み同期回路４は書込み
を行わせるための書込み同期信号Ｓを出力しようとす
る。
タコード”Ｗ”をマイクロコンピュータ１が制御および
データ信号Ｂに従ってデータを書込みデータレジスタ３
に送出すると、これを受けて書込みデータレジスタ３は
キャラクタコード”Ｗ”を保持しキャラクタ信号Ｗ上に
出力する。キャラクタコード”Ｗ”を書込みたい表示デ
ータＲＡＭ５のアドレス”Ａ”をマイクロコンピュータ
１が制御およびデータ信号Ｂに従ってアドレスを書込み
アドレスレジスタ２に送出すると、これを受けて書込み
アドレスレジスタ２はアドレス”Ａ”を保持しアドレス
信号Ａ上に出力する。書込みアドレスレジスタ２がアド
レス”Ａ”を保持し書込みデータレジスタ３がキャラク
タコード”Ｗ”を保持していることをマイクロコンピュ
ータ１が制御およびデータ信号Ｂに従って制御信号を書
込み同期回路４に送出し書込みの準備が整っていること
を知らせると、これを受けて書込み同期回路４は書込み
を行わせるための書込み同期信号Ｓを出力しようとす
る。
【０００９】しかし、このとき表示データＲＡＭ５から
は、行選択信号Ｒと桁選択信号Ｃを受けたアドレス選択
回路６が生成したアドレス信号Ｕにより選択された表示
のためのキャラクタコード”Ｇ”の読出しが水平同期信
号Ｈおよび垂直同期信号Ｖに同期して行われているの
で、書込み同期回路４は、キャラクタコード”Ｇ”が読
出されているタイミングを避けて、キャラクタ信号Ｇの
不要な無効画面の走査の期間に、書込み同期信号Ｓを出
力する。書込み同期信号Ｓを受けてアドレス選択回路６
はアドレス信号Ａを選択し、このアドレス信号Ａ上のア
ドレス”Ａ”をアドレス信号Ｕとして表示データＲＡＭ
５へ出力する。アドレス信号Ｕとキャラクタ信号Ｗとを
受けて、それに従って、表示データＲＡＭ内のアドレ
ス”Ａ”にキャラクタコード”Ｗ”が書込まれる。
は、行選択信号Ｒと桁選択信号Ｃを受けたアドレス選択
回路６が生成したアドレス信号Ｕにより選択された表示
のためのキャラクタコード”Ｇ”の読出しが水平同期信
号Ｈおよび垂直同期信号Ｖに同期して行われているの
で、書込み同期回路４は、キャラクタコード”Ｇ”が読
出されているタイミングを避けて、キャラクタ信号Ｇの
不要な無効画面の走査の期間に、書込み同期信号Ｓを出
力する。書込み同期信号Ｓを受けてアドレス選択回路６
はアドレス信号Ａを選択し、このアドレス信号Ａ上のア
ドレス”Ａ”をアドレス信号Ｕとして表示データＲＡＭ
５へ出力する。アドレス信号Ｕとキャラクタ信号Ｗとを
受けて、それに従って、表示データＲＡＭ内のアドレ
ス”Ａ”にキャラクタコード”Ｗ”が書込まれる。
【００１０】表示すべきキャラクタコード”Ｇ”を表示
データＲＡＭ５から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ１２は、垂直同期信号
Ｖを受けてカウント値が初期化され、水平同期信号Ｈを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Ｒを出力する。発振回路１１は、
水平同期信号Ｈを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックＤを生成し出力する。水平アドレスカウンタ１０
は、水平同期信号Ｈを受けてカウント値が初期化され、
ドットクロックＤを受けてカウント値を進め、走査線の
水平方向の位置を定めるための桁選択信号Ｃを出力す
る。アドレス選択回路６は、このようにして生成された
行選択信号Ｒと桁選択信号Ｃが入力されて、表示データ
ＲＡＭ５へのアドレス信号Ｕとキャラクタジェネレータ
７へのアドレス信号Ｌとを、それぞれの記憶形態に応じ
て演算して生成し出力する。
データＲＡＭ５から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ１２は、垂直同期信号
Ｖを受けてカウント値が初期化され、水平同期信号Ｈを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Ｒを出力する。発振回路１１は、
水平同期信号Ｈを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックＤを生成し出力する。水平アドレスカウンタ１０
は、水平同期信号Ｈを受けてカウント値が初期化され、
ドットクロックＤを受けてカウント値を進め、走査線の
水平方向の位置を定めるための桁選択信号Ｃを出力す
る。アドレス選択回路６は、このようにして生成された
行選択信号Ｒと桁選択信号Ｃが入力されて、表示データ
ＲＡＭ５へのアドレス信号Ｕとキャラクタジェネレータ
７へのアドレス信号Ｌとを、それぞれの記憶形態に応じ
て演算して生成し出力する。
【００１１】表示データＲＡＭ５は、アドレス信号Ｕを
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード”Ｇ”を読出し、それをキャラク
タ信号Ｇとして、キャラクタジェネレータ７へ出力す
る。キャラクタジェネレータ７は、キャラクタパターン
を記憶したＲＯＭでよく、キャラクタコード”Ｇ”を受
けて、そのコードに対応する１キャラクタ分のパターン
（マトリックス状構成）を選択し、さらにアドレス信号
Ｌを受けて、１キャラクタ分のパターンの内の１行分の
キャラクタパターン”Ｐ”を出力する。
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード”Ｇ”を読出し、それをキャラク
タ信号Ｇとして、キャラクタジェネレータ７へ出力す
る。キャラクタジェネレータ７は、キャラクタパターン
を記憶したＲＯＭでよく、キャラクタコード”Ｇ”を受
けて、そのコードに対応する１キャラクタ分のパターン
（マトリックス状構成）を選択し、さらにアドレス信号
Ｌを受けて、１キャラクタ分のパターンの内の１行分の
キャラクタパターン”Ｐ”を出力する。
【００１２】縁どりパターンを生成するには、上下の行
のパターンも必要であり、合わせて三行分のパターンを
要するから、例えば、アドレス信号Ｌの値が”Ｎ”の時
に表示したいキャラクタパターン”Ｐ”を指すとすれ
ば、一キャラクタ分の幅を走査する時間内にアドレス信
号Ｌの値は、”（Ｎ−１）”，”Ｎ”，”（Ｎ＋１）”
と変化し、一キャラクタ分のパターンの内の三行分のキ
ャラクタパターンを、順次パターン信号Ｐ上に読出す
（図２の（ａ）を参照）。
のパターンも必要であり、合わせて三行分のパターンを
要するから、例えば、アドレス信号Ｌの値が”Ｎ”の時
に表示したいキャラクタパターン”Ｐ”を指すとすれ
ば、一キャラクタ分の幅を走査する時間内にアドレス信
号Ｌの値は、”（Ｎ−１）”，”Ｎ”，”（Ｎ＋１）”
と変化し、一キャラクタ分のパターンの内の三行分のキ
ャラクタパターンを、順次パターン信号Ｐ上に読出す
（図２の（ａ）を参照）。
【００１３】このようなことを行うために、桁選択信号
Ｃを受けたアドレス選択回路６が、１キャラクタパター
ンの幅を走査する期間をＴ０とし、このＴ０の時間をＴ
１，Ｔ２，Ｔ３，Ｔ４の４つに分割する（図２の（ｂ）
を参照）。Ｔ１の期間には、アドレス選択回路６が、行
選択信号Ｒと桁選択信号Ｃとから生成する読み出しアド
レス”Ｑ”を、アドレス信号Ｕとして、表示データＲＡ
Ｍ５へ送出する。これにより、表示データＲＡＭ５のア
ドレス”Ｑ”に記憶されているキャラクタコード”Ｇ”
がキャラクタ信号Ｇ上に読み出される。
Ｃを受けたアドレス選択回路６が、１キャラクタパター
ンの幅を走査する期間をＴ０とし、このＴ０の時間をＴ
１，Ｔ２，Ｔ３，Ｔ４の４つに分割する（図２の（ｂ）
を参照）。Ｔ１の期間には、アドレス選択回路６が、行
選択信号Ｒと桁選択信号Ｃとから生成する読み出しアド
レス”Ｑ”を、アドレス信号Ｕとして、表示データＲＡ
Ｍ５へ送出する。これにより、表示データＲＡＭ５のア
ドレス”Ｑ”に記憶されているキャラクタコード”Ｇ”
がキャラクタ信号Ｇ上に読み出される。
【００１４】Ｔ２の期間には、縁どりパターン”Ｙ”を
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ−
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ−１）”行目のパターンをキャラクタコー
ド”Ｇ”のマトリックス状パターンから読出す。この
間、キャラクタジェネレータ７がキャラクタコード”
Ｇ”を使用しているので、表示データＲＡＭ５からキャ
ラクタ信号Ｇ上に読み出されているキャラクタコード”
Ｇ”が安定している必要がある。このためには、表示デ
ータＲＡＭ５の入力であるアドレス信号Ｕが安定してい
る必要がある。さらに、このためには、アドレス信号Ｕ
を生成しているアドレス選択回路６は、アドレス信号Ｕ
上に読出しアドレス”Ｑ”を出力していることが必要で
ある。
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ−
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ−１）”行目のパターンをキャラクタコー
ド”Ｇ”のマトリックス状パターンから読出す。この
間、キャラクタジェネレータ７がキャラクタコード”
Ｇ”を使用しているので、表示データＲＡＭ５からキャ
ラクタ信号Ｇ上に読み出されているキャラクタコード”
Ｇ”が安定している必要がある。このためには、表示デ
ータＲＡＭ５の入力であるアドレス信号Ｕが安定してい
る必要がある。さらに、このためには、アドレス信号Ｕ
を生成しているアドレス選択回路６は、アドレス信号Ｕ
上に読出しアドレス”Ｑ”を出力していることが必要で
ある。
【００１５】Ｔ３の期間には、縁どりパターン”Ｙ”を
生成および本来のキャラクタパターン”Ｐ”の表示のた
めに走査対象の行”Ｎ”の行のキャラクタパターン”
Ｐ”を読出す。そこで、この期間に、アドレス選択回路
６がこのタイミングでアドレス信号Ｌに”Ｎ”を出力す
る。これとキャラクタコード”Ｇ”とを受けてキャラク
タジェネレータ７はキャラクタ信号Ｐとして”Ｎ”行目
のパターンすなわちキャラクタパターン”Ｐ”をキャラ
クタコード”Ｇ”のマトリックス状パターンから読出
す。この間も、キャラクタジェネレータ７がキャラクタ
コード”Ｇ”を使用しているので、表示データＲＡＭ５
からキャラクタ信号Ｇ上に読み出されているキャラクタ
コード”Ｇ”が安定している必要がある。このために
は、表示データＲＡＭ５の入力であるアドレス信号Ｕが
安定している必要がある。さらに、このためには、アド
レス信号Ｕを生成しているアドレス選択回路６は、アド
レス信号Ｕ上に読出しアドレス”Ｑ”を出力しているこ
とが必要である。
生成および本来のキャラクタパターン”Ｐ”の表示のた
めに走査対象の行”Ｎ”の行のキャラクタパターン”
Ｐ”を読出す。そこで、この期間に、アドレス選択回路
６がこのタイミングでアドレス信号Ｌに”Ｎ”を出力す
る。これとキャラクタコード”Ｇ”とを受けてキャラク
タジェネレータ７はキャラクタ信号Ｐとして”Ｎ”行目
のパターンすなわちキャラクタパターン”Ｐ”をキャラ
クタコード”Ｇ”のマトリックス状パターンから読出
す。この間も、キャラクタジェネレータ７がキャラクタ
コード”Ｇ”を使用しているので、表示データＲＡＭ５
からキャラクタ信号Ｇ上に読み出されているキャラクタ
コード”Ｇ”が安定している必要がある。このために
は、表示データＲＡＭ５の入力であるアドレス信号Ｕが
安定している必要がある。さらに、このためには、アド
レス信号Ｕを生成しているアドレス選択回路６は、アド
レス信号Ｕ上に読出しアドレス”Ｑ”を出力しているこ
とが必要である。
【００１６】Ｔ４の期間には、縁どりパターン”Ｙ”を
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ＋
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ＋１）”行目のパターンをキャラクタコー
ド”Ｇ”のマトリックス状パターンから読出す。この間
も、キャラクタジェネレータ７がキャラクタコード”
Ｇ”を使用しているので、表示データＲＡＭ５からキャ
ラクタ信号Ｇ上に読み出されているキャラクタコード”
Ｇ”が安定している必要がある。このためには、表示デ
ータＲＡＭ５の入力であるアドレス信号Ｕが安定してい
る必要がある。さらに、このためには、アドレス信号Ｕ
を生成しているアドレス選択回路６は、アドレス信号Ｕ
上に読出しアドレス”Ｑ”を出力していることが必要で
ある。
生成するために走査対象の行”Ｎ”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路６がこのタイミングでアドレス信号Ｌに”（Ｎ＋
１）”を出力する。これとキャラクタコード”Ｇ”とを
受けてキャラクタジェネレータ７はキャラクタ信号Ｐと
して”（Ｎ＋１）”行目のパターンをキャラクタコー
ド”Ｇ”のマトリックス状パターンから読出す。この間
も、キャラクタジェネレータ７がキャラクタコード”
Ｇ”を使用しているので、表示データＲＡＭ５からキャ
ラクタ信号Ｇ上に読み出されているキャラクタコード”
Ｇ”が安定している必要がある。このためには、表示デ
ータＲＡＭ５の入力であるアドレス信号Ｕが安定してい
る必要がある。さらに、このためには、アドレス信号Ｕ
を生成しているアドレス選択回路６は、アドレス信号Ｕ
上に読出しアドレス”Ｑ”を出力していることが必要で
ある。
【００１７】シリアル変換回路８は、パラレルデータを
シリアルデータに変換するためのシフトレジスタを有
し、縁どりパターンの生成に要する３行分のキャラクタ
パターンを処理するために、通常は３組のシフトレジス
タを主体に構成される回路であって、複数ビットからな
るキャタクタパターン”Ｐ”および両隣の行のキャラク
タパターンをパラレルにラッチし、ドットクロックＤを
受けて、キャラクタパターン”Ｐ”および生成した縁ど
りパターン”Ｙ”とを、１ドットづつシリアルに出力す
る。キャラクタ映像信号生成回路１３により生成されて
１ドットづつ順次出力される映像信号は、装置によって
は他の映像信号Ｅと合成されて、ＣＲＴ９に表示され
る。
シリアルデータに変換するためのシフトレジスタを有
し、縁どりパターンの生成に要する３行分のキャラクタ
パターンを処理するために、通常は３組のシフトレジス
タを主体に構成される回路であって、複数ビットからな
るキャタクタパターン”Ｐ”および両隣の行のキャラク
タパターンをパラレルにラッチし、ドットクロックＤを
受けて、キャラクタパターン”Ｐ”および生成した縁ど
りパターン”Ｙ”とを、１ドットづつシリアルに出力す
る。キャラクタ映像信号生成回路１３により生成されて
１ドットづつ順次出力される映像信号は、装置によって
は他の映像信号Ｅと合成されて、ＣＲＴ９に表示され
る。
【００１８】以上、従来の、キャラクタを映像にスーパ
ーインポーズして表示する映像表示装置の具体例とし
て、キャラクタ映像信号生成回路１３について説明して
きたが、特に、書込み同期回路４ついて述べる。従来の
書込み同期回路４は、特許公開公報昭６３−１２４０８
４，特許公開公報平１−１２４８９１等に示されている
ように、画面のチラツキ防止のために設けられている。
つまり、表示データＲＡＭ５がキャラクタコード”Ｇ”
を出力している時に、アドレス信号Ｕに書込みのための
アドレス信号Ａを選択し出力すると、キャラクタ信号Ｇ
上のキャラクタコードが不定になる。その不定なキャラ
クタコードにより指定されて、キャラクタジェネレータ
７が出力するパターン信号Ｐ上のキャラクタパターンも
不定になる。その結果パターンの一部が本来表示される
べきものでないものになるために、画面に不所望なチラ
ツキが現れる。このような不都合をなくすために、従来
の書込み同期回路４は、表示データＲＡＭからの読出し
が行われることのない、走査線の水平帰線時間および垂
直帰線時間の期間（いわゆる無効画面の期間）において
のみ書込み同期信号Ｓを出力するように構成されてい
る。
ーインポーズして表示する映像表示装置の具体例とし
て、キャラクタ映像信号生成回路１３について説明して
きたが、特に、書込み同期回路４ついて述べる。従来の
書込み同期回路４は、特許公開公報昭６３−１２４０８
４，特許公開公報平１−１２４８９１等に示されている
ように、画面のチラツキ防止のために設けられている。
つまり、表示データＲＡＭ５がキャラクタコード”Ｇ”
を出力している時に、アドレス信号Ｕに書込みのための
アドレス信号Ａを選択し出力すると、キャラクタ信号Ｇ
上のキャラクタコードが不定になる。その不定なキャラ
クタコードにより指定されて、キャラクタジェネレータ
７が出力するパターン信号Ｐ上のキャラクタパターンも
不定になる。その結果パターンの一部が本来表示される
べきものでないものになるために、画面に不所望なチラ
ツキが現れる。このような不都合をなくすために、従来
の書込み同期回路４は、表示データＲＡＭからの読出し
が行われることのない、走査線の水平帰線時間および垂
直帰線時間の期間（いわゆる無効画面の期間）において
のみ書込み同期信号Ｓを出力するように構成されてい
る。
【００１９】
【発明が解決しようとする課題】しかし、従来の構成の
映像表示装置には、表示データＲＡＭへの書込みを無効
画面の期間を利用して行っているだけなので、データの
転送速度やタイミングが限定され、特に、縁どり表示の
場合に表示画面の更新が遅くなり、マイクロコンピュー
タの処理が待たされるという問題点がある。
映像表示装置には、表示データＲＡＭへの書込みを無効
画面の期間を利用して行っているだけなので、データの
転送速度やタイミングが限定され、特に、縁どり表示の
場合に表示画面の更新が遅くなり、マイクロコンピュー
タの処理が待たされるという問題点がある。
【００２０】この発明の目的は、このような従来技術の
問題点を解決するためのものであって、簡易な回路を用
い、有効画面の走査中であっても表示データＲＡＭへの
書込みを行うことが出来、しかも画面にチラツキが現れ
ることのない縁どりされたキャラクタをスーパーインポ
ーズするのに適した映像表示装置を提供するものであ
る。
問題点を解決するためのものであって、簡易な回路を用
い、有効画面の走査中であっても表示データＲＡＭへの
書込みを行うことが出来、しかも画面にチラツキが現れ
ることのない縁どりされたキャラクタをスーパーインポ
ーズするのに適した映像表示装置を提供するものであ
る。
【００２１】
【課題を解決するための手段】この目的を達成するため
のこの発明の映像表示装置の構成は、従来の構成の回路
に、コードデータラッチを設け、このコードデータラッ
チが、表示データＲＡＭから読み出されたキャラクタコ
ードを一旦受けて保持し、この保持しているキャラクタ
コードをキャラクタジェネレータへ出力するものであ
る。そして、キャラクタジェネレータは、コードデータ
ラッチからのキャラクタコードを受けて縁どりのための
複数のキャラクタパターンをシリアル変換回路に送出
し、マイクロコンピュータからの制御信号を受けて、書
込み同期回路が、前記コードデータラッチが前記表示デ
ータＲＡＭからのキャラクタコードを受け取っていない
時に書込み同期信号を出力するものである。
のこの発明の映像表示装置の構成は、従来の構成の回路
に、コードデータラッチを設け、このコードデータラッ
チが、表示データＲＡＭから読み出されたキャラクタコ
ードを一旦受けて保持し、この保持しているキャラクタ
コードをキャラクタジェネレータへ出力するものであ
る。そして、キャラクタジェネレータは、コードデータ
ラッチからのキャラクタコードを受けて縁どりのための
複数のキャラクタパターンをシリアル変換回路に送出
し、マイクロコンピュータからの制御信号を受けて、書
込み同期回路が、前記コードデータラッチが前記表示デ
ータＲＡＭからのキャラクタコードを受け取っていない
時に書込み同期信号を出力するものである。
【００２２】
【作用】以上のような構成によれば、従来の映像表示装
置と異なるのは、有効画面の１行の走査の中に複数個存
在しうるキャラクタパターンのそれぞれの表示の時間内
においても、表示データＲＡＭへの書込みが可能なタイ
ミングが存在することである。すなわち、１キャラクタ
パターンの幅を走査する期間の間に、縁どりパターンを
生成するためにキャラクタパターンの読出しが複数回お
こなわれるが、この期間キャラクタジェネレータに与え
るキャラクタコードが同一のものであることに着目する
と、表示データＲＡＭから読出したキャラクタコードを
コードデータラッチがラッチしておけば、表示データＲ
ＡＭからの読出しは一回でよく、キャラクタジェネレー
タがコードデータラッチからのキャラクタコードを受け
てキャラクタパターンの読出しを行っている時は表示デ
ータＲＡＭの出力が何であってもよい。よって、このタ
イミングであれば表示データＲＡＭへの書込みを行って
も画面に不所望なチラツキが現れることがない。
置と異なるのは、有効画面の１行の走査の中に複数個存
在しうるキャラクタパターンのそれぞれの表示の時間内
においても、表示データＲＡＭへの書込みが可能なタイ
ミングが存在することである。すなわち、１キャラクタ
パターンの幅を走査する期間の間に、縁どりパターンを
生成するためにキャラクタパターンの読出しが複数回お
こなわれるが、この期間キャラクタジェネレータに与え
るキャラクタコードが同一のものであることに着目する
と、表示データＲＡＭから読出したキャラクタコードを
コードデータラッチがラッチしておけば、表示データＲ
ＡＭからの読出しは一回でよく、キャラクタジェネレー
タがコードデータラッチからのキャラクタコードを受け
てキャラクタパターンの読出しを行っている時は表示デ
ータＲＡＭの出力が何であってもよい。よって、このタ
イミングであれば表示データＲＡＭへの書込みを行って
も画面に不所望なチラツキが現れることがない。
【００２３】この時の回路の動作を詳しく述べると、１
キャラクタパターンの幅を走査する期間（Ｔ０）の初め
に（Ｔ１の期間に）、表示データＲＡＭからの読み出し
が１回行われる。具体的には、行選択信号Ｒと桁選択信
号Ｃとから生成したアドレス信号をアドレス選択回路が
表示データＲＡＭへ送出し、このアドレス信号を受けて
表示データＲＡＭが指定されたキャラクタコードを出力
する。このキャラクタコードをコードデータラッチが保
持する。
キャラクタパターンの幅を走査する期間（Ｔ０）の初め
に（Ｔ１の期間に）、表示データＲＡＭからの読み出し
が１回行われる。具体的には、行選択信号Ｒと桁選択信
号Ｃとから生成したアドレス信号をアドレス選択回路が
表示データＲＡＭへ送出し、このアドレス信号を受けて
表示データＲＡＭが指定されたキャラクタコードを出力
する。このキャラクタコードをコードデータラッチが保
持する。
【００２４】前記の１キャラクタパターンの幅を走査す
る期間（Ｔ０）において、表示データＲＡＭからの読出
し期間（Ｔ１）の後に、キャラクタジェネレータからの
読出しが続く期間に（Ｔ２，Ｔ３，Ｔ４の期間に）行わ
れる。縁どりを行うためにキャラクタジェネレータから
の読出しは複数回（通常３回）行われる。このときに
は、キャラクタジェネレータが受けるキャラクタコード
が安定している必要がある。
る期間（Ｔ０）において、表示データＲＡＭからの読出
し期間（Ｔ１）の後に、キャラクタジェネレータからの
読出しが続く期間に（Ｔ２，Ｔ３，Ｔ４の期間に）行わ
れる。縁どりを行うためにキャラクタジェネレータから
の読出しは複数回（通常３回）行われる。このときに
は、キャラクタジェネレータが受けるキャラクタコード
が安定している必要がある。
【００２５】ここで、この発明の回路にあっては、キャ
ラクタジェネレータが受けるキャラクタコードを、表示
データＲＡＭが直接出力し続けるのではなく、コードデ
ータラッチが保持し出力しているので、この間、表示デ
ータＲＡＭの出力が不定であっても、キャラクタジェネ
レータが受けるキャラクタコードは安定しており、した
がって、キャラクタパターンも乱れず、画面に不所望な
チラツキが現れることがない。
ラクタジェネレータが受けるキャラクタコードを、表示
データＲＡＭが直接出力し続けるのではなく、コードデ
ータラッチが保持し出力しているので、この間、表示デ
ータＲＡＭの出力が不定であっても、キャラクタジェネ
レータが受けるキャラクタコードは安定しており、した
がって、キャラクタパターンも乱れず、画面に不所望な
チラツキが現れることがない。
【００２６】したがって、書込同期回路は、無効画面の
走査期間（走査線の水平帰線時間および垂直帰線時間）
に加え、キャラクタジェネレータからの読出し期間に
も、マイクロコンピュータから制御信号を受けると書込
み同期信号を出力し、表示データＲＡＭに書込みを行う
ことができるので、データ転送のためにマイクロコンピ
ュータが長時間待つ必要がなく、効率よくデータ転送が
行なえて素早く画面更新ができる。
走査期間（走査線の水平帰線時間および垂直帰線時間）
に加え、キャラクタジェネレータからの読出し期間に
も、マイクロコンピュータから制御信号を受けると書込
み同期信号を出力し、表示データＲＡＭに書込みを行う
ことができるので、データ転送のためにマイクロコンピ
ュータが長時間待つ必要がなく、効率よくデータ転送が
行なえて素早く画面更新ができる。
【００２７】なお、キャラクタコードには、ＪＩＳやＡ
ＳＣＩＩコード等に規定される符号コードに限らず、色
情報，点滅情報等が付随していてもよい。
ＳＣＩＩコード等に規定される符号コードに限らず、色
情報，点滅情報等が付随していてもよい。
【００２８】
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図１は、この発明の一実施例
の映像表示装置のキャラクタ映像信号生成回路部分を中
心とするブロック図であり、従来例を示す図３に対応す
るものである。 図２（ａ）は、キャラクタパターンと、上下左右のドッ
トを囲む縁どりパターンの一例である。 図２（ｂ）は、コードデータラッチ周りの信号の関係を
説明するためのタイムテーブルである。
参照して詳細に説明する。図１は、この発明の一実施例
の映像表示装置のキャラクタ映像信号生成回路部分を中
心とするブロック図であり、従来例を示す図３に対応す
るものである。 図２（ａ）は、キャラクタパターンと、上下左右のドッ
トを囲む縁どりパターンの一例である。 図２（ｂ）は、コードデータラッチ周りの信号の関係を
説明するためのタイムテーブルである。
【００２９】この実施例における映像表示装置の構成
は、従来の例の構成を示す図３に対し、新たにコードデ
ータラッチ２５が設けられ、さらに、書込み同期回路４
が改良され書込み同期回路２４となったものである。コ
ードデータラッチ２５は表示データＲＡＭ２５から読み
出されたキャラクタ信号Ｇ上のキャラクタコード”Ｇ”
を受けて保持し、このキャラクタコード”Ｇ”をキャラ
クタ信号Ｆとしてキャラクタジェネレータ７へ出力す
る。書込み同期回路２４は、コードデータラッチ２５が
キャラクタ信号Ｇを受け取っていない時には、マイクロ
コンピュータ１からの制御およびデータ信号Ｂに従って
制御信号を受けると、書込み同期信号Ｓを出力する。
は、従来の例の構成を示す図３に対し、新たにコードデ
ータラッチ２５が設けられ、さらに、書込み同期回路４
が改良され書込み同期回路２４となったものである。コ
ードデータラッチ２５は表示データＲＡＭ２５から読み
出されたキャラクタ信号Ｇ上のキャラクタコード”Ｇ”
を受けて保持し、このキャラクタコード”Ｇ”をキャラ
クタ信号Ｆとしてキャラクタジェネレータ７へ出力す
る。書込み同期回路２４は、コードデータラッチ２５が
キャラクタ信号Ｇを受け取っていない時には、マイクロ
コンピュータ１からの制御およびデータ信号Ｂに従って
制御信号を受けると、書込み同期信号Ｓを出力する。
【００３０】以上のような構成によれば、キャラクタパ
ターンのそれぞれの表示の時間内においても、表示デー
タＲＡＭ５への書込みができることを、図２のタイミン
グテーブルを参照しながら詳細に説明する。従来例と同
様に、１キャラクタパターンの幅を走査する期間をＴ０
とし、このＴ０の時間をＴ１，Ｔ２，Ｔ３，Ｔ４の４つ
に分割する。
ターンのそれぞれの表示の時間内においても、表示デー
タＲＡＭ５への書込みができることを、図２のタイミン
グテーブルを参照しながら詳細に説明する。従来例と同
様に、１キャラクタパターンの幅を走査する期間をＴ０
とし、このＴ０の時間をＴ１，Ｔ２，Ｔ３，Ｔ４の４つ
に分割する。
【００３１】Ｔ１の期間には、アドレス選択回路６が、
行選択信号Ｒと桁選択信号Ｃとから生成する読み出しア
ドレス”Ｑ”を、アドレス信号Ｕとして、表示データＲ
ＡＭ５へ送出する。これにより、表示データＲＡＭ５の
アドレス”Ｑ”に記憶されているキャラクタコード”
Ｇ”がキャラクタ信号Ｇとして読み出される。そして、
表示データＲＡＭ５の出力を代行するために、コードデ
ータラッチ２５が、桁選択信号Ｃの１ビットをクロック
信号として受けて、このキャラクタコード”Ｇ”を受け
取って保持する。
行選択信号Ｒと桁選択信号Ｃとから生成する読み出しア
ドレス”Ｑ”を、アドレス信号Ｕとして、表示データＲ
ＡＭ５へ送出する。これにより、表示データＲＡＭ５の
アドレス”Ｑ”に記憶されているキャラクタコード”
Ｇ”がキャラクタ信号Ｇとして読み出される。そして、
表示データＲＡＭ５の出力を代行するために、コードデ
ータラッチ２５が、桁選択信号Ｃの１ビットをクロック
信号として受けて、このキャラクタコード”Ｇ”を受け
取って保持する。
【００３２】Ｔ２の期間には、表示データＲＡＭ５の代
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路６がこのタ
イミングでアドレス信号Ｌに”（Ｎ−１）”を生成し出
力する。これを受けてキャラクタジェネレータ７はパタ
ーン信号Ｐとして”（Ｎ−１）”行目のキャラクタパタ
ーンをキャラクタコード”Ｇ”の１キャラクタ分のマト
リックス状パターンから読出す。この間、表示データＲ
ＡＭ５が拘束されていないので、書込み同期回路２４
は、マイクロコンピュータ１から制御およびデータ信号
Ｂに従って制御信号を受け取っていると、書込み同期信
号Ｓを出力している。そこで、このタイミングＴ２期間
において、この信号Ｓを受けてアドレス選択回路６は、
アドレス信号Ｕにアドレス信号Ａ上のアドレス”Ａ２”
を選択して出力する。これにより、表示データＲＡＭ５
にキャラクタ信号Ｗ上のキャラクタコード”Ｗ２”が書
込まれる。
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路６がこのタ
イミングでアドレス信号Ｌに”（Ｎ−１）”を生成し出
力する。これを受けてキャラクタジェネレータ７はパタ
ーン信号Ｐとして”（Ｎ−１）”行目のキャラクタパタ
ーンをキャラクタコード”Ｇ”の１キャラクタ分のマト
リックス状パターンから読出す。この間、表示データＲ
ＡＭ５が拘束されていないので、書込み同期回路２４
は、マイクロコンピュータ１から制御およびデータ信号
Ｂに従って制御信号を受け取っていると、書込み同期信
号Ｓを出力している。そこで、このタイミングＴ２期間
において、この信号Ｓを受けてアドレス選択回路６は、
アドレス信号Ｕにアドレス信号Ａ上のアドレス”Ａ２”
を選択して出力する。これにより、表示データＲＡＭ５
にキャラクタ信号Ｗ上のキャラクタコード”Ｗ２”が書
込まれる。
【００３３】Ｔ３の時間にも、表示データＲＡＭ５の代
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。こ
の期間にあっては、アドレス選択回路６はアドレス信号
Ｌに”Ｎ”を出力する。これを受けてキャラクタジェネ
レータ７はパターン信号Ｐとして”Ｎ”行目のキャラク
タパターン”Ｐ”をキャラクタコード”Ｇ”の１キャラ
クタ分のマトリックス状パターンから読出す。この間に
も、表示データＲＡＭ５が拘束されていないので、書込
み同期回路２４は、マイクロコンピュータ１から制御お
よびデータ信号Ｂに従って制御信号を受け取ると、書込
み同期信号Ｓを出力する。そこで、このタイミングＴ３
期間において、この信号Ｓを受けてアドレス選択回路６
は、アドレス信号Ｕにアドレス信号Ａ上のアドレス”Ａ
３”を選択して出力する。これにより、表示データＲＡ
Ｍ５にキャラクタ信号Ｗ上のキャラクタコード”Ｗ３”
が書込まれる。
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。こ
の期間にあっては、アドレス選択回路６はアドレス信号
Ｌに”Ｎ”を出力する。これを受けてキャラクタジェネ
レータ７はパターン信号Ｐとして”Ｎ”行目のキャラク
タパターン”Ｐ”をキャラクタコード”Ｇ”の１キャラ
クタ分のマトリックス状パターンから読出す。この間に
も、表示データＲＡＭ５が拘束されていないので、書込
み同期回路２４は、マイクロコンピュータ１から制御お
よびデータ信号Ｂに従って制御信号を受け取ると、書込
み同期信号Ｓを出力する。そこで、このタイミングＴ３
期間において、この信号Ｓを受けてアドレス選択回路６
は、アドレス信号Ｕにアドレス信号Ａ上のアドレス”Ａ
３”を選択して出力する。これにより、表示データＲＡ
Ｍ５にキャラクタ信号Ｗ上のキャラクタコード”Ｗ３”
が書込まれる。
【００３４】Ｔ４の期間にも、表示データＲＡＭ５の代
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路６がこのタ
イミングでアドレス信号Ｌに”（Ｎ＋１）”を生成し出
力する。これを受けてキャラクタジェネレータ７はパタ
ーン信号Ｐとして”（Ｎ＋１）”行目のキャラクタパタ
ーンをキャラクタコード”Ｇ”の１キャラクタ分のマト
リックス状パターンから読出す。この間にも、表示デー
タＲＡＭ５が拘束されていないので、書込み同期回路２
４は、マイクロコンピュータ１から制御およびデータ信
号Ｂに従って制御信号を受け取ると、書込み同期信号Ｓ
を出力する。そこで、このタイミングＴ４期間におい
て、この信号Ｓを受けてアドレス選択回路６は、アドレ
ス信号Ｕにアドレス信号Ａ上のアドレス”Ａ４”を選択
して出力する。これにより、表示データＲＡＭ５にキャ
ラクタ信号Ｗ上のキャラクタコード”Ｗ４”が書込まれ
る。
わりにコードデータラッチ２５が保持するキャラクタコ
ード”Ｇ”をキャラクタ信号Ｆとして出力している。縁
どりパターン”Ｙ”を生成するためには走査対象の行”
Ｎ”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路６がこのタ
イミングでアドレス信号Ｌに”（Ｎ＋１）”を生成し出
力する。これを受けてキャラクタジェネレータ７はパタ
ーン信号Ｐとして”（Ｎ＋１）”行目のキャラクタパタ
ーンをキャラクタコード”Ｇ”の１キャラクタ分のマト
リックス状パターンから読出す。この間にも、表示デー
タＲＡＭ５が拘束されていないので、書込み同期回路２
４は、マイクロコンピュータ１から制御およびデータ信
号Ｂに従って制御信号を受け取ると、書込み同期信号Ｓ
を出力する。そこで、このタイミングＴ４期間におい
て、この信号Ｓを受けてアドレス選択回路６は、アドレ
ス信号Ｕにアドレス信号Ａ上のアドレス”Ａ４”を選択
して出力する。これにより、表示データＲＡＭ５にキャ
ラクタ信号Ｗ上のキャラクタコード”Ｗ４”が書込まれ
る。
【００３５】このように、この発明の回路にあっては、
キャラクタジェネレータ７が受けるキャラクタコード”
Ｇ”を、表示データＲＡＭ５が直接出力し続けるのでは
なく、それに代わってコードデータラッチ２５が保持し
出力している。したがって、この間、表示データＲＡＭ
５の出力が不定であっても、キャラクタジェネレータ７
が受けるキャラクタ信号Ｆ上のキャラクタコード”Ｇ”
は安定しており、画面にチラツキが現れることがない。
キャラクタジェネレータ７が受けるキャラクタコード”
Ｇ”を、表示データＲＡＭ５が直接出力し続けるのでは
なく、それに代わってコードデータラッチ２５が保持し
出力している。したがって、この間、表示データＲＡＭ
５の出力が不定であっても、キャラクタジェネレータ７
が受けるキャラクタ信号Ｆ上のキャラクタコード”Ｇ”
は安定しており、画面にチラツキが現れることがない。
【００３６】したがって、無効画面の走査期間に加え、
有効画面の走査期間であっても、キャラクタジェネレー
タ７からの読出し期間Ｔ２，Ｔ３，Ｔ４には、すなわち
約３／４の時間において、マイクロコンピュータ１から
表示データＲＡＭ５への書込みが可能である。
有効画面の走査期間であっても、キャラクタジェネレー
タ７からの読出し期間Ｔ２，Ｔ３，Ｔ４には、すなわち
約３／４の時間において、マイクロコンピュータ１から
表示データＲＡＭ５への書込みが可能である。
【００３７】以上、この発明の特徴である、有効画面の
走査期間内での書込みについて説明してきたが、その他
の動作については、従来例と同様である。
走査期間内での書込みについて説明してきたが、その他
の動作については、従来例と同様である。
【００３８】この発明の特徴は縁どりパターンを生成す
るために必要な読み取りの時間を利用することにあるの
で、この発明の構成は、縁どりのついた文字やタイトル
等をスーパーインポーズするテレビやＶＴＲ，ビデオカ
メラ，レーザディスク等の映像表示装置のキャラクタ映
像信号生成回路などにも適用が可能である。
るために必要な読み取りの時間を利用することにあるの
で、この発明の構成は、縁どりのついた文字やタイトル
等をスーパーインポーズするテレビやＶＴＲ，ビデオカ
メラ，レーザディスク等の映像表示装置のキャラクタ映
像信号生成回路などにも適用が可能である。
【００３９】
【発明の効果】以上の説明のとおり、この発明の映像表
示装置にあっては、簡易な回路の追加により、無効画面
の走査期間に加えて有効画面の走査中であっても、マイ
クロコンピュータからのデータを画面がチラツクことな
く表示データＲＡＭに書込こむことができ、縁どり表示
でキャラクタをスーパーインポーズする場合にあって
も、マイクロコンピュータを待たせずに効率よくデータ
転送が行なえ、かつ、素早く画面更新ができるという効
果がある。
示装置にあっては、簡易な回路の追加により、無効画面
の走査期間に加えて有効画面の走査中であっても、マイ
クロコンピュータからのデータを画面がチラツクことな
く表示データＲＡＭに書込こむことができ、縁どり表示
でキャラクタをスーパーインポーズする場合にあって
も、マイクロコンピュータを待たせずに効率よくデータ
転送が行なえ、かつ、素早く画面更新ができるという効
果がある。
【図１】図１は、この発明の一実施例の映像表示装置の
キャラクタ映像信号生成回路部分を中心とするブロック
図である。
キャラクタ映像信号生成回路部分を中心とするブロック
図である。
【図２】図２は、映像表示装置におけるキャラクタパタ
ーンとこれから生成されて上下左右のドットを囲む縁ど
りパターンの一例（ａ）と、この発明のキャラクタ表示
装置の特徴であるコードデータラッチ周りの信号の関係
を説明するためのタイムテーブル（ｂ）である。
ーンとこれから生成されて上下左右のドットを囲む縁ど
りパターンの一例（ａ）と、この発明のキャラクタ表示
装置の特徴であるコードデータラッチ周りの信号の関係
を説明するためのタイムテーブル（ｂ）である。
【図３】図３は、従来の映像表示装置の構成を示すため
の図であり、特にキャラクタ映像信号生成回路部分のブ
ロック図である。
の図であり、特にキャラクタ映像信号生成回路部分のブ
ロック図である。
Claims (1)
- 【請求項１】マイクロコンピュータから受けた第１のア
ドレス信号を保持し出力する書込みアドレスレジスタ
と、 前記マイクロコンピュータから受けた第１のキャラクタ
コードを保持し出力する書込みデータレジスタと、 表示画面上の垂直位置を定める行選択信号と水平位置を
定める桁選択信号と第１のアドレス信号とを受け第２の
アドレス信号と第３のアドレス信号とを生成するアドレ
ス選択回路と、 表示されている全キャラクタコードを記憶しそのなかか
ら第２のアドレス信号の指すアドレスに記憶されている
第２のキャラクタコードを読出し出力する表示データＲ
ＡＭと、 前記マイクロコンピュータからの制御信号と前記桁選択
信号とを受けて前記表示データＲＡＭへの書込み可能な
タイミングに書込み同期信号を前記アドレス選択回路へ
送出する書込み同期回路と、 第２のキャラクタコードを受けて対応する１キャラクタ
分のマトリックス状パターンを選択し第３のアドレス信
号を受けて前記マトリックス状パターンから対応する１
行分のキャラクタパターンを出力するキャラクタジェネ
レータと、１文字についての 縁どりパターンの生成に要する複数の
前記キャラクタパターンを前記キャラクタジェネレータ
から受けて保持しドットクロック毎に順次１ビットづつ
出力するシリアル変換回路とを備え、 前記書込み同期信号を受けて前記アドレス選択回路が第
１のアドレス信号を選択し第２のアドレス信号として出
力し、これを受けて前記表示データＲＡＭが第２のアド
レス信号により指定されるアドレスに第１のキャラクタ
コードを記憶し、前記シリアル変換回路が１文字ごとに
縁どりパターンを発生し、映像信号に対してキャラクタ
をスーパインポーズする映像表示装置において、 第２のキャラクタコードを受けて保持しこのキャラクタ
コードを出力するコードデータラッチを設け、前記キャ
ラクタジェネレータは前記コードデータラッチからのキ
ャラクタコードを受けて前記縁どりのための複数の前記
キャラクタパタ ーンを前記シリアル変換回路に送出する
ものであり、前記マイクロコンピュータからの制御信号
を受けて前記書込み同期回路は、前記コードデータラッ
チが前記データＲＡＭから第２のキャラクタコードを受
け取っていない時に、前記書込み同期信号を出力し、表
示データＲＡＭへの書込みを行うことを特徴とする映像
表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174400A JP2903346B2 (ja) | 1991-06-19 | 1991-06-19 | 映像表示装置 |
| US07/895,639 US5333264A (en) | 1991-06-14 | 1992-06-09 | Picture display apparatus for displaying fringed characters on an image |
| EP19920110084 EP0519382B1 (en) | 1991-06-19 | 1992-06-15 | Picture display apparatus |
| DE1992622363 DE69222363T2 (de) | 1991-06-19 | 1992-06-15 | Bildanzeigevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174400A JP2903346B2 (ja) | 1991-06-19 | 1991-06-19 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369687A JPH04369687A (ja) | 1992-12-22 |
| JP2903346B2 true JP2903346B2 (ja) | 1999-06-07 |
Family
ID=15977918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174400A Expired - Fee Related JP2903346B2 (ja) | 1991-06-14 | 1991-06-19 | 映像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0519382B1 (ja) |
| JP (1) | JP2903346B2 (ja) |
| DE (1) | DE69222363T2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3974494A (en) * | 1975-01-16 | 1976-08-10 | Mitsubishi Denki Kabushiki Kaisha | Character display apparatus for providing a viewing frame for a data input area |
| JPS51132726A (en) * | 1975-05-14 | 1976-11-18 | Kokusai Electric Co Ltd | Image-display unit |
| JPS5724988A (en) * | 1980-07-23 | 1982-02-09 | Fujitsu Ltd | Display control system |
| JPS57154287A (en) * | 1981-03-17 | 1982-09-24 | Omron Tateisi Electronics Co | Display controller for scanning display |
| JPS57161893A (en) * | 1981-03-31 | 1982-10-05 | Tokyo Shibaura Electric Co | Display control system |
| US4507683A (en) * | 1982-04-02 | 1985-03-26 | Ampex Corporation | Camera status and diagnostics display system |
| EP0130301B1 (en) * | 1983-05-31 | 1990-07-18 | International Business Machines Corporation | Device for displaying alphanumeric and graphics characters |
| JPS6133088U (ja) * | 1984-07-30 | 1986-02-28 | 日本電気株式会社 | 文字表示制御装置 |
| GB2173979A (en) * | 1985-04-17 | 1986-10-22 | Multitech Ind Corp | Character generating system |
-
1991
- 1991-06-19 JP JP3174400A patent/JP2903346B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-15 EP EP19920110084 patent/EP0519382B1/en not_active Expired - Lifetime
- 1992-06-15 DE DE1992622363 patent/DE69222363T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69222363D1 (de) | 1997-10-30 |
| EP0519382A3 (en) | 1995-01-18 |
| JPH04369687A (ja) | 1992-12-22 |
| EP0519382B1 (en) | 1997-09-24 |
| DE69222363T2 (de) | 1998-04-30 |
| EP0519382A2 (en) | 1992-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
| JPH0267883A (ja) | ビデオプリンタ信号処理回路 | |
| WO1987005428A1 (en) | Image display device | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2903346B2 (ja) | 映像表示装置 | |
| JP2732172B2 (ja) | 映像表示装置 | |
| JPH1165542A (ja) | 画像信号処理装置 | |
| JPH0546134A (ja) | 映像表示装置 | |
| US5333264A (en) | Picture display apparatus for displaying fringed characters on an image | |
| JP2982029B2 (ja) | 映像表示装置 | |
| JP2696621B2 (ja) | 映像表示装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JP3139671B2 (ja) | 波形観測装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JPH07501626A (ja) | マトリクスディスプレイの制御方法および制御装置 | |
| JP2610182B2 (ja) | ビデオ走査周波数変換装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP2548017B2 (ja) | 倍速変換装置 | |
| JPS59218494A (ja) | カラ−ｃｒｔデイスプレイ装置 | |
| JP2994928B2 (ja) | ビデオプリンタ | |
| JP3380393B2 (ja) | 画像形成装置 | |
| JP3397165B2 (ja) | 画像合成装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JPS62164129A (ja) | ハ−ドコピ−装置 | |
| JP3643652B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |