JP2903346B2 - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP2903346B2 JP2903346B2 JP3174400A JP17440091A JP2903346B2 JP 2903346 B2 JP2903346 B2 JP 2903346B2 JP 3174400 A JP3174400 A JP 3174400A JP 17440091 A JP17440091 A JP 17440091A JP 2903346 B2 JP2903346 B2 JP 2903346B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- signal
- address
- code
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Picture Signal Circuits (AREA)
Description
【0001】
【産業上の利用分野】この発明は、映像表示装置に関
し、詳しくは、縁どりのついた文字やパターンを表示す
る機能を有し、キャラクタを映像にスーパーインポーズ
して表示する映像表示装置に関するものである。
し、詳しくは、縁どりのついた文字やパターンを表示す
る機能を有し、キャラクタを映像にスーパーインポーズ
して表示する映像表示装置に関するものである。
【0002】
【従来の技術】図3は、従来の、この種の映像表示装置
のキャラクタ映像信号生成回路部分を中心とするブロッ
ク図である。このキャラクタ映像信号生成回路13は、
画面上に一時に表示される全てのキャラクタコードを蓄
えておくことができる表示データRAM5を備えてい
る。
のキャラクタ映像信号生成回路部分を中心とするブロッ
ク図である。このキャラクタ映像信号生成回路13は、
画面上に一時に表示される全てのキャラクタコードを蓄
えておくことができる表示データRAM5を備えてい
る。
【0003】マイクロコンピュータ1から送られて来た
キャラクタコード”W”を表示データRAM5に書込む
ために、この回路は書込みアドレスレジスタ2と書き込
みデータレジスタ3と書込み同期回路4とアドレス選択
回路6を備えている。書込みアドレスレジスタ2はマイ
クロコンピュータ1からの制御およびデータ信号Bを受
けてアドレス信号Aを保持する。書き込みデータレジス
タ3はキャラクタコード”W”を保持しキャラクタ信号
W上に出力する。書込み同期回路4は書込み同期信号S
を生成し、さらに、この書込み信号Sを受けて、アドレ
ス選択回路6は表示データRAM5へのアドレス信号U
を生成する。
キャラクタコード”W”を表示データRAM5に書込む
ために、この回路は書込みアドレスレジスタ2と書き込
みデータレジスタ3と書込み同期回路4とアドレス選択
回路6を備えている。書込みアドレスレジスタ2はマイ
クロコンピュータ1からの制御およびデータ信号Bを受
けてアドレス信号Aを保持する。書き込みデータレジス
タ3はキャラクタコード”W”を保持しキャラクタ信号
W上に出力する。書込み同期回路4は書込み同期信号S
を生成し、さらに、この書込み信号Sを受けて、アドレ
ス選択回路6は表示データRAM5へのアドレス信号U
を生成する。
【0004】表示すべきキャラクタコード”G”を表示
データRAM5から読出すために、キャラクタ映像信号
生成回路13は、垂直アドレスカウンタ12と発振回路
11、水平アドレスカウンタ10とを備えている。垂直
アドレスカウンタ12は、走査線との同期をとるための
垂直同期信号Vと水平同期信号Hとを受けて行選択信号
Rを生成し、表示画面上の垂直方向位置を定めるための
行選択信号Rをアドレス選択回路6へ送る。発振回路1
1は、水平方向走査中のタイミングをとるために、水平
同期信号Hを受けてこれに発振開始の位相が同期してい
るドットクロックDを発生する。水平アドレスカウンタ
10は、水平同期信号HとドットクロックDを受けて表
示画面上の水平方向位置を定めるための桁選択信号Cを
生成し、アドレス選択回路6と書込み同期回路4へ桁選
択信号Cを送る。
データRAM5から読出すために、キャラクタ映像信号
生成回路13は、垂直アドレスカウンタ12と発振回路
11、水平アドレスカウンタ10とを備えている。垂直
アドレスカウンタ12は、走査線との同期をとるための
垂直同期信号Vと水平同期信号Hとを受けて行選択信号
Rを生成し、表示画面上の垂直方向位置を定めるための
行選択信号Rをアドレス選択回路6へ送る。発振回路1
1は、水平方向走査中のタイミングをとるために、水平
同期信号Hを受けてこれに発振開始の位相が同期してい
るドットクロックDを発生する。水平アドレスカウンタ
10は、水平同期信号HとドットクロックDを受けて表
示画面上の水平方向位置を定めるための桁選択信号Cを
生成し、アドレス選択回路6と書込み同期回路4へ桁選
択信号Cを送る。
【0005】さらに、選択されたキャラクタコード”
G”のパターンを表示するために、キャラクタ映像信号
生成回路13は、キャラクタジェネレータ7とシリアル
変換回路8とを備えていて、キャラクタジェネレータ7
は、アドレス選択回路6で生成されたアドレス信号Lと
キャラクタ信号G上のキャラクタコード”G”とを受け
て1キャラクタ分のパターンの内の1行分のキャラクタ
パターン”P”を生成する。また、シリアル変換回路8
は、1行分の複数ビットからなるキャラクタパターンを
ドットクロックDにより1ドットづつ順次出力する。
G”のパターンを表示するために、キャラクタ映像信号
生成回路13は、キャラクタジェネレータ7とシリアル
変換回路8とを備えていて、キャラクタジェネレータ7
は、アドレス選択回路6で生成されたアドレス信号Lと
キャラクタ信号G上のキャラクタコード”G”とを受け
て1キャラクタ分のパターンの内の1行分のキャラクタ
パターン”P”を生成する。また、シリアル変換回路8
は、1行分の複数ビットからなるキャラクタパターンを
ドットクロックDにより1ドットづつ順次出力する。
【0006】シリアル変換回路8は、さらに縁どりパタ
ーンを生成する回路を有しており、縁どりパターン”
Y”のついたキャラクタパターン”P”を他の映像信号
Eに合成してCRT9に表示することもできる。
ーンを生成する回路を有しており、縁どりパターン”
Y”のついたキャラクタパターン”P”を他の映像信号
Eに合成してCRT9に表示することもできる。
【0007】このような構成のキャラクタ映像信号生成
回路13において、マイクロコンピュータ1から送られ
て来たキャラクタコード”W”を表示データRAM5に
書込む時の動作を説明する。
回路13において、マイクロコンピュータ1から送られ
て来たキャラクタコード”W”を表示データRAM5に
書込む時の動作を説明する。
【0008】表示データRAM5に書込みたいキャラク
タコード”W”をマイクロコンピュータ1が制御および
データ信号Bに従ってデータを書込みデータレジスタ3
に送出すると、これを受けて書込みデータレジスタ3は
キャラクタコード”W”を保持しキャラクタ信号W上に
出力する。キャラクタコード”W”を書込みたい表示デ
ータRAM5のアドレス”A”をマイクロコンピュータ
1が制御およびデータ信号Bに従ってアドレスを書込み
アドレスレジスタ2に送出すると、これを受けて書込み
アドレスレジスタ2はアドレス”A”を保持しアドレス
信号A上に出力する。書込みアドレスレジスタ2がアド
レス”A”を保持し書込みデータレジスタ3がキャラク
タコード”W”を保持していることをマイクロコンピュ
ータ1が制御およびデータ信号Bに従って制御信号を書
込み同期回路4に送出し書込みの準備が整っていること
を知らせると、これを受けて書込み同期回路4は書込み
を行わせるための書込み同期信号Sを出力しようとす
る。
タコード”W”をマイクロコンピュータ1が制御および
データ信号Bに従ってデータを書込みデータレジスタ3
に送出すると、これを受けて書込みデータレジスタ3は
キャラクタコード”W”を保持しキャラクタ信号W上に
出力する。キャラクタコード”W”を書込みたい表示デ
ータRAM5のアドレス”A”をマイクロコンピュータ
1が制御およびデータ信号Bに従ってアドレスを書込み
アドレスレジスタ2に送出すると、これを受けて書込み
アドレスレジスタ2はアドレス”A”を保持しアドレス
信号A上に出力する。書込みアドレスレジスタ2がアド
レス”A”を保持し書込みデータレジスタ3がキャラク
タコード”W”を保持していることをマイクロコンピュ
ータ1が制御およびデータ信号Bに従って制御信号を書
込み同期回路4に送出し書込みの準備が整っていること
を知らせると、これを受けて書込み同期回路4は書込み
を行わせるための書込み同期信号Sを出力しようとす
る。
【0009】しかし、このとき表示データRAM5から
は、行選択信号Rと桁選択信号Cを受けたアドレス選択
回路6が生成したアドレス信号Uにより選択された表示
のためのキャラクタコード”G”の読出しが水平同期信
号Hおよび垂直同期信号Vに同期して行われているの
で、書込み同期回路4は、キャラクタコード”G”が読
出されているタイミングを避けて、キャラクタ信号Gの
不要な無効画面の走査の期間に、書込み同期信号Sを出
力する。書込み同期信号Sを受けてアドレス選択回路6
はアドレス信号Aを選択し、このアドレス信号A上のア
ドレス”A”をアドレス信号Uとして表示データRAM
5へ出力する。アドレス信号Uとキャラクタ信号Wとを
受けて、それに従って、表示データRAM内のアドレ
ス”A”にキャラクタコード”W”が書込まれる。
は、行選択信号Rと桁選択信号Cを受けたアドレス選択
回路6が生成したアドレス信号Uにより選択された表示
のためのキャラクタコード”G”の読出しが水平同期信
号Hおよび垂直同期信号Vに同期して行われているの
で、書込み同期回路4は、キャラクタコード”G”が読
出されているタイミングを避けて、キャラクタ信号Gの
不要な無効画面の走査の期間に、書込み同期信号Sを出
力する。書込み同期信号Sを受けてアドレス選択回路6
はアドレス信号Aを選択し、このアドレス信号A上のア
ドレス”A”をアドレス信号Uとして表示データRAM
5へ出力する。アドレス信号Uとキャラクタ信号Wとを
受けて、それに従って、表示データRAM内のアドレ
ス”A”にキャラクタコード”W”が書込まれる。
【0010】表示すべきキャラクタコード”G”を表示
データRAM5から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ12は、垂直同期信号
Vを受けてカウント値が初期化され、水平同期信号Hを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Rを出力する。発振回路11は、
水平同期信号Hを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックDを生成し出力する。水平アドレスカウンタ10
は、水平同期信号Hを受けてカウント値が初期化され、
ドットクロックDを受けてカウント値を進め、走査線の
水平方向の位置を定めるための桁選択信号Cを出力す
る。アドレス選択回路6は、このようにして生成された
行選択信号Rと桁選択信号Cが入力されて、表示データ
RAM5へのアドレス信号Uとキャラクタジェネレータ
7へのアドレス信号Lとを、それぞれの記憶形態に応じ
て演算して生成し出力する。
データRAM5から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ12は、垂直同期信号
Vを受けてカウント値が初期化され、水平同期信号Hを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Rを出力する。発振回路11は、
水平同期信号Hを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックDを生成し出力する。水平アドレスカウンタ10
は、水平同期信号Hを受けてカウント値が初期化され、
ドットクロックDを受けてカウント値を進め、走査線の
水平方向の位置を定めるための桁選択信号Cを出力す
る。アドレス選択回路6は、このようにして生成された
行選択信号Rと桁選択信号Cが入力されて、表示データ
RAM5へのアドレス信号Uとキャラクタジェネレータ
7へのアドレス信号Lとを、それぞれの記憶形態に応じ
て演算して生成し出力する。
【0011】表示データRAM5は、アドレス信号Uを
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード”G”を読出し、それをキャラク
タ信号Gとして、キャラクタジェネレータ7へ出力す
る。キャラクタジェネレータ7は、キャラクタパターン
を記憶したROMでよく、キャラクタコード”G”を受
けて、そのコードに対応する1キャラクタ分のパターン
(マトリックス状構成)を選択し、さらにアドレス信号
Lを受けて、1キャラクタ分のパターンの内の1行分の
キャラクタパターン”P”を出力する。
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード”G”を読出し、それをキャラク
タ信号Gとして、キャラクタジェネレータ7へ出力す
る。キャラクタジェネレータ7は、キャラクタパターン
を記憶したROMでよく、キャラクタコード”G”を受
けて、そのコードに対応する1キャラクタ分のパターン
(マトリックス状構成)を選択し、さらにアドレス信号
Lを受けて、1キャラクタ分のパターンの内の1行分の
キャラクタパターン”P”を出力する。
【0012】縁どりパターンを生成するには、上下の行
のパターンも必要であり、合わせて三行分のパターンを
要するから、例えば、アドレス信号Lの値が”N”の時
に表示したいキャラクタパターン”P”を指すとすれ
ば、一キャラクタ分の幅を走査する時間内にアドレス信
号Lの値は、”(N−1)”,”N”,”(N+1)”
と変化し、一キャラクタ分のパターンの内の三行分のキ
ャラクタパターンを、順次パターン信号P上に読出す
(図2の(a)を参照)。
のパターンも必要であり、合わせて三行分のパターンを
要するから、例えば、アドレス信号Lの値が”N”の時
に表示したいキャラクタパターン”P”を指すとすれ
ば、一キャラクタ分の幅を走査する時間内にアドレス信
号Lの値は、”(N−1)”,”N”,”(N+1)”
と変化し、一キャラクタ分のパターンの内の三行分のキ
ャラクタパターンを、順次パターン信号P上に読出す
(図2の(a)を参照)。
【0013】このようなことを行うために、桁選択信号
Cを受けたアドレス選択回路6が、1キャラクタパター
ンの幅を走査する期間をT0とし、このT0の時間をT
1,T2,T3,T4の4つに分割する(図2の(b)
を参照)。T1の期間には、アドレス選択回路6が、行
選択信号Rと桁選択信号Cとから生成する読み出しアド
レス”Q”を、アドレス信号Uとして、表示データRA
M5へ送出する。これにより、表示データRAM5のア
ドレス”Q”に記憶されているキャラクタコード”G”
がキャラクタ信号G上に読み出される。
Cを受けたアドレス選択回路6が、1キャラクタパター
ンの幅を走査する期間をT0とし、このT0の時間をT
1,T2,T3,T4の4つに分割する(図2の(b)
を参照)。T1の期間には、アドレス選択回路6が、行
選択信号Rと桁選択信号Cとから生成する読み出しアド
レス”Q”を、アドレス信号Uとして、表示データRA
M5へ送出する。これにより、表示データRAM5のア
ドレス”Q”に記憶されているキャラクタコード”G”
がキャラクタ信号G上に読み出される。
【0014】T2の期間には、縁どりパターン”Y”を
生成するために走査対象の行”N”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路6がこのタイミングでアドレス信号Lに”(N−
1)”を出力する。これとキャラクタコード”G”とを
受けてキャラクタジェネレータ7はキャラクタ信号Pと
して”(N−1)”行目のパターンをキャラクタコー
ド”G”のマトリックス状パターンから読出す。この
間、キャラクタジェネレータ7がキャラクタコード”
G”を使用しているので、表示データRAM5からキャ
ラクタ信号G上に読み出されているキャラクタコード”
G”が安定している必要がある。このためには、表示デ
ータRAM5の入力であるアドレス信号Uが安定してい
る必要がある。さらに、このためには、アドレス信号U
を生成しているアドレス選択回路6は、アドレス信号U
上に読出しアドレス”Q”を出力していることが必要で
ある。
生成するために走査対象の行”N”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路6がこのタイミングでアドレス信号Lに”(N−
1)”を出力する。これとキャラクタコード”G”とを
受けてキャラクタジェネレータ7はキャラクタ信号Pと
して”(N−1)”行目のパターンをキャラクタコー
ド”G”のマトリックス状パターンから読出す。この
間、キャラクタジェネレータ7がキャラクタコード”
G”を使用しているので、表示データRAM5からキャ
ラクタ信号G上に読み出されているキャラクタコード”
G”が安定している必要がある。このためには、表示デ
ータRAM5の入力であるアドレス信号Uが安定してい
る必要がある。さらに、このためには、アドレス信号U
を生成しているアドレス選択回路6は、アドレス信号U
上に読出しアドレス”Q”を出力していることが必要で
ある。
【0015】T3の期間には、縁どりパターン”Y”を
生成および本来のキャラクタパターン”P”の表示のた
めに走査対象の行”N”の行のキャラクタパターン”
P”を読出す。そこで、この期間に、アドレス選択回路
6がこのタイミングでアドレス信号Lに”N”を出力す
る。これとキャラクタコード”G”とを受けてキャラク
タジェネレータ7はキャラクタ信号Pとして”N”行目
のパターンすなわちキャラクタパターン”P”をキャラ
クタコード”G”のマトリックス状パターンから読出
す。この間も、キャラクタジェネレータ7がキャラクタ
コード”G”を使用しているので、表示データRAM5
からキャラクタ信号G上に読み出されているキャラクタ
コード”G”が安定している必要がある。このために
は、表示データRAM5の入力であるアドレス信号Uが
安定している必要がある。さらに、このためには、アド
レス信号Uを生成しているアドレス選択回路6は、アド
レス信号U上に読出しアドレス”Q”を出力しているこ
とが必要である。
生成および本来のキャラクタパターン”P”の表示のた
めに走査対象の行”N”の行のキャラクタパターン”
P”を読出す。そこで、この期間に、アドレス選択回路
6がこのタイミングでアドレス信号Lに”N”を出力す
る。これとキャラクタコード”G”とを受けてキャラク
タジェネレータ7はキャラクタ信号Pとして”N”行目
のパターンすなわちキャラクタパターン”P”をキャラ
クタコード”G”のマトリックス状パターンから読出
す。この間も、キャラクタジェネレータ7がキャラクタ
コード”G”を使用しているので、表示データRAM5
からキャラクタ信号G上に読み出されているキャラクタ
コード”G”が安定している必要がある。このために
は、表示データRAM5の入力であるアドレス信号Uが
安定している必要がある。さらに、このためには、アド
レス信号Uを生成しているアドレス選択回路6は、アド
レス信号U上に読出しアドレス”Q”を出力しているこ
とが必要である。
【0016】T4の期間には、縁どりパターン”Y”を
生成するために走査対象の行”N”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路6がこのタイミングでアドレス信号Lに”(N+
1)”を出力する。これとキャラクタコード”G”とを
受けてキャラクタジェネレータ7はキャラクタ信号Pと
して”(N+1)”行目のパターンをキャラクタコー
ド”G”のマトリックス状パターンから読出す。この間
も、キャラクタジェネレータ7がキャラクタコード”
G”を使用しているので、表示データRAM5からキャ
ラクタ信号G上に読み出されているキャラクタコード”
G”が安定している必要がある。このためには、表示デ
ータRAM5の入力であるアドレス信号Uが安定してい
る必要がある。さらに、このためには、アドレス信号U
を生成しているアドレス選択回路6は、アドレス信号U
上に読出しアドレス”Q”を出力していることが必要で
ある。
生成するために走査対象の行”N”の隣の行のキャラク
タパターンを読出す。そこで、この期間に、アドレス選
択回路6がこのタイミングでアドレス信号Lに”(N+
1)”を出力する。これとキャラクタコード”G”とを
受けてキャラクタジェネレータ7はキャラクタ信号Pと
して”(N+1)”行目のパターンをキャラクタコー
ド”G”のマトリックス状パターンから読出す。この間
も、キャラクタジェネレータ7がキャラクタコード”
G”を使用しているので、表示データRAM5からキャ
ラクタ信号G上に読み出されているキャラクタコード”
G”が安定している必要がある。このためには、表示デ
ータRAM5の入力であるアドレス信号Uが安定してい
る必要がある。さらに、このためには、アドレス信号U
を生成しているアドレス選択回路6は、アドレス信号U
上に読出しアドレス”Q”を出力していることが必要で
ある。
【0017】シリアル変換回路8は、パラレルデータを
シリアルデータに変換するためのシフトレジスタを有
し、縁どりパターンの生成に要する3行分のキャラクタ
パターンを処理するために、通常は3組のシフトレジス
タを主体に構成される回路であって、複数ビットからな
るキャタクタパターン”P”および両隣の行のキャラク
タパターンをパラレルにラッチし、ドットクロックDを
受けて、キャラクタパターン”P”および生成した縁ど
りパターン”Y”とを、1ドットづつシリアルに出力す
る。キャラクタ映像信号生成回路13により生成されて
1ドットづつ順次出力される映像信号は、装置によって
は他の映像信号Eと合成されて、CRT9に表示され
る。
シリアルデータに変換するためのシフトレジスタを有
し、縁どりパターンの生成に要する3行分のキャラクタ
パターンを処理するために、通常は3組のシフトレジス
タを主体に構成される回路であって、複数ビットからな
るキャタクタパターン”P”および両隣の行のキャラク
タパターンをパラレルにラッチし、ドットクロックDを
受けて、キャラクタパターン”P”および生成した縁ど
りパターン”Y”とを、1ドットづつシリアルに出力す
る。キャラクタ映像信号生成回路13により生成されて
1ドットづつ順次出力される映像信号は、装置によって
は他の映像信号Eと合成されて、CRT9に表示され
る。
【0018】以上、従来の、キャラクタを映像にスーパ
ーインポーズして表示する映像表示装置の具体例とし
て、キャラクタ映像信号生成回路13について説明して
きたが、特に、書込み同期回路4ついて述べる。従来の
書込み同期回路4は、特許公開公報昭63−12408
4,特許公開公報平1−124891等に示されている
ように、画面のチラツキ防止のために設けられている。
つまり、表示データRAM5がキャラクタコード”G”
を出力している時に、アドレス信号Uに書込みのための
アドレス信号Aを選択し出力すると、キャラクタ信号G
上のキャラクタコードが不定になる。その不定なキャラ
クタコードにより指定されて、キャラクタジェネレータ
7が出力するパターン信号P上のキャラクタパターンも
不定になる。その結果パターンの一部が本来表示される
べきものでないものになるために、画面に不所望なチラ
ツキが現れる。このような不都合をなくすために、従来
の書込み同期回路4は、表示データRAMからの読出し
が行われることのない、走査線の水平帰線時間および垂
直帰線時間の期間(いわゆる無効画面の期間)において
のみ書込み同期信号Sを出力するように構成されてい
る。
ーインポーズして表示する映像表示装置の具体例とし
て、キャラクタ映像信号生成回路13について説明して
きたが、特に、書込み同期回路4ついて述べる。従来の
書込み同期回路4は、特許公開公報昭63−12408
4,特許公開公報平1−124891等に示されている
ように、画面のチラツキ防止のために設けられている。
つまり、表示データRAM5がキャラクタコード”G”
を出力している時に、アドレス信号Uに書込みのための
アドレス信号Aを選択し出力すると、キャラクタ信号G
上のキャラクタコードが不定になる。その不定なキャラ
クタコードにより指定されて、キャラクタジェネレータ
7が出力するパターン信号P上のキャラクタパターンも
不定になる。その結果パターンの一部が本来表示される
べきものでないものになるために、画面に不所望なチラ
ツキが現れる。このような不都合をなくすために、従来
の書込み同期回路4は、表示データRAMからの読出し
が行われることのない、走査線の水平帰線時間および垂
直帰線時間の期間(いわゆる無効画面の期間)において
のみ書込み同期信号Sを出力するように構成されてい
る。
【0019】
【発明が解決しようとする課題】しかし、従来の構成の
映像表示装置には、表示データRAMへの書込みを無効
画面の期間を利用して行っているだけなので、データの
転送速度やタイミングが限定され、特に、縁どり表示の
場合に表示画面の更新が遅くなり、マイクロコンピュー
タの処理が待たされるという問題点がある。
映像表示装置には、表示データRAMへの書込みを無効
画面の期間を利用して行っているだけなので、データの
転送速度やタイミングが限定され、特に、縁どり表示の
場合に表示画面の更新が遅くなり、マイクロコンピュー
タの処理が待たされるという問題点がある。
【0020】この発明の目的は、このような従来技術の
問題点を解決するためのものであって、簡易な回路を用
い、有効画面の走査中であっても表示データRAMへの
書込みを行うことが出来、しかも画面にチラツキが現れ
ることのない縁どりされたキャラクタをスーパーインポ
ーズするのに適した映像表示装置を提供するものであ
る。
問題点を解決するためのものであって、簡易な回路を用
い、有効画面の走査中であっても表示データRAMへの
書込みを行うことが出来、しかも画面にチラツキが現れ
ることのない縁どりされたキャラクタをスーパーインポ
ーズするのに適した映像表示装置を提供するものであ
る。
【0021】
【課題を解決するための手段】この目的を達成するため
のこの発明の映像表示装置の構成は、従来の構成の回路
に、コードデータラッチを設け、このコードデータラッ
チが、表示データRAMから読み出されたキャラクタコ
ードを一旦受けて保持し、この保持しているキャラクタ
コードをキャラクタジェネレータへ出力するものであ
る。そして、キャラクタジェネレータは、コードデータ
ラッチからのキャラクタコードを受けて縁どりのための
複数のキャラクタパターンをシリアル変換回路に送出
し、マイクロコンピュータからの制御信号を受けて、書
込み同期回路が、前記コードデータラッチが前記表示デ
ータRAMからのキャラクタコードを受け取っていない
時に書込み同期信号を出力するものである。
のこの発明の映像表示装置の構成は、従来の構成の回路
に、コードデータラッチを設け、このコードデータラッ
チが、表示データRAMから読み出されたキャラクタコ
ードを一旦受けて保持し、この保持しているキャラクタ
コードをキャラクタジェネレータへ出力するものであ
る。そして、キャラクタジェネレータは、コードデータ
ラッチからのキャラクタコードを受けて縁どりのための
複数のキャラクタパターンをシリアル変換回路に送出
し、マイクロコンピュータからの制御信号を受けて、書
込み同期回路が、前記コードデータラッチが前記表示デ
ータRAMからのキャラクタコードを受け取っていない
時に書込み同期信号を出力するものである。
【0022】
【作用】以上のような構成によれば、従来の映像表示装
置と異なるのは、有効画面の1行の走査の中に複数個存
在しうるキャラクタパターンのそれぞれの表示の時間内
においても、表示データRAMへの書込みが可能なタイ
ミングが存在することである。すなわち、1キャラクタ
パターンの幅を走査する期間の間に、縁どりパターンを
生成するためにキャラクタパターンの読出しが複数回お
こなわれるが、この期間キャラクタジェネレータに与え
るキャラクタコードが同一のものであることに着目する
と、表示データRAMから読出したキャラクタコードを
コードデータラッチがラッチしておけば、表示データR
AMからの読出しは一回でよく、キャラクタジェネレー
タがコードデータラッチからのキャラクタコードを受け
てキャラクタパターンの読出しを行っている時は表示デ
ータRAMの出力が何であってもよい。よって、このタ
イミングであれば表示データRAMへの書込みを行って
も画面に不所望なチラツキが現れることがない。
置と異なるのは、有効画面の1行の走査の中に複数個存
在しうるキャラクタパターンのそれぞれの表示の時間内
においても、表示データRAMへの書込みが可能なタイ
ミングが存在することである。すなわち、1キャラクタ
パターンの幅を走査する期間の間に、縁どりパターンを
生成するためにキャラクタパターンの読出しが複数回お
こなわれるが、この期間キャラクタジェネレータに与え
るキャラクタコードが同一のものであることに着目する
と、表示データRAMから読出したキャラクタコードを
コードデータラッチがラッチしておけば、表示データR
AMからの読出しは一回でよく、キャラクタジェネレー
タがコードデータラッチからのキャラクタコードを受け
てキャラクタパターンの読出しを行っている時は表示デ
ータRAMの出力が何であってもよい。よって、このタ
イミングであれば表示データRAMへの書込みを行って
も画面に不所望なチラツキが現れることがない。
【0023】この時の回路の動作を詳しく述べると、1
キャラクタパターンの幅を走査する期間(T0)の初め
に(T1の期間に)、表示データRAMからの読み出し
が1回行われる。具体的には、行選択信号Rと桁選択信
号Cとから生成したアドレス信号をアドレス選択回路が
表示データRAMへ送出し、このアドレス信号を受けて
表示データRAMが指定されたキャラクタコードを出力
する。このキャラクタコードをコードデータラッチが保
持する。
キャラクタパターンの幅を走査する期間(T0)の初め
に(T1の期間に)、表示データRAMからの読み出し
が1回行われる。具体的には、行選択信号Rと桁選択信
号Cとから生成したアドレス信号をアドレス選択回路が
表示データRAMへ送出し、このアドレス信号を受けて
表示データRAMが指定されたキャラクタコードを出力
する。このキャラクタコードをコードデータラッチが保
持する。
【0024】前記の1キャラクタパターンの幅を走査す
る期間(T0)において、表示データRAMからの読出
し期間(T1)の後に、キャラクタジェネレータからの
読出しが続く期間に(T2,T3,T4の期間に)行わ
れる。縁どりを行うためにキャラクタジェネレータから
の読出しは複数回(通常3回)行われる。このときに
は、キャラクタジェネレータが受けるキャラクタコード
が安定している必要がある。
る期間(T0)において、表示データRAMからの読出
し期間(T1)の後に、キャラクタジェネレータからの
読出しが続く期間に(T2,T3,T4の期間に)行わ
れる。縁どりを行うためにキャラクタジェネレータから
の読出しは複数回(通常3回)行われる。このときに
は、キャラクタジェネレータが受けるキャラクタコード
が安定している必要がある。
【0025】ここで、この発明の回路にあっては、キャ
ラクタジェネレータが受けるキャラクタコードを、表示
データRAMが直接出力し続けるのではなく、コードデ
ータラッチが保持し出力しているので、この間、表示デ
ータRAMの出力が不定であっても、キャラクタジェネ
レータが受けるキャラクタコードは安定しており、した
がって、キャラクタパターンも乱れず、画面に不所望な
チラツキが現れることがない。
ラクタジェネレータが受けるキャラクタコードを、表示
データRAMが直接出力し続けるのではなく、コードデ
ータラッチが保持し出力しているので、この間、表示デ
ータRAMの出力が不定であっても、キャラクタジェネ
レータが受けるキャラクタコードは安定しており、した
がって、キャラクタパターンも乱れず、画面に不所望な
チラツキが現れることがない。
【0026】したがって、書込同期回路は、無効画面の
走査期間(走査線の水平帰線時間および垂直帰線時間)
に加え、キャラクタジェネレータからの読出し期間に
も、マイクロコンピュータから制御信号を受けると書込
み同期信号を出力し、表示データRAMに書込みを行う
ことができるので、データ転送のためにマイクロコンピ
ュータが長時間待つ必要がなく、効率よくデータ転送が
行なえて素早く画面更新ができる。
走査期間(走査線の水平帰線時間および垂直帰線時間)
に加え、キャラクタジェネレータからの読出し期間に
も、マイクロコンピュータから制御信号を受けると書込
み同期信号を出力し、表示データRAMに書込みを行う
ことができるので、データ転送のためにマイクロコンピ
ュータが長時間待つ必要がなく、効率よくデータ転送が
行なえて素早く画面更新ができる。
【0027】なお、キャラクタコードには、JISやA
SCIIコード等に規定される符号コードに限らず、色
情報,点滅情報等が付随していてもよい。
SCIIコード等に規定される符号コードに限らず、色
情報,点滅情報等が付随していてもよい。
【0028】
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図1は、この発明の一実施例
の映像表示装置のキャラクタ映像信号生成回路部分を中
心とするブロック図であり、従来例を示す図3に対応す
るものである。 図2(a)は、キャラクタパターンと、上下左右のドッ
トを囲む縁どりパターンの一例である。 図2(b)は、コードデータラッチ周りの信号の関係を
説明するためのタイムテーブルである。
参照して詳細に説明する。図1は、この発明の一実施例
の映像表示装置のキャラクタ映像信号生成回路部分を中
心とするブロック図であり、従来例を示す図3に対応す
るものである。 図2(a)は、キャラクタパターンと、上下左右のドッ
トを囲む縁どりパターンの一例である。 図2(b)は、コードデータラッチ周りの信号の関係を
説明するためのタイムテーブルである。
【0029】この実施例における映像表示装置の構成
は、従来の例の構成を示す図3に対し、新たにコードデ
ータラッチ25が設けられ、さらに、書込み同期回路4
が改良され書込み同期回路24となったものである。コ
ードデータラッチ25は表示データRAM25から読み
出されたキャラクタ信号G上のキャラクタコード”G”
を受けて保持し、このキャラクタコード”G”をキャラ
クタ信号Fとしてキャラクタジェネレータ7へ出力す
る。書込み同期回路24は、コードデータラッチ25が
キャラクタ信号Gを受け取っていない時には、マイクロ
コンピュータ1からの制御およびデータ信号Bに従って
制御信号を受けると、書込み同期信号Sを出力する。
は、従来の例の構成を示す図3に対し、新たにコードデ
ータラッチ25が設けられ、さらに、書込み同期回路4
が改良され書込み同期回路24となったものである。コ
ードデータラッチ25は表示データRAM25から読み
出されたキャラクタ信号G上のキャラクタコード”G”
を受けて保持し、このキャラクタコード”G”をキャラ
クタ信号Fとしてキャラクタジェネレータ7へ出力す
る。書込み同期回路24は、コードデータラッチ25が
キャラクタ信号Gを受け取っていない時には、マイクロ
コンピュータ1からの制御およびデータ信号Bに従って
制御信号を受けると、書込み同期信号Sを出力する。
【0030】以上のような構成によれば、キャラクタパ
ターンのそれぞれの表示の時間内においても、表示デー
タRAM5への書込みができることを、図2のタイミン
グテーブルを参照しながら詳細に説明する。従来例と同
様に、1キャラクタパターンの幅を走査する期間をT0
とし、このT0の時間をT1,T2,T3,T4の4つ
に分割する。
ターンのそれぞれの表示の時間内においても、表示デー
タRAM5への書込みができることを、図2のタイミン
グテーブルを参照しながら詳細に説明する。従来例と同
様に、1キャラクタパターンの幅を走査する期間をT0
とし、このT0の時間をT1,T2,T3,T4の4つ
に分割する。
【0031】T1の期間には、アドレス選択回路6が、
行選択信号Rと桁選択信号Cとから生成する読み出しア
ドレス”Q”を、アドレス信号Uとして、表示データR
AM5へ送出する。これにより、表示データRAM5の
アドレス”Q”に記憶されているキャラクタコード”
G”がキャラクタ信号Gとして読み出される。そして、
表示データRAM5の出力を代行するために、コードデ
ータラッチ25が、桁選択信号Cの1ビットをクロック
信号として受けて、このキャラクタコード”G”を受け
取って保持する。
行選択信号Rと桁選択信号Cとから生成する読み出しア
ドレス”Q”を、アドレス信号Uとして、表示データR
AM5へ送出する。これにより、表示データRAM5の
アドレス”Q”に記憶されているキャラクタコード”
G”がキャラクタ信号Gとして読み出される。そして、
表示データRAM5の出力を代行するために、コードデ
ータラッチ25が、桁選択信号Cの1ビットをクロック
信号として受けて、このキャラクタコード”G”を受け
取って保持する。
【0032】T2の期間には、表示データRAM5の代
わりにコードデータラッチ25が保持するキャラクタコ
ード”G”をキャラクタ信号Fとして出力している。縁
どりパターン”Y”を生成するためには走査対象の行”
N”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路6がこのタ
イミングでアドレス信号Lに”(N−1)”を生成し出
力する。これを受けてキャラクタジェネレータ7はパタ
ーン信号Pとして”(N−1)”行目のキャラクタパタ
ーンをキャラクタコード”G”の1キャラクタ分のマト
リックス状パターンから読出す。この間、表示データR
AM5が拘束されていないので、書込み同期回路24
は、マイクロコンピュータ1から制御およびデータ信号
Bに従って制御信号を受け取っていると、書込み同期信
号Sを出力している。そこで、このタイミングT2期間
において、この信号Sを受けてアドレス選択回路6は、
アドレス信号Uにアドレス信号A上のアドレス”A2”
を選択して出力する。これにより、表示データRAM5
にキャラクタ信号W上のキャラクタコード”W2”が書
込まれる。
わりにコードデータラッチ25が保持するキャラクタコ
ード”G”をキャラクタ信号Fとして出力している。縁
どりパターン”Y”を生成するためには走査対象の行”
N”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路6がこのタ
イミングでアドレス信号Lに”(N−1)”を生成し出
力する。これを受けてキャラクタジェネレータ7はパタ
ーン信号Pとして”(N−1)”行目のキャラクタパタ
ーンをキャラクタコード”G”の1キャラクタ分のマト
リックス状パターンから読出す。この間、表示データR
AM5が拘束されていないので、書込み同期回路24
は、マイクロコンピュータ1から制御およびデータ信号
Bに従って制御信号を受け取っていると、書込み同期信
号Sを出力している。そこで、このタイミングT2期間
において、この信号Sを受けてアドレス選択回路6は、
アドレス信号Uにアドレス信号A上のアドレス”A2”
を選択して出力する。これにより、表示データRAM5
にキャラクタ信号W上のキャラクタコード”W2”が書
込まれる。
【0033】T3の時間にも、表示データRAM5の代
わりにコードデータラッチ25が保持するキャラクタコ
ード”G”をキャラクタ信号Fとして出力している。こ
の期間にあっては、アドレス選択回路6はアドレス信号
Lに”N”を出力する。これを受けてキャラクタジェネ
レータ7はパターン信号Pとして”N”行目のキャラク
タパターン”P”をキャラクタコード”G”の1キャラ
クタ分のマトリックス状パターンから読出す。この間に
も、表示データRAM5が拘束されていないので、書込
み同期回路24は、マイクロコンピュータ1から制御お
よびデータ信号Bに従って制御信号を受け取ると、書込
み同期信号Sを出力する。そこで、このタイミングT3
期間において、この信号Sを受けてアドレス選択回路6
は、アドレス信号Uにアドレス信号A上のアドレス”A
3”を選択して出力する。これにより、表示データRA
M5にキャラクタ信号W上のキャラクタコード”W3”
が書込まれる。
わりにコードデータラッチ25が保持するキャラクタコ
ード”G”をキャラクタ信号Fとして出力している。こ
の期間にあっては、アドレス選択回路6はアドレス信号
Lに”N”を出力する。これを受けてキャラクタジェネ
レータ7はパターン信号Pとして”N”行目のキャラク
タパターン”P”をキャラクタコード”G”の1キャラ
クタ分のマトリックス状パターンから読出す。この間に
も、表示データRAM5が拘束されていないので、書込
み同期回路24は、マイクロコンピュータ1から制御お
よびデータ信号Bに従って制御信号を受け取ると、書込
み同期信号Sを出力する。そこで、このタイミングT3
期間において、この信号Sを受けてアドレス選択回路6
は、アドレス信号Uにアドレス信号A上のアドレス”A
3”を選択して出力する。これにより、表示データRA
M5にキャラクタ信号W上のキャラクタコード”W3”
が書込まれる。
【0034】T4の期間にも、表示データRAM5の代
わりにコードデータラッチ25が保持するキャラクタコ
ード”G”をキャラクタ信号Fとして出力している。縁
どりパターン”Y”を生成するためには走査対象の行”
N”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路6がこのタ
イミングでアドレス信号Lに”(N+1)”を生成し出
力する。これを受けてキャラクタジェネレータ7はパタ
ーン信号Pとして”(N+1)”行目のキャラクタパタ
ーンをキャラクタコード”G”の1キャラクタ分のマト
リックス状パターンから読出す。この間にも、表示デー
タRAM5が拘束されていないので、書込み同期回路2
4は、マイクロコンピュータ1から制御およびデータ信
号Bに従って制御信号を受け取ると、書込み同期信号S
を出力する。そこで、このタイミングT4期間におい
て、この信号Sを受けてアドレス選択回路6は、アドレ
ス信号Uにアドレス信号A上のアドレス”A4”を選択
して出力する。これにより、表示データRAM5にキャ
ラクタ信号W上のキャラクタコード”W4”が書込まれ
る。
わりにコードデータラッチ25が保持するキャラクタコ
ード”G”をキャラクタ信号Fとして出力している。縁
どりパターン”Y”を生成するためには走査対象の行”
N”の隣の行のキャラクタパターンを読出す必要があ
る。そこで、この期間に、アドレス選択回路6がこのタ
イミングでアドレス信号Lに”(N+1)”を生成し出
力する。これを受けてキャラクタジェネレータ7はパタ
ーン信号Pとして”(N+1)”行目のキャラクタパタ
ーンをキャラクタコード”G”の1キャラクタ分のマト
リックス状パターンから読出す。この間にも、表示デー
タRAM5が拘束されていないので、書込み同期回路2
4は、マイクロコンピュータ1から制御およびデータ信
号Bに従って制御信号を受け取ると、書込み同期信号S
を出力する。そこで、このタイミングT4期間におい
て、この信号Sを受けてアドレス選択回路6は、アドレ
ス信号Uにアドレス信号A上のアドレス”A4”を選択
して出力する。これにより、表示データRAM5にキャ
ラクタ信号W上のキャラクタコード”W4”が書込まれ
る。
【0035】このように、この発明の回路にあっては、
キャラクタジェネレータ7が受けるキャラクタコード”
G”を、表示データRAM5が直接出力し続けるのでは
なく、それに代わってコードデータラッチ25が保持し
出力している。したがって、この間、表示データRAM
5の出力が不定であっても、キャラクタジェネレータ7
が受けるキャラクタ信号F上のキャラクタコード”G”
は安定しており、画面にチラツキが現れることがない。
キャラクタジェネレータ7が受けるキャラクタコード”
G”を、表示データRAM5が直接出力し続けるのでは
なく、それに代わってコードデータラッチ25が保持し
出力している。したがって、この間、表示データRAM
5の出力が不定であっても、キャラクタジェネレータ7
が受けるキャラクタ信号F上のキャラクタコード”G”
は安定しており、画面にチラツキが現れることがない。
【0036】したがって、無効画面の走査期間に加え、
有効画面の走査期間であっても、キャラクタジェネレー
タ7からの読出し期間T2,T3,T4には、すなわち
約3/4の時間において、マイクロコンピュータ1から
表示データRAM5への書込みが可能である。
有効画面の走査期間であっても、キャラクタジェネレー
タ7からの読出し期間T2,T3,T4には、すなわち
約3/4の時間において、マイクロコンピュータ1から
表示データRAM5への書込みが可能である。
【0037】以上、この発明の特徴である、有効画面の
走査期間内での書込みについて説明してきたが、その他
の動作については、従来例と同様である。
走査期間内での書込みについて説明してきたが、その他
の動作については、従来例と同様である。
【0038】この発明の特徴は縁どりパターンを生成す
るために必要な読み取りの時間を利用することにあるの
で、この発明の構成は、縁どりのついた文字やタイトル
等をスーパーインポーズするテレビやVTR,ビデオカ
メラ,レーザディスク等の映像表示装置のキャラクタ映
像信号生成回路などにも適用が可能である。
るために必要な読み取りの時間を利用することにあるの
で、この発明の構成は、縁どりのついた文字やタイトル
等をスーパーインポーズするテレビやVTR,ビデオカ
メラ,レーザディスク等の映像表示装置のキャラクタ映
像信号生成回路などにも適用が可能である。
【0039】
【発明の効果】以上の説明のとおり、この発明の映像表
示装置にあっては、簡易な回路の追加により、無効画面
の走査期間に加えて有効画面の走査中であっても、マイ
クロコンピュータからのデータを画面がチラツクことな
く表示データRAMに書込こむことができ、縁どり表示
でキャラクタをスーパーインポーズする場合にあって
も、マイクロコンピュータを待たせずに効率よくデータ
転送が行なえ、かつ、素早く画面更新ができるという効
果がある。
示装置にあっては、簡易な回路の追加により、無効画面
の走査期間に加えて有効画面の走査中であっても、マイ
クロコンピュータからのデータを画面がチラツクことな
く表示データRAMに書込こむことができ、縁どり表示
でキャラクタをスーパーインポーズする場合にあって
も、マイクロコンピュータを待たせずに効率よくデータ
転送が行なえ、かつ、素早く画面更新ができるという効
果がある。
【図1】図1は、この発明の一実施例の映像表示装置の
キャラクタ映像信号生成回路部分を中心とするブロック
図である。
キャラクタ映像信号生成回路部分を中心とするブロック
図である。
【図2】図2は、映像表示装置におけるキャラクタパタ
ーンとこれから生成されて上下左右のドットを囲む縁ど
りパターンの一例(a)と、この発明のキャラクタ表示
装置の特徴であるコードデータラッチ周りの信号の関係
を説明するためのタイムテーブル(b)である。
ーンとこれから生成されて上下左右のドットを囲む縁ど
りパターンの一例(a)と、この発明のキャラクタ表示
装置の特徴であるコードデータラッチ周りの信号の関係
を説明するためのタイムテーブル(b)である。
【図3】図3は、従来の映像表示装置の構成を示すため
の図であり、特にキャラクタ映像信号生成回路部分のブ
ロック図である。
の図であり、特にキャラクタ映像信号生成回路部分のブ
ロック図である。
Claims (1)
- 【請求項1】マイクロコンピュータから受けた第1のア
ドレス信号を保持し出力する書込みアドレスレジスタ
と、 前記マイクロコンピュータから受けた第1のキャラクタ
コードを保持し出力する書込みデータレジスタと、 表示画面上の垂直位置を定める行選択信号と水平位置を
定める桁選択信号と第1のアドレス信号とを受け第2の
アドレス信号と第3のアドレス信号とを生成するアドレ
ス選択回路と、 表示されている全キャラクタコードを記憶しそのなかか
ら第2のアドレス信号の指すアドレスに記憶されている
第2のキャラクタコードを読出し出力する表示データR
AMと、 前記マイクロコンピュータからの制御信号と前記桁選択
信号とを受けて前記表示データRAMへの書込み可能な
タイミングに書込み同期信号を前記アドレス選択回路へ
送出する書込み同期回路と、 第2のキャラクタコードを受けて対応する1キャラクタ
分のマトリックス状パターンを選択し第3のアドレス信
号を受けて前記マトリックス状パターンから対応する1
行分のキャラクタパターンを出力するキャラクタジェネ
レータと、1文字についての 縁どりパターンの生成に要する複数の
前記キャラクタパターンを前記キャラクタジェネレータ
から受けて保持しドットクロック毎に順次1ビットづつ
出力するシリアル変換回路とを備え、 前記書込み同期信号を受けて前記アドレス選択回路が第
1のアドレス信号を選択し第2のアドレス信号として出
力し、これを受けて前記表示データRAMが第2のアド
レス信号により指定されるアドレスに第1のキャラクタ
コードを記憶し、前記シリアル変換回路が1文字ごとに
縁どりパターンを発生し、映像信号に対してキャラクタ
をスーパインポーズする映像表示装置において、 第2のキャラクタコードを受けて保持しこのキャラクタ
コードを出力するコードデータラッチを設け、前記キャ
ラクタジェネレータは前記コードデータラッチからのキ
ャラクタコードを受けて前記縁どりのための複数の前記
キャラクタパタ ーンを前記シリアル変換回路に送出する
ものであり、前記マイクロコンピュータからの制御信号
を受けて前記書込み同期回路は、前記コードデータラッ
チが前記データRAMから第2のキャラクタコードを受
け取っていない時に、前記書込み同期信号を出力し、表
示データRAMへの書込みを行うことを特徴とする映像
表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3174400A JP2903346B2 (ja) | 1991-06-19 | 1991-06-19 | 映像表示装置 |
US07/895,639 US5333264A (en) | 1991-06-14 | 1992-06-09 | Picture display apparatus for displaying fringed characters on an image |
EP19920110084 EP0519382B1 (en) | 1991-06-19 | 1992-06-15 | Picture display apparatus |
DE1992622363 DE69222363T2 (de) | 1991-06-19 | 1992-06-15 | Bildanzeigevorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3174400A JP2903346B2 (ja) | 1991-06-19 | 1991-06-19 | 映像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04369687A JPH04369687A (ja) | 1992-12-22 |
JP2903346B2 true JP2903346B2 (ja) | 1999-06-07 |
Family
ID=15977918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3174400A Expired - Fee Related JP2903346B2 (ja) | 1991-06-14 | 1991-06-19 | 映像表示装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0519382B1 (ja) |
JP (1) | JP2903346B2 (ja) |
DE (1) | DE69222363T2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3974494A (en) * | 1975-01-16 | 1976-08-10 | Mitsubishi Denki Kabushiki Kaisha | Character display apparatus for providing a viewing frame for a data input area |
JPS51132726A (en) * | 1975-05-14 | 1976-11-18 | Kokusai Electric Co Ltd | Image-display unit |
JPS5724988A (en) * | 1980-07-23 | 1982-02-09 | Fujitsu Ltd | Display control system |
JPS57154287A (en) * | 1981-03-17 | 1982-09-24 | Omron Tateisi Electronics Co | Display controller for scanning display |
JPS57161893A (en) * | 1981-03-31 | 1982-10-05 | Tokyo Shibaura Electric Co | Display control system |
US4507683A (en) * | 1982-04-02 | 1985-03-26 | Ampex Corporation | Camera status and diagnostics display system |
EP0130301B1 (en) * | 1983-05-31 | 1990-07-18 | International Business Machines Corporation | Device for displaying alphanumeric and graphics characters |
JPS6133088U (ja) * | 1984-07-30 | 1986-02-28 | 日本電気株式会社 | 文字表示制御装置 |
GB2173979A (en) * | 1985-04-17 | 1986-10-22 | Multitech Ind Corp | Character generating system |
-
1991
- 1991-06-19 JP JP3174400A patent/JP2903346B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-15 EP EP19920110084 patent/EP0519382B1/en not_active Expired - Lifetime
- 1992-06-15 DE DE1992622363 patent/DE69222363T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69222363D1 (de) | 1997-10-30 |
EP0519382A3 (en) | 1995-01-18 |
JPH04369687A (ja) | 1992-12-22 |
EP0519382B1 (en) | 1997-09-24 |
DE69222363T2 (de) | 1998-04-30 |
EP0519382A2 (en) | 1992-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4961071A (en) | Apparatus for receipt and display of raster scan imagery signals in relocatable windows on a video monitor | |
JPH0267883A (ja) | ビデオプリンタ信号処理回路 | |
WO1987005428A1 (en) | Image display device | |
JP3154190B2 (ja) | 汎用走査周期変換装置 | |
JP2903346B2 (ja) | 映像表示装置 | |
JP2732172B2 (ja) | 映像表示装置 | |
JPH1165542A (ja) | 画像信号処理装置 | |
JPH0546134A (ja) | 映像表示装置 | |
US5333264A (en) | Picture display apparatus for displaying fringed characters on an image | |
JP2982029B2 (ja) | 映像表示装置 | |
JP2696621B2 (ja) | 映像表示装置 | |
JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
JP3139671B2 (ja) | 波形観測装置 | |
JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
JPH07501626A (ja) | マトリクスディスプレイの制御方法および制御装置 | |
JP2610182B2 (ja) | ビデオ走査周波数変換装置 | |
JP2908870B2 (ja) | 画像記憶装置 | |
JP2548017B2 (ja) | 倍速変換装置 | |
JPS59218494A (ja) | カラ−crtデイスプレイ装置 | |
JP2994928B2 (ja) | ビデオプリンタ | |
JP3380393B2 (ja) | 画像形成装置 | |
JP3397165B2 (ja) | 画像合成装置 | |
JPS61213897A (ja) | 画像表示装置 | |
JPS62164129A (ja) | ハ−ドコピ−装置 | |
JP3643652B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |