JP2900413B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2900413B2 JP2900413B2 JP1190840A JP19084089A JP2900413B2 JP 2900413 B2 JP2900413 B2 JP 2900413B2 JP 1190840 A JP1190840 A JP 1190840A JP 19084089 A JP19084089 A JP 19084089A JP 2900413 B2 JP2900413 B2 JP 2900413B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- operational amplifier
- difference
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Dram (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第３図、第４図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図、第２図］ H.発明の効果 （A.産業上の利用分野） 本発明は基準電圧発生回路、特に第１の基準電圧に対
して所定電位差を有する第２の基準電圧を発生する基準
電圧発生回路に関する。
して所定電位差を有する第２の基準電圧を発生する基準
電圧発生回路に関する。
（B.発明の概要） 本発明は、上記の基準電圧発生回路において、 第１の基準電圧と第２の基準電圧との電位差の電源電
圧依存性及び温度依存性をなくすため、 ボルテージホロアのオペレーショナルアンプにより構
成することとし、該オペレーショナルアンプの一対の差
動入力MOSトランジスタのゲート電極の互いに異なる導
電型の不純物をドープしたものである。
圧依存性及び温度依存性をなくすため、 ボルテージホロアのオペレーショナルアンプにより構
成することとし、該オペレーショナルアンプの一対の差
動入力MOSトランジスタのゲート電極の互いに異なる導
電型の不純物をドープしたものである。
（C.従来技術）［第３図、第４図］ IC（集積回路）内部において基準電圧を発生するもの
として第３図に示すものと第４図に示すものが多く用い
られている。
として第３図に示すものと第４図に示すものが多く用い
られている。
第３図は複数の抵抗R1、R2を用いて電源電圧を分圧す
ることにより基準電圧Vrを得る抵抗分割型の基準電圧発
生回路を示し、第４図はpn接合D1、D2の順方向電圧から
基準電圧Vrを得るタイプの基準電圧発生回路を示す。
ることにより基準電圧Vrを得る抵抗分割型の基準電圧発
生回路を示し、第４図はpn接合D1、D2の順方向電圧から
基準電圧Vrを得るタイプの基準電圧発生回路を示す。
（D.発明が解決しようとする問題点） ところで、第３図に示す抵抗分割型の基準電圧発生回
路は基準電圧が電源電圧の変動に伴って変動するという
電源電圧依存性を有している。
路は基準電圧が電源電圧の変動に伴って変動するという
電源電圧依存性を有している。
また、第４図に示す基準電圧発生回路は電源電圧依存
性を有しないが、pn接合の順方向電圧が温度によって変
動するため温度依存性が大きいという欠点を有する。
性を有しないが、pn接合の順方向電圧が温度によって変
動するため温度依存性が大きいという欠点を有する。
そこで、本発明は電源電圧依存性も温度依存性もない
基準電圧発生回路を提供することを目的とする。
基準電圧発生回路を提供することを目的とする。
（E.問題点を解決するための手段） 本発明基準電圧発生回路は上記問題点を解決するた
め、ボルテージホロアのオペレーショナルアンプにより
構成することとし、該オペレーショナルアンプの一対の
差動入力MOSトランジスタのゲート電極に互いに異なる
導電型の不純物をドープしたことを特徴とする。
め、ボルテージホロアのオペレーショナルアンプにより
構成することとし、該オペレーショナルアンプの一対の
差動入力MOSトランジスタのゲート電極に互いに異なる
導電型の不純物をドープしたことを特徴とする。
（F.作用） 本発明基準電圧発生回路によれば、オペレーショナル
アンプの差動入力部の一対のMOSトランジスタのゲート
電極にドープされた不純物の導電型が互いに異なるの
で、そのゲート電極間に仕事関数差が生じ、その一対の
MOSトランジスタにしきい値電圧の差が現われる。この
差は半導体のバンドキャップ電圧により決まり、このバ
ンドキャップ電圧が物性的に非常に安定し、電源電圧や
温度に影響されないので、きわめて安定である。そし
て、このオペレーショナルアンプをボルテージホロア構
成にしたので、そのしきい値電圧がオフセット電圧とな
って現われ、第１の基準電圧と第２の基準電圧の間の電
圧差となる。従って、この電位差を基準電圧として取り
出すことにより、電源電圧依存性、温度依存性がほとん
どない基準電圧を得ることができる。
アンプの差動入力部の一対のMOSトランジスタのゲート
電極にドープされた不純物の導電型が互いに異なるの
で、そのゲート電極間に仕事関数差が生じ、その一対の
MOSトランジスタにしきい値電圧の差が現われる。この
差は半導体のバンドキャップ電圧により決まり、このバ
ンドキャップ電圧が物性的に非常に安定し、電源電圧や
温度に影響されないので、きわめて安定である。そし
て、このオペレーショナルアンプをボルテージホロア構
成にしたので、そのしきい値電圧がオフセット電圧とな
って現われ、第１の基準電圧と第２の基準電圧の間の電
圧差となる。従って、この電位差を基準電圧として取り
出すことにより、電源電圧依存性、温度依存性がほとん
どない基準電圧を得ることができる。
（G.実施例）［第１図、第２図］ 以下、本発明基準電圧発生回路を図示実施例に従って
詳細に説明する。
詳細に説明する。
第１図及び第２図は本発明基準電圧発生回路の一つの
実施例を示すもので、第１図はオペレーショナルアンプ
の具体的回路図、第２図は基準電圧発生回路の回路図で
ある。
実施例を示すもので、第１図はオペレーショナルアンプ
の具体的回路図、第２図は基準電圧発生回路の回路図で
ある。
第１図において、Q1、Q2はオペレーショナルアンプの
一対の差動入力トランジスタで、共にシリコンゲート型
のｎチャンネルMOSトランジスタからなるが、しきい値
電圧が1.1V異なっており、本実施例ではMOSトランジス
タQ2の方がQ1よりも1.1Vだけしきい値電圧が低い。
一対の差動入力トランジスタで、共にシリコンゲート型
のｎチャンネルMOSトランジスタからなるが、しきい値
電圧が1.1V異なっており、本実施例ではMOSトランジス
タQ2の方がQ1よりも1.1Vだけしきい値電圧が低い。
普通、オペレーショナルアンプの一対の差動入力トラ
ンジスタは同じ特性を有するように、サイズ、構造、材
質を互いに全く同じように形成されている。というのは
オフセット電圧を0Vにしたいからである。しかし、第１
図のオペレーショナルアンプはMOSトランジスタQ1とQ2
とでシリコンゲート電極の不純物の導電型が異なってお
り、MOSトランジスタQ1のゲート電極の導電型はＰ型で
あるのに対してMOSトランジスタQ2のゲート電極の導電
型はｎ型である。尚、MOSトランジスタQ1とQ2はこのシ
リコンゲート電極の不純物の導電型が異なっている点以
外の点では全く同じになるように形成されている。
ンジスタは同じ特性を有するように、サイズ、構造、材
質を互いに全く同じように形成されている。というのは
オフセット電圧を0Vにしたいからである。しかし、第１
図のオペレーショナルアンプはMOSトランジスタQ1とQ2
とでシリコンゲート電極の不純物の導電型が異なってお
り、MOSトランジスタQ1のゲート電極の導電型はＰ型で
あるのに対してMOSトランジスタQ2のゲート電極の導電
型はｎ型である。尚、MOSトランジスタQ1とQ2はこのシ
リコンゲート電極の不純物の導電型が異なっている点以
外の点では全く同じになるように形成されている。
このように、MOSトランジスタQ1とQ2とでシリコンゲ
ート電極の不純物の導電型を異ならせた結果、しきい値
電圧に1.1Vの違いが生じたのである。というのは、ｎ型
不純物をドープしたシリコンゲート電極とｐ型不純物を
ドープしたゲート電極とで仕事関数差が1.1Vあり、その
差がそのまましきい値電圧の差となって現われるからで
ある。但し、ドープした不純物濃度が低いと仕事関数差
が1.1Vにはならないので、各ゲート電極にドープする不
純物濃度は飽和かそれに近い値にするのが好ましい。こ
のようにした場合には、ｐ型シリコンゲート電極とｎ型
シリコンゲート電極とのシリコンバンドキャップ電圧の
違いにより両者間に仕事関数差が生じ、これは物性的に
安定し、電源電圧、温度の変動があっても変動しない。
従って、MOSトランジスタQ1とQ2のしきい値電圧の差も
電源電圧や温度によって変化することはないのである。
ート電極の不純物の導電型を異ならせた結果、しきい値
電圧に1.1Vの違いが生じたのである。というのは、ｎ型
不純物をドープしたシリコンゲート電極とｐ型不純物を
ドープしたゲート電極とで仕事関数差が1.1Vあり、その
差がそのまましきい値電圧の差となって現われるからで
ある。但し、ドープした不純物濃度が低いと仕事関数差
が1.1Vにはならないので、各ゲート電極にドープする不
純物濃度は飽和かそれに近い値にするのが好ましい。こ
のようにした場合には、ｐ型シリコンゲート電極とｎ型
シリコンゲート電極とのシリコンバンドキャップ電圧の
違いにより両者間に仕事関数差が生じ、これは物性的に
安定し、電源電圧、温度の変動があっても変動しない。
従って、MOSトランジスタQ1とQ2のしきい値電圧の差も
電源電圧や温度によって変化することはないのである。
Q3、Q4は一対の負荷トランジスタで、ｐチャンネルMO
Sトランジスタからなり、カレントミラー回路を構成し
ている。Q5はｎチャンネルMOSトランジスタからなる定
電流源である。これ等MOSトランジスタQ1〜Q5によって
差動増幅回路が構成されており、これがオペレーショナ
ルアンプの初段を成している。
Sトランジスタからなり、カレントミラー回路を構成し
ている。Q5はｎチャンネルMOSトランジスタからなる定
電流源である。これ等MOSトランジスタQ1〜Q5によって
差動増幅回路が構成されており、これがオペレーショナ
ルアンプの初段を成している。
Q6、Q7はレベルシフト断を構成するMOSトランジスタ
で、Q6はｐチャンネルMOSトランジスタ、Q7はｎチャン
ネルMOSトランジスタであり、上記差動増幅回路の出力
信号はこのレベルシフト段を介して外部に出力されるよ
うになっている。
で、Q6はｐチャンネルMOSトランジスタ、Q7はｎチャン
ネルMOSトランジスタであり、上記差動増幅回路の出力
信号はこのレベルシフト段を介して外部に出力されるよ
うになっている。
尚、MOSトランジスタQ1のゲート電極が反転入力端
子、MOSトランジスタQ2のゲート電極が非反転入力端子
である。
子、MOSトランジスタQ2のゲート電極が非反転入力端子
である。
この第１図に示すオペレーショナルアンプは第２図に
示すようにボルテージホロアにして用いられる。そし
て、非反転入力端子には第１の基準電圧として接地電位
（Vddよりも低くVssよりも高い）を与える。すると、こ
のオペレーショナルアンプからは第１の基準電圧たる接
地電位よりも1.1V高い電圧が出力される。
示すようにボルテージホロアにして用いられる。そし
て、非反転入力端子には第１の基準電圧として接地電位
（Vddよりも低くVssよりも高い）を与える。すると、こ
のオペレーショナルアンプからは第１の基準電圧たる接
地電位よりも1.1V高い電圧が出力される。
即ち、差動アンプにおいて一対の入力MOSトランジス
タQ1、Q2のしきい値電圧をVth1、Vth2とすれば、オフセ
ット電圧Vosは次式で表わされる。
タQ1、Q2のしきい値電圧をVth1、Vth2とすれば、オフセ
ット電圧Vosは次式で表わされる。
|Vos|＝|Vst1−Vst2| そして、このオフセット電圧Vosは前述のとおり1.1V
である。従って、オペレーショナルアンプをボルテージ
ホロア構成とし、非反転入力端子に第１の基準電圧（Vi
n）を与えれば、それから1.1Vの電位差のある第２の基
準電圧Vout（Vr）を基準電圧として得ることができる。
本例においては反転入力信号を受けるMOSトランジスタQ
1よりも非反転入力信号を受けるMOSトランジスタQ2の方
がしきい値電圧が低くなっているので、接地レベルより
も1.1V高い電圧を第２の基準電圧Vout（Vr）として得る
ことができる。
である。従って、オペレーショナルアンプをボルテージ
ホロア構成とし、非反転入力端子に第１の基準電圧（Vi
n）を与えれば、それから1.1Vの電位差のある第２の基
準電圧Vout（Vr）を基準電圧として得ることができる。
本例においては反転入力信号を受けるMOSトランジスタQ
1よりも非反転入力信号を受けるMOSトランジスタQ2の方
がしきい値電圧が低くなっているので、接地レベルより
も1.1V高い電圧を第２の基準電圧Vout（Vr）として得る
ことができる。
尚、逆に接地レベルよりも1.1V低い電圧を第２の基準
電圧として得るには、MOSトランジスタQ2のゲート電極
の不純物の導電型をｐ型にし、MOSトランジスタQ1のゲ
ート電極の不純物の導電型をｎ型にすれば良い。
電圧として得るには、MOSトランジスタQ2のゲート電極
の不純物の導電型をｐ型にし、MOSトランジスタQ1のゲ
ート電極の不純物の導電型をｎ型にすれば良い。
本基準電圧発生回路はオペレーショナルアンプの一対
の差動入力MOSトランジスタのゲート電極の不純物の導
電型を逆にすることによりMOSトランジスタのしきい値
電圧に、半導体の不純物の導電型の違いに起因した仕事
関数差による差を設け、オペレーショナルアンプにオフ
セット電圧を強制的につくる。このオフセット電圧は半
導体の不純物の導電型の違いに起因した仕事関数の差に
より生じたもので、物性的に安定し、電源電圧、温度に
よって変化する虞れはない。そして、オペレーショナル
アンプをボルテージホロアにして使用するので、そのオ
フセット電圧を基準電圧として取り出すことができる。
の差動入力MOSトランジスタのゲート電極の不純物の導
電型を逆にすることによりMOSトランジスタのしきい値
電圧に、半導体の不純物の導電型の違いに起因した仕事
関数差による差を設け、オペレーショナルアンプにオフ
セット電圧を強制的につくる。このオフセット電圧は半
導体の不純物の導電型の違いに起因した仕事関数の差に
より生じたもので、物性的に安定し、電源電圧、温度に
よって変化する虞れはない。そして、オペレーショナル
アンプをボルテージホロアにして使用するので、そのオ
フセット電圧を基準電圧として取り出すことができる。
（H.発明の効果） 以上に述べたように、本発明基準電圧発生回路は、第
１の基準電圧に対して所定電位差を有する第２の基準電
圧を発生する基準電圧発生回路において、ボルテージホ
ロアのオペレーショナルアンプにより構成され、該オペ
レーショナルアンプの差動入力部を構成する一対のMOS
トランジスタのゲート電極にドープされた不純物の導電
型が互いに異なることを特徴とするものである。
１の基準電圧に対して所定電位差を有する第２の基準電
圧を発生する基準電圧発生回路において、ボルテージホ
ロアのオペレーショナルアンプにより構成され、該オペ
レーショナルアンプの差動入力部を構成する一対のMOS
トランジスタのゲート電極にドープされた不純物の導電
型が互いに異なることを特徴とするものである。
従って、本発明基準電圧発生回路によれば、オペレー
ショナルアンプの差動入力部の一対のMOSトランジスタ
のゲート電極にドープされた不純物の導電型が互いに異
なるので、そのゲート電極間に仕事関数差が生じ、その
一対のMOSトラジスタにしきい値電圧の差が現われる。
この差は半導体のバンドギャップ電圧により決まり、こ
のバンドギャップ電圧が物性的に非常に安定し、電源電
圧や温度に影響されないので、きわめて安定である。そ
して、このオペレーショナルアンプをボルテージホロア
構成にしたので、そのしきい値電圧がオフセット電圧と
なって現われ、第１の基準電圧と第２の基準電圧の間の
電圧差となる。従って、この電位差を基準電圧として取
り出すこととすれば、電源電圧依存性、温度依存性がほ
とんどない基準電圧を得ることができる。
ショナルアンプの差動入力部の一対のMOSトランジスタ
のゲート電極にドープされた不純物の導電型が互いに異
なるので、そのゲート電極間に仕事関数差が生じ、その
一対のMOSトラジスタにしきい値電圧の差が現われる。
この差は半導体のバンドギャップ電圧により決まり、こ
のバンドギャップ電圧が物性的に非常に安定し、電源電
圧や温度に影響されないので、きわめて安定である。そ
して、このオペレーショナルアンプをボルテージホロア
構成にしたので、そのしきい値電圧がオフセット電圧と
なって現われ、第１の基準電圧と第２の基準電圧の間の
電圧差となる。従って、この電位差を基準電圧として取
り出すこととすれば、電源電圧依存性、温度依存性がほ
とんどない基準電圧を得ることができる。
第１図及び第２図は本発明基準電圧発生回路の一つの実
施例を説明するためのもので、第１図はオペレーショナ
ルアンプの具体的回路図、第２図は基準電圧発生回路の
回路図、第３図は第１の従来例を示す回路図、第４図は
第２の従来例を示す回路図である。 符号の説明 Q1〜Q7……オペレーショナルアンプ、 Q1〜Q2……差動入力部を構成する一対のMOSトランジス
タ、 Vout（Vt）……第２の基準電圧。
施例を説明するためのもので、第１図はオペレーショナ
ルアンプの具体的回路図、第２図は基準電圧発生回路の
回路図、第３図は第１の従来例を示す回路図、第４図は
第２の従来例を示す回路図である。 符号の説明 Q1〜Q7……オペレーショナルアンプ、 Q1〜Q2……差動入力部を構成する一対のMOSトランジス
タ、 Vout（Vt）……第２の基準電圧。
Claims (1)
- 【請求項１】第１の基準電圧に対して所定電位差を有す
る第２の基準電圧を発生する基準電圧発生回路におい
て、 ボルテージホロワのオペレーショナルアンプにより構成
され、 上記オペレーショナルアンプの差動入力部を構成する一
対のMOSトランジスタのゲート電極にドープされた不純
物の導電型が互いに異なる ことを特徴とする基準電圧発生回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190840A JP2900413B2 (ja) | 1989-07-24 | 1989-07-24 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1190840A JP2900413B2 (ja) | 1989-07-24 | 1989-07-24 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0354614A JPH0354614A (ja) | 1991-03-08 |
| JP2900413B2 true JP2900413B2 (ja) | 1999-06-02 |
Family
ID=16264645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1190840A Expired - Fee Related JP2900413B2 (ja) | 1989-07-24 | 1989-07-24 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900413B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8236400B2 (en) * | 2004-09-17 | 2012-08-07 | Hewlett-Packard Development Company, L.P. | Adhesive cover systems for articles |
| JP2007249523A (ja) * | 2006-03-15 | 2007-09-27 | Ricoh Co Ltd | 定電圧回路 |
-
1989
- 1989-07-24 JP JP1190840A patent/JP2900413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354614A (ja) | 1991-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268529B2 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
| KR900007605B1 (ko) | 중간전위 생성회로 | |
| EP0205104B1 (en) | Intermediate potential generation circuit | |
| US5061862A (en) | Reference voltage generating circuit | |
| EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| US20160252923A1 (en) | Bandgap reference circuit | |
| JP4023991B2 (ja) | 基準電圧発生回路及び電源装置 | |
| US6414536B1 (en) | Electrically adjustable CMOS integrated voltage reference circuit | |
| JP2900413B2 (ja) | 基準電圧発生回路 | |
| JPH1167931A (ja) | 基準電圧発生回路 | |
| JPH0794988A (ja) | Ｍｏｓ型半導体クランプ回路 | |
| US4249123A (en) | Temperature compensated reference voltage regulator | |
| JPH05250050A (ja) | 基準電圧発生回路 | |
| JP2754834B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH05119859A (ja) | 基準電圧発生回路 | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JPH0226816B2 (ja) | ||
| JP2893738B2 (ja) | 電圧検出回路 | |
| JPH10143264A (ja) | 定電圧回路 | |
| JPH06250751A (ja) | 基準電圧回路 | |
| US6392471B1 (en) | Voltage generator in a MOS integrated circuit | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0267610A (ja) | 基準電圧発生回路 | |
| JPS63189916A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |