JP2899313B2 - プログラマブル素子 - Google Patents

プログラマブル素子

Info

Publication number
JP2899313B2
JP2899313B2 JP1153468A JP15346889A JP2899313B2 JP 2899313 B2 JP2899313 B2 JP 2899313B2 JP 1153468 A JP1153468 A JP 1153468A JP 15346889 A JP15346889 A JP 15346889A JP 2899313 B2 JP2899313 B2 JP 2899313B2
Authority
JP
Japan
Prior art keywords
oxide film
diffusion layer
isolation oxide
insulating film
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1153468A
Other languages
English (en)
Other versions
JPH0319279A (ja
Inventor
一郎 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1153468A priority Critical patent/JP2899313B2/ja
Publication of JPH0319279A publication Critical patent/JPH0319279A/ja
Application granted granted Critical
Publication of JP2899313B2 publication Critical patent/JP2899313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路に組み込まれた電気的にプログラ
ム可能なプログラマブル素子に関するものである。
従来の技術 半導体集積回路のうち、使用者が購入した後に内容を
電気的に書き込むことのできるいわゆるPROM(Programm
able ROM)は望む内容のROM(Read Only Memory)がた
だちに得られるために広く用いられている。
また論理回路の分野においても、やはり使用者が購入
した後に内容を電気的に書き込むことのできるいわゆる
PLD(Programmable Logic Device)が類似の目的のため
用いられている。PROMやPLDを構成するためには外部か
ら記憶内容が電気的に書き込め、かつ電源を切ってもそ
の記憶内容が保持されるようなプログラマブル素子を用
いる必要が有る。
従来このようなプログラマブル素子に好適な構造は例
えば以下に示すようなものであった。
第2図は従来例のプログラマブル素子の構造を示す断
面図であり、これを参照して説明する。
図示するように、P型半導体基板1がフィールド酸化
膜2により分離されており、分離された一領域中に下部
電極となる高不純物濃度の拡散層3が形成されている。
拡散層3上には酸化物層4と上部電極5とが順次積層
されて形成されており、プログラミングは上部電極5と
拡散層3との間に適当な電圧を印加し、酸化物層4の絶
縁を破壊することにより行われる。
発明が解決しようとする課題 上記のような従来例のプログラマブル素子では、酸化
物層4を高品質、すなわちピンホールと呼ばれる穴が少
なく、かつ耐圧が高い状態にするには下地である拡散層
3を熱的に酸化して形成しなければならない。一般に高
濃度の不純物を含む拡散層を熱的に酸化すると、不純物
濃度に応じて形成される酸化膜厚は異なり、不純物濃度
が高いほど厚い酸化膜が形成される。
第2図に示したような構造においては、酸化物層4が
フィールド酸化膜2に接している。一般に拡散層3はフ
ィールド酸化膜2をマスクとして形成されるため、フィ
ールド酸化膜2の端部6においては横方向拡散やフィー
ルド酸化膜2のエッチングによる後退などによりやや不
純物濃度の低い領域7が露出している。前述したような
理由によりこの領域上では酸化物層4の厚さが他の部分
に比して薄くなりまた膜厚の制御も難しい。そのためプ
ログラマブル素子としての耐圧が低くなりまたそのばら
つきも大きくなって書き込み特性が安定しないという課
題が有る。
さらに、第2図に示すように上部電極5が酸化物層4
の全体を覆っていない構造では、上部電極5をドライ・
エッチングにより加工する際に露出した酸化物層4、さ
らには拡散層3が損傷を受けて結果として接合の漏れ電
流が発生しやすいという課題も有る。
課題を解決するための手段 上記のような課題を解決するための本発明のプログラ
マブル素子は、半導体基板中にほぼ下半が埋没し、且
つ、端部が上面及び下面とも傾斜面を持ちその先端部に
向かって膜厚の薄くなっている厚い分離酸化膜と、前記
分離酸化膜に接して前記半導体基板領域中に形成された
高不純物濃度の拡散層からなる下部電極と、前記分離酸
化膜の端部から離間した前記下部電極の平坦な表面上に
形成されたプログラム用絶縁膜と、前記プログラム用絶
縁膜と前記分離酸化膜との間の前記下部電極上に熱酸化
により形成された酸化膜と、少なくとも前記プログラム
用絶縁膜の全表面を覆うように形成され、前記酸化膜上
を介して前記分離酸化膜上に引き出された上部電極とを
備え、前記下部電極となる拡散層の端部は該端部以外に
比して不純物濃度が低くかつ前記分離酸化膜の端部下面
の傾斜面に前記拡散層の両端が接しており、少なくとも
前記不純物濃度の低い拡散層の端部上には前記プログラ
ム用絶縁膜より膜厚が厚くプログラム電圧以上の耐圧を
有する前記酸化膜が前記分離酸化膜に連なって形成され
ていることを特徴とするものである。
作 用 本発明のプログラマブル素子では、プログラムされる
絶縁膜の膜厚がほぼ一定であるため絶縁破壊に要する電
圧も一定となり安定した書き込み特性が得られる。また
局所的に耐圧の低い領域が存在しないので未書き込み素
子の信頼性も高い。
実 施 例 本発明のプログラマブル素子の実施例を第1図に示
し、これを参照して説明する。
図示するように、P型シリコン基板11が選択酸化によ
るフィールド酸化膜(以後分離酸化膜と記す)12により
複数の領域に分離されており、分離された一領域中に下
部電極となるN+型拡散層13が形成されている。
N+型拡散層13はその上部が熱的に形成された酸化膜14
により覆われている。この酸化膜14の膜厚は分離酸化膜
12の膜厚に比して1/3〜1/10程度で、かつ通常プログラ
ミング電圧として用いられる10〜20Vの電圧に十分耐え
る厚さ、すなわち50〜150nmであればよい。
酸化膜14の一部分は選択的に除去されており、除去さ
れた領域の拡散層13上にプログラム用絶縁膜15が形成さ
れている。プログラム用絶縁膜15は、酸化膜14に連な
り、さらに分離酸化膜12に連なっている。このためプロ
グラム用絶縁膜15は分離酸化膜12に接しない構造となっ
ている。なお、この絶縁膜15は、例えば下層をシリコン
酸化膜、上層をシリコン窒化膜として全体で厚さを8〜
9nmとすれば、20V程度の電圧で1ms程度で絶縁を破壊さ
せることができる。
絶縁膜15を有る領域は分離酸化膜12と接しておらずま
た拡散層13の不純物濃度がほぼ一定な領域であるため絶
縁膜15の膜厚もほぼ一定である。これにより安定した書
き込み特性が得られる。
絶縁膜15の上には上部電極16が形成されており、上部
電極16の端は酸化膜14上に有る。このため上部電極16の
加工時に多少の過剰なエッチングを行っても絶縁膜15や
拡散層13が損傷を受けることは無い。
なお上記の実施例では説明の都合上プログラム用絶縁
膜15を多層膜としたが、これは実施例の構成に従う必要
はなく、拡散層13を熱的に酸化した単層膜であってもよ
い。
発明の効果 本発明をプログラマブル素子では、プログラムされる
絶縁膜の厚さが一定であり局所的に薄いということが無
いため書き込み特性および信頼性が安定している。その
結果として高性能、高信頼性のプログラマブル集積回路
が得られる。
【図面の簡単な説明】 第1図は本発明のプログラマブル素子の実施例を示す断
面図、第2図は従来例のプログラマブル素子の構造を示
す断面図である。 11……基板、12……分離酸化膜、13……N+型拡散層、14
……酸化膜、15……プログラム用絶縁膜、16……上部電
極。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板中にほぼ下半が埋没し、且つ、
    端部が上面及び下面とも傾斜面を持ちその先端部に向か
    って膜厚の薄くなっている厚い分離酸化膜と、前記分離
    酸化膜に接して前記半導体基板領域中に形成された高不
    純物濃度の拡散層からなる下部電極と、前記分離酸化膜
    の端部から離間した前記下部電極の平坦な表面上に形成
    されたプログラム用絶縁膜と、前記プログラム用絶縁膜
    と前記分離酸化膜との間の前記下部電極上に熱酸化によ
    り形成された酸化膜と、少なくとも前記プログラム用絶
    縁膜の全表面を覆うように形成され、前記酸化膜上を介
    して前記分離酸化膜上に引き出された上部電極とを備
    え、 前記下部電極となる拡散層の端部は該端部以外に比して
    不純物濃度が低くかつ前記分離酸化膜の端部下面の傾斜
    面に前記拡散層の両端が接しており、少なくとも前記不
    純物濃度の低い拡散層の端部上には前記プログラム用絶
    縁膜より膜厚が厚くプログラム電圧以上の耐圧を有する
    前記酸化膜が前記分離酸化膜に連なって形成されている
    ことを特徴とするプログラマブル素子。
JP1153468A 1989-06-15 1989-06-15 プログラマブル素子 Expired - Fee Related JP2899313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1153468A JP2899313B2 (ja) 1989-06-15 1989-06-15 プログラマブル素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1153468A JP2899313B2 (ja) 1989-06-15 1989-06-15 プログラマブル素子

Publications (2)

Publication Number Publication Date
JPH0319279A JPH0319279A (ja) 1991-01-28
JP2899313B2 true JP2899313B2 (ja) 1999-06-02

Family

ID=15563227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1153468A Expired - Fee Related JP2899313B2 (ja) 1989-06-15 1989-06-15 プログラマブル素子

Country Status (1)

Country Link
JP (1) JP2899313B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158206A (ja) 2002-11-01 2004-06-03 Fci Asia Technology Pte Ltd 平形柔軟ケーブル用電気コネクタ
JP4783081B2 (ja) * 2005-07-21 2011-09-28 株式会社アイペックス 電気コネクタ
WO2008077240A1 (en) * 2006-12-22 2008-07-03 Sidense Corp. Mask programmable anti-fuse architecture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158661A (ja) * 1984-01-28 1985-08-20 Seiko Epson Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH0319279A (ja) 1991-01-28

Similar Documents

Publication Publication Date Title
CA1070016A (en) Semiconductor floating gate storage device
US4209894A (en) Fusible-link semiconductor memory
US20030205760A1 (en) Method of manufacturing SOI element having body contact
JPH04226068A (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
JPH0439232B2 (ja)
KR900002084B1 (ko) 반도체장치
KR0159450B1 (ko) 앤티퓨즈소자
JP2899313B2 (ja) プログラマブル素子
JP2776149B2 (ja) 半導体集積回路
EP0054110A1 (en) ROM with redundant ROM cells employing a highly resistive polysilicon film for programming the cells
JPS595663A (ja) 半導体装置
JP4224149B2 (ja) 非揮発性半導体素子の製造方法
JPH0897339A (ja) 半導体集積回路装置
JPH0831563B2 (ja) プログラマブル素子の製造方法
JPH0442960A (ja) 半導体集積回路のプログラマブル素子
JPS59132159A (ja) 接合破壊書込み型半導体記憶装置
JP2715459B2 (ja) 半導体装置
JPS61150376A (ja) 半導体装置
JPS5838939B2 (ja) 集積回路
KR100197336B1 (ko) 매몰콘택을 구비하는 반도체 메모리장치의 제조방법
JPS63136572A (ja) 2層のポリシリコン層とトンネル酸化区域を有するeepromメモリセル
JPS6098666A (ja) 半導体記憶装置
JPS63226958A (ja) 半導体記憶装置
JPS63260149A (ja) 半導体装置
JPH0714036B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees