JP2888181B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2888181B2 JP2888181B2 JP23801695A JP23801695A JP2888181B2 JP 2888181 B2 JP2888181 B2 JP 2888181B2 JP 23801695 A JP23801695 A JP 23801695A JP 23801695 A JP23801695 A JP 23801695A JP 2888181 B2 JP2888181 B2 JP 2888181B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- transistor
- signal
- control signal
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は不揮発性半導体記憶
装置に関し、特に浮遊ゲートを備え電気的にデータの書
込み，消去可能なメモリセルトランジスタを配列したフ
ラッシュメモリ型の不揮発性半導体記憶装置に関する。
装置に関し、特に浮遊ゲートを備え電気的にデータの書
込み，消去可能なメモリセルトランジスタを配列したフ
ラッシュメモリ型の不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】浮遊ゲートを備え、電気的にデータの書
込み，消去可能なメモリセルトランジスタを複数個、行
方向，列方向に配置したフラッシュメモリ型の不揮発性
半導体記憶装置は、記憶データを所定の単位で電気的に
一括消去できるため、近年、その用途が益々増大してい
る。
込み，消去可能なメモリセルトランジスタを複数個、行
方向，列方向に配置したフラッシュメモリ型の不揮発性
半導体記憶装置は、記憶データを所定の単位で電気的に
一括消去できるため、近年、その用途が益々増大してい
る。
【０００３】このような不揮発性半導体記憶装置の代表
的な一例を図２（Ａ），（Ｂ）に示す。
的な一例を図２（Ａ），（Ｂ）に示す。
【０００４】この不揮発性半導体記憶装置は、浮遊ゲー
トを備え電気的にデータの書込み，消去可能な複数のメ
モリセルトランジスタＭＣ１１〜ＭＣｍｎを行方向，列
方向に配置したメモリセルアレイ１と、複数のメモリセ
ルトランジスタＭＣ１１〜ＭＣｍｎの各行それぞれと対
応して設けられ対応する行のメモリセルトランジスタの
制御ゲートと接続する複数のワード線ＷＬ１〜ＷＬｍ
と、複数のメモリセルトランジスタＭＣ１１〜ＭＣｍｎ
の各列それぞれと対応して設けられ対応する列のメモリ
セルトランジスタのドレインと接続する複数のビット線
ＢＬ１〜ＢＬｎと、書込み動作及び読出し動作（消去後
のテストモードを含む）時には行アドレス信号ＡＤｘに
従って所定のワード線を選択してその動作時の電圧を供
給し消去動作時にはワード線ＷＬ１〜ＷＬｍ全てを接地
電位レベルとするＸデコーダ２ａと、書込み動作及び読
出し動作時には列アドレス信号ＡＤｙに従って所定のビ
ット線を選択し消去動作時にはビット線ＢＬ１〜ＢＬｎ
全てをフローティング状態の非選択とするＹデコーダ３
ａ及びＹスイッチ回路４と、書込み動作時、選択された
ビット線に書込みデータＤＩに応じて書込み用の電圧を
供給する書込み回路５と、読出し動作時、選択されたビ
ット線の信号（データ）を基準信号ＲＥＦと比較増幅し
て出力（ＤＯ）するセンス増幅器６とを有する構成とな
っている。なお、Ｙデコーダ３ａは、図２（Ｂ）に示さ
れたように、ビット線ＢＬ１〜ＢＬｎそれぞれと対応す
るＮＡＮＤゲート及びインバータで構成される（ただ
し、全ビット線ＢＬ１〜ＢＬｎを非選択とする回路は省
略されている）。
トを備え電気的にデータの書込み，消去可能な複数のメ
モリセルトランジスタＭＣ１１〜ＭＣｍｎを行方向，列
方向に配置したメモリセルアレイ１と、複数のメモリセ
ルトランジスタＭＣ１１〜ＭＣｍｎの各行それぞれと対
応して設けられ対応する行のメモリセルトランジスタの
制御ゲートと接続する複数のワード線ＷＬ１〜ＷＬｍ
と、複数のメモリセルトランジスタＭＣ１１〜ＭＣｍｎ
の各列それぞれと対応して設けられ対応する列のメモリ
セルトランジスタのドレインと接続する複数のビット線
ＢＬ１〜ＢＬｎと、書込み動作及び読出し動作（消去後
のテストモードを含む）時には行アドレス信号ＡＤｘに
従って所定のワード線を選択してその動作時の電圧を供
給し消去動作時にはワード線ＷＬ１〜ＷＬｍ全てを接地
電位レベルとするＸデコーダ２ａと、書込み動作及び読
出し動作時には列アドレス信号ＡＤｙに従って所定のビ
ット線を選択し消去動作時にはビット線ＢＬ１〜ＢＬｎ
全てをフローティング状態の非選択とするＹデコーダ３
ａ及びＹスイッチ回路４と、書込み動作時、選択された
ビット線に書込みデータＤＩに応じて書込み用の電圧を
供給する書込み回路５と、読出し動作時、選択されたビ
ット線の信号（データ）を基準信号ＲＥＦと比較増幅し
て出力（ＤＯ）するセンス増幅器６とを有する構成とな
っている。なお、Ｙデコーダ３ａは、図２（Ｂ）に示さ
れたように、ビット線ＢＬ１〜ＢＬｎそれぞれと対応す
るＮＡＮＤゲート及びインバータで構成される（ただ
し、全ビット線ＢＬ１〜ＢＬｎを非選択とする回路は省
略されている）。
【０００５】次に、この不揮発性半導体記憶装置の動作
について、まず書込み動作について説明する。
について、まず書込み動作について説明する。
【０００６】書込み状態とするには、選択ワード線（メ
モリセルトランジスタの制御ゲート）を約１２Ｖ程度、
選択ビット線（ドレイン）を約６Ｖ程度、ソース線ＷＳ
Ｌを０Ｖとし、ドレイン近傍で発生したホットエレクト
ロンを浮遊ゲートに注入する。この結果、メモリセルト
ランジスタのしきい値電圧は高くなる。
モリセルトランジスタの制御ゲート）を約１２Ｖ程度、
選択ビット線（ドレイン）を約６Ｖ程度、ソース線ＷＳ
Ｌを０Ｖとし、ドレイン近傍で発生したホットエレクト
ロンを浮遊ゲートに注入する。この結果、メモリセルト
ランジスタのしきい値電圧は高くなる。
【０００７】次に、消去動作について説明する。消去状
態とするには、ワード線ＷＬ１〜ＷＬｍ全てを０Ｖと
し、ソース線ＳＬを約１２Ｖ程度としビット線ＢＬ１〜
ＢＬｎ全てをフローティング状態として、Ｆ−Ｎトンネ
リング効果により浮遊ゲートからソースに電子を引き抜
き、全メモリセルトランジスタに対して一括にして行
う。この結果、メモリセルトランジスタＭＣ１１〜ＭＣ
ｍｎのしきい値電圧は低くなる。
態とするには、ワード線ＷＬ１〜ＷＬｍ全てを０Ｖと
し、ソース線ＳＬを約１２Ｖ程度としビット線ＢＬ１〜
ＢＬｎ全てをフローティング状態として、Ｆ−Ｎトンネ
リング効果により浮遊ゲートからソースに電子を引き抜
き、全メモリセルトランジスタに対して一括にして行
う。この結果、メモリセルトランジスタＭＣ１１〜ＭＣ
ｍｎのしきい値電圧は低くなる。
【０００８】この消去動作時、製造プロセスのばらつき
等により、個々のメモリセルトランジスタの消去速度特
性が異なる為、消去速度の速いメモリセルトランジス
タ、消去速度の遅いメモリセルトランジスタが存在す
る。また、消去動作時間は、消去速度の遅いメモリセル
トラジンスタに合わせるので、消去速度の速いメモリセ
ルトランジスタは消去速度の遅いメモリセルトランジス
タに対して過剰消去されてそのしきい値電圧が負になる
恐れがある。しきい値電圧が負になってしまうと、その
メモリセルトランジスタは常に電流が流れる状態となる
ため、正確なデータの読出しができなくなってしまう。
その為、消去後に全メモリセルトラジスタのしきい値電
圧のチェックを行う必要がある。その動作は、消去後に
メモリセルトランジスタの制御ゲート、すなわちワード
線に例えば０．５Ｖ程度の電圧を印加し、ドレインに接
続されたビット線を順次選択してセンス増幅器６に接続
し、そのビット線に接続されたメモリセルトランジスタ
がオフ状態であるか否かをセンス増幅器６にて判定する
ことによってしきい値電圧が負になっていないことを確
認していた（以下、これをデプレッションチェックとい
う）。
等により、個々のメモリセルトランジスタの消去速度特
性が異なる為、消去速度の速いメモリセルトランジス
タ、消去速度の遅いメモリセルトランジスタが存在す
る。また、消去動作時間は、消去速度の遅いメモリセル
トラジンスタに合わせるので、消去速度の速いメモリセ
ルトランジスタは消去速度の遅いメモリセルトランジス
タに対して過剰消去されてそのしきい値電圧が負になる
恐れがある。しきい値電圧が負になってしまうと、その
メモリセルトランジスタは常に電流が流れる状態となる
ため、正確なデータの読出しができなくなってしまう。
その為、消去後に全メモリセルトラジスタのしきい値電
圧のチェックを行う必要がある。その動作は、消去後に
メモリセルトランジスタの制御ゲート、すなわちワード
線に例えば０．５Ｖ程度の電圧を印加し、ドレインに接
続されたビット線を順次選択してセンス増幅器６に接続
し、そのビット線に接続されたメモリセルトランジスタ
がオフ状態であるか否かをセンス増幅器６にて判定する
ことによってしきい値電圧が負になっていないことを確
認していた（以下、これをデプレッションチェックとい
う）。
【０００９】次に、このデプレッションチェック動作に
ついて説明する。
ついて説明する。
【００１０】消去を行った後、テストモードとすること
により、Ｘデコーダ２ａによって選択ワード線には約
０．５Ｖ程度の電圧が印加される。選択ワード線の数は
当初は１本であったが、最近では、ワード線全てとなっ
て来ており、その分、テスト時間が短縮されている。
により、Ｘデコーダ２ａによって選択ワード線には約
０．５Ｖ程度の電圧が印加される。選択ワード線の数は
当初は１本であったが、最近では、ワード線全てとなっ
て来ており、その分、テスト時間が短縮されている。
【００１１】次に、外部からの列アドレス信号ＡＤｙに
よってビット線ＢＬ１〜ＢＬｎそれぞれを順次選択して
センス増幅器６に接続し、このセンス増幅器６に接続さ
れた１本のビット線と接続する全てのメモリセルトラン
ジスタに流れる電流が基準信号ＲＥＦと比較される。こ
れらメモリセルトランジスタのしきい値電圧が全てワー
ド線の電圧（０．５Ｖ）以上であればこれらメモリセル
トランジスタ全てがオフ状態となっており選択ビット線
には電流が流れないが、１つでもデプレッション状態の
ものがあると選択ビット線に電流が流れるので、これに
よって過剰消去（デプレッション状態）のメモリセルト
ランジスタが存在するか否かを判定することができる。
この判定動作を全ビット線について順次行う。
よってビット線ＢＬ１〜ＢＬｎそれぞれを順次選択して
センス増幅器６に接続し、このセンス増幅器６に接続さ
れた１本のビット線と接続する全てのメモリセルトラン
ジスタに流れる電流が基準信号ＲＥＦと比較される。こ
れらメモリセルトランジスタのしきい値電圧が全てワー
ド線の電圧（０．５Ｖ）以上であればこれらメモリセル
トランジスタ全てがオフ状態となっており選択ビット線
には電流が流れないが、１つでもデプレッション状態の
ものがあると選択ビット線に電流が流れるので、これに
よって過剰消去（デプレッション状態）のメモリセルト
ランジスタが存在するか否かを判定することができる。
この判定動作を全ビット線について順次行う。
【００１２】なお、読出し動作は通常の半導体記憶装置
と同様であるので、その説明は省略する。
と同様であるので、その説明は省略する。
【００１３】
【発明が解決しようとする課題】この従来の不揮発性半
導体記憶装置では、消去を行った後のデプレッションチ
ェック（過剰消去のチェック）を行う場合、ビット線を
１本ずつ選択してセンス増幅器６に接続してその選択ビ
ット線に流れる電流を基準信号ＲＥＦと比較し、デプレ
ッション状態（過剰消去状態）のメモリセルトランジス
タが存在するか否かを判定する構成となっているので、
デプレッションチェックに要する時間が長くなるという
問題点があった。
導体記憶装置では、消去を行った後のデプレッションチ
ェック（過剰消去のチェック）を行う場合、ビット線を
１本ずつ選択してセンス増幅器６に接続してその選択ビ
ット線に流れる電流を基準信号ＲＥＦと比較し、デプレ
ッション状態（過剰消去状態）のメモリセルトランジス
タが存在するか否かを判定する構成となっているので、
デプレッションチェックに要する時間が長くなるという
問題点があった。
【００１４】本発明の目的はデプレッションチェックに
要する時間を短縮することができる不揮発性半導体記憶
装置を提供することにある。
要する時間を短縮することができる不揮発性半導体記憶
装置を提供することにある。
【００１５】
【００１６】また、前記列デコーダを、前記ビット線選
択信号それぞれと対応して設けられた、ゲートに列アド
レス信号の所定のビットを対応して受け並列接続された
複数のＰチャネル型の第１のトランジスタ及びゲートに
前記列アドレス信号の所定のビットを対応して受け前記
複数のＰチャネル型の第１のトランジスタのドレインと
接地電位点との間に直列接続された複数のＮチャネル型
の第１のトランジスタから成るＮＡＮＤゲート部と、こ
のＮＡＮＤゲート部の出力信号をレベル反転するインバ
ータと、ゲートに全列選択制御信号を受け前記複数のＰ
チャネル型の第１のトランジスタのソースと電源電位点
との間に接続されたＰチャネル型の第２のトランジスタ
とゲートに前記全列選択制御信号を受け前記複数のＰチ
ャネル型の第１のトランジスタのドレインと接地電位点
との間に接続されたＮチャネル型の第２のトランジスタ
とを含む回路として構成される。
択信号それぞれと対応して設けられた、ゲートに列アド
レス信号の所定のビットを対応して受け並列接続された
複数のＰチャネル型の第１のトランジスタ及びゲートに
前記列アドレス信号の所定のビットを対応して受け前記
複数のＰチャネル型の第１のトランジスタのドレインと
接地電位点との間に直列接続された複数のＮチャネル型
の第１のトランジスタから成るＮＡＮＤゲート部と、こ
のＮＡＮＤゲート部の出力信号をレベル反転するインバ
ータと、ゲートに全列選択制御信号を受け前記複数のＰ
チャネル型の第１のトランジスタのソースと電源電位点
との間に接続されたＰチャネル型の第２のトランジスタ
とゲートに前記全列選択制御信号を受け前記複数のＰチ
ャネル型の第１のトランジスタのドレインと接地電位点
との間に接続されたＮチャネル型の第２のトランジスタ
とを含む回路として構成される。
【００１７】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１８】図１（Ａ），（Ｂ）は本発明の一実施の形
態を示す回路図及びそのＹデコーダ部分の具体例を示す
回路図である。
態を示す回路図及びそのＹデコーダ部分の具体例を示す
回路図である。
【００１９】この実施の形態は、浮遊ゲートを備え電気
的にデータの書込み，消去可能な複数のメモリセルトラ
ンジスタＭＣ１１〜ＭＣｍｎを行方向，列方向に配置し
たメモリセルアレイ１と、複数のメモリセルトランジス
タＭＣ１１〜ＭＣｍｎの各行それぞれと対応して設けら
れ対応する行のメモリセルトランジスタの制御ゲートと
接続する複数のワード線ＷＬ１〜ＷＬｍと、複数のメモ
リセルトランジスタの各列それぞれと対応して設けられ
対応する列のメモリセルトランジスタのドレインと接続
する複数のビット線ＢＬ１〜ＢＬｎと、書込み動作時及
び読出し動作時には行アドレス信号ＡＤｘに従って複数
のワード線ＷＬ１〜ＷＬｍのうちの所定のワード線を選
択してその動作時の選択レベルとし消去動作時及び消去
後のテスト動作時には全ワード線ＷＬ１〜ＷＬｍをその
動作時の所定の電位とするＸデコーダ２と、書込み動作
時及び読出し動作時には列アドレス信号ＡＤｙに従って
複数のビット線ＢＬ１〜ＢＬｎのうちの所定のビット線
を選択し消去動作時には複数のビット線ＢＬ１〜ＢＬｎ
全てを非選択状態とし消去後のテスト動作時には複数の
ビット線ＢＬ１〜ＢＬｎ全てを選択する列選択回路のＹ
デコーダ３及びＹスイッチ回路４と、書込み動作時、選
択されたビット線に書込みデータＤＩに応じて書込み用
の電圧を供給する書込み回路５と、読出し動作時、選択
されたビット線の信号のレベルを基準信号ＲＥＦと比較
して検知，判別し、消去後のテスト動作時には同時に選
択された複数のビット線ＢＬ１〜ＢＬｎの全信号のレベ
ルを基準信号ＲＥＦと比較して検知，判別するセンス増
幅器６とを有する構成となっている。
的にデータの書込み，消去可能な複数のメモリセルトラ
ンジスタＭＣ１１〜ＭＣｍｎを行方向，列方向に配置し
たメモリセルアレイ１と、複数のメモリセルトランジス
タＭＣ１１〜ＭＣｍｎの各行それぞれと対応して設けら
れ対応する行のメモリセルトランジスタの制御ゲートと
接続する複数のワード線ＷＬ１〜ＷＬｍと、複数のメモ
リセルトランジスタの各列それぞれと対応して設けられ
対応する列のメモリセルトランジスタのドレインと接続
する複数のビット線ＢＬ１〜ＢＬｎと、書込み動作時及
び読出し動作時には行アドレス信号ＡＤｘに従って複数
のワード線ＷＬ１〜ＷＬｍのうちの所定のワード線を選
択してその動作時の選択レベルとし消去動作時及び消去
後のテスト動作時には全ワード線ＷＬ１〜ＷＬｍをその
動作時の所定の電位とするＸデコーダ２と、書込み動作
時及び読出し動作時には列アドレス信号ＡＤｙに従って
複数のビット線ＢＬ１〜ＢＬｎのうちの所定のビット線
を選択し消去動作時には複数のビット線ＢＬ１〜ＢＬｎ
全てを非選択状態とし消去後のテスト動作時には複数の
ビット線ＢＬ１〜ＢＬｎ全てを選択する列選択回路のＹ
デコーダ３及びＹスイッチ回路４と、書込み動作時、選
択されたビット線に書込みデータＤＩに応じて書込み用
の電圧を供給する書込み回路５と、読出し動作時、選択
されたビット線の信号のレベルを基準信号ＲＥＦと比較
して検知，判別し、消去後のテスト動作時には同時に選
択された複数のビット線ＢＬ１〜ＢＬｎの全信号のレベ
ルを基準信号ＲＥＦと比較して検知，判別するセンス増
幅器６とを有する構成となっている。
【００２０】また、Ｙデコーダ３は、複数のビット線Ｂ
Ｌ１〜ＢＬｎそれぞれと対応して設けられ、ゲートに列
アドレス信号ＡＤｙの所定のビット（ＡＹ１〜ＡＹＮ
等）を対応して受け並列接続された複数のＰチャネル型
のトランジスタＱｐ１、及びゲートに列アドレス信号Ａ
Ｄｙの所定のビット（ＡＹ１〜ＡＹＮ等）を対応して受
け複数のＰチャネル型のトランジスタＱｐ１のドレイン
と接地電位点との間に直列接続された複数のＮチャネル
型のトランジスタＱｎ１から成るＮＡＮＤゲート部と、
このＮＡＮＤゲート部の出力信号をレベル反転して対応
する列選択信号（Ｙ１等）を出力するインバータＩＶ
と、ゲートに全列選択制御信号ＹＡを受け複数のＰチャ
ネル型のトランジスタＱｐ１のソースと電源電位点（電
位Ｖｃｃ）との間に接続されたＰチャネル型のトランジ
スタＱｐ２と、ゲートに全列選択制御信号ＹＡを受け複
数のＰチャネル型のトランジスタのドレインと接地電位
点との間に接続されたＮチャネル型のトランジスタＱｎ
２とを含んで構成される。なお図１（Ｂ）には、全ビッ
ト線ＢＬ１〜ＢＬｎを非選択状態とする回路は省略され
ている。
Ｌ１〜ＢＬｎそれぞれと対応して設けられ、ゲートに列
アドレス信号ＡＤｙの所定のビット（ＡＹ１〜ＡＹＮ
等）を対応して受け並列接続された複数のＰチャネル型
のトランジスタＱｐ１、及びゲートに列アドレス信号Ａ
Ｄｙの所定のビット（ＡＹ１〜ＡＹＮ等）を対応して受
け複数のＰチャネル型のトランジスタＱｐ１のドレイン
と接地電位点との間に直列接続された複数のＮチャネル
型のトランジスタＱｎ１から成るＮＡＮＤゲート部と、
このＮＡＮＤゲート部の出力信号をレベル反転して対応
する列選択信号（Ｙ１等）を出力するインバータＩＶ
と、ゲートに全列選択制御信号ＹＡを受け複数のＰチャ
ネル型のトランジスタＱｐ１のソースと電源電位点（電
位Ｖｃｃ）との間に接続されたＰチャネル型のトランジ
スタＱｐ２と、ゲートに全列選択制御信号ＹＡを受け複
数のＰチャネル型のトランジスタのドレインと接地電位
点との間に接続されたＮチャネル型のトランジスタＱｎ
２とを含んで構成される。なお図１（Ｂ）には、全ビッ
ト線ＢＬ１〜ＢＬｎを非選択状態とする回路は省略され
ている。
【００２１】次に、この実施の形態の動作について説明
する。この実施の形態における書込み動作，消去動作及
び読出し動作は、図２（Ａ），（Ｂ）に示された従来例
と同様にして行なわれるので、これ以上の説明は省略す
る。
する。この実施の形態における書込み動作，消去動作及
び読出し動作は、図２（Ａ），（Ｂ）に示された従来例
と同様にして行なわれるので、これ以上の説明は省略す
る。
【００２２】消去後のテスト動作（テストモード）は、
テストモード時、アクティブレベルとなる全行選択制御
信号ＸＡ及び全列選択制御信号ＹＡによって、Ｘデコー
ダ２は全ワード線ＷＬ１〜ＷＬｍを選択して約０．５Ｖ
程度の電圧を供給し、Ｙデコーダ３及びＹスイッチ回路
４は列選択信号Ｙ１〜Ｙｎ全てをアクティブレベルにし
て全ビット線ＢＬ１〜ＢＬｎを選択してセンス増幅器６
に接続する。
テストモード時、アクティブレベルとなる全行選択制御
信号ＸＡ及び全列選択制御信号ＹＡによって、Ｘデコー
ダ２は全ワード線ＷＬ１〜ＷＬｍを選択して約０．５Ｖ
程度の電圧を供給し、Ｙデコーダ３及びＹスイッチ回路
４は列選択信号Ｙ１〜Ｙｎ全てをアクティブレベルにし
て全ビット線ＢＬ１〜ＢＬｎを選択してセンス増幅器６
に接続する。
【００２３】この結果、メモリセルアレイ１の全メモリ
セルトランジスタＭＣ１１〜ＭＣｍｎが選択状態とな
り、そのドレインがビット線ＢＬ１〜ＢＬｎを通してセ
ンス増幅器６に接続される。そしてこのセンス増幅器６
によって、ビット線ＢＬ１〜ＢＬｎに流れる全電流が基
準信号ＲＥＦと比較され、検知，判別される。
セルトランジスタＭＣ１１〜ＭＣｍｎが選択状態とな
り、そのドレインがビット線ＢＬ１〜ＢＬｎを通してセ
ンス増幅器６に接続される。そしてこのセンス増幅器６
によって、ビット線ＢＬ１〜ＢＬｎに流れる全電流が基
準信号ＲＥＦと比較され、検知，判別される。
【００２４】メモリセルトランジスタＭＣ１１〜ＭＣｍ
ｎ全てが正常な消去状態にあり、過電圧状態，デプレッ
ション状態のものが１つもなければ、これらメモリセル
トランジスタＭＣ１１〜ＭＣｍｎは全てオフ状態となっ
ていて電流が流れない。センス増幅器６はこの状態を判
別して、この状態と対応するレベルの信号を出力する。
これに対し、メモリセルトランジスタＭＣ１１〜ＭＣｍ
ｎのうちに１つでも過消去状態，デプレッション状態の
ものがあれば、そのメモリトランジスタはオン状態とな
って電流が流れ、センス増幅器６はこの電流を検知し
て、対応するレベルの信号を出力する。
ｎ全てが正常な消去状態にあり、過電圧状態，デプレッ
ション状態のものが１つもなければ、これらメモリセル
トランジスタＭＣ１１〜ＭＣｍｎは全てオフ状態となっ
ていて電流が流れない。センス増幅器６はこの状態を判
別して、この状態と対応するレベルの信号を出力する。
これに対し、メモリセルトランジスタＭＣ１１〜ＭＣｍ
ｎのうちに１つでも過消去状態，デプレッション状態の
ものがあれば、そのメモリトランジスタはオン状態とな
って電流が流れ、センス増幅器６はこの電流を検知し
て、対応するレベルの信号を出力する。
【００２５】このようにして、メモリセルトラジスタＭ
Ｃ１１〜ＭＣｍｎのうちに過消去状態，デプレッション
状態のものが存在するか否かを、一度の動作によりテス
トすることができ、テスト（デプレッションチェック）
に要する時間を短縮することができる。
Ｃ１１〜ＭＣｍｎのうちに過消去状態，デプレッション
状態のものが存在するか否かを、一度の動作によりテス
トすることができ、テスト（デプレッションチェック）
に要する時間を短縮することができる。
【００２６】なお、Ｙデコーダ３において、全列選択制
御信号ＹＡによって全ビット線を選択状態とする回路
を、一般的に用いられている図２（Ｂ）に示されたデコ
ード用のＮＡＮＤゲートとインバータとの間に２入力
（一方はＮＡＮＤゲートの出力を、他方は全列選択制御
信号ＹＡをそれぞれ入力する）のＮＡＮＤゲート又はＮ
ＯＲゲートを設けた構成では、２入力のＮＡＮＤゲート
（ＮＯＲゲート）に４個のトランジスタが必要である
が、図１（Ｂ）の構成とすることにより、同一機能を２
個のトランジスタで済ませることができる。
御信号ＹＡによって全ビット線を選択状態とする回路
を、一般的に用いられている図２（Ｂ）に示されたデコ
ード用のＮＡＮＤゲートとインバータとの間に２入力
（一方はＮＡＮＤゲートの出力を、他方は全列選択制御
信号ＹＡをそれぞれ入力する）のＮＡＮＤゲート又はＮ
ＯＲゲートを設けた構成では、２入力のＮＡＮＤゲート
（ＮＯＲゲート）に４個のトランジスタが必要である
が、図１（Ｂ）の構成とすることにより、同一機能を２
個のトランジスタで済ませることができる。
【００２７】
【発明の効果】以上説明したように本発明は、消去後の
デプレッションチェックを、全ワード線を選択すると共
に複数本のビット線を同時に選択してセンス増幅器に接
続し、これら選択ビット線の全信号のレベルを検知，判
別する構成としたので、複数本のビット線と接続する全
てのメモリセルトランジスタのデプレッションチェック
を一度に行うということができ、デプレッションチェッ
クに要する時間を短縮することができる効果がある。
デプレッションチェックを、全ワード線を選択すると共
に複数本のビット線を同時に選択してセンス増幅器に接
続し、これら選択ビット線の全信号のレベルを検知，判
別する構成としたので、複数本のビット線と接続する全
てのメモリセルトランジスタのデプレッションチェック
を一度に行うということができ、デプレッションチェッ
クに要する時間を短縮することができる効果がある。
【図１】本発明の一実施の形態を示す回路図及びそのＹ
デコーダ部分の具体例を示す回路図である。
デコーダ部分の具体例を示す回路図である。
【図２】従来の不揮発性半導体記憶装置の一例を示す回
路図及びそのＹデコーダ部分の具体例を示す回路図であ
る。
路図及びそのＹデコーダ部分の具体例を示す回路図であ
る。
１ メモリセルアレイ ２，２ａ Ｘデコーダ ３，３ａ Ｙデコーダ ４ Ｙスイッチ回路 ５ 書込み回路 ６ センス増幅器 ＢＬ１〜ＢＬｎ ビット線 ＭＣ１１〜ＭＣｍｎ メモリセルトランジスタ Ｑｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２ トランジスタ ＷＬ１〜ＷＬｍ ワード線
Claims (1)
- 【請求項１】 全ビット線を選択するための全列選択制
御信号により列選択信号の活性、非活性を制御する列活
性化手段を有する列デコーダと、消去後のテスト動作時
には全ワード線をその動作時の所定の正電位とし前記全
ワード線を選択するための全行選択制御信号により活性
化された行選択信号を出力する行デコーダとを備え、デ
ータ消去後のテストモード時に、前記全列選択制御信号
及び前記全行選択制御信号によりそれぞれ活性化された
前記列選択信号及び前記行選択信号で前記全ワード線及
び前記全ビット線をそれぞれ同時選択することによっ
て、一度のテスト動作で、メモリトランジスタのうち１
つでも過消去状態またはディプレション状態のトランジ
スタがあればその導通電流をセンス増幅器で検知し、対
応するレベルの信/号を出力する電気的に書込み可能な
不揮発性半導体記憶装置において、 前記列デコーダを、前記ビット線選択信号それぞれと対
応して設けられた、ゲートに列アドレス信号の所定のビ
ットを対応して受け並列接続された複数のＰチャネル型
の第１のトランジスタ及びゲートに前記列アドレス信号
の所定のビットを対応して受け前記複数のＰチャネル型
の第１のトランジスタのドレインと接地電位点との間に
直列接続された複数のＮチャネル型の第１のトランジス
タから成るＮＡＮＤゲート部と、このＮＡＮＤゲート部
の出力信号をレベル反転するインバータと、ゲートに全
列選択制御信号を受け前記複数のＰチャネル型の第１の
トランジスタのソースと電源電位点との間に接続された
Ｐチャネル型の第２のトランジスタとゲートに前記全列
選択制御信号を受け前記複数のＰチャネル型の第１のト
ランジスタのドレインと接地電位点との間に接続された
Ｎチャネル型の第２のトランジスタとを含む回路とした
ことを特徴とする不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23801695A JP2888181B2 (ja) | 1995-09-18 | 1995-09-18 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23801695A JP2888181B2 (ja) | 1995-09-18 | 1995-09-18 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982093A JPH0982093A (ja) | 1997-03-28 |
| JP2888181B2 true JP2888181B2 (ja) | 1999-05-10 |
Family
ID=17023910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23801695A Expired - Lifetime JP2888181B2 (ja) | 1995-09-18 | 1995-09-18 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888181B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4832835B2 (ja) * | 2005-09-13 | 2011-12-07 | 株式会社Ｇｅｎｕｓｉｏｎ | 不揮発性半導体記憶装置の読み書き制御方法 |
-
1995
- 1995-09-18 JP JP23801695A patent/JP2888181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0982093A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373632B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3132637B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3720859B2 (ja) | 半導体集積回路メモリ装置 | |
| USRE44978E1 (en) | Method of verifying programming of a nonvolatile memory device | |
| JP2780674B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4439683B2 (ja) | リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法 | |
| JPH05128878A (ja) | 不揮発性半導体記憶装置 | |
| JP3392165B2 (ja) | 半導体記憶装置 | |
| KR950008674B1 (ko) | 불휘발성 반도체 기억장치 및 그의 데이타소거방법 | |
| JP2689939B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3501916B2 (ja) | 半導体記憶装置およびその一括消去ベリファイ方法 | |
| JPH1166874A (ja) | 不揮発性半導体記憶装置 | |
| JP3414587B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3359404B2 (ja) | 不揮発性半導体記憶装置の記憶データの消去方法 | |
| JP4251717B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH065085A (ja) | 不揮発性半導体記憶装置 | |
| JPH08255489A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
| JP3268732B2 (ja) | 不揮発性半導体メモリ | |
| JP2888181B2 (ja) | 不揮発性半導体記憶装置 | |
| JPWO2006001058A1 (ja) | 半導体装置及びソース電圧制御方法 | |
| JPH0644791A (ja) | 不揮発性半導体装置 | |
| JPH1055697A (ja) | 不揮発性半導体記憶装置 | |
| JP3588553B2 (ja) | 不揮発性半導体メモリ | |
| JP2508888B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3360855B2 (ja) | 一括消去型不揮発性半導体記憶装置およびその試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |