JP2888129B2 - デジタル信号記録装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体メモリにデジタル
信号を符号化して記録するデジタル信号記録装置及びデ
ジタル信号再生装置に関するものである。

【０００２】

【従来の技術】近年、半導体メモリ（固体メモリ）の大
容量化、低価格化に伴い、固体メモリを記録媒体にした
デジタル信号記録再生装置が次世代記録再生装置として
期待されている。しかしながら、現在固体メモリは磁気
テープや磁気ディスク、光ディスクなどの他の記録媒体
に比較すると価格が非常に高く、固体メモリを用いたデ
ジタル信号記録再生装置の実用化を阻んでいる。固体メ
モリの有効活用を図り、デジタル信号記録再生装置の実
用化を図る上で、信号圧縮技術は有効な手段であるが、
圧縮率を上げると一方で記録品質が低下するという問題
を有している。

【０００３】以下に本発明に最も近い従来例として、特
開平２−３０５０５３号公報を例にして説明する。この
公報記載の発明は、デジタル信号を符号化する際に、ビ
ットレートを可変できるようにしている。メモリ容量が
充分にあるときはデジタル信号を高いビットレートで符
号化して固体メモリに記録する。次に、固体メモリの残
容量が少なくなってくると、高ビットレートで記録した
データを固体メモリから読みだして、当初とは異なる圧
縮アルゴリズムにより、ビットレートを下げて再度符号
化し直し、固体メモリに記録する。こうすることによ
り、固体メモリに空領域を確保する。この一連の処理を
繰り返すことによって、記録品質と長時間化の相反する
課題に対処している。

【０００４】また、本出願人は、特願平５−２７１８１
８号（以下、先願と略する）において本願の基礎とな
る、階層符号化方式によるデジタル信号記録再生装置を
提案している。

【０００５】

【発明が解決しようとする課題】しかしながら上記の従
来例では、固体メモリに空領域を確保するためには、高
いビットレートで記録したデータを固体メモリから読み
だし、当初とは異なる圧縮アルゴリズムによりビットレ
ートを下げて再度符号化し直さなければならず、ハード
ウエアに対する負荷が大きく、効率が悪いという問題を
有していた。また、データ量によっては固体メモリ内に
未使用領域が発生し、固体メモリの有効活用が図れない
という問題を有していた。

【０００６】また上記した本出願人による先願において
は、具体的な階層符号化器の構成や固体メモリへの階層
データの格納方法については特に限定していない。

【０００７】本発明は上記問題点に鑑み、記録品質を可
能な限り保持しながら、効率よく記録時間を伸ばすこと
ができるとともに、固体メモリの有効活用を図ったデジ
タル信号記録再生装置を提供することを目的とする。ま
た、上記先願では限定されていなかった階層符号化器の
具体構成や、固体メモリへの階層データの格納方法につ
いて新たな構成を付加することにより、簡単な処理で上
記目的を実現可能とするものである。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のデジタル信号記録装置は、階層符号
化器(12-17)、記録装置(18)、書き込み制御器(19)から
なるデジタル信号記録装置であって、階層符号化器(12-
17)は、入力されるデジタル信号を、第１から第Ｎの階
層順位に分けられた階層データに符号化し、記録装置(1
8)は、データ格納領域と補助情報格納領域とを有し、デ
ータ格納領域は、階層符号化器(12-17)で符号化した階
層データを格納し、補助情報格納領域は、いずれの階層
データがいずれのデータ格納領域に格納されたかを表す
補助情報を格納し、書き込み制御器(19)は、予め定めら
れたアドレス順位で各階層データとその補助情報を記録
装置(18)に書き込み、階層順位の低い階層データの書き
込みアドレスが、階層順位の高い階層データと一致した
際、階層順位の低い階層データの書き込みを中止すると
ともに、階層順位の低い階層データの一部の領域を解放
するよう構成されている。請求項２記載のデジタル信号
記録装置は、請求項１記載において、書き込み制御器(1
9)の予め定められたアドレス順序は、第１の階層データ
を、アドレスＡ番地からアドレスＢ番地に格納し、第２
の階層データを、アドレスＢ番地からアドレスＡ番地に
格納するものである。請求項３記載のデジタル信号記録
装置は、請求項１において、書き込み制御器(19)の予め
定められたアドレス順序は、第１の階層データを、アド
レスＡ番地からアドレスＢ番地に、アドレスＢ番地に達
した際にはアドレスＤ番地からアドレスＣ番地に格納
し、第２の階層データを、アドレスＣ番地からアドレス
Ａ番地、アドレスＤ番地からアドレスＣ番地に交互に格
納するものである。但し、Ａ＜Ｂ， Ｃ＜Ｄ （Ａ＞
Ｂ， Ｃ＞Ｄ）である。請求項４記載のデジタル信号記
録装置は、請求項１において、書き込み制御器(19)の予
め定められたアドレス順序は、第１の階層データを、ア
ドレスＡ番地からアドレスＢ番地に、アドレスＢ番地に
達した際にはアドレスＤ番地からアドレスＣ番地に格納
し、第２の階層データを、アドレスＣ番地からアドレス
Ｄ番地に格納し、第３の階層データを、アドレスＢ番地
からアドレスＡ番地、アドレスＤ 番地からアドレスＣ番
地に交互に格納し、第４の階層データを、アドレスＡ’
番地からアドレスＡ番地またはアドレスＢ番地、アドレ
スＣ’番地からアドレスＣ番地またはアドレスＤ番地に
交互に格納するものである。但し、Ａ＜Ａ’＜Ｂ，Ｃ＜
Ｃ’＜Ｄ （Ａ＞Ａ’＞Ｂ， Ｃ＞Ｃ’＞Ｄ）であ
る。請求項５記載のデジタル信号記録装置は、請求項１
において、書き込み制御器(19)の予め定められたアドレ
ス順序は、第１の階層データを、アドレスＡ番地からア
ドレスＢ番地に、アドレスＢ番地に達した際にはアドレ
スＤ番地からアドレスＣ番地に、アドレスＣ番地に達し
た際にはアドレスＥ番地からアドレスＦ番地に格納し、
第２の階層データを、アドレスＥ番地からアドレスＦ番
地に、アドレスＦ番地に達した際にはアドレスＣ番地か
らアドレスＤ番地に格納し、第３の階層データを、アド
レスＣ番地からアドレスＤ番地に格納し、第４の階層デ
ータを、アドレスＢ番地からアドレスＡ番地、アドレス
Ｄ番地からアドレスＣ番地、アドレスＦ番地からアドレ
スＥ番地に交互に格納し、第５の階層データを、アドレ
スＡ’番地からアドレスＡ番地またはアドレスＢ番地、
アドレスＣ’番地からアドレスＣ番地またはＤ番地、ア
ドレスＥ’番地からアドレスＥ番地またはアドレスＦ番
地に交互に格納するものである。但し、Ａ＜Ａ’＜Ｂ，
Ｃ＜Ｃ’＜Ｄ，Ｅ＜Ｅ’＜Ｆ （Ａ＞Ａ’＞Ｂ， Ｃ
＞Ｃ’＞Ｄ， Ｅ＞Ｅ’＞Ｆ）である。請求項６記載の
デジタル信号記録装置は、請求項１乃至５に記載の階層
符号化器(12-17)は、ＬＰＣ合成フィルタ係数、階層デ
ータに分けられたパルス情報を出力するマルチパルス符
号化器(42)であり、パルス情報は、パルスの振幅値と位
置からなり、階層順位は、パルスの振幅値に基づいて決
定されるようにしたものである。

【０００９】

【００１０】

【００１１】

【００１２】

【作用】請求項１記載のデジタル信号記録装置は、上記
構成によって、録音時間長に対してメモリ容量に余裕が
ある場合は、すべての階層データが保持されているので
高音質な録音が行え、メモリが一杯になった場合でも、
自動的に下位の階層から書き込みが中止され、上位階層
のデータが上書きされていくので極めて簡単な処理によ
って効率よく記録時間を伸ばすことができる。すなわち
記録品質を可能な限り保持しながら、効率よく記録時間
を伸ばすことができるとともに、データが固体メモリに
有効に格納されるため、固体メモリの有効活用を図るこ
とができることとなるのである。請求項２記載のデジタ
ル信号記録装置は、上記構成によって、第１の階層デー
タも第２の階層データもきわめて簡単なアドレス制御で
メモリへの書き込みが行え、しかも、第２の階層データ
の書き込みアドレスと第１の階層データの書き込みアド
レスとが一致するか否かというきわめて簡単な判定基準
によって、下位階層（この場合第２の階層）データの廃
棄処理による録音時間延長が行えることとなる。請求項
３記載のデジタル信号記録装置は、上記構成によって、
階層数が３の場合でも、第１、第２、第３の階層データ
ともきわめて簡単なアドレス制御でメモリへの書き込み
が行え、しかも、第３の階層データの書き込みアドレス
が第１あるいは第２の階層データの書き込みアドレスと
一致するか否か、第２の階層データの書き込みアドレス
が第１の階層データの書き込みアドレスと一致するか否
かというきわめて簡単な判定基準によって、下位階層デ
ータの廃棄処理による録音時間延長が行えることとな
る。請求項４記載のデジタル信号記録装置は、上記構成
によって、階層数が４の場合でも、第１、第２、第３、
第４の階層データともきわめて簡単なアドレス制御でメ
モリへの書き込みが行え、しかも、第４の階層データの
書き込みアドレスが第１あるいは第２あるいは第３の階
層データの書き込みアドレスと一致するか否か、第３の
階層データの書き込みアドレスが第１あるいは第２の階
層データの書き込みアドレスと一致するか否か、第２の
階層データの書き込みアドレスが第１の階層データの書
き込みアドレスと一致するか否かというきわめて簡単な
判定基準によって、下位階層データの廃棄処理による録
音時間延長が行えることとなる。請求項５記載のデジタ
ル信号記録装置は、上記構成によって、階層数が５の場
合でも、第１、第２、第３、第４、第５の階層データと
もきわめて簡単なアドレス制御でメモリへの書き込みが
行え、しかも、第５の階層データの書き込みアドレスが
第１あるいは第２あるいは第３あるいは第４の階層デー
タの書き込みアドレスと一致するか否か、第４の階層デ
ータの書き込みアドレスが第１あるいは第２あるいは第
３の階層データの書き込みアドレスと一致するか否か、
第３の階層データの書き込みアドレスが第１あるいは第
２の階層データの書き込みアドレスと一致するか否か、
第２の階層データの書き込みアドレスが第１の階層デー
タの書き込みアドレスと一致するか否かというきわめて
簡単な判定基準によって、下位階層データの廃棄処理に
よる録音時間延長が行えることとなる。請求項６記載の
デジタル信号記録装置は、上記構成によって、マルチパ
ルス符号化方式において記録品質を可能な限り保持しな
がら、効率よく記録時間を伸ばすことができるととも
に、データが固体メモリに有効に格納されるため、固体
メモリの有効活用を図ることができることとなる。

【００１３】

【００１４】

【００１５】

【００１６】

【実施例】以下、本発明のデジタル信号記録装置及びデ
ジタル信号再生装置について、図面を参照しながら説明
する。

【００１７】図１は本発明の第１の実施例におけるデジ
タル信号記録装置の構成を示すブロック図である。図１
において、１１はアナログの音声入力信号を、例えば１
６ビットのディジタル信号に変換するＡ／Ｄ変換器、１
２はＡ／Ｄ変換器１１からの１６ビットのデジタル信号
を第１の帯域信号から第４の帯域信号までの４帯域に帯
域分割する帯域分割器、１３は、上記第１の帯域信号を
６ビットで量子化し、第１の符号データを出力する第１
の量子化器、１４は、上記第２の帯域信号を４ビットで
量子化し、第２の符号データを出力する第２の量子化
器、１５は、上記第３の帯域信号を３ビットで量子化
し、第３の符号データを出力する第３の量子化器、１６
は、上記第４の帯域信号を３ビットで量子化し、第４の
符号データを出力する第４の量子化器、１７は、上記第
１から第４の符号データの総計１６ビットの符号データ
を受けて、それぞれ４ビットの第１の階層データから第
４の階層データまでの４階層の階層データを出力する階
層分割器、１８は階層分割器１７で階層符号化されたデ
ータを格納するデータ格納領域と、該格納されたデータ
の属性を表す補助情報を格納する補助情報格納領域とを
有する固体メモリ、１９は固体メモリ１８の書き込み可
能領域が不足した場合、固体メモリ１８に格納された階
層データのうち、少なくとも上記第１の階層データは保
持したまま、それ以外の任意の階層の階層データの少な
くとも一部のデータ領域を開放し、該開放されたデータ
領域に相当する記憶領域に、少なくとも上記第１の階層
データを含む、４個以下の任意の階層の個数の階層デー
タを格納する書き込み制御器である。

【００１８】ここで、データ領域を開放する、という言
葉の意味は、そのデータ領域に既に書き込まれているデ
ータがあっても、その領域に新規にデータを書き込むこ
とを許可する状態にするということである。

【００１９】図２は図１に示した帯域分割器１２の構成
の一例を示すブロック図である。図２に示すように、帯
域分割器１２は、ＱＭＦ(quadrature mirror filter)２
段で構成されたＱＭＦフィルタバンクであり、従来から
広く用いられている帯域分割器である（例えば「電子情
報通信学会編 デジタル信号処理ハンドブック pp.135ー
137 1993年」 参照）。本実施例では、帯域分割器の一
例として、上記のようなＱＭＦフィルタバンクを用いて
いるが、このほかにも、ＭＰＥＧオーディオ符号化アル
ゴリズム等で行われている、ポリフェーズフィルタバン
クや、ハイブリッドポリフェーズ／ＭＤＣＴフィルタバ
ンクを用いたようなものでもよい(ISO/IEC 11172-3:199
3 参照）。

【００２０】本実施例では、上記第１から第４の量子化
器で量子化するビット数は、それぞれ６ビット、４ビッ
ト、３ビット、３ビットとしているが、必ずしもそうす
る必要なく、例えば、６ビット、５ビット、３ビット、
２ビット等としてもよい。また、本実施例では、上記第
１から第４の量子化器は、それぞれ上記のように予め与
えられたビット数で線形量子化する量子化器とするが、
対数関数や双曲線関数等で非線形変換する非線形量子化
器であってもよい（「電子情報通信学会編 デジタル信
号処理ハンドブック pp.16ー17 1993年」 参照）。ま
た、ＭＰＥＧオーディオ符号化アルゴリズム等で行われ
ている様に、入力信号の振幅値に応じて振幅を正規化し
ながら量子化を行うような量子化器であってもよい(ISO
/IEC 11172-3:1993 参照）。

【００２１】図３は、各帯域に割り当てるビット数がそ
れぞれ６ビット、４ビット、３ビット、３ビットの場
合、階層分割器１７が、上記第１から第４の符号データ
の総計１６ビットの符号データの中のいずれのビットを
いずれの階層に当てはめるかの一例を示したものであ
る。図３における各枠内の数字がいずれの階層かを表す
数字である。なお、図３に示した帯域１〜帯域４は、帯
域１が最も低い周波数帯域で、順に帯域４にいくにした
がって高周波数帯域となるものとする。図３では、第１
の階層データは、第１の符号データのＭＳＢ側４ビット
の４ビットデータ、第２の階層データは、第１の符号デ
ータの第２ＬＢＳ１ビットと第２の符号データのＭＳＢ
側３ビットの計４ビットデータ、第３の階層データは、
第３の符号データのＭＳＢ側２ビットと第４の符号デー
タのＭＳＢ側２ビットの計４ビットデータ、第４の階層
データは、第１の符号データの第１ＬＳＢ１ビットと第
２の符号データの第１ＬＳＢ１ビットと第３の符号デー
タの第１ＬＳＢ１ビットと第４の符号データの第１ＬＳ
Ｂ１ビットの計４ビットデータ、というような階層構造
にするわけである。上記のような階層分割を行うのは、
低い周波数帯域の情報及び各帯域ではＭＳＢ側の情報ほ
ど重要であるという考え方に基づいている。つまり、符
号データの重要度の順に階層分割を行なえばよいという
ことであるので、必ずしも上記のような階層分割である
必要はない。

【００２２】図４は、各帯域に割り当てるビット数がそ
れぞれ６ビット、５ビット、３ビット、２ビットの場
合、階層分割器１７が、上記第１から第４の符号データ
の総計１６ビットの符号データの中のいずれのビットを
いずれの階層に当てはめるかの一例を示したものであ
る。図４における各枠内の数字がいずれの階層かを表す
数字である。図４では、第１の階層データは、第１の符
号データのＭＳＢ側４ビットの４ビットデータ、第２の
階層データは、第１の符号データの第２ＬＢＳ１ビット
と第２の符号データのＭＳＢ側３ビットの計４ビットデ
ータ、第３の階層データは、第３の符号データのＭＳＢ
側２ビットと第４の符号データのＭＳＢ側２ビットの計
４ビットデータ、第４の階層データは、第１の符号デー
タの第１ＬＳＢ１ビットと第２の符号データのＬＳＢ側
２ビットと第３の符号データの第１ＬＳＢ１ビットの計
４ビットデータ、というような階層構造にするわけであ
る。上記のような階層分割を行うのも、上記した例と同
様、低い周波数帯域の情報及び各帯域ではＭＳＢ側の情
報ほど重要であるという考え方に基づいている。つま
り、符号データの重要度の順に階層分割を行なえばよい
ということであるので、必ずしも上記のような階層分割
である必要はない。

【００２３】図５は書き込み制御器１９の動作を表すフ
ローチャートである。図６は、データ記録中にはじめ
て、上記データ格納領域がメモリフル状態になった時の
データ格納領域の状態を示す図である。また、図７は、
データ記録中にはじめて、上記データ格納領域がメモリ
フル状態になった時の補助情報の内容を示す図である。

【００２４】図８は、データ記録中、上記データ格納領
域が２度目にメモリフル状態になった時のデータ格納領
域の状態を示す図である。また、図９は、データ記録
中、上記データ格納領域が２度目にメモリフル状態にな
った時の補助情報の内容を示す図である。

【００２５】図１０は、データ記録終了時のデータ格納
領域の状態を示す図であり、図１１は、データ記録終了
時の補助情報の内容を示す図である。

【００２６】以上のように構成された本実施例のデジタ
ル信号記録装置について、以下その動作について図１か
ら図１１を用いて説明する。

【００２７】図１において、まず、アナログの音声入力
信号はＡ／Ｄ変換器１１により１６ビットのディジタル
信号に変換される。該ディジタル信号は帯域分割器１２
により第１の帯域信号から第４の帯域信号までの４帯域
に帯域分割される。この時帯域分割は、図２で示すよう
なＱＭＦフィルタバンクで行う。

【００２８】第１の量子化器１３は、上記第１の帯域信
号を６ビットで量子化し、第１の符号データを出力す
る。第２の量子化器１４は、上記第２の帯域信号を４ビ
ットで量子化し、第２の符号データを出力する。第３の
量子化器１５は、上記第３の帯域信号を３ビットで量子
化し、第３の符号データを出力する。第４の量子化器１
６は、上記第４の帯域信号を３ビットで量子化し、第４
の符号データを出力する。

【００２９】階層分割器１７は、上記第１から第４の符
号データの総計１６ビットの符号データを受けて、図３
に示すように、それぞれ４ビットの第１の階層データか
ら第４の階層データまでの４階層の階層データを出力す
る。

【００３０】書き込み制御器１９は、図５に示すよう
に、記録開始時に、データ格納領域の全領域を開放しそ
の領域に、階層分割器１７によって生成された階層デー
タを書き込む。本実施例では、第１の階層データから第
４の階層データまでの全ての階層が選択され書き込まれ
ていく。また、書き込み制御器１９は、該選択された階
層のデータをどの領域に書き込むかを表す補助情報を、
上記補助情報格納領域に書き込む。

【００３１】図６は、上記のようにして第１の階層から
第４の階層までの階層データが格納され、メモリフルの
状態になっている上記データ格納領域の様子を表してい
る。本実施例では、アドレス００００からアドレス０Ｆ
ＦＦまでに第１の階層データが格納され、アドレス１０
００からアドレス１ＦＦＦまでに第２の階層データが格
納され、アドレス２０００からアドレス２ＦＦＦまでに
第３の階層データが格納され、アドレス３０００からア
ドレス３ＦＦＦまでに第４の階層データが格納されてい
る。

【００３２】図７は、上記のようにして第１の階層から
第４の階層までの階層データが格納され、上記データ格
納領域がメモリフルの状態になったときの上記補助情報
の内容を表している。これは、アドレス００００からア
ドレス０ＦＦＦまでに第１の階層データが格納され、ア
ドレス１０００からアドレス１ＦＦＦまでに第２の階層
データが格納され、アドレス２０００からアドレス２Ｆ
ＦＦまでに第３の階層データが格納され、アドレス３０
００からアドレス３ＦＦＦまでに第４の階層データが格
納されていることを示す内容になっている。

【００３３】書き込み制御器１９は、メモリフルの状態
になった場合、図５に示すように、上記補助情報を確認
し、データ格納領域の特定の領域を選択し、該領域を開
放すし、該開放されている領域に、階層分割器１７によ
って生成された階層データを書き込む。本実施例では、
第３の階層データと第４の階層データが格納された領域
である、アドレス２０００からアドレス３ＦＦＦまでを
開放し、該開放されている領域に、階層分割器１７によ
って生成された階層データを書き込む。本実施例では、
第１の階層から第２の階層までの階層データが選択され
書き込まれていく。また、書き込み制御器１９は、該選
択された階層データをどの領域に書き込むかを表す情報
を、上記補助情報格納領域に書き込む。

【００３４】図８は、上記のようにして第１の階層から
第２の階層までの階層のデータが新たに格納され、メモ
リフルの状態になっている上記データ格納領域の様子を
表している。本実施例では、アドレス００００からアド
レス０ＦＦＦまでに第１の階層データが格納され、アド
レス１０００からアドレス１ＦＦＦまでに第２の階層デ
ータが格納され、アドレス２０００からアドレス２ＦＦ
Ｆまでに第１の階層データが格納され、アドレス３００
０からアドレス３ＦＦＦまでに第２の階層データが格納
されている。

【００３５】図９は、上記のようにして第１の階層から
第２の階層までの階層のデータが新たに格納され、上記
データ格納領域がメモリフルの状態になったときの上記
補助情報の内容を表している。これは、新たにアドレス
２０００からアドレス２ＦＦＦまでに第１の階層データ
が格納され、アドレス３０００からアドレス３ＦＦＦま
でに第２の階層データが格納されたことを示す内容にな
っている。

【００３６】書き込み制御器１９は、メモリフルの状態
になった場合、図５に示すように、上記補助情報を確認
し、データ格納領域の特定の領域を選択し、該領域を開
放すし、該開放されている領域に、階層分割器１７によ
って生成された階層データを書き込む。本実施例では、
アドレス３０００からアドレス３ＦＦＦまでの領域を開
放し、該開放されている領域に、上記階層分割器１７に
よって生成された階層データを書き込む。本実施例で
は、第１の階層の階層データが選択され書き込まれてい
く。また、書き込み制御器１９は、該選択された階層デ
ータをどの領域に書き込むかを表す情報を、上記補助情
報格納領域に書き込む。

【００３７】図１０は、上記のようにして第１の階層デ
ータが新たに格納され、記録状態が終了した場合の上記
データ格納領域の様子を表している。ここでは、アドレ
ス００００からアドレス０ＦＦＦまでに第１の階層デー
タが格納され、アドレス１０００からアドレス１ＦＦＦ
までに第２の階層データが格納され、アドレス２０００
からアドレス２ＦＦＦまでに第１の階層データが格納さ
れ、アドレス３０００からアドレス３ＦＦＦまでに第１
の階層データが格納されている。

【００３８】図１１は、上記のようにして第１の階層デ
ータが新たに格納され、記録状態が終了した場合の上記
補助情報の内容を表している。これは、新たにアドレス
３０００からアドレス３ＦＦＦまでに第１の階層データ
が格納されたことを示す内容になっている。

【００３９】以上の処理において重要なことは、書き込
み制御器１９は、最も重要度の高い第１の階層データが
格納されている領域には新たな時刻のデータを書き込ま
ないということと、全ての時刻において第１の階層デー
タは必ず書き込んでいることである。

【００４０】以上のように、本実施例によれば、アナロ
グの音声入力信号を１６ビットのディジタル信号に変換
するＡ／Ｄ変換器と、該デジタル信号をＭ個（Ｍ≧１）
の帯域に分割する帯域分割器と、上記帯域分割器で分割
されたＭ個の帯域信号を受けて、それぞれ予め与えられ
たビット数で量子化するＭ個の量子化器と、上記Ｍ個の
量子化器で量子化された総計Ｑビットの量子化符号を受
けて、該量子化符号を予め決められた方法でＮ個（Ｎ＞
１）の階層に階層分割する階層分割器と、上記階層分割
器で階層分割されたデータを格納するデータ格納領域
と、該格納されたデータの属性を表す補助情報を格納す
る補助情報格納領域とを有する固体メモリと、上記固体
メモリの書き込み可能領域が不足した場合、上記固体メ
モリに格納された階層データのうち、少なくとも上記第
１の階層データは保持したまま、それ以外の任意の階層
の階層データの少なくとも一部のデータ領域を開放し、
該開放されたデータ領域に相当する記憶領域に、少なく
とも上記第１の階層データを含む、Ｎ個以下の任意の階
層の個数の階層データを上記データ格納領域に格納し、
該格納したデータの属性を表す補助情報を上記補助情報
格納領域に格納する書き込み制御器とを備え、上記デー
タ格納領域がメモリフルの状態になるたびに、すでに格
納された階層データのうち、少なくとも上記第１の階層
データは保持したまま、それ以外の任意の階層の階層デ
ータの少なくとも一部のデータ領域を開放し、該開放さ
れた領域に新たに、少なくとも上記第１の階層データを
含む、Ｎ個以下の任意の階層の個数の階層データを格納
することにより、効率よく録音時間の延長を行うことが
でき、しかも、最も重要な符号化データであるところの
第１の階層データは必ず保持されているので、復号する
際に大きな品質劣化を防ぐことができる。

【００４１】以下、本発明の第２の実施例について図面
を参照しながら説明する。図１２は本発明の第２の実施
例におけるデジタル信号記録装置の構成を示すブロック
図である。図１２において、２１はアナログの音声入力
信号を例えば１６ビットのディジタル信号に変換するＡ
／Ｄ変換器、２２はＡ／Ｄ変換器２１の１６ビットのデ
ジタル信号を第１の帯域信号から第４の帯域信号までの
４帯域に帯域分割する帯域分割器、２８は階層符号化さ
れたデータを格納するデータ格納領域と、該格納された
データの属性を表す補助情報を格納する補助情報格納領
域とを有する固体メモリであり、第１の実施例で示した
ものと同様のものである。

【００４２】本第２の実施例が第１の実施例と異なるの
は４点ある。１点目は、帯域分割器２２から出力される
４帯域の帯域信号を所定の時間間隔毎に区切り、該時間
間隔毎に上記４帯域の信号のパワーの比を求め、該パワ
ーの比に応じて、各帯域信号を量子化するビット数を計
算する適応ビット割当器３０を設けた点である。２点目
は、第１の量子化器２３が、適応ビット割当器３０で第
１の帯域に割り当てられたビット数で第１の帯域信号を
量子化して、第１の符号データを出力する量子化器であ
り、第２の量子化器２４が、適応ビット割当器３０で第
２の帯域に割り当てられたビット数で第２の帯域信号を
量子化して、第２の符号データを出力する量子化器であ
り、第３の量子化器２５が、適応ビット割当器３０で第
３の帯域に割り当てられたビット数で第３の帯域信号を
量子化して、第３の符号データを出力する量子化器であ
り、第４の量子化器２６が、適応ビット割当器３０で第
４の帯域に割り当てられたビット数で第４の帯域信号を
量子化して、第４の符号データを出力する量子化器であ
る点である。３点目は、階層分割器２７が、適応ビット
割当器３０で各帯域に割り当てられたビット数に応じ
て、階層分割方法を適応的に変更しながら、上記第１か
ら第４の量子化器で量子化された符号データを４階層に
階層分割する階層分割器である点である。４点目は、書
き込み制御器２９は、固体メモリ２８の書き込み可能領
域が不足した場合、固体メモリ２８に格納された階層デ
ータのうち、少なくとも上記第１の階層データは保持し
たまま、それ以外の任意の階層の階層データの少なくと
も一部のデータ領域を開放し、該開放されたデータ領域
に相当する記憶領域に、少なくとも上記第１の階層デー
タを含む、４個以下の任意の階層の個数の階層データを
格納する書き込み制御器であり、しかも適応ビット割当
器３０で割り当てられた各帯域のビット数をも固体メモ
リ２８の補助情報格納領域に書き込む書き込み制御器で
あるところである。

【００４３】図１３は、適応ビット割当器３０で、第１
から第４の帯域に割り当てられたビット数がそれぞれ５
ビット、６ビット、２ビット、３ビット、の場合、階層
分割器２７が、上記第１から第４の符号データの総計１
６ビットの符号データの中のいずれのビットをいずれの
階層に当てはめるかの一例を示したものである。図１３
における各枠内の数字がいずれの階層かを表す数字であ
る。なお、図１３に示した帯域１〜帯域４は、帯域１が
最も低い周波数帯域で、順に帯域４にいくにしたがって
高周波数帯域となるものとする。

【００４４】図１３では、第１の階層データは、第１の
符号データのＭＳＢ側４ビットの４ビットデータ、第２
の階層データは、第２の符号データのＭＳＢ側４ビット
の計４ビットデータ、第３の階層データは、第３の符号
データのＭＳＢ側２ビットと第４の符号データのＭＳＢ
側２ビットの計４ビットデータ、第４の階層データは、
第１の符号データの第１ＬＳＢ１ビットと第２の符号デ
ータのＬＳＢ側２ビットと第４の符号データの第１ＬＳ
Ｂ１ビットの計４ビットデータ、というような階層構造
にするわけである。上記のような階層分割を行うのは、
低い周波数帯域の情報及び各帯域ではＭＳＢ側の情報ほ
ど重要であるという考え方に基づいている。つまり、符
号データの重要度の順に階層分割を行なえばよいという
ことである。

【００４５】しかしながら、必ずしも上記のような階層
分割である必要はない。その一例を示したものが図１４
である。図１４は図１３で示したものと同様、上記適応
ビット割当器３０で、第１から第４の帯域に割り当てら
れたビット数がそれぞれ５ビット、６ビット、２ビッ
ト、３ビット、の場合の階層分割の別の方法を示してお
り、階層分割器２７が、上記第１から第４の符号データ
の総計１６ビットの符号データの中のいずれのビットを
いずれの階層に当てはめるかの一例を示したものであ
る。図１４における各枠内の数字がいずれの階層かを表
す数字である。図１４では、第１の階層データは、第１
の符号データのＭＳＢ側４ビットの４ビットデータ、第
２の階層データは、第２の符号データのＭＳＢ側３ビッ
トと第１の符号データの第１ＬＳＢ１ビットの計４ビッ
トデータ、第３の階層データは、第３の符号データのＭ
ＳＢ側２ビットと第２の符号データの第２ＬＳＢ側第３
ＬＳＢの計４ビットデータ、第４の階層データは、第２
の符号データの第１ＬＳＢ１ビットと第４の符号データ
３ビットの計４ビットデータ、というような階層構造に
するわけである。

【００４６】図３は、各帯域に割り当てるビット数がそ
れぞれ６ビット、４ビット、３ビット、３ビットの場
合、階層分割器１７が、上記第１から第４の符号データ
の総計１６ビットの符号データの中のいずれのビットを
いずれの階層に当てはめるかの一例を示したものであ
る。図３における各枠内の数字がいずれの階層かを表す
数字である。なお、図３に示した帯域１〜帯域４は、帯
域１が最も低い周波数帯域で、順に帯域４にいくにした
がって高周波数帯域となるものとする。図３では、第１
の階層データは、第１の符号データのＭＳＢ側４ビット
の４ビットデータ、第２の階層データは、第１の符号デ
ータの第２ＬＢＳ１ビットと第２の符号データのＭＳＢ
側３ビットの計４ビットデータ、第３の階層データは、
第３の符号データのＭＳＢ側２ビットと第４の符号デー
タのＭＳＢ側２ビットの計４ビットデータ、第４の階層
データは、第１の符号データの第１ＬＳＢ１ビットと第
２の符号データの第１ＬＳＢ１ビットと第３の符号デー
タの第１ＬＳＢ１ビットと第４の符号データの第１ＬＳ
Ｂ１ビットの計４ビットデータ、というような階層構造
にするわけである。上記のような階層分割を行うのは、
低い周波数帯域の情報及び各帯域ではＭＳＢ側の情報ほ
ど重要であるという考え方に基づいている。つまり、符
号データの重要度の順に階層分割を行なえばよいという
ことであるので、必ずしも上記のような階層分割である
必要はない。

【００４７】図４は、各帯域に割り当てるビット数がそ
れぞれ６ビット、５ビット、３ビット、２ビットの場
合、階層分割器１７が、上記第１から第４の符号データ
の総計１６ビットの符号データの中のいずれのビットを
いずれの階層に当てはめるかの一例を示したものであ
る。図４における各枠内の数字がいずれの階層かを表す
数字である。図４では、第１の階層データは、第１の符
号データのＭＳＢ側４ビットの４ビットデータ、第２の
階層データは、第１の符号データの第２ＬＢＳ１ビット
と第２の符号データのＭＳＢ側３ビットの計４ビットデ
ータ、第３の階層データは、第３の符号データのＭＳＢ
側２ビットと第４の符号データのＭＳＢ側２ビットの計
４ビットデータ、第４の階層データは、第１の符号デー
タの第１ＬＳＢ１ビットと第２の符号データのＬＳＢ側
２ビットと第３の符号データの第１ＬＳＢ１ビットの計
４ビットデータ、というような階層構造にするわけであ
る。上記のような階層分割を行うのも、上記した例と同
様、低い周波数帯域の情報及び各帯域ではＭＳＢ側の情
報ほど重要であるという考え方に基づいている。つま
り、符号データの重要度の順に階層分割を行なえばよい
ということであるので、必ずしも上記のような階層分割
である必要はない。

【００４８】図１５は、所定の時間間隔毎のビット割当
パタンを表す情報が補助情報格納領域に格納されている
様子の一例を示している。

【００４９】以上のように構成されたデジタル信号記録
装置について、以下その動作について図１２、図１３、
図１４、図１５、図３、図４、を用いて説明する。

【００５０】図１２において、まず、アナログの音声入
力信号はＡ／Ｄ変換器２１により１６ビットのディジタ
ル信号に変換される。該ディジタル信号は帯域分割器２
２により第１の帯域信号から第４の帯域信号までの４帯
域に帯域分割される。以上の処理は第１の実施例で示し
たものと同様である。

【００５１】次に、適応ビット割当器３０では、帯域分
割器２２から出力される４帯域の帯域信号を所定の時間
間隔毎に区切り、該時間間隔毎に上記４帯域の信号のパ
ワーの比を求め、該パワーの比に応じて、各帯域信号を
量子化するビット数を計算する。本実施例では、適応的
にビットを割り当てる方法として、単に各帯域のパワー
の比に応じた割当を行う様にしているが、ＭＰＥＧオー
ディオ符号化などで行われているように、聴覚のマスキ
ング特性を利用したサイコアコースティックモデルを利
用した方法でもよい(ISO/IEC 11172-3:1993 参照）。

【００５２】次に、第１の量子化器２３は、適応ビット
割当器３０で第１の帯域に割り当てられたビット数で第
１の帯域信号を量子化して、第１の符号データを出力
し、第２の量子化器２４は、適応ビット割当器３０で第
２の帯域に割り当てられたビット数で第２の帯域信号を
量子化して、第２の符号データを出力し、第３の量子化
器２５は、適応ビット割当器３０で第３の帯域に割り当
てられたビット数で第３の帯域信号を量子化して、第３
の符号データを出力し、第４の量子化器２６は、適応ビ
ット割当器３０で第４の帯域に割り当てられたビット数
で第４の帯域信号を量子化して、第４の符号データを出
力する。

【００５３】階層分割器２７では、適応ビット割当器３
０で各帯域に割り当てられたビット数に応じて、階層分
割方法を適応的に変更しながら、上記第１から第４の量
子化器で量子化された符号データを４階層に階層分割す
る。

【００５４】図１３は、適応ビット割当器３０で、第１
から第４の帯域に割り当てられたビット数がそれぞれ５
ビット、６ビット、２ビット、３ビット、の場合、階層
分割器２７が、上記第１から第４の符号データの総計１
６ビットの符号データの中のいずれのビットをいずれの
階層に当てはめるかの一例を示したものである。図１３
における各枠内の数字がいずれの階層かを表す数字であ
る。図１３では、第１の階層データは、第１の符号デー
タのＭＳＢ側４ビットの４ビットデータ、第２の階層デ
ータは、第２の符号データのＭＳＢ側４ビットの計４ビ
ットデータ、第３の階層データは、第３の符号データの
ＭＳＢ側２ビットと第４の符号データのＭＳＢ側２ビッ
トの計４ビットデータ、第４の階層データは、第１の符
号データの第１ＬＳＢ１ビットと第２の符号データのＬ
ＳＢ側２ビットと第４の符号データの第１ＬＳＢ１ビッ
トの計４ビットデータ、というような階層構造にするわ
けである。

【００５５】また図３は、適応ビット割当器３０で、第
１から第４の帯域に割り当てられたビット数がそれぞれ
６ビット、４ビット、３ビット、３ビットの場合、階層
分割器１７が、上記第１から第４の符号データの総計１
６ビットの符号データの中のいずれのビットをいずれの
階層に当てはめるかの一例を示したものである。図３に
おける各枠内の数字がいずれの階層かを表す数字であ
る。図３では、第１の階層データは、第１の符号データ
のＭＳＢ側４ビットの４ビットデータ、第２の階層デー
タは、第１の符号データの第２ＬＢＳ１ビットと第２の
符号データのＭＳＢ側３ビットの計４ビットデータ、第
３の階層データは、第３の符号データのＭＳＢ側２ビッ
トと第４の符号データのＭＳＢ側２ビットの計４ビット
データ、第４の階層データは、第１の符号データの第１
ＬＳＢ１ビットと第２の符号データの第１ＬＳＢ１ビッ
トと第３の符号データの第１ＬＳＢ１ビットと第４の符
号データの第１ＬＳＢ１ビットの計４ビットデータ、と
いうような階層構造にするわけである。

【００５６】また図４は、適応ビット割当器３０で、第
１から第４の帯域に割り当てられたビット数がそれぞれ
６ビット、５ビット、３ビット、２ビットの場合、階層
分割器１７が、上記第１から第４の符号データの総計１
６ビットの符号データの中のいずれのビットをいずれの
階層に当てはめるかの一例を示したものである。図４に
おける各枠内の数字がいずれの階層かを表す数字であ
る。図４では、第１の階層データは、第１の符号データ
のＭＳＢ側４ビットの４ビットデータ、第２の階層デー
タは、第１の符号データの第２ＬＢＳ１ビットと第２の
符号データのＭＳＢ側３ビットの計４ビットデータ、第
３の階層データは、第３の符号データのＭＳＢ側２ビッ
トと第４の符号データのＭＳＢ側２ビットの計４ビット
データ、第４の階層データは、第１の符号データの第１
ＬＳＢ１ビットと第２の符号データのＬＳＢ側２ビット
と第３の符号データの第１ＬＳＢ１ビットの計４ビット
データ、というような階層構造にするわけである。

【００５７】このように、階層分割器１７は、適応ビッ
ト割当器３０によって割り当てられた各帯域のビット数
に応じて、いずれのビットをいずれの階層に割り当てる
かを変更する。いずれのビットをいずれの階層に割り当
てるかは、上記のように割り当てられたビットパタン毎
に予め定めておいてもよいし、予め定められた順位付け
のルールによって逐次定めてもよい。

【００５８】書き込み制御器２９は、上記の様に出力さ
れた階層データを固体メモリ２８に補助情報と共に格納
して行くが、この過程は、第１の実施例と同様である。
但し、補助情報格納領域には、上記ビット割当量を算出
する所定の時間間隔毎にビット割当パタンを表す情報を
も格納する点が第１の実施例とは異なる。図１５は、所
定の時間間隔毎のビット割当パタンを表す情報が補助情
報格納領域に格納されている様子の一例を示している。

【００５９】図１５では、第１時間間隔では、第１帯域
に６ビット、第２帯域に４ビット、第３帯域に３ビッ
ト、第４帯域に３ビットが割り当てられたことを示して
おり、以下同様に第２時間間隔では、第１帯域に６ビッ
ト、第２帯域に５ビット、第３帯域に３ビット、第４帯
域に２ビットが割り当てられたことを示しており、第３
時間間隔では、第１帯域に５ビット、第２帯域に５ビッ
ト、第３帯域に３ビット、第４帯域に３ビットが割り当
てられたことを示している。

【００６０】以上のように、本実施例によれば、アナロ
グの音声入力信号を１６ビットのディジタル信号に変換
するＡ／Ｄ変換器と、該デジタル信号をＭ個（Ｍ≧１）
の帯域に分割する帯域分割器と、各帯域信号を量子化す
るビット数を、所定の時間間隔毎の各帯域信号のパワー
の分布或いは周波数スペクトルの分布に適応して分配す
る適応ビット割当器と、上記帯域分割器で分割されたＭ
個の帯域信号を、それぞれ上記適応ビット割当器で決め
られたビット数で量子化するＭ個の量子化器と、上記Ｍ
個の量子化器で量子化された総計Ｑビットの量子化符号
を受けて、該量子化符号を、上記適応ビット割当器で割
り当てられたビット割当パタンに応じて、Ｎ個（Ｎ＞
１）の階層に階層分割する階層分割器と、上記階層分割
器で階層分割されたデータを格納するデータ格納領域
と、該格納されたデータの属性を表す補助情報を格納す
る補助情報格納領域とを有する固体メモリと、上記固体
メモリの書き込み可能領域が不足した場合、上記固体メ
モリに格納された階層データのうち、少なくとも上記第
１の階層データは保持したまま、それ以外の任意の階層
の階層データの少なくとも一部のデータ領域を開放し、
該開放されたデータ領域に相当する記憶領域に、少なく
とも上記第１の階層データを含む、Ｎ個以下の任意の階
層の個数の階層データを上記データ格納領域に格納し、
該格納したデータの属性を表す補助情報を上記補助情報
格納領域に格納する書き込み制御器とを備え、上記デー
タ格納領域がメモリフルの状態になるたびに、すでに格
納された階層データのうち、少なくとも上記第１の階層
データは保持したまま、それ以外の任意の階層の階層デ
ータの少なくとも一部のデータ領域を開放し、該開放さ
れた領域に新たに、少なくとも上記第１の階層データを
含む、Ｎ個以下の任意の階層の個数の階層データを格納
することにより、効率よく録音時間の延長を行うことが
でき、しかも、最も重要な符号化データであるところの
第１の階層データは必ず保持されているので、復号する
際に大きな品質劣化を防ぐことができる。しかも、階層
分割方法を、入力信号の周波数分布に基づいて変更して
いるので、下位階層の階層データが欠落しても符号化品
質の劣化を少なくすることができる。

【００６１】以下、本発明の第３の実施例について図面
を参照しながら説明する。図１６は本発明の第３の実施
例におけるデジタル信号記録装置の構成を示すブロック
図である。図１６において、３１はアナログの音声入力
信号を例えば１６ビットのディジタル信号に変換するＡ
／Ｄ変換器、３２はＡ／Ｄ変換器３１の１６ビットのデ
ジタル信号を第１の帯域信号から第４の帯域信号までの
４帯域に帯域分割する帯域分割器、３８は階層符号化さ
れたデータを格納するデータ格納領域と、該格納された
データの属性を表す補助情報を格納する補助情報格納領
域とを有する固体メモリ、３９は固体メモリ３８の書き
込み可能領域が不足した場合、固体メモリ３８に格納さ
れた階層データのうち、少なくとも上記第１の階層デー
タは保持したまま、それ以外の任意の階層の階層データ
の少なくとも一部のデータ領域を開放し、該開放された
データ領域に相当する記憶領域に、少なくとも上記第１
の階層データを含む、４個以下の任意の階層の個数の階
層データを格納する書き込み制御器であり、階層分割器
３７は、適応ビット割当器４０で各帯域に割り当てられ
たビット数に応じて、階層分割方法を適応的に変更しな
がら、上記第１から第４の量子化器で量子化された符号
データを４階層に階層分割する階層分割器であり、第２
の実施例で示したものと同様のものである。

【００６２】本第３の実施例が第２の実施例と異なるの
は、適応ビット割当器４０は、帯域分割器３２から出力
される４帯域の帯域信号を所定の時間間隔毎に区切り、
該時間間隔毎に上記４帯域の信号のパワーの比を求め、
該パワーの比に応じて、各帯域信号を量子化するビット
数を割り当てる際に、少なくとも、各帯域毎に予め割り
当てられたビット数（以下、コアビットと記す）以上の
ビット数を割り当てる適応ビット割当器であり、第１の
量子化器３３が、適応ビット割当器４０で第１の帯域に
割り当てられたビット数で第１の帯域信号を量子化し
て、第１の符号データを出力する量子化器であり、第２
の量子化器３４が、適応ビット割当器４０で第２の帯域
に割り当てられたビット数で第２の帯域信号を量子化し
て、第２の符号データを出力する量子化器であり、第３
の量子化器３５が、適応ビット割当器４０で第３の帯域
に割り当てられたビット数で第３の帯域信号を量子化し
て、第３の符号データを出力する量子化器であり、第４
の量子化器３６が、適応ビット割当器４０で第４の帯域
に割り当てられたビット数で第４の帯域信号を量子化し
て、第４の符号データを出力する量子化器であるが、そ
れぞれの量子化器はＥｍｂｅｄｄｅｄ−ＡＤＰＣＭ方式
の量子化器である点である。Ｅｍｂｅｄｄｅｄ−ＡＤＰ
ＣＭ方式とは、ＡＤＰＣＭ方式における予測器に帰還さ
せる符号化信号を予め決められたビット数の上位ビット
のみとし、それ以外のビットは、符号化器側の予測ルー
プでも復号化器側の予測ループでも用いないように構成
する符号化方式である（「電子情報通信学会論文誌 B-
I Vol. J72-B-I No.12 pp.1199ー1209 1989年12月」 参
照）。このような構成にすると、仮に下位ビットが廃棄
されても、符号化器側と復号化器側とで予測信号の不一
致が生じないので、品質の劣化が少なく済むわけであ
る。本実施例では、上記Ｅｍｂｅｄｄｅｄ−ＡＤＰＣＭ
において予測器に帰還させるビットを、上記コアビット
としている。

【００６３】以上のように構成されたデジタル信号記録
装置について、以下その動作について図１６、図１３、
図３、図４、を用いて説明する。

【００６４】図１６において、まず、アナログの音声入
力信号はＡ／Ｄ変換器３１により１６ビットのディジタ
ル信号に変換される。該ディジタル信号は帯域分割器３
２により第１の帯域信号から第４の帯域信号までの４帯
域に帯域分割される。以上の処理は第２の実施例で示し
たものと同様である。

【００６５】次に、適応ビット割当器４０では、帯域分
割器３２から出力される４帯域の帯域信号を所定の時間
間隔毎に区切り、該時間間隔毎に上記４帯域の信号のパ
ワーの比を求め、該パワーの比に応じて、各帯域信号を
量子化するビット数を割り当てるが、この時、少なくと
も、各帯域毎に予め割り当てられたビット数（以下、コ
アビットと記す）以上のビット数を割り当てる。本実施
例では、第１帯域のコアビットは４ビット、第２帯域の
コアビットは３ビット、第３帯域のコアビットは２ビッ
ト、第４帯域のコアビットは２ビットであるとする。

【００６６】次に、第１の量子化器３３は、適応ビット
割当器４０で第１の帯域に割り当てられたビット数で第
１の帯域信号をＥｎｂｅｄｄｅｄＡＤＰＣＭによって量
子化して、第１の符号データを出力し、第２の量子化器
３４は、適応ビット割当器４０で第２の帯域に割り当て
られたビット数で第２の帯域信号をＥｎｂｅｄｄｅｄ−
ＡＤＰＣＭによって量子化して、第２の符号データを出
力し、第３の量子化器３５は、適応ビット割当器４０で
第３の帯域に割り当てられたビット数で第３の帯域信号
をＥｎｂｅｄｄｅｄＡＤＰＣＭによって量子化して、第
３の符号データを出力し、第４の量子化器３６は、適応
ビット割当器４０で第４の帯域に割り当てられたビット
数で第４の帯域信号をＥｎｂｅｄｄｅｄ−ＡＤＰＣＭに
よって量子化して、第４の符号データを出力する。この
時、それぞれの帯域のＥｎｂｅｄｄｅｄ−ＡＤＰＣＭに
いて予測ループに用いるビット数は、上記コアビットと
する。

【００６７】階層分割器３７では、適応ビット割当器４
０で各帯域に割り当てられたビット数に応じて、階層分
割方法を適応的に変更しながら、上記第１から第４の量
子化器で量子化された符号データを４階層に階層分割す
る。

【００６８】図１３は、適応ビット割当器３０で、第１
から第４の帯域に割り当てられたビット数がそれぞれ５
ビット、６ビット、２ビット、３ビット、の場合、階層
分割器２７が、上記第１から第４の符号データの総計１
６ビットの符号データの中のいずれのビットをいずれの
階層に当てはめるかの一例を示したものである。図１３
における各枠内の数字がいずれの階層かを表す数字であ
る。なお、図１３に示した帯域１〜帯域４は、帯域１が
最も低い周波数帯域で、順に帯域４にいくにしたがって
高周波数帯域となるものとする。

【００６９】図１３では、第１の階層データは、第１の
符号データのＭＳＢ側４ビットの４ビットデータ、第２
の階層データは、第２の符号データのＭＳＢ側４ビット
の計４ビットデータ、第３の階層データは、第３の符号
データのＭＳＢ側２ビットと第４の符号データのＭＳＢ
側２ビットの計４ビットデータ、第４の階層データは、
第１の符号データの第１ＬＳＢ１ビットと第２の符号デ
ータのＬＳＢ側２ビットと第４の符号データの第１ＬＳ
Ｂ１ビットの計４ビットデータ、というような階層構造
にするわけである。ここで注意すべきことは、それぞれ
の帯域のコアビットは、それぞれの帯域毎に同じ階層に
なるように分割しなくてはならないということである。
例えば図１３で言えば、第１帯域のコアビット４ビット
は全て第１階層としているし、第２帯域のコアビット３
ビットは全て第２階層としているし、第３帯域のコアビ
ット２ビットは全て第３階層としているし、第４帯域の
コアビット２ビットは全て第３階層としているわけであ
る。このようにしておけば、特定の下位階層データが欠
落しても、符号化器側と復号化器側とで予測信号の不一
致が生じないので、品質の劣化が少なく済むわけであ
る。

【００７０】また図３は、適応ビット割当器３０で、第
１から第４の帯域に割り当てられたビット数がそれぞれ
６ビット、４ビット、３ビット、３ビットの場合、階層
分割器１７が、上記第１から第４の符号データの総計１
６ビットの符号データの中のいずれのビットをいずれの
階層に当てはめるかの一例を示したものである。図３に
おける各枠内の数字がいずれの階層かを表す数字であ
る。図３では、第１の階層データは、第１の符号データ
のＭＳＢ側４ビットの４ビットデータ、第２の階層デー
タは、第１の符号データの第２ＬＳＢ１ビットと第２の
符号データのＭＳＢ側３ビットの計４ビットデータ、第
３の階層データは、第３の符号データのＭＳＢ側２ビッ
トと第４の符号データのＭＳＢ側２ビットの計４ビット
データ、第４の階層データは、第１の符号データの第１
ＬＳＢ１ビットと第２の符号データの第１ＬＳＢ１ビッ
トと第３の符号データの第１ＬＳＢ１ビットと第４の符
号データの第１ＬＳＢ１ビットの計４ビットデータ、と
いうような階層構造にするわけである。このようにして
おけば、特定の下位階層データが欠落しても、符号化器
側と復号化器側とで予測信号の不一致が生じないので、
品質の劣化が少なく済むわけである。

【００７１】また図４は、適応ビット割当器３０で、第
１から第４の帯域に割り当てられたビット数がそれぞれ
６ビット、５ビット、３ビット、２ビットの場合、階層
分割器１７が、上記第１から第４の符号データの総計１
６ビットの符号データの中のいずれのビットをいずれの
階層に当てはめるかの一例を示したものである。図４に
おける各枠内の数字がいずれの階層かを表す数字であ
る。図４では、第１の階層データは、第１の符号データ
のＭＳＢ側４ビットの４ビットデータ、第２の階層デー
タは、第１の符号データの第２ＬＢＳ１ビットと第２の
符号データのＭＳＢ側３ビットの計４ビットデータ、第
３の階層データは、第３の符号データのＭＳＢ側２ビッ
トと第４の符号データのＭＳＢ側２ビットの計４ビット
データ、第４の階層データは、第１の符号データの第１
ＬＳＢ１ビットと第２の符号データのＬＳＢ側２ビット
と第３の符号データの第１ＬＳＢ１ビットの計４ビット
データ、というような階層構造にするわけである。この
ようにしておけば、特定の下位階層データが欠落して
も、符号化器側と復号化器側とで予測信号の不一致が生
じないので、品質の劣化が少なく済むわけである。

【００７２】このように、階層分割器１７は、適応ビッ
ト割当器３０によって割り当てられた各帯域のビット数
に応じて、いずれのビットをいずれの階層に割り当てる
かを変更する。いずれのビットをいずれの階層に割り当
てるかは、上記のように割り当てられたビットパタン毎
に予め定めておいてもよいし、予め定められた順位付け
のルールによって逐次定めてもよい。

【００７３】書き込み制御器２９は、上記の様に出力さ
れた階層データを固体メモリ２８に補助情報と共に格納
して行くが、この過程は、第２の実施例と同様である。

【００７４】以上のように、本実施例によれば、アナロ
グの音声入力信号を１６ビットのディジタル信号に変換
するＡ／Ｄ変換器と、該デジタル信号をＭ個（Ｍ≧１）
の帯域に分割する帯域分割器と、各帯域信号を量子化す
るビット数を、所定の時間間隔毎の各帯域信号のパワー
の分布或いは周波数スペクトルの分布に適応して分配す
る適応ビット割当器と、上記帯域分割器で分割されたＭ
個の帯域信号を、それぞれ上記適応ビット割当器で決め
られたビット数で量子化するＭ個の量子化器と、上記Ｍ
個の量子化器で量子化された総計Ｑビットの量子化符号
を受けて、該量子化符号を、上記適応ビット割当器で割
り当てられたビット割当パタンに応じて、Ｎ個（Ｎ＞
１）の階層に階層分割する階層分割器と、上記階層分割
器で階層分割されたデータを格納するデータ格納領域
と、該格納されたデータの属性を表す補助情報を格納す
る補助情報格納領域とを有する固体メモリと、上記固体
メモリの書き込み可能領域が不足した場合、上記固体メ
モリに格納された階層データのうち、少なくとも上記第
１の階層データは保持したまま、それ以外の任意の階層
の階層データの少なくとも一部のデータ領域を開放し、
該開放されたデータ領域に相当する記憶領域に、少なく
とも上記第１の階層データを含む、Ｎ個以下の任意の階
層の個数の階層データを上記データ格納領域に格納し、
該格納したデータの属性を表す補助情報を上記補助情報
格納領域に格納する書き込み制御器とを備え、上記適応
ビット割当器は、各帯域毎に予め決められたビット数
（コアビット）以上のビット数を割り当てるような適応
ビット割当器とし、各帯域の量子化器は、上記コアビッ
トのみを予測ループに用いるＥｍｂｅｄｄｅｄ−ＡＤＰ
ＣＭとし、上記データ格納領域がメモリフルの状態にな
るたびに、すでに格納された階層データのうち、少なく
とも上記第１の階層データは保持したまま、それ以外の
任意の階層の階層データの少なくとも一部のデータ領域
を開放し、該開放された領域に新たに、少なくとも上記
第１の階層データを含む、Ｎ個以下の任意の階層の個数
の階層データを格納することにより、効率よく録音時間
の延長を行うことができる。しかも、最も重要な符号化
データであるところの第１の階層データは必ず保持され
ているので、復号する際、大きな品質の劣化を防ぐこと
ができ、しかも、各帯域の量子化器は、下位下層データ
の廃棄に強いＥｍｂｅｄｄｅｄ−ＡＤＰＣＭであり、し
かも階層分割方法を、入力信号の周波数分布に基づいて
変更しているので、下位階層の階層データが欠落しても
符号化品質の劣化を少なくすることができる。

【００７５】以下、本発明の第４の実施例について図面
を参照しながら説明する。図１７は本発明の第４の実施
例におけるデジタル信号記録装置の構成を示すブロック
図である。図１７において、４１はアナログの音声入力
信号を例えば１６ビットのディジタル信号に変換するＡ
／Ｄ変換器、４５は階層符号化されたデータを格納する
データ格納領域と、該格納されたデータの属性を表す補
助情報を格納する補助情報格納領域とを有する固体メモ
リであり、第１の実施例で示したものと同様のものであ
る。

【００７６】本第４の実施例が第１の実施例と異なるの
は、第１の実施例では、階層分割器の入力となる符号デ
ータを生成する符号化部が、帯域分割器と、第１から第
４の量子化器で構成されていたのに対し、本実施例で
は、階層分割器の入力となる符号データを生成する符号
化部が、分析合成系における合成器の駆動音源をＮｐ本
のパルスで表現するマルチパルス符号化器４２で構成さ
れている点、及び書き込み制御器４４が、第１の実施例
で示したものと同様の機能に加え、マルチパルス符号化
器４２から出力されるＬＰＣ合成フィルタの係数を、上
記補助情報格納領域に格納する書き込み制御器であり、
階層分割器４３が、上記Ｎｐ本のパルスを少なくとも１
本ずつ以上のＮ個のグループに分割し、該それぞれのグ
ループをＮ個の階層データとする階層分割器で点であ
る。

【００７７】マルチパルス符号化方式とは、分析合成系
における合成器の駆動音源を、複数のパルスによって表
現し、ＬＰＣ合成フィルタを駆動することによって復号
音を生成する方式であり、第１の実施例から第３の実施
例で示したサブバンド符号化をベースとした圧縮符号化
方式よりも低ビットレートで音声の圧縮符号化が行える
圧縮符号化方式である（「電子情報通信学会編 デジタ
ル信号処理ハンドブック pp.343 1993年」、或いは、小
澤他、"マルチパルス駆動型音声符号化法の検討"、電子通
信学会通信方式研究会資料CS82ー161、1992-3 参照）。

【００７８】図１８は、マルチパルス符号化器４２の入
出力を表しており、入力音声データが、所定の時間間隔
において、ＬＰＣ合成フィルタの係数と８本のパルスに
圧縮符号化された様子を表している。

【００７９】図１９は、階層分割器４３が、図１８に示
したマルチパルス符号化器４２の８本のパルスを２本ず
つグループ化することによって４階層データに階層分割
している様子を示している。

【００８０】以上のように構成されたデジタル信号記録
装置について、以下その動作について図１７、図１８、
図１９を用いて説明する。

【００８１】図１７において、まず、アナログの音声入
力信号はＡ／Ｄ変換器４１により例えば１６ビットのデ
ィジタル信号に変換される。該ディジタル信号は、図１
８に示すように、マルチパルス符号化器４２で、所定の
時間間隔毎に区切られ該時間間隔毎に、ＬＰＣ合成フィ
ルタの係数と８本のパルスに符号化される。該８本のパ
ルスは、図１９に示すように、階層分割器４３で、２本
ずつグループ化され、４階層データに階層分割される。

【００８２】本実施例では、第１の階層データは、最も
振幅の大きいパルスと２番目に振幅の大きいパルスの位
置と振幅を符号化したデータとし、第２の階層データ
は、３番目に振幅の大きいパルスと４番目に振幅の大き
いパルスの位置と振幅を符号化したデータとし、第３の
階層データは、５番目に振幅の大きいパルスと６番目に
振幅の大きいパルスの位置と振幅を符号化したデータと
し、第４の階層データは、最も振幅の小さいパルスと２
番目に振幅の小さいパルスの位置と振幅を符号化したデ
ータとしている。

【００８３】ここで、階層分割の方法は、上記のように
しないで、第１の階層データは、１本目と５本目のパル
スの位置と振幅を符号化したデータとし、第２の階層デ
ータは、２本目と６本目のパルスの位置と振幅を符号化
したデータとし、第３の階層データは、３本目と７本目
のパルスの位置と振幅を符号化したデータとし、第４の
階層データは、４本目と８本目のパルスの位置と振幅を
符号化したデータとするなど、単に位置の順番によって
決めても良いし、それらを組み合わせて決めても良い。

【００８４】書き込み制御器４４は、上記の様に出力さ
れた階層データを固体メモリ４５に補助情報と共に格納
して行くが、この過程は、第１の実施例と同様である。
ただし、書き込み制御器４４は、補助情報として、マル
チパルス符号化器４２から出力されるＬＰＣ合成フィル
タの係数をも、固体メモリ内の補助情報格納領域に格納
する。

【００８５】以上のように、本実施例によれば、アナロ
グの音声入力信号を１６ビットのディジタル信号に変換
するＡ／Ｄ変換器と、分析合成系における合成器の駆動
音源をＮｐ本のパルスで表現するマルチパスル符号化器
と、上記Ｎｐ本のパルスを少なくとも１本ずつ以上のＮ
個のグループに分割し、該それぞれのグループをＮ個の
階層データとする階層分割器と、階層符号化されたデー
タを格納するデータ格納領域と、該格納されたデータの
属性を表す補助情報を格納する補助情報格納領域とを有
する記憶装置と、上記記憶装置の書き込み可能領域が不
足した場合、上記記憶装置に格納された階層データのう
ち、少なくとも上記第１の階層データは保持したまま、
それ以外の任意の階層の階層データの少なくとも一部の
データ領域を開放し、該開放されたデータ領域に相当す
る記憶領域に、少なくとも上記第１の階層データを含
む、Ｎ個以下の任意の階層の個数の階層データを上記デ
ータ格納領域に格納し、該格納したデータの属性を表す
補助情報を上記補助情報格納領域に格納する書き込み制
御器とを備え、上記マルチパスル符号化器から出力され
る合成器のフィルタ係数は上記補助情報格納領域に格納
し、上記データ格納領域がメモリフルの状態になるたび
に、すでに格納された階層データのうち、少なくとも上
記第１の階層データは保持したまま、それ以外の任意の
階層の階層データの少なくとも一部のデータ領域を開放
し、該開放された領域に新たに、少なくとも上記第１の
階層データを含む、Ｎ個以下の任意の階層の個数の階層
データを格納することにより、効率よく録音時間の延長
を行うことができ、しかも、最も重要な符号化データで
あるところの第１の階層データは必ず保持されているの
で、復号する際に、大きな品質劣化を防ぐことができ
る。しかも、マルチパルス符号化方式を用いているの
で、低ビットレートで上述した様なことが行える。

【００８６】以下、本発明の第５の実施例について、図
面を参照しながら説明する。図２０（ａ）は、請求項１
から請求項７記載のデジタル信号再生装置を構成する階
層符号化器によって階層符号化された階層データが格納
される固体メモリ（記憶装置）のデータ格納領域を示
す。本実施例では、階層分割器で分割される階層数が２
である場合を示す。データ格納領域はアドレスＡ番地か
らアドレスＢ番地までの第１のデータ格納領域からな
る。このデータ格納領域に、書き込み制御器は以下の手
順に従って階層データを書き込む。

【００８７】まず時刻ｔ１から、第１の階層データはア
ドレスＡ番地からアドレスＢ番地の方向に、第２の階層
データはアドレスＢ番地からアドレスＡ番地の方向に格
納していく。図２０（ｂ）に示すように、時刻ｔ２で全
階層データ格納領域が一杯になると、次の時刻でデータ
の書き込みが行われる際に、第２の階層データを書き込
もうとする領域には、該階層より上位順位である第１の
階層データが既に書き込まれているので、第２の階層デ
ータの書き込みは中止される。一方、第１の階層データ
を書き込もうとする領域には、当該階層順位より下位の
第２の階層データが書き込まれているので、引き続き第
２の階層データが書き込まれていた領域に格納してい
く。

【００８８】この結果、限られたデータ領域に録音する
際には、データ領域が一杯になった後でも、下位階層の
データの書き込みを中止し、既に書き込まれた下位階層
データの上に順次上位階層のデータの書き込み処理を続
行することにより、録音時間の延長が自動的に行える。
更に、録音時間が短いときには高品質で録音ができ、限
られたデータ領域を有効に活用することができる。

【００８９】なお、本実施例では階層の数は２とした
が、上記のようなルールに基づいた書き込みの制御を行
うものであればよく、階層の数は２に限るものではな
い。また、各階層データを書き込むデータ書き込み領域
の容量も、予め決めておく必要もない。更に、各階層デ
ータは等長符号である必要もない。

【００９０】以下、本発明の第６の実施例について、図
面を参照しながら説明する。図２１（ａ）は、請求項１
から請求項７記載のデジタル信号再生装置を構成する階
層符号化器によって階層符号化された階層データが格納
される固体メモリ（記憶装置）のデータ格納領域を示
す。本実施例では、階層分割器で分割される階層数が２
である場合を示す。第１の階層データのビットレートが
ａ［ｂｐｓ］、第２の階層データのビットレートがｂ
［ｂｐｓ］であるとする。データ格納領域は、アドレス
Ａ番地からアドレスＢ番地までで、容量はＤである。先
に各階層データの書き込み処理を中止するアドレスＡ’
番地を予め設定しておく。ここで、全階層データを格納
する場合の録音可能な時間がｔであるとすると、該録音
可能なデータ格納領域の容量Ｄは、式（１）で表され
る。

【００９１】Ｄ＝ａ×ｔ＋ｂ×ｔ ・・・（１） アドレスＡ番地から該アドレスＡ’番地までのデータ格
納領域の容量がａ×ｔ、該アドレスＡ’番地からアドレ
スＢ番地までのデータ格納領域の容量がｂ×ｔであるよ
うに、予め該アドレスＡ’番地を算出しておく。該デー
タ格納領域に、書き込み制御器は以下の手順に従って階
層データを書き込む。

【００９２】第１の階層データは、アドレスＡ番地から
アドレスＢ番地の方向に、第２の階層データはアドレス
Ｂ番地からアドレスＡ番地の方向に順次格納していく。
ｔ後には、第１の階層データと第２の階層データの書き
込みアドレスはアドレスＡ’番地に到達する。該アドレ
スＡ’番地は、第２の階層データにとって予め算出され
た書き込み処理中止アドレスなので、第２の階層データ
の書き込み処理は中止される。第１の階層データの書き
込みアドレスはアドレスＡ’番地に到達しても、次の時
刻に該第１の階層データを書き込む領域は、当該階層順
位より下位階層である第２の階層データが格納されてい
るデータ領域なので、引き続きアドレスＢ番地の方向に
第１の階層データを格納していく。

【００９３】このように予め各階層データの書き込み処
理を中止するアドレスを算出しておくことにより、各階
層データを格納する規則を自由に設定することができ
る。この結果、各階層データの書き込みアドレスが予め
算出しておいたアドレスに到達すると、下位の階層デー
タの書き込み処理を中止し、下位の階層データが格納さ
れているデータ格納領域に上位の階層データのみを引き
続き格納することにより長時間の録音も可能となり、短
時間の録音の際には高品質で録音ができ、限られたデー
タ領域を有効に活用することができる。

【００９４】なお、各第２の階層データの書き込み方向
については特に制限されるものではない。更に、各階層
データは等長符号である必要もない。

【００９５】以下、本発明の第７の実施例について説明
する。図２２（ａ）は本実施例におけるデータ格納領域
を示す。データ格納領域は、請求項１から請求項７記載
のデジタル信号再生装置を構成する階層符号化器によっ
て階層符号化された階層データが格納される固体メモリ
（記憶装置）の容量Ｄのデータ格納領域で、アドレスＡ
番地からアドレスＢ番地までである。本実施例では、階
層分割器で分割される階層数が２である場合を示す。該
データ格納領域は、容量Ｄ１のデータ書き込み禁止領域
を含む。先に、該データ書き込み禁止領域のアドレス
Ａ’番地、Ｂ’番地を設定する。第１の階層データのビ
ットレートがａ［ｂｐｓ］、第２の階層データのビット
レートがｂ［ｂｐｓ］であるとする。全階層データを格
納するときの録音可能な時間がｔであるとすると、該録
音可能なデータ格納領域の容量Ｄ−Ｄ１は、式（２）で
表される。

【００９６】 Ｄ−Ｄ１＝ａ×ｔ＋ｂ×ｔ ・・・（２） アドレスＡ番地から該アドレスＡ’番地までのデータ格
納領域の容量がａ×ｔ、アドレスＢ’番地からアドレス
Ｂ番地までのデータ格納領域１１３の容量がｂ×ｔであ
るように、予めアドレスＡ’番地、アドレスＢ’番地を
算出しておく。書き込み制御器は以下の手順に従って該
データ領域に階層データを書き込む。

【００９７】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に、第２の階層データはアドレスＢ
番地からアドレスＡ番地の方向に格納していく。録音を
開始してｔ後に、第１の階層データの書き込みアドレス
はアドレスＡ’に、第２の階層データの書き込みアドレ
スはアドレスＢ’番地に到達する。次の時刻には、第１
の階層データを書き込もうとするデータ領域には該階層
順位より下位の第２の階層データが格納されているの
で、該第１の階層データの書き込みアドレスは、書き込
み禁止領域を飛ばしてアドレスＢ’番地に移動し、引き
続きアドレスＢ’番地からアドレスＢ番地の方向にデー
タを格納していく。一方、第２の階層データを書き込も
うとする領域には、該階層順位より上位の第１の階層デ
ータが既に格納されているので書き込みを中止する。

【００９８】この結果、限られたデータ領域に録音する
際には、データ領域が一杯になった後でも、下位階層の
データの書き込みを中止し、既に書き込まれた下位階層
のデータの上に順次上位階層のデータの記録を続行する
ことにより、録音時間の延長が自動的に行える。録音時
間が短いときには高品質で録音ができ、録音時間の延長
が行われた場合、データの始めは高品質で録音ができる
ので、限られたデータ領域を有効に活用することができ
る。

【００９９】なお、データ書き込み禁止領域はなくても
よく、また、各階層データは等長符号である必要はな
い。

【０１００】以下、本発明の第８の実施例について説明
する。図２３（ａ）は本実施例におけるデータ格納領域
を示す。データ格納領域は、請求項１から請求項７記載
のデジタル信号再生装置を構成する階層符号化器によっ
て階層符号化された階層データが格納される記憶装置の
容量Ｄのデータ格納領域で、アドレスＡ番地からアドレ
スＢ番地までである。本実施例では、階層分割器で分割
される階層数が２である場合を示す。該データ格納領域
は、容量Ｄ１のデータ書き込み禁止領域を含む。先に、
該データ書き込み禁止領域のアドレスＡ’番地、Ｂ’番
地を設定する。第１の階層データのビットレートがａ
［ｂｐｓ］、第２の階層データのビットレートがｂ［ｂ
ｐｓ］であるとする。全階層データを格納するときの録
音可能な時間がｔであるとすると、該録音可能なデータ
格納領域の容量Ｄ−Ｄ１は、式（３）で表される。

【０１０１】 Ｄ−Ｄ１＝ａ×ｔ＋ｂ×ｔ ・・・（３） アドレスＡ番地から該アドレスＡ’番地までのデータ格
納領域の容量がａ×ｔ、アドレスＢ’番地からアドレス
Ｂ番地までのデータ格納領域の容量がｂ×ｔであるよう
に、予めアドレスＡ’番地、アドレスＢ’番地を算出し
ておく。書き込み制御器は以下の手順に従って該データ
領域に階層データを書き込む。

【０１０２】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に格納していく。第２の階層データ
はアドレスＢ’番地からアドレスＢ番地の方向に格納し
ていき、第２の階層データの書き込みアドレスがアドレ
スＢ番地に到達すると書き込みを中止するという規則を
予め設けておく。

【０１０３】録音を開始してｔ後、第１の階層データの
書き込みアドレスがアドレスＡ’、第２のデータ書き込
みアドレスはＢ番地に到達する。次の時刻には、第２の
階層データは、書き込み処理中止アドレスＢ番地に到達
したので、書き込みを中止する。第１の階層データを書
き込もうとする領域は、該階層順位より下位の階層順位
である第２の階層データが格納されているので、該第１
の階層データの書き込み処理を続行する。

【０１０４】この結果、下位階層データの書き込みアド
レスが予め設定されているアドレスに到達すると書き込
み処理を中止し、既にデータが書き込まれている下位階
層のデータ領域に上位階層データを格納していくことに
よって上位階層のみで録音を継続することにより、録音
時間の延長が自動的にできる。長時間の録音の際は、デ
ータの最後ほど高品質で、短時間の録音の際にはデータ
は全て高品質で録音ができ、限られたデータ領域を有効
に活用することができる。

【０１０５】なお、第２の階層データの書き込み方向に
ついては特に制限されるものではない。また、書き込み
禁止領域はなくてもよいし、書き込み禁止領域は複数個
存在してもよい。

【０１０６】以下、本発明の第９の実施例について説明
する。図２４（ａ）は本実施例におけるデータ格納領域
を示す。データ格納領域はアドレスＡ番地からアドレス
Ｂ番地までの第１のデータ格納領域と、アドレスＣ番地
からアドレスＤ番地までの第２のデータ格納領域からな
る。また補助情報格納領域（図示せず）には、アドレス
Ａ、Ｂ，Ｃ，Ｄ及び書き込み時間の情報を格納する。上
記データ格納領域に、書き込み制御器は以下の手順に従
って階層データを書き込む。

【０１０７】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に格納していく。またアドレスＢ番
地に達すると、次にアドレスＤ番地からアドレスＣ番地
の方向に格納していく。第２の階層データはアドレスＣ
番地からアドレスＤ番地の方向に格納していく。また、
第３の階層データはアドレスＢ番地からアドレスＡ番地
の方向、及びアドレスＤ番地からアドレスＣ番地の方向
に、図に示すように交互に格納していく。また、第２〜
第３の各階層については、次に書き込もうとする領域に
既に上位階層のデータが書き込まれている場合には書き
込みを中止する、という規則を設ける。

【０１０８】今、全データ領域が第１〜第３の階層デー
タで一杯になったとすると、次のデータを書き込む際に
は第３の階層データの書き込みが中止され、図２４
（ｂ）に示すように、第１〜第２の階層データが、第３
階層のデータが書き込まれていた領域に書き込まれてい
く。

【０１０９】更に、全データ領域が第１〜第２の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第２階層のデータの書き込みが中止され、図２４
（ｃ）に示すように、第１階層のデータが、第２階層の
データが書き込まれていた領域にアドレスＤ番地からア
ドレスＣ番地の方向に書き込まれていく。最終的に図２
４（ｄ）に示すように、全データ領域が第１の階層デー
タで一杯になれば書き込みを終了する。

【０１１０】この結果、長時間の録音の際にも、下位階
層のデータを順次廃棄しながら上位階層のデータのみで
録音を継続することができるとともに、短時間の録音の
際には高品質で録音ができ、限られたデータ領域を有効
に活用することができる。

【０１１１】なお、全データ領域が一杯になれば第３の
階層データの書き込みを中止するという規則を設けれ
ば、第３の階層データの書き込み方向については特に制
限されるものではなく、また各階層に割り当てられるビ
ット数が固定されている場合には、各階層データを書き
込むデータ格納領域を予め決めておけばよく、本実施例
で設けた下位階層の書き込みを中止する規則を設ける必
要はない。

【０１１２】以下、本発明の第１０の実施例について説
明する。図２５（ａ）は本実施例におけるデータ格納領
域を示す。データ格納領域はアドレスＡ番地からアドレ
スＢ番地までの第１のアドレス空間と、アドレスＣ番地
からアドレスＤ番地までの第２のアドレス空間からな
る。このデータ格納領域に、書き込み制御器は以下の手
順に従って階層データを書き込む。

【０１１３】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に格納していく。またアドレスＢ番
地に達すると、次にアドレスＤ番地からアドレスＣ番地
の方向に格納していく。第２の階層データはアドレスＣ
番地からアドレスＤ番地の方向に格納していく。また、
第３の階層データはアドレスＢ番地からアドレスＡ’番
地の間、及びアドレスＤ番地からアドレスＣ’番地の間
のデータ領域に交互に格納していく。ここでアドレス
Ａ’、Ｃ’はそれぞれアドレスＡ番地とアドレスＢ番
地、アドレスＣ番地とアドレスＤ番地の間に予め設定さ
れている。

【０１１４】今、第３階層を格納するデータ領域が一杯
になったとすると、次のデータを書き込む際には第３階
層のデータの書き込みが中止され、図２５（ｂ）に示す
ように、第１〜第２の階層データが、第３階層のデータ
が書き込まれていた領域に書き込まれていく。

【０１１５】更に、全データ領域が第１〜第２の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第２階層のデータの書き込みが中止され、図２５
（ｃ）に示すように、第１階層のデータが、第２階層の
データが書き込まれていた領域に書き込まれていく。最
終的に、図２５（ｄ）に示すように全データ領域が第１
の階層データで一杯になれば書き込みを終了する。

【０１１６】なお、本実施例では各階層のビット長が等
しい場合について示したが必ずしもその必要はない。例
えば、第１階層が４ビット、第２階層が２ビット、第３
階層が４ビットの場合には、図２５（ｅ）に示すよう
に、第１階層のデータ領域と第２階層のデータ領域の大
きさが異なる。この場合、第３階層のデータを上述の様
にアドレスＢ番地からアドレスＡ’番地の間、及びアド
レスＤ番地からアドレスＣ’番地の間のデータ領域に交
互に格納していくと、空き領域が生じてしまう。この場
合には図２５（ｅ）に示すように、アドレスＡ’番地か
らアドレスＢ番地の方向に格納していき、アドレスＢ番
地に到達したら、アドレスＤ番地からアドレスＣ’番地
の方向に格納して行けば良い。勿論、第３の階層データ
の書き込み方向については特に制限されるものではな
い。

【０１１７】この結果、長時間の録音の際にも、下位階
層のデータを順次廃棄しながら上位階層のデータのみで
録音を継続することができるとともに、短時間の録音の
際には高品質で録音ができ、限られたデータ領域を有効
に活用することができる。

【０１１８】以下、本発明の第１１の実施例について説
明する。図２６（ａ）は本実施例におけるデータ格納領
域を示す。データ格納領域はアドレスＡ番地からアドレ
スＢ番地までの第１のデータ格納領域と、アドレスＣ番
地からアドレスＤ番地までの第２のデータ格納領域から
なる。このデータ格納領域に、書き込み制御器は以下の
手順に従って階層データを書き込む。

【０１１９】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に格納していく。またアドレスＢ番
地に達すると、次にアドレスＤ番地からアドレスＣ番地
の方向に格納していく。第２の階層データはアドレスＣ
番地からアドレスＤ番地の方向に格納していく。また、
第３の階層データはアドレスＢ番地からアドレスＡ番地
の方向、及びアドレスＤ番地からアドレスＣ番地の方向
に交互に格納していく。更に、第４の階層データはアド
レスＡ’番地からアドレスＡ番地の方向、及びアドレス
Ｃ’番地からアドレスＣ番地の方向に交互に格納してい
く。

【０１２０】ここでアドレスＡ’、Ｃ’はそれぞれアド
レスＡ番地とアドレスＢ番地、アドレスＣ番地とアドレ
スＤ番地の間に予め設定されている。また、第２〜第４
の各階層については、次に書き込もうとする領域に既に
上位階層のデータが書き込まれている場合には書き込み
を中止する、という規則を設ける。

【０１２１】今、全データ領域が第１〜第４の階層デー
タで一杯になったとすると、次のデータを書き込む際に
は第４階層のデータの書き込みが中止され、図２６
（ｂ）に示すように、第１〜第３の階層データが、第４
階層のデータが書き込まれていた領域に書き込まれてい
く。

【０１２２】次に、全データ領域が第１〜第３の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第３階層のデータの書き込みが中止され、図２６
（ｃ）に示すように、第１〜第２の階層データが、第３
階層のデータが書き込まれていた領域に書き込まれてい
く。

【０１２３】更に、全データ領域が第１〜第２の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第２階層のデータの書き込みが中止され、図２６
（ｄ）に示すように、第１階層のデータが、第２階層の
データが書き込まれていた領域にアドレスＤ番地からア
ドレスＣ番地の方向に書き込まれていく。最終的に図２
６（ｅ）に示すように、全データ領域が第１の階層デー
タで一杯になれば書き込みを終了する。

【０１２４】この結果、長時間の録音の際にも、下位階
層のデータを順次廃棄しながら上位階層のデータのみで
録音を継続することができるとともに、短時間の録音の
際には高品質で録音ができ、限られたデータ領域を有効
に活用することができる。

【０１２５】なお、第４の階層データの書き込み方向に
ついては特に制限されるものではく、また各階層に割り
当てられるビット数が固定されている場合には、各階層
データを書き込むデータ格納領域を予め決めておけばよ
く、本実施例で設けた下位階層の書き込みを中止する規
則を設ける必要はない。

【０１２６】以下、本発明の第１２の実施例について説
明する。図２７（ａ）は本実施例におけるデータ格納領
域を示す。データ格納領域はアドレスＡ番地からアドレ
スＢ番地までの第１のアドレス空間と、アドレスＣ番地
からアドレスＤ番地までの第２のアドレス空間からな
る。このデータ格納領域に、書き込み制御器は以下の手
順に従って階層データを書き込む。

【０１２７】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に格納していく。またアドレスＢ番
地に達すると、次にアドレスＤ番地からアドレスＣ番地
の方向に格納していく。第２の階層データはアドレスＣ
番地からアドレスＤ番地の方向に格納していく。また、
第３の階層データはアドレスＢ番地からアドレスＡ”番
地の間、及びアドレスＤ番地からアドレスＣ”番地の間
のデータ領域に交互に格納していく。ここでアドレス
Ａ”、Ｃ”はそれぞれアドレスＡ番地とアドレスＢ番
地、アドレスＣ番地とアドレスＤ番地の間に予め設定さ
れている。更に、第４の階層データはアドレスＡ’番地
からアドレスＢ’番地の間、及びアドレスＣ’番地から
アドレスＤ’番地の間のデータ領域に交互に格納してい
く。

【０１２８】ここで、アドレスＡ’、Ｃ’はそれぞれア
ドレスＡ番地とアドレスＡ”番地、アドレスＣ番地とア
ドレスＣ”番地の間に予め設定されており、またアドレ
スＢ’、Ｄ’はそれぞれアドレスＡ”番地とアドレスＢ
番地、アドレスＣ”番地とアドレスＤ番地の間に予め設
定されている。

【０１２９】今、第４階層を格納するデータ領域が一杯
になったとすると、次のデータを書き込む際には第４階
層のデータの書き込みが中止され、図２７（ｂ）に示す
ように、第１〜第３の階層データが、第４階層のデータ
が書き込まれていた領域に書き込まれていく。

【０１３０】次に、第３階層を格納するデータ領域が一
杯になったとすると、次のデータを書き込む際には第３
階層のデータの書き込みが中止され、図２７（ｃ）に示
すように、第１〜第２の階層データが、第３階層のデー
タが書き込まれていた領域に書き込まれていく。

【０１３１】更に、全データ領域が第１〜第２の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第２階層のデータの書き込みが中止され、図２７
（ｄ）に示すように、第１階層のデータが、第２階層の
データが書き込まれていた領域に書き込まれていく。最
終的に図２７（ｅ）に示すように、全データ領域が第１
の階層データで一杯になれば書き込みを終了する。

【０１３２】この結果、長時間の録音の際にも、下位階
層のデータを順次廃棄しながら上位階層のデータのみで
録音を継続することができるとともに、短時間の録音の
際には高品質で録音ができ、限られたデータ領域を有効
に活用することができる。

【０１３３】なお、第４の階層データの書き込み方向に
ついては特に制限されるものではない。

【０１３４】以下、本発明の第１３の実施例について説
明する。図２８（ａ）は本実施例におけるデータ格納領
域を示す。データ格納領域はアドレスＡ番地からアドレ
スＢ番地までの第１のデータ格納領域と、アドレスＣ番
地からアドレスＤ番地までの第２のデータ格納領域空間
と、アドレスＥ番地からアドレスＦ番地までの第３のデ
ータ格納領域からなる。このデータ格納領域に、書き込
み制御器は以下の手順に従って階層データを書き込む。

【０１３５】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に格納していく。また、アドレスＢ
番地に達するとアドレスＤ番地からアドレスＣ番地の方
向に格納していく。更にアドレスＣ番地に達するとアド
レスＥ番地からアドレスＦ番地の方向に格納していく。
第２の階層データはアドレスＥ番地からアドレスＦ番地
の方向に格納していく。またアドレスＦ番地に達すると
アドレスＣ番地からアドレスＤ番地の方向に格納してい
く。第３の階層データはアドレスＣ番地からアドレスＤ
番地の方向に格納していく。第４の階層データはアドレ
スＢ番地からアドレスＡ番地の方向、及びアドレスＤ番
地からアドレスＣ番地の方向、及びアドレスＦ番地から
アドレスＥ番地の方向に交互に格納していく。更に、第
５の階層データはアドレスＢ’番地からアドレスＡ番地
の方向、及びアドレスＤ’番地からアドレスＣ番地の方
向、及びアドレスＦ’番地からアドレスＥ番地の方向に
交互に格納していく。

【０１３６】ここでアドレスＢ’、Ｄ’、Ｆ’はそれぞれ
アドレスＡ番地とアドレスＢ番地、アドレスＣ番地とア
ドレスＤ番地、アドレスＥ番地とアドレスＦ番地の間に
予め設定されている。また、第２〜第５の各階層につい
ては、次に書き込もうとする領域に既に上位階層のデー
タが書き込まれている場合には書き込みを中止する、と
いう規則を設ける。

【０１３７】今、全データ領域が第１〜第５の階層デー
タで一杯になったとすると、次のデータを書き込む際に
は第５階層のデータの書き込みが中止され、図２８
（ｂ）に示すように、第１〜第４の階層データが、第５
階層のデータが書き込まれていた領域に書き込まれてい
く。

【０１３８】次に、全データ領域が第１〜第４の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第４階層のデータの書き込みが中止され、図２８
（ｃ）に示すように、第１〜第３の階層データが、第４
階層のデータが書き込まれていた領域に書き込まれてい
く。

【０１３９】更に、全データ領域が第１〜第３の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第３階層のデータの書き込みが中止され、図２８
（ｄ）に示すように、第１〜第２の階層データが、第３
階層のデータが書き込まれていた領域に書き込まれてい
く。最後に、全データ領域が第１〜第２の階層データで
一杯になったとすると、次のデータを書き込む際には第
２階層のデータの書き込みが中止され、図２８（ｅ）に
示すように、第１階層のデータが、第２階層のデータが
書き込まれていた領域に書き込まれていく。

【０１４０】この結果、長時間の録音の際にも、下位階
層のデータを順次廃棄しながら上位階層のデータのみで
録音を継続することができるとともに、短時間の録音の
際には高品質で録音ができ、限られたデータ領域を有効
に活用することができる。

【０１４１】なお、第５の階層データの書き込み方向に
ついては特に制限されるものではなく、また各階層に割
り当てられるビット数が固定されている場合には、各階
層データを書き込むデータ格納領域を予め決めておけば
よく、本実施例で設けた下位階層の書き込みを中止する
規則を設ける必要はない。

【０１４２】以下、本発明の第１４の実施例について説
明する。図２９（ａ）は本実施例におけるデータ格納領
域を示す。データ格納領域はアドレスＡ番地からアドレ
スＢ番地までの第１のデータ格納領域と、アドレスＣ番
地からアドレスＤ番地までの第２のデータ格納領域と、
アドレスＥ番地からアドレスＦ番地までの第３のデータ
格納領域からなる。このデータ格納領域に、書き込み制
御器は以下の手順に従って階層データを書き込む。

【０１４３】第１の階層データはアドレスＡ番地からア
ドレスＢ番地の方向に格納していく。また、アドレスＢ
番地に達するとアドレスＤ番地からアドレスＣ番地の方
向に格納していく。更にアドレスＣ番地に達するとアド
レスＥ番地からアドレスＦ番地の方向に格納していく。
第２の階層データはアドレスＥ番地からアドレスＦ番地
の方向に格納していく。またアドレスＦ番地に達すると
アドレスＣ番地からアドレスＤ番地の方向に格納してい
く。第３の階層データはアドレスＣ番地からアドレスＤ
番地の方向に格納していく。第４の階層データはアドレ
スＢ番地からアドレスＡ”番地の間、及びアドレスＤ番
地からアドレスＣ”番地の間、及びアドレスＦ番地から
アドレスＥ”番地の間に交互に格納していく。ここでア
ドレスＡ”、Ｃ”、Ｅ”はそれぞれアドレスＡ番地とアド
レスＢ番地、アドレスＣ番地とアドレスＤ番地、アドレ
スＥ番地とアドレスＦ番地の間に予め設定されている。

【０１４４】更に、第５の階層データはアドレスＡ’番
地からアドレスＢ’番地の間、及びアドレスＣ’番地か
らアドレスＤ’番地の間、及びアドレスＥ’番地からア
ドレスＦ’番地の間に交互に格納していく。

【０１４５】ここで、アドレスＡ’、Ｃ’、Ｅ’はそれぞ
れアドレスＡ番地とアドレスＡ”番地、アドレスＣ番地
とアドレスＣ”番地、アドレスＥ番地とアドレスＥ”番
地の間に予め設定されており、またアドレスＢ’、Ｄ’、
Ｆ’はそれぞれアドレスＡ”番地とアドレスＢ番地、ア
ドレスＣ”番地とアドレスＤ番地、アドレスＥ”番地と
アドレスＦ番地の間に予め設定されている。

【０１４６】今、第５階層を格納するデータ領域が一杯
になったとすると、次のデータを書き込む際には第５階
層のデータの書き込みが中止され、図２９（ｂ）に示す
ように、第１〜第４の階層データが、第５階層のデータ
が書き込まれていた領域に書き込まれていく。

【０１４７】次に、第４階層を格納するデータ領域が一
杯になったとすると、次のデータを書き込む際には第４
階層のデータの書き込みが中止され、図２９（ｃ）に示
すように、第１〜第３の階層データが、第４階層のデー
タが書き込まれていた領域に書き込まれていく。

【０１４８】次に、第３階層を格納するデータ領域が一
杯になったとすると、次のデータを書き込む際には第３
階層のデータの書き込みが中止され、図２９（ｄ）に示
すように、第１〜第２の階層データが、第３階層のデー
タが書き込まれていた領域に書き込まれていく。

【０１４９】更に、全データ領域が第１〜第２の階層デ
ータで一杯になったとすると、次のデータを書き込む際
には第２階層のデータの書き込みが中止され、図２９
（ｅ）に示すように、第１階層のデータが、第２階層の
データが書き込まれていた領域に書き込まれていく。

【０１５０】この結果、長時間の録音の際にも、下位階
層のデータを順次廃棄しながら上位階層のデータのみで
録音を継続することができるとともに、短時間の録音の
際には高品質で録音ができ、限られたデータ領域を有効
に活用することができる。

【０１５１】なお、第４、第５の階層データの書き込み
方向については特に制限されるものではない。

【０１５２】以下、本発明の第１５の実施例におけるデ
ジタル信号記録装置について、図面を参照しながら説明
する。

【０１５３】図３０は本発明の第１５の実施例における
デジタル信号記録装置の構成を示すブロック図である。
図３０において、３００はデジタル信号を第１の階層デ
−タから最大第Ｎの階層デ−タに符号化する階層符号化
器、３０１は階層符号化器３００の第１の階層デ−タか
ら最大第Ｎの階層デ−タを受けて固体メモリへの書き込
みを制御する書き込み制御器、３０２は書き込み制御器
３０１からの階層デ−タ及び補助情報デ−タを受けてデ
−タを格納する固体メモリである。図３１は上記書き込
み制御器の動作の流れを示すフロ−図である。

【０１５４】以上のように構成されたデジタル信号記録
装置について、以下その動作について図３０及び図３１
を用いて説明する。

【０１５５】図３０において、まず、入力のデジタル信
号は階層符号化器３００により、第１の階層デ−タから
最大第Ｎの階層デ−タに符号化され、書き込み制御器３
０１に送られる。書き込み制御器３０１は、第１の階層
デ−タから最大第Ｎの階層デ−タを受けて、第１から第
１４の実施例において示したように固体メモリ３０２へ
の書き込みを制御する。ここで、第１から第１４の実施
例と異なるところは、階層符号化器３００から出力され
るＮ個の階層デ−タを全て固体メモリ３０２に格納する
のではなく、Ｎ個の階層デ−タの内のＮ’個（Ｎ’≦
Ｎ）の階層デ−タで元のデジタル信号を精度よく復号で
きる場合は、Ｎ’個の階層デ−タ以外の階層デ−タは固
体メモリ３０２に書き込まないところにある。

【０１５６】図３１のフロ−図を用いてもう少し詳しく
説明する。ステップ３１０でＮ’を零に初期化する。ス
テップ３１１でＮ’を１つインクリメントし、ステップ
３１２でＮ’の値がＮ未満であるかどうか判定する。
Ｎ’の値がＮ未満である場合は、ステップ３１３でＮ個
の階層デ−タの中から上位のＮ’個の階層デ−タを選択
し、ステップ３１４でＮ’個の階層デ−タで復号した信
号と元のデジタル信号を比較し、ステップ３１５で両者
の一致度を判定し、一致度が予め設定された値よりも大
きい場合は、ステップ３１６でそのＮ’個の階層デ−タ
を固体メモリ３０２に格納する。もし、ステップ３１５
で一致度が予め設定された値より小さい場合は再度ステ
ップ３１１に戻り上記のステップをくり返す。ステップ
３１２において、Ｎ’の値がＮと等しくなった場合は、
ステップ３１６にジャンプし、Ｎ個の階層デ−タを全て
固体メモリ３０２に格納する。

【０１５７】以上では書き込み制御器の動作は図３１の
フロ−図に従って行ったが、図３２のように別の方法で
もよい。図３２は書き込み制御器の第２の動作の流れを
示すフロ−図である。図３２において、ステップ３２０
でＮ’をＮに初期化する。ステップ３２１でＮ’を１つ
デクリメントし、ステップ３２２でＮ’の値が零より大
きいかどうかを判定する。Ｎ７の値が零より大きい場合
は、ステップ３２３ででＮ個の階層デ−タの中から上位
のＮ’個の階層デ−タを選択し、ステップ３２４でＮ’
個の階層デ−タで復号した信号と元のデジタル信号を比
較し、ステップ３２５で両者の一致度を判定し、一致度
が予め設定された値よりも小さい場合は、ステップ３２
６でＮ’の値を１つインクリメントしてＮ’の値を１つ
前の値に戻し、ステップ３２７でそのＮ’個の階層デ−
タを固体メモリ３０２に格納する。もし、ステップ３２
５で一致度が予め設定された値より大きい場合は再度ス
テップ３２１に戻り上記のステップをくり返す。ステッ
プ３２２において、Ｎ’の値が零と等しくなった場合
は、ステップ３２６にジャンプし、Ｎ個の階層デ−タを
全て固体メモリ３０２に格納する。

【０１５８】以上のように本実施例によれば、階層符号
化器から出力されるＮ階層の階層デ−タの内のＮ’個
（Ｎ’≦Ｎ）の階層デ−タのみで元のデジタル信号を復
号できる場合は、上記Ｎ’個の階層以外の階層デ−タ
は、固体メモリ（記憶装置）に書き込まないことによ
り、下位階層のデ−タが記憶装置に格納される頻度が少
なくなり、従って上位の階層デ−タによって下位の階層
デ−タが上書きされるまでの時間が延長されるため、上
位階層の上書きによる復号時の品質の劣化が最小限に抑
えることができる。

【０１５９】以下、本発明の第１６の実施例におけるデ
ジタル信号記録装置について、図面を参照しながら説明
する。

【０１６０】図３３は本発明の第１６の実施例における
デジタル信号記録装置の構成を示すブロック図である。
図３３において、３３０はデジタル信号を第１の階層デ
−タから最大第Ｎの階層デ−タに符号化する階層符号化
器、３３１は階層符号化器３３０の第１の階層デ−タか
ら最大第Ｎの階層デ−タを受けて上位階層からＮ’個
（Ｎ’≦Ｎ）の階層デ−タを選択する階層数選択器、３
３２は第１の階層デ−タから第Ｎ’の階層デ−タを受け
て複合する復号化器、３３３は復号化器３３２の出力及
び元のデジタ信号を受けて両者の差信号を評価し、階層
数選択器３３１へ階層数の選択を指示するとともに、書
き込み制御器３３４にその制御信号を送出する差信号評
価器、３３４は階層符号化器３３０の出力である第１の
階層デ−タから第Ｎの階層デ−タを受けて、差信号評価
器３３３の出力に従って、固体メモリへ３３５の各階層
デ−タの書き込みを制御する書き込み制御器、３３５は
書き込み制御器３３４からの階層デ−タ及び補助情報デ
−タを受けてデ−タを格納する固体メモリである。

【０１６１】以上のように構成されたデジタル信号記録
装置について、以下その動作について図３３を用いて説
明する。

【０１６２】図３３において、まず、入力のデジタル信
号は階層符号化器３００により、第１の階層デ−タから
最大第Ｎの階層デ−タに符号化され、階層数選択器３３
１及び書き込み制御器３０１に送られる。階層数選択器
３３１は差信号評価器３３３の信号を受けて階層数を選
択する。復号化器３３２は階層数選択器３３１の出力で
ある第１の階層デ−タから第Ｎ’の階層デ−タを受けて
複合し、その出力を差信号評価器３３３に送出する。差
信号評価器３３３は復号化器３３２の出力及び元のデジ
タル信号を受けて両者の差信号を評価し、階層数選択器
３３１へ階層数の選択を指示するとともに、書き込み制
御器３３４にその制御信号を送出する。書き込み制御器
３３４は階層符号化器３３０の出力である第１の階層デ
−タから第Ｎの階層デ−タを受けて、差信号評価器３３
３の出力に従って、固体メモリ３３５への各階層デ−タ
の書き込みを制御する。固体メモリ３３５は書き込み制
御器３３４によって第１から第Ｎ’までのＮ’個（Ｎ’
≦Ｎ）の階層デ−タ及び補助情報デ−タを格納する。こ
こで、階層数の選択は第１５の実施例で示した同様の手
順で行われる。

【０１６３】以上のように本実施例によれば、Ｎ’個
（Ｎ’≦Ｎ）の階層デ−タを用いてデジタル信号を復号
する復号化器と、該複号デジタル信号と元のデジタル信
号との差信号の大きさを算出する差信号評価器とを設
け、該差信号評価器の値が予め設定した値より小さい場
合は、上記Ｎ’個の階層以外の階層デ−タは、固体メモ
リ（記憶装置）に書き込まないようにすることにより、
下位階層のデ−タが記憶装置に格納される頻度が少なく
なり、従って上位の階層デ−タによって下位の階層デ−
タが上書きされるまでの時間が延長されるため、上位階
層の上書きによる復号時の品質劣化を最小限に抑えるこ
とができる。本実施例のようにすることにより、階層符
号化器がいかなる構成のものであっても、同様な効果が
得られることとなる。

【０１６４】以下、本発明の第１７の実施例におけるデ
ジタル信号記録装置について、図面を参照しながら説明
する。

【０１６５】図３４は本発明の第１７の実施例における
デジタル信号記録装置の構成を示すブロック図である。
図３４において、３４０はデジタル信号を第１の周波数
帯域デ−タから最大第Ｎの周波数帯域デ−タに符号化す
る帯域分割型階層符号化器、３４１は第１の周波数帯域
デ−タを受けて該デ−タを復号時に省略しても品質に大
きく損傷を与えないかどうかを評価する第１の帯域デ−
タ評価器、同様に３４２及び３４３は、それぞれ、第２
の周波数帯域デ−タを受けて該デ−タを復号時に省略し
ても品質に大きく損傷を与えないかどうかを評価する第
２の帯域デ−タ評価器、第Ｎの周波数帯域デ−タを受け
て該デ−タを復号時に省略しても品質に大きく損傷を与
えないかどうかを評価する第Ｎの帯域デ−タ評価器であ
る。３４４は、第１の帯域デ−タ評価器３４１、第２の
帯域デ−タ評価器３４２、及び第Ｎの帯域デ−タ評価器
３４３の出力信号を受けて階層数を選択する階層数選択
器、３４５は階層符号化器３４０の出力である第１の階
層デ−タから第Ｎの周波数帯域デ−タを受けて、階層数
選択器３４４の出力に従って、固体メモリ３４６への各
周波数帯域デ−タの書き込みを制御する書き込み制御
器、３４６は書き込み制御器３４５からの周波数帯域デ
−タ及び補助情報デ−タを受けてデ−タを格納する固体
メモリである。

【０１６６】以上のように構成されたデジタル信号記録
装置について、以下その動作について図３４を用いて説
明する。

【０１６７】図３４において、まず、入力のデジタル信
号は帯域分割型階層符号化器３４０により、第１の階層
デ−タから最大第Ｎの階層デ−タに符号化され、書き込
み制御器３４５、及び第１の帯域デ−タ評価器３４１、
第２の帯域デ−タ評価器３４２及び第Ｎの帯域デ−タ評
価器３４３に送られる。第１の帯域デ−タ評価器３４１
は第１の周波数帯域デ−タを受けて該デ−タを復号時に
省略しても品質に大きく損傷を与えないかどうかを評価
し、階層数選択器３４４に出力する。同様に、第２の帯
域デ−タ評価器３４２は第２の周波数帯域デ−タを受け
て該デ−タを復号時に省略しても品質に大きく損傷を与
えないかどうかを評価し、階層数選択器３４４に出力す
る。第Ｎの帯域デ−タ評価器３４３は第Ｎの周波数帯域
デ−タを受けて該デ−タを復号時に省略しても品質に大
きく損傷を与えないかどうかを評価し、階層数選択器３
４４に出力する。階層数選択器３４４は第１の帯域デ−
タ評価器３４１、第２の帯域デ−タ評価器３４２及び第
Ｎの帯域デ−タ評価器３４３の出力信号を受けて、階層
数を選択する。その手順については第１５の実施例と同
様である。書き込み制御器３４５は、帯域分割型階層符
号化器３４０の出力である第１の周波数帯域デ−タから
第Ｎの周波数帯域デ−タを受けて、階層数選択器３４４
の出力に従って、固体メモリ３４６への各周波数帯域デ
−タの書き込みを制御する。固体メモリ３４６は書き込
み制御器３４５によって第１から第Ｎ’までのＮ’個
（Ｎ’≦Ｎ）の周波数帯域デ−タ及び補助情報デ−タを
格納する。

【０１６８】以上のように本実施例によれば、Ｎ’個
（Ｎ’≦Ｎ）の階層デ−タは、特定の周波数帯域の信号
のみを符号化している階層デ−タであり、上記Ｎ’個の
階層データでは符号化されていない周波数帯域の信号の
大きさが予め設定した値より小さい場合は、上記Ｎ’個
の階層以外の階層デ−タは、記憶装置に書き込まないよ
うにすることにより、下位階層のデ−タが記憶装置に格
納される頻度が少なくなり、従って上位の階層デ−タに
よって下位の階層デ−タが上書きされるまでの時間が延
長されるため、上位階層の上書きによる復号時の品質の
劣化が最小限に抑えることができる。本実施例のように
することにより、簡単な方法で上記効果が実現できるこ
ととなる。

【０１６９】以下、本発明の第１８の実施例におけるデ
ジタル信号再生装置について、図面を参照しながら説明
する。

【０１７０】図３５は本発明の第１８の実施例における
デジタル信号再生装置の構成を示すブロック図である。
図３５において、１９１は、階層符号化された階層デー
タを格納するデータ格納領域と、該格納されたデータの
属性を表す補助情報を格納する補助情報格納領域とを有
する固体メモリであって、該階層データと該階層データ
の属性を表す補助情報とが、それぞれ本発明のデジタル
信号記録装置によって記録された固体メモリである。特
に本実施例においては、第１の実施例で述べたデジタル
信号記録装置によって階層データと該階層データの属性
を表す補助情報とが記録された固体メモリである場合を
例にとり説明する。

【０１７１】１９２は、固体メモリ１９１に格納された
階層データと、該格納された階層データの属性を表す補
助情報とを読み出し、各階層データを該階層データが格
納された時刻の順に逐次読み出す読み出し制御器であ
る。１９３は、読み出し制御器１９２から出力された各
階層データを受けて、元の第１から第４の符号データを
復元する量子化符号復元器であり、該量子化符号復元器
は、読みだし制御器１９２から読み出されなかった階層
データに対しては、該欠落している階層データに応じて
予め決められた値を割当ながら、量子化符号を復元する
量子化符号復元器である。

【０１７２】１９４は、量子化符号復元器１９３から出
力された第１の符号データを受けて、第１の帯域信号を
復元する第１の逆量子化器、１９５は、量子化符号復元
器１９３から出力された第２の符号データを受けて、第
２の帯域信号を復元する第１の逆量子化器、１９６は、
量子化符号復元器１９３から出力された第３の符号デー
タを受けて、第３の帯域信号を復元する第３の逆量子化
器、１９７は、量子化符号復元器１９３から出力された
第４の符号データを受けて、第４の帯域信号を復元する
第４の逆量子化器である。

【０１７３】１９８は、上記各帯域信号を受けて、元の
デジタル信号を合成する帯域合成器である。１９９は帯
域合成器１９８の出力を受けて該ディジタル信号をアナ
ログ信号に変換するＤ／Ａ変換器である。

【０１７４】図３６は、各帯域に割り当てたビット数が
それぞれ６ビット、４ビット、３ビット、３ビットの場
合、量子化符号復元器１９３が、上記第１から第４の階
層データを各帯域の符号データに復元する様子を示した
ものである。図３６における各枠内の数字がいずれの階
層かを表す数字でり、左の列から順番に第１の符号デー
タ、第２の符号データ、第３の符号データ、第４の符号
データを表している。図３６においては、第１の階層デ
ータは第１の符号データのＭＳＢ側４ビットの４ビット
データ、第２の階層データは第１の符号データの第２Ｌ
ＢＳ１ビットと第２の符号データのＭＳＢ側３ビットの
計４ビットデータ、第３の階層データは第３の符号デー
タのＭＳＢ側２ビットと第４の符号データのＭＳＢ側２
ビットの計４ビットデータ、第４の階層データは第１の
符号データの第１ＬＳＢ１ビットと第２の符号データの
第１ＬＳＢ１ビットと第３の符号データの第１ＬＳＢ１
ビットと第４の符号データの第１ＬＳＢ１ビットの計４
ビットデータ、というように符号データに復元している
わけである。

【０１７５】図３７は、各帯域に割り当てたビット数が
それぞれ６ビット、４ビット、３ビット、３ビットの場
合、量子化符号復元器１９３が、上記第１から第４の階
層データを、各帯域の符号データに復元する様子を示し
たものであるが、読み出し制御器１９２が、第４の階層
データを読み出さなかった場合の処理を示したものであ
る。図３７における各枠内の数字がいずれの階層かを表
す数字でり、左の列から順番に第１の符号データ、第２
の符号データ、第３の符号データ、第４の符号データを
表している。ここで、第４の階層データは読み出されて
いないので、値"Ｌ"、つまり論理値０を割り当ててい
る。

【０１７６】同様に、図３８は、各帯域に割り当てたビ
ット数がそれぞれ６ビット、４ビット、３ビット、３ビ
ットの場合に、量子化符号復元器１９３が、上記第１か
ら第４の階層データを、各帯域の符号データに復元する
様子を示したものであるが、読み出し制御器１９２が、
第４の階層データと第３の階層データを読み出さなかっ
た場合の処理を示したものである。図３８における各枠
内の数字がいずれの階層かを表す数字でり、左の列から
順番に第１の符号データ、第２の符号データ、第３の符
号データ、第４の符号データを表している。ここで、第
４の階層データと第３の階層データは読み出されていな
いので、値"Ｌ"、つまり論理値０を割り当てている。

【０１７７】同様に、図３９は、各帯域に割り当てたビ
ット数がそれぞれ６ビット、４ビット、３ビット、３ビ
ットの場合に、量子化符号復元器１９３が、上記第１か
ら第４の階層データを、各帯域の符号データに復元する
様子を示したものであるが、読み出し制御器１９２が、
第４の階層データと第３の階層データと第２の階層デー
タを読み出さなかった場合の処理を示したものである。
図３９における各枠内の数字がいずれの階層かを表す数
字でり、左の列から順番に第１の符号データ、第２の符
号データ、第３の符号データ、第４の符号データを表し
ている。ここで、第４の階層データと第３の階層データ
と第２の階層データは読み出されていないので、第１の
符号データの第２ＬＳＢ以外は値"Ｌ"、つまり論理値０
を割り当てている。第１の符号データの第２ＬＳＢは
値"Ｈ"、つまり論理値１を割り当てているが、これは、
各帯域の符号データにおいて、ＬＳＢ側が２ビット以上
廃棄されていて、しかも、その符号データの少なくとも
ＭＳＢ１ビットは保存されている場合は、廃棄されたビ
ットの中の最も上位のビットは、論理値１を割り当てる
という規則を予め定めているからである。そのような規
則を設けているのは、その帯域において廃棄されたビッ
トが全て論理値０である場合から全て論理値１である場
合までの中間的な場合で復号信号を得るためであり、そ
のことによって、下位階層データが廃棄された場合でも
復号品質の劣化を少なく抑えることができる。

【０１７８】図４０は図３５に示した帯域合成器１９８
の構成例を示すブロック図である。図４０に示すよう
に、帯域合成器１９８は、ＱＭＦフィルタバンクで構成
されており、従来から広く用いられている帯域分割器で
ある（「電子情報通信学会編デジタル信号処理ハンドブ
ック pp.135ー137 1993年」 参照）。本実施例では、帯
域分割器の一例として、上記のようなＱＭＦフィルタバ
ンクを用いているが、このほかにも、ＭＰＥＧオーディ
オ符号化アルゴリズム等で行われている、ポリフェーズ
フィルタバンクや、ハイブリッドポリフェーズ／ＭＤＣ
Ｔフィルタバンクを用いたようなものでもよい(ISO/IEC
11172-3:1993 参照）。

【０１７９】図４１は、階層データが記録されたデータ
格納領域の状態を示す図である。これは、本発明の第１
の実施例による、デジタル信号記録装置によって記録さ
れた、データ格納領域の状態を表した図１０と同様のも
のである。

【０１８０】図４２は、階層データに対する補助情報の
内容を示す図である。これは、本発明の第１の実施例に
よる、デジタル信号記録装置によって記録された、補助
情報格納領域の状態を表した図１１と同様のものであ
る。

【０１８１】以上のように構成されたデジタル信号再生
装置について、以下その動作について図３５から図４２
を用いて説明する。

【０１８２】図３５において、まず、読みだし制御器１
９２は、上記補助情報格納領域に格納された補助情報を
読みだし、上記データ格納領域に、どのような形で各階
層データが格納されているかを解析する。例えば図４２
に示した様な補助情報を読みだした場合には、以下のよ
うに解析する。

【０１８３】データ記録時にまず、アドレス００００か
らアドレス０ＦＦＦの領域に第１の階層データが格納さ
れ、アドレス１０００からアドレス１ＦＦＦの領域に第
２の階層データが格納され、アドレス２０００からアド
レス２ＦＦＦの領域に第３の階層データが格納され、ア
ドレス３０００からアドレス３ＦＦＦの領域に第４の階
層データが格納され、続いて、データ格納領域が、メモ
リフルの状態になった時に、アドレス２０００からアド
レス２ＦＦＦの領域とアドレス３０００からアドレス３
ＦＦＦの領域が開放され、アドレス２０００からアドレ
ス２ＦＦＦの領域に第１の階層データが格納され、アド
レス３０００からアドレス３ＦＦＦの領域に第２の階層
データが格納され、さらに、データ格納領域が、メモリ
フルの状態になった時に、アドレス３０００からアドレ
ス３ＦＦＦの領域が開放され、アドレス３０００からア
ドレス３ＦＦＦの領域に第１の階層データが格納され、
その状態で記録処理が終了したことを確認する。

【０１８４】よって、読み出し制御器１９２は、まず、
アドレス００００からアドレス０ＦＦＦの領域に格納さ
れたデータを第１の階層データとして逐次読みだし、同
時に、アドレス１０００からアドレス１ＦＦＦの領域に
格納されたデータを第２の階層データとして逐次読みだ
して、量子化符号復号器１９３に第１の階層データと第
２の階層データとを出力する。量子化符号復号器１９３
は、受け取った階層データの内、第３の階層データと第
４の階層データとが欠落しているので、図３８に従っ
て、各帯域の符号データを復元する。

【０１８５】次に第１の逆量子化器１９４から第４の逆
量子化器１９７によって、それぞれ上記各帯域の符号デ
ータを逆量子化して、第１の帯域信号から第４の帯域信
号までの帯域信号を生成し、帯域合成器１９８に送出す
る。帯域合成器１９８では、第１の帯域信号から第４の
帯域信号までの帯域信号合成を、元のデジタル信号に復
号し、Ｄ／Ａ変換器１９９により、アナログ信号に変換
され出力される。

【０１８６】アドレス００００からアドレス１ＦＦＦの
領域に格納されたデータをすべて読みだした場合には、
次に、アドレス２０００からアドレス２ＦＦＦの領域に
格納されたデータを第１の階層データとして逐次読みだ
し、量子化符号復号器１９３に第１の階層データを出力
する。量子化符号復号器１９３は、受け取った階層デー
タの内、第２の階層データと第３の階層データと第４の
階層データとが欠落しているので、図３９に従って、各
帯域の符号データを復元する。

【０１８７】次に第１の逆量子化器１９４から第４の逆
量子化器１９７によって、それぞれ上記各帯域の符号デ
ータを逆量子化して、第１の帯域信号から第４の帯域信
号までの帯域信号を生成し、帯域合成器１９８に送出す
る。帯域合成器１９８では、第１の帯域信号から第４の
帯域信号までの帯域信号合成を、元のデジタル信号に復
号し、Ｄ／Ａ変換器１９９により、アナログ信号に変換
され出力される。

【０１８８】アドレス２０００からアドレス２ＦＦＦの
領域に格納されたデータをすべて読みだした場合には、
次に、アドレス３０００からアドレス３ＦＦＦの領域に
格納されたデータを第１の階層データとして逐次読みだ
し、量子化符号復号器１９３に第１の階層データを出力
する。量子化符号復号器１９３は、受け取った階層デー
タの内、第２の階層データと第３の階層データと第４の
階層データとが欠落しているので、図４０４に従って、
各帯域の符号データを復元する。

【０１８９】次に第１の逆量子化器１９４から第４の逆
量子化器１９７によって、それぞれ上記各帯域の符号デ
ータを逆量子化して、第１の帯域信号から第４の帯域信
号までの帯域信号を生成し、帯域合成器１９８に送出す
る。帯域合成器１９８では、第１の帯域信号から第４の
帯域信号までの帯域信号合成を、元のデジタル信号に復
号し、Ｄ／Ａ変換器１９９により、アナログ信号に変換
され出力される。

【０１９０】以上のように、本実施例によれば、階層符
号化された階層データを格納するデータ格納領域と、該
格納されたデータの属性を表す補助情報を格納する補助
情報格納領域とを有し、該階層データと該階層データの
属性を表す補助情報とが、それぞれ本発明のデジタル信
号記録装置によって記録された固体メモリと、上記固体
メモリに格納された階層データと、該格納された階層デ
ータの属性を表す補助情報とを読みだし、その階層デー
タの階層に応じて元のデジタル信号に復号する階層復号
器とを備え、上記階層復号器の内部に、上記固体メモリ
内の補助情報格納領域に記憶された補助情報を読みだ
し、該補助情報に基づいて上記固体メモリ内のデータ格
納領域に記憶された階層データを逐次読み出す読みだし
制御器を備えることによって、本発明のデジタル信号記
録装置によって記録されたデータを、効率的に読みだし
復号することが可能となる。

【０１９１】

【発明の効果】以上のように、請求項１記載のデジタル
信号記録装置によれば、録音時間長に対してメモリ容量
に余裕がある場合は、すべての階層データが保持されて
いるので高音質な録音が行え、メモリが一杯になった場
合でも、自動的に下位の階層から書き込みが中止され、
上位階層のデータが上書きされていくので極めて簡単な
処理によって効率よく記録時間を伸ばすことができる。
すなわち記録品質を可能な限り保持しながら、効率よく
記録時間を伸ばすことができるとともに、データが固体
メモリに有効に格納されるため、固体メモリの有効活用
を図ることができる。また、請求項２記載のデジタル信
号記録装置は、請求項１においてＮが２の場合に相当す
るものであり、第１の階層データも第２の階層データも
きわめて簡単なアドレス制御でメモリへの書き込みが行
え、しかも、第２の階層データの書き込みアドレスと第
１の階層データの書き込みアドレスとが一致するか否か
というきわめて簡単な判定基準によって、下位階層（こ
の場合第２の階層）データの廃棄処理による録音時間延
長を行うことができる。また、請求項３記載のデジタル
信号記録装置は、請求項１においてＮが３の場合に相当
するものであり、階層数が３の場合でも、第１、第２、
第３の階層データともきわめて簡単なアドレス制御でメ
モリへの書き込みが行え、しかも、第３の階層データの
書き込みアドレスが第１あるいは第２の階層データの書
き込みアドレスと一致するか否か、第２の階層データの
書き込みアドレスが第１の階層データの書き込みアドレ
スと一致するか否かというきわめて簡単な判定基準によ
って、下位階層データの廃棄処理による録音時間延長を
行うことができる。また、請求項４記載のデジタル信号
記録装置は、請求項１においてＮが４の場合に相当する
ものであり、階層数が４の場合でも、第１、第２、第
３、第４の階層データともきわめて簡単なアドレス制御
でメモリへの書き込みが行え、しかも、第４の階層デー
タの書き込みアドレスが第１あるいは第２あるいは第３
の階層データの書き込みアドレスと一致するか否か、第
３の階層データの書き込みアドレスが第１あるいは第２
の階層データの書き込みアドレスと一致するか否か、第
２の階層データの書き込みアドレスが第１の階層データ
の書き込みアドレスと一致するか否かというきわめて簡
単な判定基準によって、下位階層データの廃棄処理によ
る録音時間延長を行うことができる。また、請求項５記
載のデジタル信号記録装置は、請求項１においてＮが５
の場合に相当するものであり、階層が５の場合でも、第
１、第２、第３、第４、第５の階層データともきわめて
簡単なアドレス制御でメモリへの書き込みが行え、しか
も、第５の階層データの書き込みアドレスが第１あるい
は第２あるいは第３あるいは第４の階層データの書き込
みアドレスと一致するか否か、第４の階層データの書き
込みアドレスが第１あるいは第２あるいは第３の階層デ
ータの書き込みアドレスと一致するか否か、第３の階層
データの書き込みアドレスが第１あるいは第２の階層デ
ータの書き込みアドレスと一致するか否か、第２の階層
データの書き込みアドレスが第１の階層データの書き込
みアドレスと一致するか否かというきわめて簡単な判定
基準によって、下位階層データの廃棄処理による録音時
間延長を行うことができる。請求項６記載のデジタル信
号記録装置によれば、マルチパルス符号化方式において
記録品質を可能な限り保持しながら、効率よく記録時間
を伸ばすことができるとともに、データが固体メモリに
有効に格納されるため、固体メモリの有効活用を図るこ
とができる。

【０１９２】また、第２の発明のデジタル信号記録装置
では、書き込み制御器に、次に書き込もうとするアドレ
スに、自身よりも上位の階層データが既に書き込まれて
いる場合にはその時点で書き込み処理を中止するという
規則を設けることによって、メモリが一杯になった場
合、自動的に下位の階層から書き込みが中止され、極め
て簡単な処理によって効率よく記録時間を伸ばすことが
できる。

【０１９３】また、第３の発明のデジタル信号記録装置
では、階層データの書き込みを中止するアドレスを予め
決めておくことにより、階層数に関係なく、また任意の
順序で書き込み処理を中止させることができる。

【０１９４】さらに、本発明のデジタル信号再生装置に
よれば、階層符号化された階層データを格納するデータ
格納領域と、該格納されたデータの属性を表す補助情報
を格納する補助情報格納領域とを有し、該階層データと
該階層データの属性を表す補助情報とが、それぞれ本発
明のデジタル信号記録装置によって記録された固体メモ
リと、上記固体メモリに格納された階層データと、該格
納された階層データの属性を表す補助情報とを読みだ
し、その階層データの階層に応じて元のデジタル信号に
復号する階層復号器とを備え、上記階層復号器の内部
に、上記固体メモリ内の補助情報格納領域に記憶された
補助情報を読みだし、該補助情報に基づいて上記固体メ
モリ内のデータ格納領域に記憶された階層データを逐次
読み出す読みだし制御器を備えることによって、本発明
のデジタル信号記録装置によって記録されたデータを、
効率的に読みだし復号することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデジタル信号記
録装置の構成を示すブロック図

【図２】同実施例に係る帯域分割器の構成の一例を示す
ブロック図

【図３】階層分割の第１の例を示した図

【図４】階層分割の第２の例を示した図

【図５】本実施例に係る書き込み制御器の動作を表すフ
ローチャート

【図６】データ記録中にはじめて上記データ格納領域が
メモリフル状態になった時のデータ格納領域の状態を示
す図

【図７】データ記録中にはじめて上記データ格納領域が
メモリフル状態になった時の補助情報の内容を示す図

【図８】データ記録中上記データ格納領域が２度目にメ
モリフル状態になった時のデータ格納領域の状態を示す
図

【図９】データ記録中上記データ格納領域が２度目にメ
モリフル状態になった時の補助情報の内容を示す図

【図１０】データ記録終了時のデータ格納領域の状態を
示す図

【図１１】データ記録終了時の補助情報の内容を示す図

【図１２】本発明の第２の実施例におけるデジタル信号
記録装置の構成を示すブロック図

【図１３】階層分割の第３の例を示した図

【図１４】階層分割の第４の例を示した図

【図１５】所定の時間間隔毎のビット割当パタンを表す
情報が補助情報格納領域に格納されている様子の一例を
示した図

【図１６】本発明の第３の実施例におけるデジタル信号
記録装置の構成を示すブロック図

【図１７】本発明の第４の実施例におけるデジタル信号
記録装置の構成を示すブロック図

【図１８】同実施例に係るマルチパルス符号化器の入出
力を示した図

【図１９】マルチパルス符号化器の出力を階層分割する
様子を表す図

【図２０】（ａ）は第５の実施例におけるデータ格納領
域を示す図 （ｂ）は第５の実施例においてデータ格納領域が一杯に
なった後のデータの書き込み過程を示す図

【図２１】（ａ）は第６の実施例におけるデータ格納領
域を示す図 （ｂ）は第６の実施例においてデータ格納領域が一杯に
なった後のデータの書き込み過程を示す図

【図２２】（ａ）は第７の実施例におけるデータ格納領
域を示す図 （ｂ）は第７の実施例においてデータ格納領域が一杯に
なった後のデータの書き込み過程を示す図

【図２３】（ａ）は第８の実施例におけるデータ格納領
域を示す図 （ｂ）は第８の実施例においてデータ格納領域が一杯に
なった後のデータの書き込み過程を示す図

【図２４】（ａ）は第９の実施例におけるデータ格納領
域を示す図 （ｂ）は第９の実施例において全データ領域が第１〜第
３の階層データで一杯になった後のデータの書き込み過
程を示す図 （ｃ）は第９の実施例において全データ領域が第１〜第
２の階層データで一杯になった後のデータの書き込み過
程を示す図 （ｄ）は第９の実施例において全データ領域が第１の階
層データで一杯になっている様子を示す図

【図２５】（ａ）は第１０の実施例におけるデータ格納
領域を示す図 （ｂ）は第１０の実施例において第３階層を格納するデ
ータ領域が一杯になった後のデータの書き込み過程を示
す図 （ｃ）は第１０の実施例において全データ領域が第１〜
第２の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｄ）は第１０の実施例において全データ領域が第１の
階層データで一杯になっている様子を示す図 （ｅ）は各階層のビット長が等しくない場合の第１０の
実施例における第１〜第３の階層データの書き込み過程
を示す図

【図２６】（ａ）は第１１の実施例におけるデータ格納
領域を示す図 （ｂ）は第１１の実施例において全データ領域が第１〜
第４の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｃ）は第１１の実施例において全データ領域が第１〜
第３の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｄ）は第１１の実施例において全データ領域が第１〜
第２の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｅ）は第１１の実施例において全データ領域が第１の
階層データで一杯になっている様子を示す図

【図２７】（ａ）は第１２の実施例におけるデータ格納
領域を示す図 （ｂ）は第１２の実施例において第４階層を格納するデ
ータ領域が一杯になった後のデータの書き込み過程を示
す図 （ｃ）は第１２の実施例において第３階層を格納するデ
ータ領域が一杯になった後のデータの書き込み過程を示
す図 （ｄ）は第１２の実施例において全データ領域が第１〜
第２の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｅ）は第１２の実施例において全データ領域が第１の
階層データで一杯になっている様子を示す図

【図２８】（ａ）は第１３の実施例におけるデータ格納
領域を示す図 （ｂ）は第１３の実施例において全データ領域が第１〜
第５の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｃ）は第１３の実施例において全データ領域が第１〜
第４の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｄ）は第１３の実施例において全データ領域が第１〜
第３の階層データで一杯になった後のデータの書き込み
過程を示す図 （ｅ）は第１３の実施例において全データ領域が第１〜
第２の階層データで一杯になった後のデータの書き込み
過程を示す図

【図２９】（ａ）は第１４の実施例におけるデータ格納
領域を示す図 （ｂ）は第１４の実施例において第５階層を格納するデ
ータ領域が一杯になった後のデータの書き込み過程を示
す図 （ｃ）は第１４の実施例において第４階層を格納するデ
ータ領域が一杯になった後のデータの書き込み過程を示
す図 （ｄ）は第１４の実施例において第３階層を格納するデ
ータ領域が一杯になった後のデータの書き込み過程を示
す図 （ｅ）は第１４の実施例において全データ領域が第１〜
第２の階層データで一杯になった後のデータの書き込み
過程を示す図

【図３０】第１５の実施例におけるデジタル信号記録装
置の構成を示すブロック図

【図３１】書き込み制御器の動作の流れを示すフロ−図

【図３２】書き込み制御器の第２の動作の流れを示すフ
ロ−図

【図３３】第１６の実施例におけるデジタル信号記録装
置の構成を示すブロック図

【図３４】第１７の実施例におけるデジタル信号記録装
置の構成を示すブロック図

【図３５】第１８の実施例におけるデジタル信号再生装
置の構成を示すブロック図

【図３６】階層分割されたデータを元の量子化符号に復
元する様子を示した図

【図３７】第４の階層データが欠落している場合の階層
データを量子化符号に復元する様子を示した図

【図３８】第３と第４の階層データが欠落している場合
の階層データを量子化符号に復元する様子を示した図

【図３９】第２と第３と第４の階層データが欠落してい
る場合の階層データを量子化符号に復元する様子を示し
た図

【図４０】同実施例に係る帯域合成器の構成を示すブロ
ック図

【図４１】階層データが記録されたデータ格納領域の状
態を示す図

【図４２】階層データに対する補助情報の内容を示す図

【符号の説明】

１１、２１、３１、４１ Ａ／Ｄ変換器 １２、２２、３２ 帯域分割器 １３、２３、３３ 第１の量子化器 １４、２４、３４ 第２の量子化器 １５、２５、３５ 第３の量子化器 １６、２６、３６ 第４の量子化器 １７、２７、３７、４３ 階層分割器 １８、２８、３８、４５、１９１、３０２、３３５、３
４６ 固体メモリ １９、２９、３９、４４、３０１、３３４、３４５ 書
き込み制御器 ３０、４０ 適応ビット割当器 ４２ マルチパルス符号化器 １９２ 読みだし制御器 １９３ 量子化符号復元器 １９４ 第１の逆量子化器 １９５ 第２の逆量子化器 １９６ 第３の逆量子化器 １９７ 第４の逆量子化器 １９８ 帯域合成器 １９９ Ｄ／Ａ変換器 ３００、３３０ 階層符号化器 ３３１、３４４ 階層数選択器 ３３２ 復号化器 ３３３ 差信号評価器 ３４０ 帯域分割型階層符号化器 ３４１ 第１の帯域データ評価器 ３４３ 第Ｎの帯域データ評価器 ３４２ 第２の帯域データ評価器

フロントページの続き (72)発明者 田中 恒雄 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 長野 利彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平２−282799（ＪＰ，Ａ) 特開 平５−35295（ＪＰ，Ａ) 特開 昭64−53642（ＪＰ，Ａ) 特開 平２−305053（ＪＰ，Ａ) 特開 平７−93892（ＪＰ，Ａ) 特開 平６−164409（ＪＰ，Ａ) 特開 平７−131357（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G10L 9/18 G10L 7/04 G10L 9/14 G11B 20/10 301

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 階層符号化器(12-17)、記録装置(18)、
   書き込み制御器(19)からなるデジタル信号記録装置であ
   って、 階層符号化器(12-17)は、入力されるデジタル信号を、
   第１から第Ｎの階層順位に分けられた階層データに符号
   化し、 記録装置(18)は、データ格納領域と補助情報格納領域と
   を有し、 データ格納領域は、階層符号化器(12-17)で符号化した
   階層データを格納し、 補助情報格納領域は、いずれの階
   層データがいずれのデータ格納領域に格納されたかを表
   す補助情報を格納し、 書き込み制御器(19)は、予め定められたアドレス順位で
   各階層データとその補助情報を記録装置(18)に書き込
   み、階層順位の低い階層データの書き込みアドレスが、
   階層順位の高い階層データと一致した際、階層順位の低
   い階層データの書き込みを中止するとともに、階層順位
   の低い階層データの一部の領域を解放する デジタル信号
   記録装置。
2. 【請求項２】 書き込み制御器(19)の予め定められたア
   ドレス順序は、 第１の階層データを、アドレスＡ番地からアドレスＢ番
   地に格納し、 第２の階層データを、アドレスＢ番地からアドレスＡ番
   地に格納する 請求項１に記載のデジタル信号記録装置。
3. 【請求項３】 書き込み制御器(19)の予め定められたア
   ドレス順序は、 第１の階層データを、アドレスＡ番地からアドレスＢ番
   地に、アドレスＢ番地に達した際にはアドレスＤ番地か
   らアドレスＣ番地に格納し、 第２の階層データを、アドレスＣ番地からアドレスＡ番
   地、アドレスＤ番地からアドレスＣ番地に交互に格納す
   る 請求項１に記載のデジタル信号記録装置。但し、Ａ＜Ｂ， Ｃ＜Ｄ （Ａ＞Ｂ， Ｃ＞Ｄ）
4. 【請求項４】 書き込み制御器(19)の予め定められたア
   ドレス順序は、 第１の階層データを、アドレスＡ番地からアドレスＢ番
   地に、アドレスＢ番地に達した際にはアドレスＤ番地か
   らアドレスＣ番地に格納し、 第２の階層データを、アドレスＣ番地からアドレスＤ番
   地に格納し、 第３の階層データを、アドレスＢ番地からアドレスＡ番
   地、アドレスＤ番地からアドレスＣ番地に交互に格納
   し、 第４の階層データを、アドレスＡ’番地からアドレスＡ
   番地またはアドレスＢ番地、アドレスＣ’番地からアド
   レスＣ番地またはアドレスＤ番地に交互に格納する 請求
   項１に記載のデジタル信号記録装置。 但し、Ａ＜Ａ’＜Ｂ， Ｃ＜Ｃ’＜Ｄ （Ａ＞Ａ’＞Ｂ， Ｃ＞Ｃ’＞Ｄ）
5. 【請求項５】 書き込み制御器(19)の予め定められたア
   ドレス順序は、 第１の階層データを、アドレスＡ番地からアドレスＢ番
   地に、アドレスＢ番地に達した際にはアドレスＤ番地か
   らアドレスＣ番地に、アドレスＣ番地に達した際にはア
   ドレスＥ番地からアドレスＦ番地に格納し、 第２の階層データを、アドレスＥ番地からアドレスＦ番
   地に、アドレスＦ番地に達した際にはアドレスＣ番地か
   らアドレスＤ番地に格納し、 第３の階層データを、アドレスＣ番地からアドレスＤ番
   地に格納し、 第４の階層データを、アドレスＢ番地からアドレスＡ番
   地、アドレスＤ番地からアドレスＣ番地、アドレスＦ番
   地からアドレスＥ番地に交互に格納し、 第５の階層データを、アドレスＡ’番地からアドレスＡ
   番地またはアドレスＢ番地、アドレスＣ’番地からアド
   レスＣ番地またはＤ番地、アドレスＥ’番地からアドレ
   スＥ番地またはアドレスＦ番地に交互に格納する 請求項
   １に記載のデジタル信号記録装置。但し、Ａ＜Ａ’＜Ｂ， Ｃ＜Ｃ’＜Ｄ， Ｅ＜Ｅ’＜Ｆ （Ａ＞Ａ’＞Ｂ， Ｃ＞Ｃ’＞Ｄ， Ｅ＞Ｅ’＞Ｆ）
6. 【請求項６】 階層符号化器(12-17)は、ＬＰＣ合成フ
   ィルタ係数、階層データに分けられたパルス情報を出力
   するマルチパルス符号化器(42)であり、 パルス情報は、パルスの振幅値と位置からなり、 階層順位は、パルスの振幅値に基づいて決定される 請求
   項１乃至５に記載の デジタル信号記録装置。