JP2876854B2 - 電位検出回路 - Google Patents
電位検出回路Info
- Publication number
- JP2876854B2 JP2876854B2 JP3279367A JP27936791A JP2876854B2 JP 2876854 B2 JP2876854 B2 JP 2876854B2 JP 3279367 A JP3279367 A JP 3279367A JP 27936791 A JP27936791 A JP 27936791A JP 2876854 B2 JP2876854 B2 JP 2876854B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- reference voltage
- circuit
- resistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】本発明は電位検出回路に関し、特
に半導体集積回路においてその基板電位等を検出する電
位検出回路に関する。
に半導体集積回路においてその基板電位等を検出する電
位検出回路に関する。
【0002】
【従来の技術】従来、半導体メモリ等の半導体集積回路
においてその基板電位を検出する電位検出回路は、基板
電位が予め設定された電位より高いか低いかを検出する
場合、図10(A),(B)に示すように、直列接続さ
れた複数個のダイオード素子(図10(A)ではダイオ
ードD21〜D23、図10(B)ではダイオード接続
のトランジスタTr21〜Tr23)の一端を測定対象
の基板と接続し、他端を抵抗R21を介して電源電位点
(電源電位Vcc)と接続すると共にインバータ4Aに
入力する構成となっていた。
においてその基板電位を検出する電位検出回路は、基板
電位が予め設定された電位より高いか低いかを検出する
場合、図10(A),(B)に示すように、直列接続さ
れた複数個のダイオード素子(図10(A)ではダイオ
ードD21〜D23、図10(B)ではダイオード接続
のトランジスタTr21〜Tr23)の一端を測定対象
の基板と接続し、他端を抵抗R21を介して電源電位点
(電源電位Vcc)と接続すると共にインバータ4Aに
入力する構成となっていた。
【0003】この電位検出回路は、ダイオード素子が定
電圧回路として働くことによってインバータ4Aの入力
端の電位Vaが基板電位Vbbと同じだけ変化し、この
変化をインバータ4Aで検出することによって基板電位
Vbbの変化を検出していた(特願平2−214091
号、半導体記憶装置用リフレッシュタイマ参照)。な
お、基板電位Vbbは通常負の電位となっている。
電圧回路として働くことによってインバータ4Aの入力
端の電位Vaが基板電位Vbbと同じだけ変化し、この
変化をインバータ4Aで検出することによって基板電位
Vbbの変化を検出していた(特願平2−214091
号、半導体記憶装置用リフレッシュタイマ参照)。な
お、基板電位Vbbは通常負の電位となっている。
【0004】
【発明が解決しようとする課題】上述した従来の電位検
出回路は、インバータ4Aの入力端と測定対象の基板と
の間に定電圧回路としてのダイオード素子が接続された
構成となっており、基板電位は通常負の電位となってい
るので、これらダイオード素子の電極が接地電位より低
くなることがあり、この電位検出回路を測定対象の基板
を含む集積回路と共存させる場合、電位検出回路の基板
電位を測定対象の基板電位以下にしなければ、これら電
極と基板との間に電流が流れ正確な基板電位の検出がで
きないという問題点があった。
出回路は、インバータ4Aの入力端と測定対象の基板と
の間に定電圧回路としてのダイオード素子が接続された
構成となっており、基板電位は通常負の電位となってい
るので、これらダイオード素子の電極が接地電位より低
くなることがあり、この電位検出回路を測定対象の基板
を含む集積回路と共存させる場合、電位検出回路の基板
電位を測定対象の基板電位以下にしなければ、これら電
極と基板との間に電流が流れ正確な基板電位の検出がで
きないという問題点があった。
【0005】また、ダイオード素子を定電圧回路として
いるためその両端の電位を細かく調節することができ
ず、従って基板電位Vbbとインバータ4Aの入力端の
電位Vaとの関係を微細に調整することができず、イン
バータ4Aの出力が反転する電位を自由に選定すること
ができないという欠点があった。
いるためその両端の電位を細かく調節することができ
ず、従って基板電位Vbbとインバータ4Aの入力端の
電位Vaとの関係を微細に調整することができず、イン
バータ4Aの出力が反転する電位を自由に選定すること
ができないという欠点があった。
【0006】また、電源電位Vccが変化した場合、イ
ンバータ4Aの入力端の電位Vaは殆んど変化しないが
インバータ4Aのしきい値電圧が変化するので、電源電
位Vccの変動によってインバータ4Aの出力が反転す
る基板電位Vbbの検出レベルが変化するという問題点
があった。
ンバータ4Aの入力端の電位Vaは殆んど変化しないが
インバータ4Aのしきい値電圧が変化するので、電源電
位Vccの変動によってインバータ4Aの出力が反転す
る基板電位Vbbの検出レベルが変化するという問題点
があった。
【0007】本発明の目的は、自身の基板電位を測定対
象の基板電位以下にしなくても正確な基板電位の検出が
でき、かつ電源電位の変動の影響を受けず、基板電位の
検出レベルを自由に設定することができる電位検出回路
を提供することにある。
象の基板電位以下にしなくても正確な基板電位の検出が
でき、かつ電源電位の変動の影響を受けず、基板電位の
検出レベルを自由に設定することができる電位検出回路
を提供することにある。
【0008】
【課題を解決するための手段】第1の発明の電位検出回
路は、第1及び第2の入力端に印加される入力信号を差
動増幅する演算増幅器と、一端を測定対象である負電位
となる半導体基板と接続する第1の抵抗と、低電位側を
前記第1の抵抗の他端と接続し高電位側を前記演算増幅
器の第1の入力端と接続する定電圧回路と、前記演算増
幅器の第2の入力端に正の基準電圧を供給する基準電圧
発生回路とを有し、前記演算増幅器と前記定電圧回路及
び前記基準電圧発生回路は正の電位で動作し、前記演算
増幅器と前記定電圧回路及び前記基準電圧発生回路の基
板電位は、前記測定対象である基板電位よりも等しいか
高いことを特徴とする。
路は、第1及び第2の入力端に印加される入力信号を差
動増幅する演算増幅器と、一端を測定対象である負電位
となる半導体基板と接続する第1の抵抗と、低電位側を
前記第1の抵抗の他端と接続し高電位側を前記演算増幅
器の第1の入力端と接続する定電圧回路と、前記演算増
幅器の第2の入力端に正の基準電圧を供給する基準電圧
発生回路とを有し、前記演算増幅器と前記定電圧回路及
び前記基準電圧発生回路は正の電位で動作し、前記演算
増幅器と前記定電圧回路及び前記基準電圧発生回路の基
板電位は、前記測定対象である基板電位よりも等しいか
高いことを特徴とする。
【0009】第2の発明の電位検出回路は、第1及び第
2の入力端に印加される入力信号を比較動作する比較器
と、一端を測定対象である負電位となる半導体基板と接
続し他端を前記比較器の第1の入力端と接続する第1の
抵抗と、一端を前記第1の抵抗の他端と接続し他端に前
記正の電源電位が供給される第1の定電流源と、一端を
接地電位点と接続し他端を前記比較器の第2の入力端と
接続する第2の抵抗、及び一端を前記第2の抵抗の他端
と接続し他端に前記正の電源電位が供給される第2の定
電流源を備え前記比較器の第2の入力端に正の基準電圧
を供給する基準電圧発生回路とを有し、前記第1の定電
流源と前記比較器及び前記基準電圧発生回路は正の電位
で動作し、前記第1の定電流源と前記比較器及び前記基
準電圧発生回路の基板電位は、前記測定対象である基板
電位よりも等しいか高いことを特徴とする。
2の入力端に印加される入力信号を比較動作する比較器
と、一端を測定対象である負電位となる半導体基板と接
続し他端を前記比較器の第1の入力端と接続する第1の
抵抗と、一端を前記第1の抵抗の他端と接続し他端に前
記正の電源電位が供給される第1の定電流源と、一端を
接地電位点と接続し他端を前記比較器の第2の入力端と
接続する第2の抵抗、及び一端を前記第2の抵抗の他端
と接続し他端に前記正の電源電位が供給される第2の定
電流源を備え前記比較器の第2の入力端に正の基準電圧
を供給する基準電圧発生回路とを有し、前記第1の定電
流源と前記比較器及び前記基準電圧発生回路は正の電位
で動作し、前記第1の定電流源と前記比較器及び前記基
準電圧発生回路の基板電位は、前記測定対象である基板
電位よりも等しいか高いことを特徴とする。
【0010】第3の発明の電位検出回路は、一端を測定
対象である負電位となる基板と接続する抵抗と、前記抵
抗の他端の信号を増幅する増幅器と、第1の基準電圧と
前記増幅器の出力信号との大小を比較し判定結果を出力
する第1の電位検出部と、前記第1の基準電圧よりも高
い第2の基準電圧と前記増幅器の出力信号との大小を比
較し判定結果を出力する第2の電位検出部と、前記出力
信号が前記第1の基準電圧よりも低い電位から上昇する
ときには前記第2の電位検出部の判定結果で出力が変化
し、前記出力信号が前記第2の基準電圧よりも高い電位
から下降するときには前記第1の電位検出部の判定結果
で出力が変化し、前記出力信号が前記第1の基準電圧と
前記第2の基準電圧との間にあるときは、以前の出力を
保持する出力回路を備える。
対象である負電位となる基板と接続する抵抗と、前記抵
抗の他端の信号を増幅する増幅器と、第1の基準電圧と
前記増幅器の出力信号との大小を比較し判定結果を出力
する第1の電位検出部と、前記第1の基準電圧よりも高
い第2の基準電圧と前記増幅器の出力信号との大小を比
較し判定結果を出力する第2の電位検出部と、前記出力
信号が前記第1の基準電圧よりも低い電位から上昇する
ときには前記第2の電位検出部の判定結果で出力が変化
し、前記出力信号が前記第2の基準電圧よりも高い電位
から下降するときには前記第1の電位検出部の判定結果
で出力が変化し、前記出力信号が前記第1の基準電圧と
前記第2の基準電圧との間にあるときは、以前の出力を
保持する出力回路を備える。
【0011】
【作用】本発明の電位検出回路は、トランジスタ及びダ
イオードが全て正の電位で動作するために、自身の基板
電位を接地電位と同一にすることができる。また、基準
電圧発生回路の抵抗の値を変化させることで、検出でき
る基板電位を広い範囲で変化させることができる。ま
た、差動増幅を行っているので、電源電圧が変化しても
検出する電位は変化しない。
イオードが全て正の電位で動作するために、自身の基板
電位を接地電位と同一にすることができる。また、基準
電圧発生回路の抵抗の値を変化させることで、検出でき
る基板電位を広い範囲で変化させることができる。ま
た、差動増幅を行っているので、電源電圧が変化しても
検出する電位は変化しない。
【0012】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0013】図1は本発明の第1の実施例を示す回路図
である。
である。
【0014】この実施例は、第1及び第2の入力端を備
え接地電位及び正の電源電位Vccが供給されて差動増
幅する演算増幅器3と、一端を測定対象の基板(基板電
位Vbb)と接続する抵抗R1と、低電位側(−)を抵
抗R1の他端と接続し高電位側(+)を演算増幅器3の
第1の入力端(−)と接続する定電圧回路1と、電源電
位Vcc点と接地電位点との間に直列接続された抵抗R
3,R4を備え演算増幅器3の第2の入力端(+)に正
の基準電圧Vrefを供給する基準電圧発生回路2と、
演算増幅器3の出力端と第1の入力端(−)との間に接
続された抵抗R2と、演算増幅器3の出力信号Viを反
転増幅するインバータ4とを有する構成となっている。
え接地電位及び正の電源電位Vccが供給されて差動増
幅する演算増幅器3と、一端を測定対象の基板(基板電
位Vbb)と接続する抵抗R1と、低電位側(−)を抵
抗R1の他端と接続し高電位側(+)を演算増幅器3の
第1の入力端(−)と接続する定電圧回路1と、電源電
位Vcc点と接地電位点との間に直列接続された抵抗R
3,R4を備え演算増幅器3の第2の入力端(+)に正
の基準電圧Vrefを供給する基準電圧発生回路2と、
演算増幅器3の出力端と第1の入力端(−)との間に接
続された抵抗R2と、演算増幅器3の出力信号Viを反
転増幅するインバータ4とを有する構成となっている。
【0015】この実施例においては、基準電圧Vref
を正の電位に設定できるので、測定対象の基板と直接接
続する抵抗R1を除き他の全ての回路素子を正の電位で
動作させることができ、従ってこの電位検出回路自身の
基板電位を接地電位とすることができる。すなわち測定
対象の基板電位以下にしなくてもよい。
を正の電位に設定できるので、測定対象の基板と直接接
続する抵抗R1を除き他の全ての回路素子を正の電位で
動作させることができ、従ってこの電位検出回路自身の
基板電位を接地電位とすることができる。すなわち測定
対象の基板電位以下にしなくてもよい。
【0016】次に電源電位Vccが変動した場合の動作
について説明する。ここで、インバータ4の出力が反転
する入力信号(Vi)レベルをVcc/2とする。
について説明する。ここで、インバータ4の出力が反転
する入力信号(Vi)レベルをVcc/2とする。
【0017】Vi=Vcc/2となるときの基板電位V
bb、つまり基板電位Vbbのしきい値をVbbthと
し、定電圧回路1の電圧をEとし、各抵抗の値をそれぞ
れの記号と同一の記号で表わすものとすると、 Vi=Vcc・R4/(R3+R4) +R2〔Vcc・R4/(R3+R4)−Vbbth−E〕/R1 =Vcc/2 ……(1) これより、 Vcc〔R4(1+R2/R1)/(R3+R4)−1/2〕 =R2(Vbbth+E) ……(2) となるので、 〔R4/(R3+R4)〕×(R1+R2)/R1=1/2, Vbbth=−E ……(3) の関係を満たすようにR1〜R4,Eの値を設定する
と、電源電位Vccが変動しても基板電位Vbbのしき
い値は一定となる。
bb、つまり基板電位Vbbのしきい値をVbbthと
し、定電圧回路1の電圧をEとし、各抵抗の値をそれぞ
れの記号と同一の記号で表わすものとすると、 Vi=Vcc・R4/(R3+R4) +R2〔Vcc・R4/(R3+R4)−Vbbth−E〕/R1 =Vcc/2 ……(1) これより、 Vcc〔R4(1+R2/R1)/(R3+R4)−1/2〕 =R2(Vbbth+E) ……(2) となるので、 〔R4/(R3+R4)〕×(R1+R2)/R1=1/2, Vbbth=−E ……(3) の関係を満たすようにR1〜R4,Eの値を設定する
と、電源電位Vccが変動しても基板電位Vbbのしき
い値は一定となる。
【0018】また、基準電圧Vrefは抵抗R3,R4
により自由に設定できるので、基板電位Vbbのしきい
値、すなわちインバータ4の出力が反転するレベル(以
下検出レベルという)を自由に設定することができる。
により自由に設定できるので、基板電位Vbbのしきい
値、すなわちインバータ4の出力が反転するレベル(以
下検出レベルという)を自由に設定することができる。
【0019】なお、インバータ4の入力電圧(Vi)
は、 Vi=Vref+R2(Vref−Vbb−E)/R1, Vref=Vcc・R4/(R3+R4) ……(4) であるので、基板電位変化Vbbの電位変化はR2/R
1倍されてインバータ4に入力されることがわかる。こ
のようにR2/R1>1とすることでこの回路は従来例
より検出感度を高めることが出来る。
は、 Vi=Vref+R2(Vref−Vbb−E)/R1, Vref=Vcc・R4/(R3+R4) ……(4) であるので、基板電位変化Vbbの電位変化はR2/R
1倍されてインバータ4に入力されることがわかる。こ
のようにR2/R1>1とすることでこの回路は従来例
より検出感度を高めることが出来る。
【0020】図2は図1に示された実施例の定電圧回路
1をダイオードD1で形成し、演算増幅器3をカレント
ミラー型としてトランジスタレベルで示した回路図であ
る。
1をダイオードD1で形成し、演算増幅器3をカレント
ミラー型としてトランジスタレベルで示した回路図であ
る。
【0021】この場合、ダイオードD1の両端の電位E
はあまり変化させることが出来ないので、E=−Vbb
と出来ない場合には電源電位Vccの変動により基板電
位Vbbのしきい値が変動する。このしきい値の変化量
は電源電位Vccのある値Vcc0でしきい値がVbb
0となるようにR1〜R4を設定したとすると、(2)
式より次のような関係が成り立つ。
はあまり変化させることが出来ないので、E=−Vbb
と出来ない場合には電源電位Vccの変動により基板電
位Vbbのしきい値が変動する。このしきい値の変化量
は電源電位Vccのある値Vcc0でしきい値がVbb
0となるようにR1〜R4を設定したとすると、(2)
式より次のような関係が成り立つ。
【0022】 Vcc0・〔R4・(1+R2/R1)/(R3+R4)−1/2〕/R2 =Vbb0+E ……(5) これを用い基板電位Vbbのしきい値Vbbthを求め
ると、 Vbbth=Vcc0/R2 〔R4・(1+R2/R1)/(R3+R4)−1/2〕−E =(Vbb0+E)・Vcc/Vcc0−E ……(6) これより、 dVbbth/dVcc=(Vbb0+E)/Vcc0 ……(7) となる。この式から、Eを−Vbb0に出来るだけ近づ
けることで、電源電位Vccによる基板電位Vbbのし
きい値の変動量を小さくできる。従来例では図10にお
いてVaは基板電位Vbbと同じ量だけ変化するので、 Vbbth=Vcc/2−E ……(8) の関係が成り立ち、これより dVbbth/dVcc=1/2 ……(9) であるから、 (Vbb0+E)/Vcc<1/2 ……(10) となるようにEとR1〜R4を設定することで、従来例
よりも基板電位Vbbのしきい値の電圧変動を小さくで
きる。
ると、 Vbbth=Vcc0/R2 〔R4・(1+R2/R1)/(R3+R4)−1/2〕−E =(Vbb0+E)・Vcc/Vcc0−E ……(6) これより、 dVbbth/dVcc=(Vbb0+E)/Vcc0 ……(7) となる。この式から、Eを−Vbb0に出来るだけ近づ
けることで、電源電位Vccによる基板電位Vbbのし
きい値の変動量を小さくできる。従来例では図10にお
いてVaは基板電位Vbbと同じ量だけ変化するので、 Vbbth=Vcc/2−E ……(8) の関係が成り立ち、これより dVbbth/dVcc=1/2 ……(9) であるから、 (Vbb0+E)/Vcc<1/2 ……(10) となるようにEとR1〜R4を設定することで、従来例
よりも基板電位Vbbのしきい値の電圧変動を小さくで
きる。
【0023】また、ダイオードD1の両端の電位を基準
電圧Vrefよりも小さくしておくと、ダイオードD1
のカソード側の電位V1は常に正となるので、この電位
検出回路自身の基板電位を接地電位と等しくすることが
できる。
電圧Vrefよりも小さくしておくと、ダイオードD1
のカソード側の電位V1は常に正となるので、この電位
検出回路自身の基板電位を接地電位と等しくすることが
できる。
【0024】図3は図1に示された実施例の定電圧回路
を減算回路11とトランジスタTr1と比較器12とで
構成したものである。図3で、トランジスタTr1の両
端の電位をVd,Vsとすると、減算回路11の出力V
subは、R9=R11,R10=R12として、 Vsub=(R6+R7+R8)・R9(Vd−Vs)/(R7・R10) ……(11) となり、これと比較器12の基準電圧Vrefαとが等
しくなるような電位差で(Vd−Vs)は一定となる。
よって、 Vsub=−Vbbth(R6+R7+R8)・R9/(R7・R10) ……(12) と設定すれば電源電位Vccの電位変動を打ち消すこと
が可能である。
を減算回路11とトランジスタTr1と比較器12とで
構成したものである。図3で、トランジスタTr1の両
端の電位をVd,Vsとすると、減算回路11の出力V
subは、R9=R11,R10=R12として、 Vsub=(R6+R7+R8)・R9(Vd−Vs)/(R7・R10) ……(11) となり、これと比較器12の基準電圧Vrefαとが等
しくなるような電位差で(Vd−Vs)は一定となる。
よって、 Vsub=−Vbbth(R6+R7+R8)・R9/(R7・R10) ……(12) と設定すれば電源電位Vccの電位変動を打ち消すこと
が可能である。
【0025】図4は図1に示された実施例の帰還用の抵
抗R2を、並列接続された複数の抵抗R2−1〜R2−
3と、これら直列接続されたヒューズF1〜F3とで形
成したもので、ヒューズF1〜F3を切断することによ
り帰還用の抵抗の値を変化させることができる。このよ
うにしておけば、素子形成後もこの抵抗値を変化させる
ことができ、基板電位Vbbのしきい値を変化させるこ
とができる。
抗R2を、並列接続された複数の抵抗R2−1〜R2−
3と、これら直列接続されたヒューズF1〜F3とで形
成したもので、ヒューズF1〜F3を切断することによ
り帰還用の抵抗の値を変化させることができる。このよ
うにしておけば、素子形成後もこの抵抗値を変化させる
ことができ、基板電位Vbbのしきい値を変化させるこ
とができる。
【0026】図5は本発明の第2の実施例を示す回路図
である。
である。
【0027】この実施例は、定電圧回路を反転増幅器5
で形成し、演算増幅器を比較器6で形成したものであ
る。この場合、定電圧回路の電圧Eは“0”であり、反
転増幅器5の正入力端(+)は接地電位もしくは一定電
圧にしておく。
で形成し、演算増幅器を比較器6で形成したものであ
る。この場合、定電圧回路の電圧Eは“0”であり、反
転増幅器5の正入力端(+)は接地電位もしくは一定電
圧にしておく。
【0028】これにより、電源電位Vccが変動しても
比較器6の入力電位Viは一定となるので、この入力電
位Viを基準電圧Vrefと比較することで、基板電位
Vbbのしきい値は電源電位Vccによらず一定値(−
Vref・R1/R2)となる。
比較器6の入力電位Viは一定となるので、この入力電
位Viを基準電圧Vrefと比較することで、基板電位
Vbbのしきい値は電源電位Vccによらず一定値(−
Vref・R1/R2)となる。
【0029】図6は本発明の第3の実施例を示す回路図
である。
である。
【0030】この実施例は、第1及び第2の入力端を備
え接地電位及び正の電源電位Vccが供給されて比較動
作する比較器6と、一端を測定対象の基板(基板電位V
bb)と接続し他端を比較器6の第1の入力端(+)と
接続する第1の抵抗R1と、一端を第1の抵抗の他端と
接続し他端に正の電源電位Vccが供給される第1の定
電流源I1と、一端を接地電位点と接続し他端を比較器
6の第2の入力端(−)と接続する第2の抵抗R13、
及び一端を第2の抵抗R13の他端と接続し他端に正の
電源電位Vccが供給される第2の定電流源I1を備え
比較器6の第2の入力端(−)に正の基準電圧Vref
を供給する基準電圧発生回路2aとを有する構成となっ
ている。
え接地電位及び正の電源電位Vccが供給されて比較動
作する比較器6と、一端を測定対象の基板(基板電位V
bb)と接続し他端を比較器6の第1の入力端(+)と
接続する第1の抵抗R1と、一端を第1の抵抗の他端と
接続し他端に正の電源電位Vccが供給される第1の定
電流源I1と、一端を接地電位点と接続し他端を比較器
6の第2の入力端(−)と接続する第2の抵抗R13、
及び一端を第2の抵抗R13の他端と接続し他端に正の
電源電位Vccが供給される第2の定電流源I1を備え
比較器6の第2の入力端(−)に正の基準電圧Vref
を供給する基準電圧発生回路2aとを有する構成となっ
ている。
【0031】定電流源I1,I2を流れる電流は常に一
定であり、これら電流を記号と同一のI1,I2とし、
電位V1,基準電圧Vrefを求めると、 V1=R1・I1+Vbb,Vref=R13・I2 ……(13) と与えられる。これより、基準電位Vbbのしきい値は
(R13・I2−R1・I1)となる。この式がVcc
の項を含んでいないことから、基板電位Vbbのしきい
値は電源電位Vccによらず一定となることがわかる。
定であり、これら電流を記号と同一のI1,I2とし、
電位V1,基準電圧Vrefを求めると、 V1=R1・I1+Vbb,Vref=R13・I2 ……(13) と与えられる。これより、基準電位Vbbのしきい値は
(R13・I2−R1・I1)となる。この式がVcc
の項を含んでいないことから、基板電位Vbbのしきい
値は電源電位Vccによらず一定となることがわかる。
【0032】図7は図6に示された定電流源I1,I2
及び比較器6をトランジスタ,ダイオード等の回路素子
レベルで示した回路図である。
及び比較器6をトランジスタ,ダイオード等の回路素子
レベルで示した回路図である。
【0033】定電流源I1,I2はMOSトランジスタ
を飽和動作させることで実現している。この実施例も図
2の回路と同じくトランジスタとダイオードは正の電位
で用いているため、この電位検回路自身の基板電位を接
地電位にすることができる。
を飽和動作させることで実現している。この実施例も図
2の回路と同じくトランジスタとダイオードは正の電位
で用いているため、この電位検回路自身の基板電位を接
地電位にすることができる。
【0034】図8は本発明の第4の実施例を示す回路図
である。
である。
【0035】この実施例は、第1の基準電圧Vref1
を基準として基板電位Vbbのレベルを判別する第1の
電位検出部としての比較器6aと、第2の基準電圧Vr
ef2を基準として基板電位Vbbのレベルを判別する
第2の電位検出部としての比較器6bと、第1及び第2
の電位検出部の判別結果を1つの判別結果として出力す
る出力回路7とを有する構成となっている。
を基準として基板電位Vbbのレベルを判別する第1の
電位検出部としての比較器6aと、第2の基準電圧Vr
ef2を基準として基板電位Vbbのレベルを判別する
第2の電位検出部としての比較器6bと、第1及び第2
の電位検出部の判別結果を1つの判別結果として出力す
る出力回路7とを有する構成となっている。
【0036】図9はこの実施例の動作波形図である。こ
の実施例において、Vref1<Vref2とする。V
bb=−Vi・R1/R2であるので、Viの電位によ
りこの実施例の動作について説明する。Vbbは極性が
Viの逆となる。
の実施例において、Vref1<Vref2とする。V
bb=−Vi・R1/R2であるので、Viの電位によ
りこの実施例の動作について説明する。Vbbは極性が
Viの逆となる。
【0037】まず、Vi>Vref2であると、CP
1,CP2はともに高レベルであるので、出力信号OU
Tも高レベルとなる。
1,CP2はともに高レベルであるので、出力信号OU
Tも高レベルとなる。
【0038】Viの電位が下ってきてVref1<Vi
<Vref2になると、CP1は高レベル、CP2は低
レベルとなり、トランジスタTr2,Tr3はともにカ
ットオフとなるので、出力信号OUTのレベルは変化し
ない。
<Vref2になると、CP1は高レベル、CP2は低
レベルとなり、トランジスタTr2,Tr3はともにカ
ットオフとなるので、出力信号OUTのレベルは変化し
ない。
【0039】さらにViが下ってVi<Vref1にな
ると、CP1,CP2はともに低レベルとなり、初めて
出力信号OUTは低レベルとなる。
ると、CP1,CP2はともに低レベルとなり、初めて
出力信号OUTは低レベルとなる。
【0040】Viが上昇する場合には、同様にしてVi
>Vref2になって初めて出力信号OUTは高レベル
となる。
>Vref2になって初めて出力信号OUTは高レベル
となる。
【0041】このように出力信号OUTにヒステリシス
特性を持たせることで、基板電位Vbbのしきい値付近
で細かく変動しても出力信号OUTは変化せず、動作が
安定する。
特性を持たせることで、基板電位Vbbのしきい値付近
で細かく変動しても出力信号OUTは変化せず、動作が
安定する。
【0042】なお、抵抗R1から比較器6aまで、比較
器6bまでの回路を、図6に示された回路と置換えるこ
とができる。
器6bまでの回路を、図6に示された回路と置換えるこ
とができる。
【0043】
【発明の効果】以上説明したように本発明は、測定対象
の基板電位を第1の抵抗及び定電圧回路を介して演算増
幅器の第1の入力端に伝達し、演算増幅器の第2の入力
端には正の基準電圧を入力し、演算増幅器に接地電位及
び正の電源電位を供給してこれを差動増幅させる構成と
することにより、直接測定対象の基板と接続する第1の
抵抗以外は正の電位で動作するので自身の基板電位を接
地電位とすることがき、従って測定対象の基板電位以下
にしなくても正確な基板電位の検出ができ、また、演算
増幅器により基板電位と正の基準電圧とが比較されるの
で、電源電位の変動の影響を受けることなく安定した検
出レベルを広範囲に自由に設定することができる効果が
ある。
の基板電位を第1の抵抗及び定電圧回路を介して演算増
幅器の第1の入力端に伝達し、演算増幅器の第2の入力
端には正の基準電圧を入力し、演算増幅器に接地電位及
び正の電源電位を供給してこれを差動増幅させる構成と
することにより、直接測定対象の基板と接続する第1の
抵抗以外は正の電位で動作するので自身の基板電位を接
地電位とすることがき、従って測定対象の基板電位以下
にしなくても正確な基板電位の検出ができ、また、演算
増幅器により基板電位と正の基準電圧とが比較されるの
で、電源電位の変動の影響を受けることなく安定した検
出レベルを広範囲に自由に設定することができる効果が
ある。
【図1】本発明の第1の実施例を示す回路図である。
【図2】図1に示された実施例の定電圧回路及び演算増
幅器の回路素子レベルの回路図である。
幅器の回路素子レベルの回路図である。
【図3】図1に示された実施例の定電圧回路の他の例を
示す回路図である。
示す回路図である。
【図4】図1に示された実施例の帰還用の抵抗の他の構
成例を示す回路図である。
成例を示す回路図である。
【図5】本発明の第2の実施例を示す回路図である。
【図6】本発明の第3の実施例を示す回路図である。
【図7】図6に示された実施例の定電流源及び比較器の
具体例を示す回路図である。
具体例を示す回路図である。
【図8】本発明の第4の実施例を示す回路図である。
【図9】図8に示された実施例の動作を説明するための
各部信号の動作波形図である。
各部信号の動作波形図である。
【図10】従来の電位検出回路の第1及び第2の例を示
す回路図である。
す回路図である。
1,1a 定電圧回路 2,2a 基準電圧発生回路 3 演算増幅器 4,4A インバータ 5 反転増幅器 6,6a,6b 比較器 7 出力回路 11 減算回路 12 比較器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G01R 19/165 H03F 1/30 G01D 5/16
Claims (3)
- 【請求項1】 第1及び第2の入力端に印加される入力
信号を差動増幅する演算増幅器と、一端を測定対象であ
る負電位となる半導体基板と接続する第1の抵抗と、低
電位側を前記第1の抵抗の他端と接続し高電位側を前記
演算増幅器の第1の入力端と接続する定電圧回路と、前
記演算増幅器の第2の入力端に正の基準電圧を供給する
基準電圧発生回路とを有し、前記演算増幅器と前記定電
圧回路及び前記基準電圧発生回路は正の電位で動作し、
前記演算増幅器と前記定電圧回路及び前記基準電圧発生
回路の基板電位は、前記測定対象である基板電位よりも
等しいか高いことを特徴とする電位検出回路。 - 【請求項2】 第1及び第2の入力端に印加される入力
信号を比較動作する比較器と、一端を測定対象である負
電位となる半導体基板と接続し他端を前記比較器の第1
の入力端と接続する第1の抵抗と、一端を前記第1の抵
抗の他端と接続し他端に前記正の電源電位が供給される
第1の定電流源と、一端を接地電位点と接続し他端を前
記比較器の第2の入力端と接続する第2の抵抗、及び一
端を前記第2の抵抗の他端と接続し他端に前記正の電源
電位が供給される第2の定電流源を備え前記比較器の第
2の入力端に正の基準電圧を供給する基準電圧発生回路
とを有し、前記第1の定電流源と前記比較器及び前記基
準電圧発生回路は正の電位で動作し、前記第1の定電流
源と前記比較器及び前記基準電圧発生回路の基板電位
は、前記測定対象である基板電位よりも等しいか高いこ
とを特徴とする電位検出回路。 - 【請求項3】 一端を測定対象である負電位となる基板
と接続する抵抗と、前記抵抗の他端の信号を増幅する増
幅器と、第1の基準電圧と前記増幅器の出力信号との大
小を比較し判定結果を出力する第1の電位検出部と、前
記第1の基準電圧よりも高い第2の基準電圧と前記増幅
器の出力信号との大小を比較し判定結果を出力する第2
の電位検出部と、前記出力信号が前記第1の基準電圧よ
りも低い電位から上昇するときには前記第2の電位検出
部の判定結果で出力が変化し、前記出力信号が前記第2
の基準電圧よりも高い電位から下降するときには前記第
1の電位検出部の判定結果で出力が変化し、前記出力信
号が前記第1の基準電圧と前記第2の基準電圧との間に
あるときは、以前の出力を保持する出力回路を備 える電
位検出回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3279367A JP2876854B2 (ja) | 1991-10-25 | 1991-10-25 | 電位検出回路 |
US07/959,755 US5451891A (en) | 1991-10-25 | 1992-10-13 | Potential detecting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3279367A JP2876854B2 (ja) | 1991-10-25 | 1991-10-25 | 電位検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05121954A JPH05121954A (ja) | 1993-05-18 |
JP2876854B2 true JP2876854B2 (ja) | 1999-03-31 |
Family
ID=17610173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3279367A Expired - Fee Related JP2876854B2 (ja) | 1991-10-25 | 1991-10-25 | 電位検出回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5451891A (ja) |
JP (1) | JP2876854B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
US5666076A (en) * | 1995-09-29 | 1997-09-09 | Cherry Semiconductor Corporation | Negative input voltage comparator |
JP3173727B2 (ja) * | 1998-03-10 | 2001-06-04 | 日本電気株式会社 | 電圧検出回路 |
US20030197546A1 (en) * | 2001-07-09 | 2003-10-23 | Samsung Electronics Co., Ltd. | Negative voltage generator for a semiconductor memory device |
DE10222205A1 (de) * | 2002-05-18 | 2003-11-27 | Bosch Gmbh Robert | Verfahren und Anordnung zur Erfassung der Bewegung eines Elements |
DE10222206A1 (de) | 2002-05-18 | 2003-11-27 | Bosch Gmbh Robert | Verfahren und Anordnung zur Erfassung der Bewegung eines Elements |
DE10223358A1 (de) * | 2002-05-25 | 2003-12-04 | Bosch Gmbh Robert | Verfahren und Anordnung zur Erfassung der Bewegung eines Elements |
KR100748555B1 (ko) * | 2005-06-28 | 2007-08-10 | 삼성전자주식회사 | 반도체 메모리 장치의 기판 바이어스 전압 발생 회로 |
US8970460B2 (en) * | 2009-04-01 | 2015-03-03 | Rohm Co., Ltd. | Liquid crystal driving apparatus |
JP5646943B2 (ja) * | 2010-10-12 | 2014-12-24 | ラピスセミコンダクタ株式会社 | 充電制御システム及び充電制御装置 |
US9362874B2 (en) * | 2013-07-10 | 2016-06-07 | Fairchild Semiconductor Corporation | Differential measurements with a large common mode input voltage |
JP6530446B2 (ja) * | 2017-06-14 | 2019-06-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62261967A (ja) * | 1986-05-09 | 1987-11-14 | Seiko Epson Corp | 電圧検出器 |
JPH0695115B2 (ja) * | 1986-06-30 | 1994-11-24 | 沖電気工業株式会社 | 電圧検出回路 |
US4780625A (en) * | 1987-05-12 | 1988-10-25 | Motorola, Inc. | Integrated circuit sensor circuit |
JPH0240962A (ja) * | 1988-07-30 | 1990-02-09 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置の製造方法 |
JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
JPH0783254B2 (ja) * | 1989-03-22 | 1995-09-06 | 株式会社東芝 | 半導体集積回路 |
JP2870277B2 (ja) * | 1991-01-29 | 1999-03-17 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置 |
-
1991
- 1991-10-25 JP JP3279367A patent/JP2876854B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-13 US US07/959,755 patent/US5451891A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5451891A (en) | 1995-09-19 |
JPH05121954A (ja) | 1993-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4807074B2 (ja) | 温度検出回路及び温度検出方法 | |
JP2876854B2 (ja) | 電位検出回路 | |
US6956727B1 (en) | High side current monitor with extended voltage range | |
KR100815388B1 (ko) | 저전압 검출 회로 | |
JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
US20080191673A1 (en) | Series regulator circuit | |
KR100766379B1 (ko) | 반도체 메모리 장치의 온도 감지 회로 | |
JPWO2005116672A1 (ja) | 電源電流測定装置、及び試験装置 | |
US4403159A (en) | Circuit for evaluating signals | |
US5625305A (en) | Load detection apparatus | |
KR100569555B1 (ko) | 온도 감지 회로 | |
JPH03296666A (ja) | ウインドウコンパレータ | |
JP2005190111A (ja) | 定電圧回路 | |
EP0500631A1 (en) | Transducer power supply | |
JP2001281183A (ja) | 湿度センサユニット | |
JP2729001B2 (ja) | 基準電圧発生回路 | |
JP3343920B2 (ja) | 電圧検出回路 | |
JP3338929B2 (ja) | 電源装置の低電圧異常検出回路 | |
JP4970200B2 (ja) | 電圧検出回路 | |
JP3066092B2 (ja) | 定電流回路 | |
JPH07229928A (ja) | 電流検出装置 | |
JP4258837B2 (ja) | 2線式伝送回路 | |
KR960012910B1 (ko) | 정전압 궤환 제어회로 | |
JPS58127134A (ja) | 温度検出回路 | |
JPH0933577A (ja) | 温度独立型の電圧監視回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |
|
LAPS | Cancellation because of no payment of annual fees |