JP2876171B2 - 検査方法 - Google Patents

検査方法

Info

Publication number
JP2876171B2
JP2876171B2 JP7297191A JP7297191A JP2876171B2 JP 2876171 B2 JP2876171 B2 JP 2876171B2 JP 7297191 A JP7297191 A JP 7297191A JP 7297191 A JP7297191 A JP 7297191A JP 2876171 B2 JP2876171 B2 JP 2876171B2
Authority
JP
Japan
Prior art keywords
inspection
alignment
work
pin block
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7297191A
Other languages
English (en)
Other versions
JPH04307949A (ja
Inventor
伸二 赤池
正巳 水上
河西  繁
正樹 成島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP7297191A priority Critical patent/JP2876171B2/ja
Publication of JPH04307949A publication Critical patent/JPH04307949A/ja
Application granted granted Critical
Publication of JP2876171B2 publication Critical patent/JP2876171B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】[発明の目的]
【0002】
【産業上の利用分野】本発明は、検査方法に関する。
【0003】
【従来の技術】最近の半導体分野においては、演算処理
の高速化や複雑化等に対応するために、内部配線が施さ
れた多層セラミックス基板上等に機能の異なる複数のチ
ップを塔載し、モジュ―ル化してチップアレイとして直
接利用することが徐々に増加しつつあり、このような半
導体モジュ―ルの二次検査への対応が強く望まれてい
る。
【0004】このような半導体モジュ―ルの二次検査
は、個々のチップのボンディング状態や多層セラミック
ス基板内の配線状態等の検査、さらにはモジュ―ルとし
ての動作特性の検査の他に、機能や規格(電極パッド
数、電極パッド配列等)の異なる個々のチップの基本性
能や入力から出力までの中間過程における動作特性等の
検査も必要とされる。このような半導体モジュ―ルの二
次検査を実施するためには、上記したような規格の異な
る各チップの電極パッドに対して個々にプロ―ブピンを
高精度に接触させ、テスタ側との電気的な接続を行わな
ければならない。このような要求に対して、従来からあ
る実装基板の検査装置では、個々のチップの電極パッド
に対して高精度にプロ―ブピンを接触させるという点に
ついて、対応が充分とは言えず、また現状のプロ―バ技
術を流用しただけでは検査効率の低下が見込まる。
【0005】すなわち、現状のプロ―バ技術では、各チ
ップの電極パッドとプロ―ブピンとの位置合せ、いわゆ
るファインアライメントを顕微鏡による目視や画像認識
等によって行っている。しかし、上述した半導体モジュ
―ルにおいては、規格の異なるチップが塔載されるた
め、それぞれのチップに対応した接触端子と当該チップ
とのファインアライメントを行わなければならず、位置
合せに要する時間が大幅に増加し、検査効率が大幅に低
下してしまう。
【0006】
【発明が解決しようとする課題】上述したように、規格
の異なる複数のチップを内部配線が施された基板上に塔
載し、モジュ―ルとしての動作を可能にした半導体モジ
ュ―ルの総合的な検査は、検査精度の向上を図る上でチ
ップの電極パッドに対して高精度にプロ―ブピンを電気
的に接触させることが必要不可決である。また、検査効
率の向上を図るためには、規格の異なる複数のチップ
と、それぞれのチップに対応する接触端子との位置合せ
を短時間にかつ確実に行う必要があり、このような要求
を満足する半導体モジュ―ルの検査方法の開発が強く望
まれている。
【0007】本発明は、このような課題に対処するため
になされたもので、基板に設けられた規格の異なる複数
の被検査体に対し、個々の位置合せを省き、短時間でか
つ高精度の位置合せを行うことを可能とし、高検査精度
を満足しつつ検査効率の向上を可能とした検査方法を提
供することを目的とするものである。
【0008】[発明の構成]
【0009】
【課題を解決するための手段】すなわち、本発明は、基
板に設けられた複数の被検査体の電極端子に検査端子を
接触させ、前記被検査体の所定の検査を行うに際し、前
記基板上の所定位置に予め複数の基準ターゲットを設
け、検査待機状態とされた前記基板の該基準ターゲット
を撮像し、その位置を前記基板側の座標位置として求め
る工程と、前記検査端子側に設けられた補正用マークを
撮像し、その位置をイニシャルアライメントで求めた基
準点からの距離として求めて前記検査端子側の座標位置
を設定する工程と、前記基板に設けられた被検査体の位
置を前記基準ターゲットに基づいて示す座標情報を得る
とともに、この座標情報と前記検査端子側座標位置と
から、該被検査体と前記検査端子とをアライメントする
工程と、記検査端子を該被検査体の電極端子に接触さ
せ、前記検査を行う工程とを有することを特徴としてい
る。
【0010】
【作用】複数の被検査体が設けられた基板に、被検査体
の位置を示す基準タ―ゲットを予め設け、この基準タ―
ゲットの位置を検査端子側の座標位置として求める。こ
の測定した基準タ―ゲットの検査端子側の座標位置と、
情報として得た基板上における基準タ―ゲットの座標位
置とを座標変換することによって、該被検査体の位置を
検査端子側の座標位置として求めることができる。従っ
て、この検査端子側座標による被検査体の位置に基づい
て検査端子を移動させることにより、個々の被検査体に
対する目視等による詳細な位置合せを行うことなく、各
被検査体の電極端子と検査端子との正確な位置合せが実
施できる。
【0011】
【実施例】以下、本発明の検査方法を半導体モジュ―ル
の検査装置に適用した実施例について、図面を参照して
説明する。
【0012】図1および図2は本発明方法を適用した検
査装置の一実施例の構成を模式的に示す図であり、装置
本体1は、被検査体となる半導体モジュ―ル2を搬送お
よび検査可能な状態としたワ―ク3に対し非導電性液体
中で所定の検査を行う検査部10と、基板に複数の被検
査体例えば半導体素子を配列して構成した半導体モジュ
―ル2上半導体素子(以下、チップと記す)に対応した
複数の検査用接触端子が収容され、これらの交換および
位置合せを行う検査端子供給部20とから構成されてお
り、装置本体1の検査部10側の端部には、上記ワ―ク
3をワ―クセットテ―ブル31からロ―ドあるいはワ―
クセットテ―ブル31へアンロ―ドするためのワ―クロ
―ダ―部30が着脱自在に設置されている。また、装置
本体1およびワ―クロ―ダ―部30上には、それぞれワ
―クロ―ダ―部30、検査部10、検査端子供給部20
の並列方向(以下、X方向とよぶ)に沿って移動可能と
されたワ―ク搬送機構40と検査端子移動機構50とが
塔載されている。
【0013】なお上記ワ―ク3は、例えば図3に示すよ
うに、複数例えば36個のチップ2aが内部配線を有する
多層セラミックス基板2b上にボンディングされて構成
された半導体モジュ―ル2の下部に、この半導体モジュ
―ル2の図示を省略した各入出力ピンと電気的に接触さ
れたソケット4およびソケットボ―ド5が配置され、ま
た半導体モジュ―ル2の外周側に押え板6とOリング7
とによって液密シ―ルが形成されたクランプ部となるサ
ポ―トボ―ド8が配置されて構成されたものである。ま
た、図示を省略したがチップ2aの周囲には測定用電極
パッドが、多層セラミックス基板2bの上面の 3角には
アライメント用タ―ゲットが、下面には対角線上の 2角
に熱膨脹補正用タ―ゲットが設けられており、またサポ
―トボ―ド8下面の 4角には位置決め孔が設けられてい
る。
【0014】上記検査部10は、装置本体1の基台1a
上に設置された検査部基台11の上面側に突設された槽
外壁11aおよび槽内壁11bと、例えばネオプレンゴ
ム等によって形成されたシ―ル部を有するロ字状のワ―
ク載置台12およびワ―ク3自体とによって形成される
液槽13を有しており、ワ―ク3はクランプ14によっ
てワ―ク載置台12に対し、液密シ―ルを形成するよう
に密着固定される。そして、液槽13内に注入された非
導電性液体中にワ―ク3を浸漬し、その状態で検査が行
われる。
【0015】また、上記ロ字状のワ―ク載置台12の開
口部下方には、ワ―ク3のソケットボ―ド5に対して差
込まれ電気的な接続を行う図示を省略した多数のピンが
突設されたワ―クセットベ―スユニット15が、またワ
―ク3のセラミックス基板2bの下面に設けられた一対
の熱膨脹補正用タ―ゲットの形成位置に応じて下アライ
メントカメラ16a、16bが配置されている。
【0016】また、検査端子供給部20は、半導体モジ
ュ―ル2に塔載されたチップ2の周囲に形成された測定
用電極パッドの形状およびピッチに応じてプロ―ブピン
が植設された複数のピンブロック21を個々に保持する
複数のピンブロックチェンジャ22と、検査端子移動機
構50側に受け渡されたピンブロック21の保持状態の
確認および後述する上アライメントカメラとの相対距離
を求めるピンブロック補正用カメラ23とによって構成
されている。
【0017】上記ピンブロックチェンジャ22は、ピン
ブロック21を挟持する保持部24と、この保持部24
を検査端子移動機構50側に上昇させる例えばシリンダ
機構25とによって構成されており、検査プログラムに
応じて使用ピンブロック21を個別に上昇させ、検査端
子移動機構50に供給する。
【0018】ワ―ク搬送機構40は、ロ―ダ部基台32
および装置本体1の基台1a上面に設けられX方向に連
結されたレ―ル32b、1b上をX方向に沿って移動可
能とされており、このワ―ク搬送機構40により上記ワ
―クロ―ダ部30と検査部10との間で搬送可能な保持
部41を有している。
【0019】また、検査端子移動機構50は、レ―ル1
b上に塔載されたロ字形状を有するXステ―ジ51と、
このXステ―ジ上に配置された同様の開口面積を有する
ロ字形状のYステ―ジ52と、上記Xステ―ジ51およ
びYステ―ジ52の開口部内に配置されたZステ―ジ5
3とにより、このZステ―ジ53に固定された測定ヘッ
ド54が、X−Y−Z方向に対して移動可能となるよう
に構成されている。
【0020】この測定ヘッド54には、ピンブロック2
1のチャック部55と、多層セラミックス基板2b上に
形成された基準タ―ゲットを撮像することによって半導
体モジュ―ル2上に塔載されたチップ2a位置を求める
上アライメント用カメラ56とが設置されている。また
チャック部55は、図示を省略したθ駆動機構によって
回転自在とされている。そして、上記チャック部55に
保持されたピンブロック21は、Zステ―ジ53によっ
て検査部10の液槽13内まで下降し、液槽13内に浸
漬されているワ―ク3との接触が行われる。
【0021】なお、測定ヘッド54には、上記チャック
部55に近接して図示を省略した冷却機構に接続された
非導電性液体導入管57が配設されており、またチャッ
ク部55の上部にはピンブロック21と図示を省略した
テスタに接続されたタッチプレ―トが配置されており、
このタッチプレ―トによってピンブロック21とテスタ
との電気的な接続が行われている。
【0022】上記構成の半導体検査装置における検査手
順を以下に説明する。まず、ワ―クセットテ―ブル31
の収容部内に載置されたワ―ク3をワ―ク搬送機構40
により検査部10のワ―ク載置台12上に搬送する。こ
の際、検査端子移動機構50は接触端子供給部20側へ
と移動する。
【0023】次に、ワ―ク移載ピン17が上昇して、サ
ポ―トボ―ド8下面の4角に設けられた位置決め孔内に
ワ―ク移載ピン17の先端が挿入され、ワ―ク3の位置
決めを行いつつワ―ク載置台12上にワ―ク3が載置さ
れる。ワ―ク載置台12上に載置されたワ―ク3は、ク
ランプ14によって液密に固定されると共に、ワ―ク3
のソケットボ―ド5と検査部10側のワ―クセットベ―
スユニット15とが電気的に接続される。またこの際
に、下アライメントカメラ16a、16bによって、ワ
―ク3の多層セラミックス基板2bの下面に設けられた
熱膨脹補正用タ―ゲットを撮像し、多層セラミックス基
板2bの初期位置を認識する。
【0024】ワ―ク3のセッティングと相前後して、ピ
ンブロック21の装着が行われる。ピンブロック21の
装着は、まず検査プログラムに応じて自動的に、第1番
目に検査を行うチップ2aに対応したピンブロック21
上にチャック部55が位置するように、検査端子移動機
構50を移動させ、所定のピンブロック21を保持す
る。
【0025】次に、ピンブロック21の保持状態の確認
(ピンブロックアライメント)および検査部10に保持
されたワ―ク3とピンブロック21との位置合せ(ワ―
クアライメント)が順に行われる。これら各アライメン
トについて、図4および図5を参照して説明する。
【0026】まず、ピンブロックアライメントに先立っ
てイニシャルアライメントを行う。このイニシャルアラ
イメントは、装置本体1側からピンブロック補正用カメ
ラ23上に突出したイニシャル用タ―ゲット(図示せ
ず)を、所定の位置に固定されたピンブロック補正用カ
メラ23と、上アライメントカメラ56とによってそれ
ぞれ撮像し、上アライメントカメラ56の基準位置例え
ば画像中心をピンブロック補正用カメラ23の画像中心
と合致させると共に焦点を合せ、その際の上アライメン
トカメラ56の画像中心の検査端子移動機構50側のX
−Y−Zステ―ジ座標(以下、測定側座標と記す)にお
ける位置座標を基準座標として記憶する。ここで、Z座
標は例えば焦点距離によって求めることが可能である。
【0027】次に、図4に示すように、ピンブロック2
1を保持したチャック部55をピンブロック補正用カメ
ラ23上に移動させ、ピンブロックアライメントを行
う。このピンブロックアライメントは、図5に示すよう
に、ピンブロック21のプロ―ブピン21a突出面の 4
角の所定位置例えば対角線上における各角部から所定距
離の位置に設けられた補正用マ―ク21b例えば直径
0.3mm程度の孔を、定められた位置に固定されたピンブ
ロック補正用カメラ23でそれぞれ撮像することにより
行われる。
【0028】すなわち、 4角に設けられた補正用マ―ク
21bをピンブロック補正用カメラ23で撮像し、それ
ぞれの位置を上記イニシャルアライメントで求めた基準
座標からのX、Y、Z方向に対する距離として求める。
次いで、これら 4点の補正用マ―ク21bの位置情報か
らピンブロック21の中心を算出し、このピンブロック
21の中心点とイニシャルアライメントで求めた上アラ
イメントカメラ56の画像中心との測定側座標上におけ
る相対的な位置関係を求めると共に、ピンブロック21
のθ方向へのずれを求める。
【0029】ピンブロックアライメントが終了した後、
検査端子移動機構50は検査部10上方へと移動し、ワ
―クアライメントが実施される。このワ―クアライメン
トは、まず図4に示したように、まず上アライメントカ
メラ56によって多層セラミックス基板2bの 3角に設
けられたアライメント用タ―ゲット2cをそれぞれ撮像
し、これらの画像からアライメント用タ―ゲット2cの
位置を測定側座標の位置座標として検出する。
【0030】ここで、各チップ2aは、 3点のアライメ
ント用タ―ゲット2cの位置に基づいて、多層セラミッ
クス基板2b上に塔載されており、このセラミックス基
板2b上における各チップ2aの周囲に形成された測定
用電極パッド2dの位置は、3点のアライメント用タ―
ゲット2cの位置に基づいた例えば製造装置側の位置座
標として、予め本半導体モジュ―ル検査装置の図示を省
略した制御部へと入力される。
【0031】そして、予め入力されたアライメント用タ
―ゲット2cの位置と上記上アライメントカメラ56に
よって検出したアライメント用タ―ゲット2cの測定側
座標における位置座標とを座標変換し、測定側座標内に
おける測定用電極パッド2dの位置を算出する。次い
で、チップ2aの測定用電極パッド2dの位置座標に従
い、上記ピンブロックアライメントによって求めた上ア
ライメントカメラ56とピンブロック21との相対距離
に基づいてピンブロック21のプロ―ブ位置が決定さ
れ、Xステ―ジ51、Yステ―ジ52およびθステ―ジ
55aを駆動してチップ2aの周囲に形成された測定用
電極パッド2dとピンブロック21に植設されたプロ―
ブピン21aとがアライメントされる。
【0032】また、このワ―クアライメントの終了後
に、非導電性液体導入管57から例えばフッ素系不活性
液が液槽13内に供給され、ワ―ク3は非導電性液体内
に浸漬された状態となる。
【0033】この後、非導電性液体を測定対象チップ2
a上およびその周囲に供給しつつ、Zステ―ジ53を駆
動することによって測定ヘッド54を下降させ、ピンブ
ロック21のプロ―ブピン21aを非導電性液体中に浸
漬しつつ、測定用電極パッド2dに当接させる。そし
て、半導体モジュ―ル2にテスト電圧を供給し当該チッ
プ2aの検査を行う。
【0034】以上の動作により 1つのチップ2aに対す
る検査は終了する。次に、半導体モジュ―ル2内に同一
規格のチップ2aが存在する場合は、まず下アライメン
トカメラ16a、16bによって熱膨脹等による多層セ
ラミックス基板2bの初期位置からのずれの有無を確認
し、必要に応じてピンブロック21の当接位置の補正を
行った後、同様に次のチップ2aの検査を行う。
【0035】同一規格のチップが終了した後、未検査の
チップ2aが存在する場合は、一旦検査端子移動機構5
0を検査端子供給部20の上方位置まで移動させ、ピン
ブロック21の交換を行い、上記ピンブロックアライメ
ント工程を同様な手順に従って行い、ワ―クアライメン
トによって求めた位置情報に従って当該チップ2aの検
査を実施する。
【0036】そして、以上の工程を繰返し行うことによ
って全チップ2aの検査が終了した後、非導電性不活性
液体を液槽13から排出し、液排出後、検査部10上方
まで移動したワ―ク搬送機構40にワ―ク移載ピン17
によってワ―ク3を移載する。そして、ワ―ク搬送機構
40をワ―クロ―ダ―部30まで移動してワ―ク3を搬
出し、一連の検査工程が終了する。
【0037】このように、この実施例の半導体モジュ―
ル検査装置においては、ピンブロック21が塔載される
測定ヘッド54に上アライメントカメラ56を塔載し、
ピンブロック21と共に移動するこの上アライメントカ
メラ56を用いて、半導体モジュ―ル2に塔載されたチ
ップ2aとピンブロック21とのワ―クアライメントを
実施している。すなわち、半導体素子2aの塔載位置を
示す基準タ―ゲット2cの位置を、上アライメントカメ
ラ56によって検査端子移動機構50側ステ―ジのX−
Y−Z座標として検出し、この位置座標に基づいてチッ
プ2aとピンブロック21との詳細な位置合せを実施し
ている。
【0038】これによって、規格の異なる複数のチップ
に対して個々に顕微鏡観察等による位置合せが不要とな
り、かつ 1回のアライメント工程で固定された半導体モ
ジュ―ル2の位置を求めることにより、全てのチップ2
aに対する位置合せが自動的に行え、工程内の位置合せ
時間を大幅に短縮することが可能となる。なお、この実
施例においては、 1チップ毎にセラミックス基板2bの
熱収縮を求め、それによってピンブロック21の位置補
正を実施しているため、より正確な検査が期待できる。
【0039】また、この実施例の半導体モジュ―ル検査
装置においては、規格の異なる複数のチップ2aに対し
てそれぞれに対応するピンブロック21を用意し、これ
らを自動的に交換することによって、検査効率の向上を
図っている。そこで、ピンブロック21の装着状態を各
ピンブロック21毎に掌握する必要が生じるが、この実
施例においては各ピンブロック21毎に補正用マ―ク2
1bを設け、この補正用マ―ク21bの位置をピンブロ
ック補正用カメラ23によって撮像し、上アライメント
カメラ56との相対的な位置関係を常に求めているた
め、ピンブロック21の交換に伴う位置ずれの発生が防
止でき、常に高精度の位置合せが可能となる。
【0040】なお、上記実施例ではプロ―ビングを非導
電性液体中で行っているが、これは各チップ2aの動作
発熱を吸収して検査精度を高めると共に、実動作温度を
想定したものであり、必要に応じて実施するものであ
る。
【0041】
【発明の効果】以上説明したように、本発明の検査方法
によれば、基板に設けられた規格の異なる複数の被検査
体とそれぞれに対応した検査端子との個々の位置合せを
省いた上で、全体的な位置合せを高精度にかつ短時間に
行うことが可能となる。よって、検査効率および検査精
度の大幅な向上を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明方法を適用した半導体モジュ―ル検査装
置の一構成例を示す斜視図である。
【図2】図1に示した検査装置のX方向断面図である。
【図3】被検査体として使用した半導体モジュ―ルの一
例を示す断面図である。
【図4】図1に示した検査装置におけるアライメント工
程を模式的に示す図である。
【図5】図4におけるピンブロックアライメントを模式
的に示す図である。
【符号の説明】
1……装置本体 2……半導体モジュ―ル 2a……チップ 2b……多層セラミックス基板 2c……アライメント用タ―ゲット 2d……測定用電極パッド 3……ワ―ク 10……検査部 16a、16b……下アライメントカメラ 20……検査端子供給部 21……ピンブロック 21a……プロ―ブピン 21b……ピンブロック補正用マ―ク 23……ピンブロック補正用カメラ 30……ワ―クロ―ダ―部 40……ワ―ク搬送機構 50……検査端子移動機構 51、52、53……ステ―ジ 54……測定ヘッド 55……ピンブロックチャック部 56……上アライメントカメラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 成島 正樹 東京都新宿区西新宿2丁目3番1号 東 京エレクトロン株式会社内 (56)参考文献 特開 昭62−254279(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/66

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板に設けられた複数の被検査体の電極
    端子に検査端子を接触させ、前記被検査体の所定の検査
    を行うに際し、 前記基板上の所定位置に予め複数の基準ターゲットを設
    け、検査待機状態とされた前記基板の該基準ターゲット
    を撮像し、その位置を前記基板側の座標位置として求め
    る工程と、前記検査端子側に設けられた補正用マークを撮像し、そ
    の位置をイニシャルアライメントで求めた基準点からの
    距離として求めて前記検査端子側の座標位置を設定する
    工程と、 前記基板に設けられた被検査体の位置を前記基準ターゲ
    ットに基づいて示す座標情報を得るとともに、この座標
    情報と前記検査端子側座標位置とから、該被検査体
    前記検査端子とをアライメントする工程と、 記検査端子を該被検査体の電極端子に接触させ、前記
    検査を行う工程とを有することを特徴とする検査方法。
JP7297191A 1991-04-05 1991-04-05 検査方法 Expired - Fee Related JP2876171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7297191A JP2876171B2 (ja) 1991-04-05 1991-04-05 検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7297191A JP2876171B2 (ja) 1991-04-05 1991-04-05 検査方法

Publications (2)

Publication Number Publication Date
JPH04307949A JPH04307949A (ja) 1992-10-30
JP2876171B2 true JP2876171B2 (ja) 1999-03-31

Family

ID=13504785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7297191A Expired - Fee Related JP2876171B2 (ja) 1991-04-05 1991-04-05 検査方法

Country Status (1)

Country Link
JP (1) JP2876171B2 (ja)

Also Published As

Publication number Publication date
JPH04307949A (ja) 1992-10-30

Similar Documents

Publication Publication Date Title
KR100296646B1 (ko) 프로우브시스템및프로우브방법
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
JP2007183193A (ja) プロービング装置
US7265536B2 (en) Procedure for reproduction of a calibration position of an aligned and afterwards displaced calibration substrate in a probe station
JP2007183194A (ja) プロービング装置
JP2006317346A (ja) プロービングシステム及びプローバ
JP2913610B2 (ja) 検査装置
JP5530261B2 (ja) 被検査体の通電試験方法
JP7174555B2 (ja) 基板検査装置、その位置合せ、及び基板検査方法
JP2876171B2 (ja) 検査方法
JP2986141B2 (ja) プローブ装置
JP2913609B2 (ja) プロービング装置、プロービング方法およびプローブカード
KR20190074966A (ko) 프로버
JP4391738B2 (ja) プローブの接触位置の採取方法、プローブの接触位置の補正方法及びプローブ装置間の接触誤差の解消方法
JP3201619B2 (ja) 半導体検査方法
KR100809600B1 (ko) 웨이퍼 검사장치
JP3016961B2 (ja) プローブ装置
JP2959862B2 (ja) 位置合せ方法
JP3202577B2 (ja) プローブ方法
JP2648371B2 (ja) Tabディバイスの検査方法及びそれに用いるtabディバイス用キャリア並びに測定モジュール及びインサート装置
JP2869570B2 (ja) 検査装置
JP2979277B2 (ja) プローブ方法
WO2023189676A1 (ja) 検査方法及び検査装置
JPH08162509A (ja) プロ−ブ装置およびプロ−ブ方法
JPH04307951A (ja) 半導体検査方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981208

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees