JP2869536B2 - 型彫放電加工機用電源装置および放電加工方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、型彫放電加工機用電源装置および放電加工
方法に関する。

［従来の技術］ 従来の型彫放電加工機用電源のうち、電源とギャップ
との間にコイルとスイッチング素子とを接続し、１つの
放電パルスを生成させる１つのゲート信号の間にスイッ
チング素子を複数回オン・オフさせて定電流放電とする
チョッパ回路型のもの（たとえば、特開昭54−2596号公
報参照）は、省エネ型で、放電パルス幅が長い場合に適
用して好適で、また放電電流の立ち上りがなだらかであ
るので、同一加工面粗度のとき加工速度は遅いが、電極
消耗を少なくできるという利点がある。

また、電源とギャップとの間に電流制限抵抗とスイッ
チング素子とを接続し、所望休止時間をおいてゲート信
号を供給して間歇放電を発生させる従来型の電源で、中
加工以上で電極低消耗とするために放電電流の立ち上り
をなだらかとする電流波形制御では、ギャップでの放電
開始後複数のスイッチング素子を順次に所定の電流値と
なるまでオンにしておく方式が採られるが、この方式で
は電流制限抵抗によるエネルギ消費が大きいこと、およ
びギャップが短絡状態になったとき電流波高値が上昇し
てしまい、アーク放電への移行や電極の異常消耗と面粗
度悪化が生じるという問題がある。

また、この従来型電源は、仕上げ加工時、特に放電パ
ルスの幅が１μｓ〜10μｓの加工条件では、放電電流の
立ち上りはできるだけ早くしたい反面、10μｓ以上の加
工条件では電極を低消耗としたいことが多く、この場合
放電電流波形の立ち上りは押さえるようにされるので、
目的と制御に矛盾がある。

［発明が解決しようとする課題］ 上記のように、電極の消耗が少ない場合には加工速度
が遅くなり、加工速度が速い場合には電極の消耗が大き
いというように、電極の消耗を重視するか加工速度を重
視するかの選択に迫られる。したがって、上記従来例に
おいては、電極の消耗が少なくしかも加工速度が速いと
いう放電加工を行なうことができないという問題があ
る。

本発明は、電極の消耗が少なくしかも加工速度が速い
型彫放電加工機用電源装置を提供することを目的とする
ものである。

［課題を解決する手段］ 本発明は、上記問題点に鑑みて提案されたもので、 スイッチング手段を介して、工具電極との対向によっ
て形成されるギャップに直流電源を直列に接続し、ゲー
ト信号の発生手段によって上記スイッチング手段をオン
・オフ制御し、所定の休止時間をおいた所定時間幅の電
圧パルスを上記ギャップに印加し、放電を発生させる型
彫放電加工機用電源装置において、 上記スイッチング手段は、スイッチング素子40と放電
電流検出用抵抗41との直列回路によって構成され、 上記ゲート信号の発生手段は、論理回路32と、コンパ
レータ31と、電流波形コントローラ10とを有し、 上記論理回路32は、上記ゲート信号と上記コンパレー
タ31の出力信号とを入力し、常時は、通過する上記ゲー
ト信号によって上記スイッチング素子40をオンとし、上
記ギャップ50に電圧を印加して放電を開始させる回路で
あり、 上記電流波形コントローラ10は、放電電流の立ち上り
を所望の階段状波形とするために、異なる複数の放電電
流値の設定信号を上記コンパレータ31に順次に供給し得
るものであり、 上記コンパレータ31は、上記電流検出抵抗41による検
出放電電流信号と上記電流波形コントローラ10から供給
されている放電電流値の設定信号とを比較し、上記検出
放電電流信号が上記設定信号以上になってから上記設定
信号以下になるまでの間、上記スイッチング素子40をオ
フとするように、上記ゲート信号が上記論理回路32を通
過するのを阻止するものであり、 上記ギャップ50における放電の開始後、当該ゲート信
号の上記時間幅の間、上記スイッチング素子40がオン・
オフを繰り返し、電流波形が制御された所望１個の放電
パルスを生成させる型彫放電加工機用電源装置である。

また、好ましくは、 上記電流波形コントローラ10は、 当該加工条件下における放電パルスの放電電流値が最
終放電電流値データとしてロードされるコンパレータ12
と、 上記放電パルスの放電開始時の放電電流値が、上記最
終放電電流値以下の所望初期放電電流値データとしてロ
ードされ、D/A変換器20を介して上記コンパレータ31に
設定信号として、該電流値データを供給するとともに、
上記コンパレータ12の電流値データと比較されるカウン
タ11と、 上記ギャップ60での放電開始により作動を開始すると
ともに、上記ゲート信号のオフによって、カウンタ11と
コンパレータ12とに次の放電パルスの各電流値データを
ロードし、上記作動開始後上記カウンタ11の電流値デー
タが上記コンパレータ12の最終電流値データと一致した
ときに、上記カウンタ11への放電電流立ち上げ制御信号
の供給を停止する作動制御回路であって、放電開始時に
上記放電パルスの放電電流を初期放電電流値から最終放
電電流値に立ち上げる時間制御信号を、上記カウンタ11
に供給するコントロール作動制御回路とを有するコント
ローラである型彫放電加工機用電源装置である。

また、本発明の放電加工方法は、スイッチング手段を
介して、工具電極との対向によって形成されるギャップ
に直流電源を直列に接続し、ゲート信号の発生手段によ
って上記スイッチング手段をオン・オフ制御し、所定の
休止時間をおいた所定時間幅の電圧パルスを上記ギャッ
プに繰り返し印加し、放電を発生させて加工する放電加
工において、 上記スイッチング手段は、スイッチング素子40と電流
検出用抵抗41との直列回路によって構成され、 上記ゲート信号の供給によって上記スイッチング素子
40をオンとして上記ギャップに電圧パルスを印加し、上
記ギャップで放電が開始された後は、上記電流検出用抵
抗41によって放電電流を検出し、この検出された放電電
流信号が所定の放電電流値の設定信号を越えると上記ス
イッチング素子40をオフとし、その後、上記検出された
放電電流信号が上記設定信号よりも低下すると上記スイ
ッチング素子40を再度オンとする作動を、上記ゲート信
号の時間幅の間繰り返させ、所望の１個の放電パルスを
生成させるとともに、 上記放電パルスの放電電流値が、上記各電圧パルスに
よる放電開始時から所定の時間特性で階段状に、当該設
定加工条件の最終放電電流値に達するまで順次に立ち上
がるように、上記設定信号を放電電流値の所望階段状時
間特性に応じて階段状に増大制御しつつ加工する放電加
工方法である。

［作用］ 本発明の構成によれば、ゲート信号が出力されている
間、ギャップの放電電流値が所定の設定ピーク値に達す
るとスイッチング素子がオフとなり、該オフになったこ
とにより放電電流値が上記設定値よりも低下するとスイ
ッチング素子が再びオンとなって放電電流を増加に転じ
させ、以後上記ゲート信号の終了までこの作動が繰り返
されて、１つのパルスの放電が行われるので、インダク
タンス素子や電流制限抵抗の挿設することなく放電電流
のピークを一定平滑にでき、電流の立ち上りが急峻とな
るため加工速度が速い。そして、さらに本発明は、放電
パルスの放電電流値が、放電開始時から所定の階段およ
び時間特性で、設定加工条件の放電電流値まで立ち上る
ように、上記設定ピーク値を放電開始時に階段状に増大
制御したから、加工速度が速い加工において、電極の消
耗が少ない。

［実施例］ 第１図は、本発明の一実施例を示す回路図である。

この実施例において、電流波形コントローラ10と、D/
A変換回路20と、コンパレータ31、33と、AND回路32と、
インバータ34、36と、Ｒ−Ｓフリップフロップ35と、ト
ランジスタ40と、電流検出用抵抗41と、ギャップ50と、
電源60とが設けられている。

電流波形コントローラ10は、図示しないCPUの指令に
より放電電流の初期IPデータ、設定加工条件の放電電流
ピーク値である最終IPデータ、および立ち上り制御デー
タを入力し、D/A変換回路20を介して、第３図（９）に
示す階段波形信号を、コンパレータ31に放電電流の設定
信号として出力するものであり、階段波形信号を発生す
る階段波形信号発生手段の一例である。なお、D/A変換
回路20は、デジタル信号をアナログ信号に変換する回路
である。

コンパレータ31は、スイッチングトランジスタ40、電
流検出抵抗41とともに、一種の発振器を構成し、チョッ
パ回路を実現するものである。コンパレータ33は、電流
検出抵抗41からの信号を基準電圧と比較することによっ
て放電開始のタイミングを検出するものである。フリッ
プフロップ35は、コンパレータ33とともに、放電開始の
タイミングを検出し、その出力を電流波形コントローラ
10に送るものである。

トランジスタ40は、１つの放電パルスの放電期間内で
オン、オフを繰り返してギャップへの放電電流の供給を
制御するスイッチング手段であって、階段波形信号の各
立ち上り部分において、デューティー比が大きくなった
（第４図（５）、（６）参照）スイッチング作動となる
例である。

電流検出抵抗41は、放電電流を検出する素子であっ
て、その出力信号がコンパレータ31の−入力に印加され
る。トランジスタ40と並列に接続された抵抗、コンデン
サ、ダイオードは、サージ吸収用の回路である。

なお、図示しないCPUは、ゲート信号により１つの放
電期間全体における放電電流波形を、矩形波状の放電電
流に制御する。

第２図は、上記実施例における電流波形コントローラ
10の一例を示す回路である。

電流波形コントローラ10は、カウンタ11と、コンパレ
ータ12と、クロック発生回路13と、分周回路14と、AND
回路15と、インバータ16、17とを有する。

カウンタ11は、フリップフロップ35のＱ出力が立ち上
がったとき（セットされたとき）、上記CPUから初期IP
データを読取り、フリップフロップ35のＱ出力がリセッ
トされているとき（放電期間中）に、カウントアップす
るものである。

コンパレータ12は、カウンタ11の出力と、上記CPUか
らの最終IPデータとを比較し、２つのデータが等しくな
ったときにその情報を、インバータ17、AND回路15を介
してカウンタ11へフィードバックするものである。

分周回路14は、上記CPUからの立ち上がり時間制御信
号に応じて、その分周比が制御されるものである。AND
回路15は、放電期間であって（フリップフロップ35のＱ
出力がＬであって）、コンパレータ12において一致がな
く、分周回路14によって分周されたクロックが立ち上が
ったときに、カウンタ11へのカウントアップ用クロック
STCK信号を供給するものである。

次に、上記実施例の動作について説明する。

まず、電流波形コントローラ10の動作について説明す
る。

第３図は、上記実施例において電流波形コントローラ
10の動作を主に示すタイムチャートである。

上記CPUからゲート信号が供給され、このゲート信号
がＬである場合、AND回路32が閉じているのでトランジ
スタ40がオフし、ギャップ50には電圧が印加されず、放
電が発生しない。この場合、抵抗41に電流が流れないの
で、コンパレータ31がＨ信号を出力する。

その後、上記ゲート信号がＨになると、AND回路32が
Ｈ信号を出力し、トランジスタ40がオンし、ギャップ50
には電源60の電圧が印加される。この時点ではまだ放電
していないので、抵抗41には、電流が流れない。したが
ってコンパレータ31がＨ信号を出力し、コンパレータ33
がＨ信号を出力し、フリップフロップ35はセットされて
いる。

その後、第３図に示すt1において、放電が開始される
と、抵抗41に電流が流れて増大していき、その値が設定
レベルに達すると、コンパレータ33がＬ信号を出力し、
フリップフロップ35がリセットされる。

ここで、第２図において、たとえば初期IPデータとし
て「１」がセットされ、最終IPデータとして「３」がセ
ットされていたとする。また、カウンタ11は、フリップ
フロップ35のＱ出力がＨのとき（セットされていると
き）に初期IPデータである「１」がロードされている。
この状態ではカウンタ11の出力QAから「１」が出力さ
れ、他の出力QB、QC、QDはＬである。したがって、この
ときにおけるD/A変換回路20の出力信号は「１」にな
る。

そして、上述放電の開始後、放電電流が所定レベルに
まで立ち上がったところでフリップフロップ35はリセッ
トされてＬ信号を出力しているから、AND回路15にはＨ
信号が入力される。したがって、放電電流IPが初期値か
ら所定の最終ピーク値まで階段状に立ち上がる時間を設
定した立ち上り時間制御データに基づき、クロックパル
ス13を所定の分周比で分周し、STCKパルスを生成してカ
ウンタ11のCK端子に入力させる。そしてカウンタ11は、
上述したように、CK端子に信号が入力する度に１カウン
トアップする構成であるから、時間t2に初期IPデータ
「１」を１カウントアップし、QA出力がＬレベルにな
り、QB出力から「２」を出力する。さらに次のタイミン
グであるt3において、カウンタ11が１カウントアップす
るので、QA出力から「１」を出力し、QB出力から「２」
を出力し、コンパレータ12とD/A変換回路20とに「３」
を出力する。

このときに、コンパレータ12がカウンタ11の出力と最
終IPデータとを比較し、一致するので、Ａ＝Ｂ端子がＨ
信号を出力し、このＨ信号がインバータ17で反転される
ので、AND回路15が閉じる。したがって、その後に分周
回路14がパルスを出力しても、AND回路15はSTCK信号を
カウンタ11に供給しない。この状態（つまり、D/A回路2
0が「３」を出力する状態）は、上記放電が終了するま
で継続する。

そして、ゲート信号がＨからＬになると、フリップフ
ロップ35がセットされ、カウンタ11が初期値IPデータ
「１」をロードする。したがってカウンタ11の出力QAの
みがＨになり、D/A回路20の出力信号が「１」になる。

上記のようにしてD/A回路20の出力信号が階段波形信
号になる（第３図（９）参照）。

ところで、放電期間中（フリップフロップ35がリセッ
トしている間）、トランジスタ40は所定規則に従ってオ
ンオフを繰返している。つまり、D/A回路20の出力レベ
ルが一定であるとすると、電流検出抵抗41からの信号に
応じてコンパレータ31がＨ信号、Ｌ信号を交互に出力
し、これに応じてトランジスタ40がオン、オフする。

すなわち、抵抗41を流れる電流がD/A回路20の出力レ
ベル以下と少なければ、コンパレータ31がＨ信号を出力
し、トランジスタ40がオンし、抵抗41に大きな電流が流
れる。これによって、コンパレータ31の−入力が上記出
力レベルに達してそれ以上になると、コンパレータ31が
Ｌ信号を出力し、トランジスタ40がオフする。これによ
って抵抗41に流れる電流が上記出力レベル以下に低下す
るので、コンパレータ31がＨ信号を出力し、トランジス
タがオンし、抵抗41の電流が増大する。これらの動作を
繰返すことによってゲート信号はパルス状に分断されて
トランジスタ40のベースに供給される。

上記説明は、D/A回路20の出力レベルが一定である場
合のものであるが、D/A回路20の出力が階段状に大きく
なるときにコンパレータ31がＨ信号を出力する期間が長
くなり（つまりデューティ比が大きくなり）、単位時間
当たりにトランジスタ40がオンする時間が長くなる。つ
まり、トランジスタ40と電流検出抵抗41とコンパレータ
31とによって、チョッパ回路が形成され、またその電流
値を階段状に大きく制御する回路として、電流波形コン
トローラ10とD/A回路20とが機能する。

第４図は、上記実施例における全体の動作を示すタイ
ムチャートである。

第４図（４）は上記実施例におけるD/A回路20の出力
が階段波形であることを示し、第４図（５）は、上記の
場合に、放電電流が階段状に増加している状態を示して
いる。同図（５）においては、t1、t2、t3における放電
電流の立ち上がりは、回路にインダクタンスの挿入がな
いことから急峻とすることができて加工速度が速く、ま
た、時間t1ではなく、時間t3に最終ピーク電流値に達す
るので、電極の消耗が小さい。

第５図、第６図は、本発明において、初期IPデータと
最終IPデータとを同じ値に設定したときに発生する各信
号とギャップの電圧および電流の波形との関係を示すタ
イムチャートである。

この場合、カウンタ11は、一旦、初期IPデータを取込
むと、コンパレータ12が直ちにＡ＝Ｂ信号（一致信号）
を出力するので、AND回路15が閉じ、カウンタ11がカウ
ントアップされることがない。このために、電流波形コ
ントローラ10は、常に同じデータ（初期IPデータ、最終
IPデータ、つまり「３」）を出力する。

この場合、第６図（５）に示すように、放電電流は、
t1においてその立ち上がりが急峻となる。このため、放
電パルスの放電電流ピーク値を同一にセットして加工す
る場合、放電電流波形が緩やかに立ち上る放電パルスで
加工を行う場合に比較して加工速度が速く、特に、たと
えば１〜10μSEC程度のパルス幅の小さい放電パルスで
加工を行う仕上げ加工のような場合には、電極消耗はあ
るが、加工速度が速く、仕上がりが良好になる。

なお、上記トランジスタ40の代りにFET等の他のスイ
ッチング素子を使用してもよい。また、上記実施例にお
いては、分周回路14における分周比を１としたが、1/
2、1/4等の他の分周比を使用してもよく、これによって
階段波形信号の各段における長さ（幅）を所望の値に変
えることができる。

［発明の効果］ 本発明によれば、アーク放電が誘発されにくく安定な
加工をすることができ、放電パルスにおける部分的な放
電電流の立ち上りを急峻なものとすることができる一方
で、放電パルス全体からみると、放電電流の立ち上りは
所望段階状でなだらかであり、加工速度が大きい荒加工
等において、加工速度が速くて、電極消耗の少ない加工
を行うことができるだけでなく、仕上げ加工の性能もよ
いという効果を奏する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図である。 第２図は、上記実施例における電流波形コントローラ10
の一例を示す回路図である。 第３図は、上記実施例において、電流波形コントローラ
10の動作を説明するための各信号の関係を示したタイム
チャートであり、（１）はゲート信号、（２）はギャッ
プの電圧波形、（３）はフリップフロップ35の出力、
（４）〜（７）はカウンタ11の出力端子QA〜QDの出力信
号、（８）はAND回路15から出力されるSTCK信号、
（９）はD/A変換回路20から出力される信号である。 第４図は、上記実施例において、電流波形コントローラ
10のより階段状に制御された電流波形と各信号との関係
を示すタイムチャートであり、（１）はゲート信号、
（２）はギャップの電圧、（３）はフリップフロップ35
の出力、（４）はD/A変換回路20から出力される信号、
（５）は放電電流の波形、（６）はデューティー比が変
更されているトランジスタ40をオンオフする制御信号で
ある。 第５図、第６図は、初期IPデータと最終IPデータを同じ
値に設定したときの各信号と波形を示すタイムチャート
である。 10……電流波形コントローラ、 20……D/A回路、 11……カウンタ、 12、31、33……コンパレータ、 40……トランジスタ、 41……電流検出抵抗、 50……ギャップ、 60……電源。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】スイッチング手段を介して、工具電極との
   対向によって形成されるギャップに直流電源を直列に接
   続し、ゲート信号の発生手段によって上記スイッチング
   手段をオン・オフ制御し、所定の休止時間をおいた所定
   時間幅の電圧パルスを上記ギャップに印加し、放電を発
   生させる型彫放電加工機用電源装置において、 上記スイッチング手段は、スイッチング素子40と放電電
   流検出用抵抗41との直列回路によって構成され、 上記ゲート信号の発生手段は、論理回路32と、コンパレ
   ータ31と、電流波形コントローラ10とを有し、 上記論理回路32は、上記ゲート信号と上記コンパレータ
   31の出力信号とを入力し、常時は、通過する上記ゲート
   信号によって上記スイッチング素子40をオンとし、上記
   ギャップ50に電圧を印加して放電を開始させる回路であ
   り、 上記電流波形コントローラ10は、放電電流の立ち上りを
   所望の階段状波形とするために、異なる複数の放電電流
   値の設定信号を上記コンパレータ31に順次に供給し得る
   ものであり、 上記コンパレータ31は、上記電流検出抵抗41による検出
   放電電流信号と上記電流波形コントローラ10から供給さ
   れている放電電流値の設定信号とを比較し、上記検出放
   電電流信号が上記設定信号以上になってから上記設定信
   号以下になるまでの間、上記スイッチング素子40をオフ
   とするように、上記ゲート信号が上記論理回路32を通過
   するのを阻止するものであり、 上記ギャップ50における放電の開始後、当該ゲート信号
   の上記時間幅の間、上記スイッチング素子40がオン・オ
   フを繰り返し、電流波形が制御された所望１個の放電パ
   ルスを生成させることを特徴とする型彫放電加工機用電
   源装置。
2. 【請求項２】請求項１において、 上記電流波形コントローラ10は、 当該加工条件下における放電パルスの放電電流値が最終
   放電電流値データとしてロードされるコンパレータ12
   と； 上記放電パルスの放電開始時の放電電流値が、上記最終
   放電電流値以下の所望初期放電電流値データとしてロー
   ドされ、D/A変換器20を介して上記コンパレータ31に設
   定信号として、該電流値データを供給するとともに、上
   記コンパレータ12の電流値データと比較されるカウンタ
   11と； 上記ギャップ60での放電開始により作動を開始するとと
   もに、上記ゲート信号のオフによって、カウンタ11とコ
   ンパレータ12とに次の放電パルスの各電流値データをロ
   ードし、上記作動開始後上記カウンタ11の電流値データ
   が上記コンパレータ12の最終電流値データと一致したと
   きに、上記カウンタ11への放電電流立ち上げ制御信号の
   供給を停止する作動制御回路であって、放電開始時に上
   記放電パルスの放電電流を初期放電電流値から最終放電
   電流値に立ち上げる時間制御信号を、上記カウンタ11に
   供給するコントロール作動制御回路と； を有するコントローラであることを特徴とする型彫放電
   加工機用電源装置。
3. 【請求項３】スイッチング手段を介して、工具電極との
   対向によって形成されるギャップに直流電源を直列に接
   続し、ゲート信号の発生手段によって上記スイッチング
   手段をオン・オフ制御し、所定の休止時間をおいた所定
   時間幅の電圧パルスを上記ギャップに繰り返し印加し、
   放電を発生させて加工する放電加工において、 上記スイッチング手段は、スイッチング素子40と電流検
   出用抵抗41との直列回路によって構成され、 上記ゲート信号の供給によって上記スイッチング素子40
   をオンとして上記ギャップに電圧パルスを印加し、上記
   ギャップで放電が開始された後は、上記電流検出用抵抗
   41によって放電電流を検出し、この検出された放電電流
   信号が所定の放電電流値の設定信号を越えると上記スイ
   ッチング素子40をオフとし、その後、上記検出された放
   電電流信号が上記設定信号よりも低下すると上記スイッ
   チング素子40を再度オンとする作動を、上記ゲート信号
   の時間幅の間繰り返させ、所望の１個の放電パルスを生
   成させるとともに、 上記放電パルスの放電電流値が、上記各電圧パルスによ
   る放電開始時から所定の時間特性で階段状に、当該設定
   加工条件の最終放電電流値に達するまで順次に立ち上が
   るように、上記設定信号を放電電流値の所望階段状時間
   特性に応じて階段状に増大制御しつつ加工することを特
   徴とする放電加工方法。