JP2868945B2 - 半導体レーザ制御装置 - Google Patents
半導体レーザ制御装置Info
- Publication number
- JP2868945B2 JP2868945B2 JP35246591A JP35246591A JP2868945B2 JP 2868945 B2 JP2868945 B2 JP 2868945B2 JP 35246591 A JP35246591 A JP 35246591A JP 35246591 A JP35246591 A JP 35246591A JP 2868945 B2 JP2868945 B2 JP 2868945B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor laser
- transistor
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Optical Head (AREA)
Description
【0001】
【技術分野】本発明は、半導体レーザ制御装置に関し、
より詳細には、レーザプリンタ、光ディスク装置、デジ
タル複写機、光通信装置等における光源として用いられ
る半導体レーザの光出力を制御する半導体レーザ制御装
置に関する。
より詳細には、レーザプリンタ、光ディスク装置、デジ
タル複写機、光通信装置等における光源として用いられ
る半導体レーザの光出力を制御する半導体レーザ制御装
置に関する。
【0002】
【従来技術】半導体レーザは極めて小型であって、かつ
駆動電流により高速に直接変調を行なうことができるの
で、近年、光ディスク装置、レーザプリンタ等の光源と
して広く使用されている。しかし、半導体レーザの駆動
電流と光出力との関係は温度により著しく変化するので
半導体レーザの光強度を所望の値に設定しようとする場
合に問題となる。この問題を解決して半導体レーザの利
点を活かすために、従来さまざまなAPC(Automatic
Power Control)回路が提案されている。
駆動電流により高速に直接変調を行なうことができるの
で、近年、光ディスク装置、レーザプリンタ等の光源と
して広く使用されている。しかし、半導体レーザの駆動
電流と光出力との関係は温度により著しく変化するので
半導体レーザの光強度を所望の値に設定しようとする場
合に問題となる。この問題を解決して半導体レーザの利
点を活かすために、従来さまざまなAPC(Automatic
Power Control)回路が提案されている。
【0003】このAPC回路は大きく次の3つの方式に
分類できる。半導体レーザの光出力を受光素子により
モニターし、この受光素子に発生する受光電流(半導体
レーザの光出力に比例する)に比例する信号と、発光レ
ベル指令信号とが等しくなるように、常時半導体レーザ
の順方向電流を制御する光・電気負帰還ループにより半
導体レーザの光出力を所望の値に制御する方式。
分類できる。半導体レーザの光出力を受光素子により
モニターし、この受光素子に発生する受光電流(半導体
レーザの光出力に比例する)に比例する信号と、発光レ
ベル指令信号とが等しくなるように、常時半導体レーザ
の順方向電流を制御する光・電気負帰還ループにより半
導体レーザの光出力を所望の値に制御する方式。
【0004】パワー設定時間には半導体レーザの光出
力を受光素子によりモニターし、この受光素子に発生す
る受光電流(半導体レーザの光出力に比例する)に比例
する信号と、発光レベル指令信号とが等しくなるように
半導体レーザの順方向電流を制御し、パワー設定期間外
にはパワー設定期間で設定した半導体レーザの順方向電
流の値を保持することによって半導体レーザの光出力を
所望の値に制御するとともに、パワー設定期間外にはパ
ワー設定期間で設定した半導体レーザの順方向電流を情
報に基づいて変調することにより半導体レーザの光出力
に情報を載せる方式。半導体レーザ温度を測定し、そ
の測定した温度信号によって半導体レーザの順方向電流
を制御したり、または半導体レーザの温度を一定とする
ように制御をしたりして半導体レーザの光出力を所望の
値に制御する方式。
力を受光素子によりモニターし、この受光素子に発生す
る受光電流(半導体レーザの光出力に比例する)に比例
する信号と、発光レベル指令信号とが等しくなるように
半導体レーザの順方向電流を制御し、パワー設定期間外
にはパワー設定期間で設定した半導体レーザの順方向電
流の値を保持することによって半導体レーザの光出力を
所望の値に制御するとともに、パワー設定期間外にはパ
ワー設定期間で設定した半導体レーザの順方向電流を情
報に基づいて変調することにより半導体レーザの光出力
に情報を載せる方式。半導体レーザ温度を測定し、そ
の測定した温度信号によって半導体レーザの順方向電流
を制御したり、または半導体レーザの温度を一定とする
ように制御をしたりして半導体レーザの光出力を所望の
値に制御する方式。
【0005】半導体レーザの光出力を所望の値とするた
めには(1)の方式が望ましいが、受光素子の動作速
度、光・電気負帰還ループを構成している増幅素子の動
作速度等の限界により制御速度に限界が生ずる。例え
ば、この制御速度の目安として光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をf0としたとき半導体レーザの光出力のステップ応
答特性は次のように近似できる。 Pout=P0{1−exp(−2πf0t)} Pout:半導体レーザの光出力 P0:半導体レーザの設定された光強度 t:時間 半導体レーザの多くの使用目的では、半導体レーザの光
出力を変化させた直後から、設定された時間τ0が経過
するまでの全光量(光出力の積分値∫Pout)が所定
の値となることが必要とされ、以下の式のようになる。
めには(1)の方式が望ましいが、受光素子の動作速
度、光・電気負帰還ループを構成している増幅素子の動
作速度等の限界により制御速度に限界が生ずる。例え
ば、この制御速度の目安として光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をf0としたとき半導体レーザの光出力のステップ応
答特性は次のように近似できる。 Pout=P0{1−exp(−2πf0t)} Pout:半導体レーザの光出力 P0:半導体レーザの設定された光強度 t:時間 半導体レーザの多くの使用目的では、半導体レーザの光
出力を変化させた直後から、設定された時間τ0が経過
するまでの全光量(光出力の積分値∫Pout)が所定
の値となることが必要とされ、以下の式のようになる。
【0006】
【数1】
【0007】仮に、τ0=50ns、誤差の許容範囲を
0.4%とした場合、f0>800MHzとしなければな
らず、これは極めて困難である。また、(2)の方式で
は(1)の方式の上記問題は発生せず、半導体レーザを
高速に変調することが可能であるので、多く使用されて
いる。しかしながら、この(2)の方式では半導体レー
ザの光出力を常時制御しているわけではないので、外乱
等により容易に半導体レーザの光量変動が生ずる。外乱
としては、例えば半導体レーザのドウループ特性があ
り、半導体レーザの光量はこのドウループ特性により容
易に数%程度の誤差が生じてしまう。半導体レーザのド
ウループ特性を抑制する試みとして、半導体レーザの熱
時定数に半導体レーザ駆動電流の周波数特性を合わせ補
償する方法などが提案されているが、半導体レーザの熱
時定数は各半導体レーザ毎に個別にバラツキがあり、ま
た半導体レーザの周囲環境により異なる等の問題があ
る。また光ディスク装置などにおいて問題とされる半導
体レーザの戻り光の影響による光量変動などの問題があ
る。
0.4%とした場合、f0>800MHzとしなければな
らず、これは極めて困難である。また、(2)の方式で
は(1)の方式の上記問題は発生せず、半導体レーザを
高速に変調することが可能であるので、多く使用されて
いる。しかしながら、この(2)の方式では半導体レー
ザの光出力を常時制御しているわけではないので、外乱
等により容易に半導体レーザの光量変動が生ずる。外乱
としては、例えば半導体レーザのドウループ特性があ
り、半導体レーザの光量はこのドウループ特性により容
易に数%程度の誤差が生じてしまう。半導体レーザのド
ウループ特性を抑制する試みとして、半導体レーザの熱
時定数に半導体レーザ駆動電流の周波数特性を合わせ補
償する方法などが提案されているが、半導体レーザの熱
時定数は各半導体レーザ毎に個別にバラツキがあり、ま
た半導体レーザの周囲環境により異なる等の問題があ
る。また光ディスク装置などにおいて問題とされる半導
体レーザの戻り光の影響による光量変動などの問題があ
る。
【0008】この点を解決するために、例えば、特開平
2−205086号公報のものが提案されている。この
公報のものは、半導体レーザの光出力を受光素子により
モニターし、その出力と発光レベル指令信号とが等しく
なるように半導体レーザの順方向電流を制御する光・電
気負帰還ループと、発光レベル指令信号を半導体レーザ
の順方向電流に変換する変換手段とを有し、前記光・電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流との和または差の電流によって前記半導体レー
ザを制御するものである。しかしながら、光・電気負帰
還ループの設計の容易さや、高速、高精度、高分解能な
半導体レーザ制御装置としては不十分なものであった。
2−205086号公報のものが提案されている。この
公報のものは、半導体レーザの光出力を受光素子により
モニターし、その出力と発光レベル指令信号とが等しく
なるように半導体レーザの順方向電流を制御する光・電
気負帰還ループと、発光レベル指令信号を半導体レーザ
の順方向電流に変換する変換手段とを有し、前記光・電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流との和または差の電流によって前記半導体レー
ザを制御するものである。しかしながら、光・電気負帰
還ループの設計の容易さや、高速、高精度、高分解能な
半導体レーザ制御装置としては不十分なものであった。
【0009】
【目的】本発明は、上述の問題点に鑑みてなされたもの
で、バイポーラトランジスタを用いたIC化による光・
電気負帰還ループの設計を容易にし、かつ高速な制御を
可能とした半導体レーザ制御装置を提供することを目的
としてなされたものである。
で、バイポーラトランジスタを用いたIC化による光・
電気負帰還ループの設計を容易にし、かつ高速な制御を
可能とした半導体レーザ制御装置を提供することを目的
としてなされたものである。
【0010】
【構成】本発明は、上記目的を達成するために、(1)
被駆動半導体レーザの光出力の一部をモニターし、該半
導体レーザの出力光強度に比例するモニター信号と発光
指令信号とが等しくなるように前記半導体レーザの順方
向電流を制御する半導体レーザ制御装置において、前記
発光指令信号と前記モニター信号との差電流を増幅する
誤差電流増幅器と、該誤差電流増幅器により増幅して前
記半導体レーザの前記順方向電流を制御する光・電気負
帰還ループとから成り、前記誤差電流増幅器は、入力電
流によりキャパシタンスの電荷を充放電することにより
誤差電圧に変換し、該誤差電圧をハイインピーダンス入
力回路を介して第1のペアトランジスタのエミッタ電流
差を前記誤差電圧に比例した電流だけ変化させる入力部
と、前記第1のペアトランジスタのベース・エミッタ電
圧差を第2のペアトランジスタのベース・エミッタ電圧
差として与えることにより、前記第2のペアトランジス
タのコレクタ電流を変化させ、該第2のペアトランジス
タのコレクタ電流に比例した電流を出力電流とする出力
部とを有すること、更には、(2)前記(1)におい
て、前記キャパシタンスの端子間電圧の最低電圧を規定
する保護回路を有すること、又は、(3)前記保護回路
は、前記キャパシタンスの端子間電圧を増幅するトラン
ジスタのベース電圧を該トランジスタが飽和する電位以
下にせず、かつ、該トランジスタが動作時はオフとなる
トランジスタから成ること、又は、(4)前記半導体レ
ーザを駆動する最終段のトランジスタと、該トランジス
タのエミッタ抵抗と、及び/又は、前記キャパシタンス
を外付け部品としたこと、更には、(5)前記(4)に
おいて、前記エミッタ抵抗に直列に外付け抵抗を有する
こと、又は、(6)前記(1)において、前記発光指令
信号のフルスケールを設定できる発光レベル生成部と、
前記誤差電流増幅器の第1のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに駆動して変化させる第1のフルスケール設定機
能を有すること、更には、(7)前記(6)において、
前記誤差電流増幅器の第1のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに約比例して変化させること、更には、(8)前
記(6)において、前記キャパシタンスと並列にスイッ
チとキャパシタンスを有すること、更には、(9)前記
(6)において、前記発光レベル生成部は、前記第1の
フルスケール設定機能に加えて、前記誤差電流増幅器の
第1のペアトランジスタのエミッタ電流の最大電流値と
連動しないで設定可能な第2のフルスケール設定機能を
有すること、更には、(10)前記(9)において、前
記第1のフルスケール設定機能により設定された電流を
第3のペアトランジスタにより分流させることにより前
記第2のフルスケール設定機能を構成すること、更に
は、(11)前記(9)において、前記第1のフルスケ
ール設定機能により設定された電流を第3のペアトラン
ジスタにより分流させることにより前記第2のフルスケ
ール設定機能を構成し、第4のペアトランジスタの電流
比により前記第3のペアトランジスタの分流比を設定す
ること、更には、(12)前記(6)において、前記フ
ルスケールに対し一定の割合でオフセットを前記発光指
令信号に付加する機能を有すること、更には、(13)
前記(12)において、前記光・電気負帰還ループを介
して、前記発光指令信号の変化に応じた前記半導体レー
ザの順方向電流をA/D変換するA/D変換回路を有す
ることを特徴としたものである。以下、本発明の実施例
に基づいて説明する。
被駆動半導体レーザの光出力の一部をモニターし、該半
導体レーザの出力光強度に比例するモニター信号と発光
指令信号とが等しくなるように前記半導体レーザの順方
向電流を制御する半導体レーザ制御装置において、前記
発光指令信号と前記モニター信号との差電流を増幅する
誤差電流増幅器と、該誤差電流増幅器により増幅して前
記半導体レーザの前記順方向電流を制御する光・電気負
帰還ループとから成り、前記誤差電流増幅器は、入力電
流によりキャパシタンスの電荷を充放電することにより
誤差電圧に変換し、該誤差電圧をハイインピーダンス入
力回路を介して第1のペアトランジスタのエミッタ電流
差を前記誤差電圧に比例した電流だけ変化させる入力部
と、前記第1のペアトランジスタのベース・エミッタ電
圧差を第2のペアトランジスタのベース・エミッタ電圧
差として与えることにより、前記第2のペアトランジス
タのコレクタ電流を変化させ、該第2のペアトランジス
タのコレクタ電流に比例した電流を出力電流とする出力
部とを有すること、更には、(2)前記(1)におい
て、前記キャパシタンスの端子間電圧の最低電圧を規定
する保護回路を有すること、又は、(3)前記保護回路
は、前記キャパシタンスの端子間電圧を増幅するトラン
ジスタのベース電圧を該トランジスタが飽和する電位以
下にせず、かつ、該トランジスタが動作時はオフとなる
トランジスタから成ること、又は、(4)前記半導体レ
ーザを駆動する最終段のトランジスタと、該トランジス
タのエミッタ抵抗と、及び/又は、前記キャパシタンス
を外付け部品としたこと、更には、(5)前記(4)に
おいて、前記エミッタ抵抗に直列に外付け抵抗を有する
こと、又は、(6)前記(1)において、前記発光指令
信号のフルスケールを設定できる発光レベル生成部と、
前記誤差電流増幅器の第1のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに駆動して変化させる第1のフルスケール設定機
能を有すること、更には、(7)前記(6)において、
前記誤差電流増幅器の第1のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに約比例して変化させること、更には、(8)前
記(6)において、前記キャパシタンスと並列にスイッ
チとキャパシタンスを有すること、更には、(9)前記
(6)において、前記発光レベル生成部は、前記第1の
フルスケール設定機能に加えて、前記誤差電流増幅器の
第1のペアトランジスタのエミッタ電流の最大電流値と
連動しないで設定可能な第2のフルスケール設定機能を
有すること、更には、(10)前記(9)において、前
記第1のフルスケール設定機能により設定された電流を
第3のペアトランジスタにより分流させることにより前
記第2のフルスケール設定機能を構成すること、更に
は、(11)前記(9)において、前記第1のフルスケ
ール設定機能により設定された電流を第3のペアトラン
ジスタにより分流させることにより前記第2のフルスケ
ール設定機能を構成し、第4のペアトランジスタの電流
比により前記第3のペアトランジスタの分流比を設定す
ること、更には、(12)前記(6)において、前記フ
ルスケールに対し一定の割合でオフセットを前記発光指
令信号に付加する機能を有すること、更には、(13)
前記(12)において、前記光・電気負帰還ループを介
して、前記発光指令信号の変化に応じた前記半導体レー
ザの順方向電流をA/D変換するA/D変換回路を有す
ることを特徴としたものである。以下、本発明の実施例
に基づいて説明する。
【0011】図1は、本発明による半導体レーザ制御装
置に用いられる光・電気負帰還ループの一実施例を説明
するための構成図で、図中、1はハイインピーダンス回
路、2は電圧・電流変換回路、3は順方向電流変換回路
である。なお、この図1の構成は後述する図8のI部に
対応している。
置に用いられる光・電気負帰還ループの一実施例を説明
するための構成図で、図中、1はハイインピーダンス回
路、2は電圧・電流変換回路、3は順方向電流変換回路
である。なお、この図1の構成は後述する図8のI部に
対応している。
【0012】発光指令信号Isignalと、被駆動半
導体レーザ(LD)の光出力P0の一部をモニターし
て、入力された光強度に比例した光起電流Imとがキャ
パシタンスCfの同一端子に接続され、そのため同電流
の方向が逆方向なのでキャパシタンスCfに流れる電流
はIsignal−Imとなる。この差電流Isign
al−ImによりキャパシタンスCfの端子間電圧V1
が変化する。キャパシタンスCfの端子間電圧V1はハ
イインピーダンス回路1を介して、電圧・電流変換回路
2に入力され、トランジスタQ1のエミッタ電流をI
E1、トランジスタQ2のエミッタ電流を−IE1に変
化させる。ここでトランジスタQ1,Q2を動作させる
ためのバイアス電流をI1とすると、トランジスタQ1
のエミッタ電流はI1+IE1であり、トランジスタQ
2のエミッタ電流はI1−IE1となる。トランジスタ
Q1のベースとトランジスタQ2のベースとは同一電位
にバイアスされている。トランジスタQ1,Q2のベー
ス・エミッタ電圧は次のようになる。
導体レーザ(LD)の光出力P0の一部をモニターし
て、入力された光強度に比例した光起電流Imとがキャ
パシタンスCfの同一端子に接続され、そのため同電流
の方向が逆方向なのでキャパシタンスCfに流れる電流
はIsignal−Imとなる。この差電流Isign
al−ImによりキャパシタンスCfの端子間電圧V1
が変化する。キャパシタンスCfの端子間電圧V1はハ
イインピーダンス回路1を介して、電圧・電流変換回路
2に入力され、トランジスタQ1のエミッタ電流をI
E1、トランジスタQ2のエミッタ電流を−IE1に変
化させる。ここでトランジスタQ1,Q2を動作させる
ためのバイアス電流をI1とすると、トランジスタQ1
のエミッタ電流はI1+IE1であり、トランジスタQ
2のエミッタ電流はI1−IE1となる。トランジスタ
Q1のベースとトランジスタQ2のベースとは同一電位
にバイアスされている。トランジスタQ1,Q2のベー
ス・エミッタ電圧は次のようになる。
【0013】 VBE1=VT・ln(I1+IE1)−VT・ln(Is1) VBE2=VT・ln(I1−IE1)−VT・ln(Is1) また、トランジスタQ3,Q4のベース・エミッタ電圧
は次のようになる。 VBE3=VT・ln(I0−IE3)−VT・ln(Is2) VBE4=VT・ln(I0+IE3)−VT・ln(Is2) ここで、トランジスタQ3とQ4のエミッタ電流をそれ
ぞれI0+IE3,I0−IE3とした。一方、トランジスタ
Q1のエミッタはトランジスタQ4のベースに接続さ
れ、トランジスタQ2のエミッタはトランジスタQ3の
ベースに接続され、トランジスタQ3とQ4のエミッタ
は接続されている。
は次のようになる。 VBE3=VT・ln(I0−IE3)−VT・ln(Is2) VBE4=VT・ln(I0+IE3)−VT・ln(Is2) ここで、トランジスタQ3とQ4のエミッタ電流をそれ
ぞれI0+IE3,I0−IE3とした。一方、トランジスタ
Q1のエミッタはトランジスタQ4のベースに接続さ
れ、トランジスタQ2のエミッタはトランジスタQ3の
ベースに接続され、トランジスタQ3とQ4のエミッタ
は接続されている。
【0014】したがって、トランジスタQ1とトランジ
スタQ2のベース・エミッタ電位差は、トランジスタQ
4とトランジスタQ3のベース・エミッタ電位差に等し
くなる。 VBE1−VBE2=VBE4−VBE3 前記各トランジスタのベース・エミッタ電圧式から IE3=(I0/I1)・IE1 となる。ここで、キャパシタンスCfの端子間電圧V1
とエミッタ電流IE1との関係は比例するようにハイイン
ピーダンス回路1を介して、電圧・電流変換回路2が動
作するようになっている。この比例係数をA0とすれ
ば、 IE3=(I0/I1)・A0・V1 となる。
スタQ2のベース・エミッタ電位差は、トランジスタQ
4とトランジスタQ3のベース・エミッタ電位差に等し
くなる。 VBE1−VBE2=VBE4−VBE3 前記各トランジスタのベース・エミッタ電圧式から IE3=(I0/I1)・IE1 となる。ここで、キャパシタンスCfの端子間電圧V1
とエミッタ電流IE1との関係は比例するようにハイイン
ピーダンス回路1を介して、電圧・電流変換回路2が動
作するようになっている。この比例係数をA0とすれ
ば、 IE3=(I0/I1)・A0・V1 となる。
【0015】したがってトランジスタQ3,Q4のエミ
ッタ電流の変化はキャパシタンスCfの端子間電圧に比
例し、トランジスタQ3,Q4の電流増幅率が十分大き
ければ、トランジスタQ3,Q4のエミッタ電流はコレ
クタ電流に等しい。このようにしてキャパシタンスCf
の端子間電圧V1に比例する電流がトランジスタQ3,
Q4のコレクタ電流となり、半導体レーザの順方向電流
に変換する変換回路3を介してトランジスタQ3,Q4
のコレクタ電流に比例する電流が半導体レーザ(LD)
の駆動電流となる。半導体レーザの順方向電流に変換す
る変換回路3の比例係数をA1とし、半導体レーザのし
きい値電流をIth、微分量子効率をη、光出力をP0、
半導体レーザ(LD)を光出力をモニターしているフォ
トダイオード(PD)との結合効率をα、前記フォトダ
イオード(PD)の放射感度をSとすると、フォトダイ
オード(PD)の光起電流Imと半導体レーザ(LD)
の光出力P0は下記のようになる。 P0=η・{(I0/I1)・A1・A0・V1−Ith} Im=α・S・η・{(I0/I1)・A1・A0・V1−Ith}
ッタ電流の変化はキャパシタンスCfの端子間電圧に比
例し、トランジスタQ3,Q4の電流増幅率が十分大き
ければ、トランジスタQ3,Q4のエミッタ電流はコレ
クタ電流に等しい。このようにしてキャパシタンスCf
の端子間電圧V1に比例する電流がトランジスタQ3,
Q4のコレクタ電流となり、半導体レーザの順方向電流
に変換する変換回路3を介してトランジスタQ3,Q4
のコレクタ電流に比例する電流が半導体レーザ(LD)
の駆動電流となる。半導体レーザの順方向電流に変換す
る変換回路3の比例係数をA1とし、半導体レーザのし
きい値電流をIth、微分量子効率をη、光出力をP0、
半導体レーザ(LD)を光出力をモニターしているフォ
トダイオード(PD)との結合効率をα、前記フォトダ
イオード(PD)の放射感度をSとすると、フォトダイ
オード(PD)の光起電流Imと半導体レーザ(LD)
の光出力P0は下記のようになる。 P0=η・{(I0/I1)・A1・A0・V1−Ith} Im=α・S・η・{(I0/I1)・A1・A0・V1−Ith}
【0016】ここでDC動作の場合には、キャパシタン
スCfと等価的に並列に入る抵抗をRとすれば V1=R・(Isignal−Im) なので、 P0=η・(I0/I1)・A1・A0・R・Isignal/〔1+α・S・η・(I0/I1)・A1・A0・ R〕 −η・Ith/〔1+α・S・η・(I0/I1)・A1・A0・R〕 となる。 R=50(kΩ)、η=0.15(mW/mA)、α・S=
0.133(mA/mW) A0=2、A1=1/6.8(Ω)、I0/I1=10、Ith
=50mA の場合には α・S・η・(I0/I1)・A1・A0・R≒3000≫1 Ith(I0/I1)・A1・A0・R=0.34μA≒3μW 以上からP0の標準的出力レベルが1mW程度の場合 P0=Isignal/α・S となりP0はIsignalに比例する。
スCfと等価的に並列に入る抵抗をRとすれば V1=R・(Isignal−Im) なので、 P0=η・(I0/I1)・A1・A0・R・Isignal/〔1+α・S・η・(I0/I1)・A1・A0・ R〕 −η・Ith/〔1+α・S・η・(I0/I1)・A1・A0・R〕 となる。 R=50(kΩ)、η=0.15(mW/mA)、α・S=
0.133(mA/mW) A0=2、A1=1/6.8(Ω)、I0/I1=10、Ith
=50mA の場合には α・S・η・(I0/I1)・A1・A0・R≒3000≫1 Ith(I0/I1)・A1・A0・R=0.34μA≒3μW 以上からP0の標準的出力レベルが1mW程度の場合 P0=Isignal/α・S となりP0はIsignalに比例する。
【0017】次にAC動作の場合には V1=(Isignal−Im)/jωCf なので、光・電気負帰還ループのオープンループでのゲ
インGvは下記のようになる。 Gv=α・S・η・(I0/I1)・A1・A0/(jωCf) ここで、回路動作上の位相遅れに関しては下記理由によ
り大幅に低減されている。
インGvは下記のようになる。 Gv=α・S・η・(I0/I1)・A1・A0/(jωCf) ここで、回路動作上の位相遅れに関しては下記理由によ
り大幅に低減されている。
【0018】発光指令信号とフォトダイオード(PD)
の光起電流の比較はキャパシタンスCfの充放電により
行なっているので、前記jωCfの項により表現される
設計上の位相遅れ要因のほかはほとんど発生しない。ま
た、ハイインピーダンス回路は、例えばトランジスタに
より構成し、コレクタ接地回路を用いれば、トランジス
タの遮断周波数近くまで動作するのでたやすく高速化す
ることができる。更に電圧・電流変換回路2もトランジ
スタのエミッタに抵抗を付加してコレクタ電流を取り出
すようにすれば、たやすく高速化することができる。ま
たトランジスタQ1,Q2にはバイアス電流が、例えば
100μA程度流れていれば、エミッタ抵抗値は300
Ω程度なので、等価的に並列に挿入されるキャパシタン
スの影響は大幅に低減される。
の光起電流の比較はキャパシタンスCfの充放電により
行なっているので、前記jωCfの項により表現される
設計上の位相遅れ要因のほかはほとんど発生しない。ま
た、ハイインピーダンス回路は、例えばトランジスタに
より構成し、コレクタ接地回路を用いれば、トランジス
タの遮断周波数近くまで動作するのでたやすく高速化す
ることができる。更に電圧・電流変換回路2もトランジ
スタのエミッタに抵抗を付加してコレクタ電流を取り出
すようにすれば、たやすく高速化することができる。ま
たトランジスタQ1,Q2にはバイアス電流が、例えば
100μA程度流れていれば、エミッタ抵抗値は300
Ω程度なので、等価的に並列に挿入されるキャパシタン
スの影響は大幅に低減される。
【0019】従って、光・電気負帰還ループのオープン
ループゲインが1となる周波数が200程度であれば、
上記Gvの表現式がそのまま成立するようになる。さ
て、α・S・η・(I0/I1)・A0が一定値のとき光・電気
負帰還ループのオープンループゲインが1となる周波数
は比例係数A1とキャパシタンスCfの値により設定す
ることができる。ところが半導体レーザはα・S・ηの値
が個別半導体レーザにより大幅にばらついている。この
ために半導体レーザ制御回路をIC化する場合には、こ
のバラツキを個別半導体レーザ毎に外付け部品により設
定できるようになっている必要がある。また、ICにお
いては個別素子の絶対値バラツキが大きいため、比例係
数A1とキャパシタンスCfの値をIC内で設定するこ
とができない。従って、比例係数A1とキャパシタンス
Cfの値は外付け部品により決定できるようにすること
により、上記問題点は除去することができる。
ループゲインが1となる周波数が200程度であれば、
上記Gvの表現式がそのまま成立するようになる。さ
て、α・S・η・(I0/I1)・A0が一定値のとき光・電気
負帰還ループのオープンループゲインが1となる周波数
は比例係数A1とキャパシタンスCfの値により設定す
ることができる。ところが半導体レーザはα・S・ηの値
が個別半導体レーザにより大幅にばらついている。この
ために半導体レーザ制御回路をIC化する場合には、こ
のバラツキを個別半導体レーザ毎に外付け部品により設
定できるようになっている必要がある。また、ICにお
いては個別素子の絶対値バラツキが大きいため、比例係
数A1とキャパシタンスCfの値をIC内で設定するこ
とができない。従って、比例係数A1とキャパシタンス
Cfの値は外付け部品により決定できるようにすること
により、上記問題点は除去することができる。
【0020】図2は、図1に示した光・電気負帰還ルー
プの回路構成図である。図中の一点鎖線で示したブロッ
クは図1に対応している。Q22により図1において述
べたハイインピーダンス回路1を実現し、Q18,Q1
9、抵抗R1により図1の電圧・電流変換回路2を実現
している。図1のトランジスタQ1,Q2に対応するト
ランジスタは、図2においてはQ21,Q20であり、
図2においてはQ21,Q20のベース・エミッタ電圧
差をトランジスタQ14,Q13を介し、図1における
トランジスタQ3,Q4に対応するトランジスタQ1
0,Q9に接続している。この場合Q14,Q13のト
ランジスタでの電圧降下は同じになるようにバイアス電
流がQ14,Q13に流れている。トランジスタQ9の
コレクタ電流の変化量が、抵抗R2により電圧に変換さ
れてQ1のトランジスタのベース電圧になる。ここでト
ランジスタQ6,Q7,Q3、抵抗R4、キャパシタン
スC0によりDCシフトを行ないながら、電圧・電流変
換している。Q1のトランジスタのベース電圧はDCシ
フトしてトランジスタQ0のエミッタ電圧になる。
プの回路構成図である。図中の一点鎖線で示したブロッ
クは図1に対応している。Q22により図1において述
べたハイインピーダンス回路1を実現し、Q18,Q1
9、抵抗R1により図1の電圧・電流変換回路2を実現
している。図1のトランジスタQ1,Q2に対応するト
ランジスタは、図2においてはQ21,Q20であり、
図2においてはQ21,Q20のベース・エミッタ電圧
差をトランジスタQ14,Q13を介し、図1における
トランジスタQ3,Q4に対応するトランジスタQ1
0,Q9に接続している。この場合Q14,Q13のト
ランジスタでの電圧降下は同じになるようにバイアス電
流がQ14,Q13に流れている。トランジスタQ9の
コレクタ電流の変化量が、抵抗R2により電圧に変換さ
れてQ1のトランジスタのベース電圧になる。ここでト
ランジスタQ6,Q7,Q3、抵抗R4、キャパシタン
スC0によりDCシフトを行ないながら、電圧・電流変
換している。Q1のトランジスタのベース電圧はDCシ
フトしてトランジスタQ0のエミッタ電圧になる。
【0021】その結果、抵抗RfにはトランジスタQ0
のエミッタ電圧と抵抗Rfの値により決まる電流が流
れ、トランジスタQ0の電流増幅率が十分大きいので、
トランジスタQ0のエミッタ電流は該トランジスタQ0
のコレクタ電流に等しくなる。このようにして半導体レ
ーザ(LD)の順方向電流を制御する。ここで図1の説
明において述べたA1は1/Rfであり、本発明による
光・電気負帰還ループ回路をIC化する場合には、抵抗
Rfを外付け部品とすることにより、図1における光・
電気負帰還ループの周波数特性の設定のところで述べた
ことが実現されている。
のエミッタ電圧と抵抗Rfの値により決まる電流が流
れ、トランジスタQ0の電流増幅率が十分大きいので、
トランジスタQ0のエミッタ電流は該トランジスタQ0
のコレクタ電流に等しくなる。このようにして半導体レ
ーザ(LD)の順方向電流を制御する。ここで図1の説
明において述べたA1は1/Rfであり、本発明による
光・電気負帰還ループ回路をIC化する場合には、抵抗
Rfを外付け部品とすることにより、図1における光・
電気負帰還ループの周波数特性の設定のところで述べた
ことが実現されている。
【0022】図3は図2のバイアス電圧生成回路であ
り、図3に示したバイアスを与えることで図2の動作が
保証されている。以下、動作について説明する。図中の
I部で温度に安定な基準電圧を発生させている。すなわ
ち、抵抗R38とトランジスタQ37のエミッタ間で前
記基準電圧が発生している。そのため抵抗R38に流れ
る電流が非常に安定になる。トランジスタQ37のコレ
クタには、トランジスタQ38,Q39,Q40で構成
されているカレントミラー回路が接続されており、矢印
、で示す方向の電流が流れる。
り、図3に示したバイアスを与えることで図2の動作が
保証されている。以下、動作について説明する。図中の
I部で温度に安定な基準電圧を発生させている。すなわ
ち、抵抗R38とトランジスタQ37のエミッタ間で前
記基準電圧が発生している。そのため抵抗R38に流れ
る電流が非常に安定になる。トランジスタQ37のコレ
クタには、トランジスタQ38,Q39,Q40で構成
されているカレントミラー回路が接続されており、矢印
、で示す方向の電流が流れる。
【0023】トランジスタQ41,Q42,Q43もカ
レントミラー回路であり、矢印、の方向の電流が流
れる。電圧V2は、トランジスタQ43に定電圧をかけ
るもので、Vccは抵抗R43の電圧降下により電圧V2
の安定した電圧が得られる。また、トランジスタQ43
と同じベース電圧がトランジスタQ48に印加されてい
るので、該トランジスタQ48のコレクタには、矢印
で示す方向に安定した電流が流れる。トランジスタQ4
7のカレントミラー回路で安定したベース電圧V4が発
生される。
レントミラー回路であり、矢印、の方向の電流が流
れる。電圧V2は、トランジスタQ43に定電圧をかけ
るもので、Vccは抵抗R43の電圧降下により電圧V2
の安定した電圧が得られる。また、トランジスタQ43
と同じベース電圧がトランジスタQ48に印加されてい
るので、該トランジスタQ48のコレクタには、矢印
で示す方向に安定した電流が流れる。トランジスタQ4
7のカレントミラー回路で安定したベース電圧V4が発
生される。
【0024】このベース電圧V4をトランジスタQ46の
ベースに印加すると、トランジスタQ45のベース電圧
から安定になる。トランジスタQ45のエミッタとトラ
ンジスタQ44のコレクタ間に電圧V3が得られる。そ
してこの電圧V3は図2のa点と同電位となり、安定し
た電圧が得られる。図中のII部では、電圧V5が電源電
圧の影響を受けない安定電圧として得られる。すなわ
ち、図2のトランジスタQ1のベース電圧と同じ温度特
性をなす電圧が得られる。電圧V6も同様であり、図2
のトランジスタの温度特性による影響のない電圧がb点
に得られ安定となる。
ベースに印加すると、トランジスタQ45のベース電圧
から安定になる。トランジスタQ45のエミッタとトラ
ンジスタQ44のコレクタ間に電圧V3が得られる。そ
してこの電圧V3は図2のa点と同電位となり、安定し
た電圧が得られる。図中のII部では、電圧V5が電源電
圧の影響を受けない安定電圧として得られる。すなわ
ち、図2のトランジスタQ1のベース電圧と同じ温度特
性をなす電圧が得られる。電圧V6も同様であり、図2
のトランジスタの温度特性による影響のない電圧がb点
に得られ安定となる。
【0025】図4は、光・電気負帰還ループの他の実施
例を示す図である。図4においては図2と同様である
が、図2における抵抗R2の接続が半導体レーザの駆動
用トランジスタのエミッタ端子になっている。このよう
にすることにより、図2に比較して半導体レーザの駆動
トランジスタのエミッタ電流が小さな場合のリニアリテ
ィを改善している。
例を示す図である。図4においては図2と同様である
が、図2における抵抗R2の接続が半導体レーザの駆動
用トランジスタのエミッタ端子になっている。このよう
にすることにより、図2に比較して半導体レーザの駆動
トランジスタのエミッタ電流が小さな場合のリニアリテ
ィを改善している。
【0026】図5は、図4のバイアス電圧生成回路であ
る。ただし、図4におけるV2のバイアスは図3と同様
なので、図5の説明においては省略している。以下、動
作について説明する。図中のI部において、電圧V
9は、電圧Vccの影響を受けない安定した電圧である。
また、電圧V8は、図4のトランジスタQ6のベースへ
の接続の仕方と等価になるように作成されており、II部
においてトランジスタの温度変化や特性のバラツキが同
じになるように構成されている。III部における電圧V7
は、図4のトランジスタQ0のエミッタ電圧、すなわち
a部における安定電圧を得るためのものである。
る。ただし、図4におけるV2のバイアスは図3と同様
なので、図5の説明においては省略している。以下、動
作について説明する。図中のI部において、電圧V
9は、電圧Vccの影響を受けない安定した電圧である。
また、電圧V8は、図4のトランジスタQ6のベースへ
の接続の仕方と等価になるように作成されており、II部
においてトランジスタの温度変化や特性のバラツキが同
じになるように構成されている。III部における電圧V7
は、図4のトランジスタQ0のエミッタ電圧、すなわち
a部における安定電圧を得るためのものである。
【0027】図6は、光・電気負帰還ループの更に他の
実施例を示す図である。図6においては、図1における
半導体レーザの順方向電流に変換する変換回路3を省略
し、図1におけるトランジスタQ3,Q4のコレクタ電
流により、直接半導体レーザ(LD)駆動している。こ
のようにすることにより、非常に高速に光・電気負帰還
ループを構成可能とする誤差電流増幅器が実現できる。
この図6の構成により、最も高速性のある制御回路が得
られることになる。しかしながら、トランジスタQ9,
Q10としてサイズの大きなトランジスタを用いなけれ
ばならないという問題点がある。
実施例を示す図である。図6においては、図1における
半導体レーザの順方向電流に変換する変換回路3を省略
し、図1におけるトランジスタQ3,Q4のコレクタ電
流により、直接半導体レーザ(LD)駆動している。こ
のようにすることにより、非常に高速に光・電気負帰還
ループを構成可能とする誤差電流増幅器が実現できる。
この図6の構成により、最も高速性のある制御回路が得
られることになる。しかしながら、トランジスタQ9,
Q10としてサイズの大きなトランジスタを用いなけれ
ばならないという問題点がある。
【0028】図7は、光・電気負帰還ループの更に他の
実施例を示す図である。図7は、図2のトランジスタQ
18,Q19のバイアス電流を供給しているトランジス
タQ16,Q17のベース電圧を独立に設定できるよう
にした場合である。こうすることにより、前記光・電気
負帰還ループのオープンループにおけるDCゲインを決
めている。I1とI0の比率を調整でき、外部電圧により
光・電気負帰還ループのオープンループでゲインが1と
なる周波数を変化できるようになる。電圧V10は、図3
における抵抗R47と抵抗48の間の電圧V10と対応し
ている。
実施例を示す図である。図7は、図2のトランジスタQ
18,Q19のバイアス電流を供給しているトランジス
タQ16,Q17のベース電圧を独立に設定できるよう
にした場合である。こうすることにより、前記光・電気
負帰還ループのオープンループにおけるDCゲインを決
めている。I1とI0の比率を調整でき、外部電圧により
光・電気負帰還ループのオープンループでゲインが1と
なる周波数を変化できるようになる。電圧V10は、図3
における抵抗R47と抵抗48の間の電圧V10と対応し
ている。
【0029】図8(a),(b)は、本発明による半導
体レーザ制御回路を示す図で、図中、11はレベルシフ
ト回路、12は5BIT D/A変換器(1)、13は
メインアンプ、14は5BIT D/A変換器(2)、
15はカレント検出回路、16は3BIT D/A変換
器(3)、17は比較器、18はD−F/F(D−フリ
ップフロップ)、19は3BIT D/A変換器
(4)、20はタイミング発生回路である。なお、メイ
ンアンプ13を含むI部は図1の構成に対応している。
また、II部は駆動回路であり、III部は自動設定回
路である。図8においては光・電気負帰還ループだけで
は半導体レーザの高速制御に限界があるので、更に高速
変調が可能となるように、光・電気負帰還ループとは独
立に発光指令信号に比例する電流を半導体レーザ(L
D)に駆動するような駆動回路II部が付加され、この
場合には、発光指令信号を半導体レーザ(LD)の駆動
電流に変換する変換比率が自動的に設定する自動設定回
路III部が付加されている。
体レーザ制御回路を示す図で、図中、11はレベルシフ
ト回路、12は5BIT D/A変換器(1)、13は
メインアンプ、14は5BIT D/A変換器(2)、
15はカレント検出回路、16は3BIT D/A変換
器(3)、17は比較器、18はD−F/F(D−フリ
ップフロップ)、19は3BIT D/A変換器
(4)、20はタイミング発生回路である。なお、メイ
ンアンプ13を含むI部は図1の構成に対応している。
また、II部は駆動回路であり、III部は自動設定回
路である。図8においては光・電気負帰還ループだけで
は半導体レーザの高速制御に限界があるので、更に高速
変調が可能となるように、光・電気負帰還ループとは独
立に発光指令信号に比例する電流を半導体レーザ(L
D)に駆動するような駆動回路II部が付加され、この
場合には、発光指令信号を半導体レーザ(LD)の駆動
電流に変換する変換比率が自動的に設定する自動設定回
路III部が付加されている。
【0030】図9は、図8の動作説明用のタイミング信
号の一例が示されている。以下、図8及び図9を参照に
して前記変換効率の設定方法を説明する。 TCがローのとき、入力データD0〜D4にかかわりな
く強制的に全データを内部的にローとして、5BIT
D/A12と5BITD/A14の出力を最低レベルに
する。またTCがローのときには、T0〜T3は全てロ
ーステートになっている。TCがローからハイに変化し
たのち、T0がロー〜ハイに変化し、D−F/F18が
クリアのモードから入力クロックを受け付ける状態にな
る。この期間では3BIT D/A19の入力は全てロ
ーとなっていて、出力O(D/A(4))は最低レベル
になっている。またT0がローのとき5BIT D/A
12の出力(本発明の実施例においてはこの信号が発光
指令信号になっている。)は、最低レベルになっている
が、オフセットを持たせているので半導体レーザ(L
D)の光出力は、0にはなっていない。従って、光・電
気負帰還ループにより発光指令信号のオフセットに対応
する電流をメインアンプは出力している。この時の電流
値をIout1とする。
号の一例が示されている。以下、図8及び図9を参照に
して前記変換効率の設定方法を説明する。 TCがローのとき、入力データD0〜D4にかかわりな
く強制的に全データを内部的にローとして、5BIT
D/A12と5BITD/A14の出力を最低レベルに
する。またTCがローのときには、T0〜T3は全てロ
ーステートになっている。TCがローからハイに変化し
たのち、T0がロー〜ハイに変化し、D−F/F18が
クリアのモードから入力クロックを受け付ける状態にな
る。この期間では3BIT D/A19の入力は全てロ
ーとなっていて、出力O(D/A(4))は最低レベル
になっている。またT0がローのとき5BIT D/A
12の出力(本発明の実施例においてはこの信号が発光
指令信号になっている。)は、最低レベルになっている
が、オフセットを持たせているので半導体レーザ(L
D)の光出力は、0にはなっていない。従って、光・電
気負帰還ループにより発光指令信号のオフセットに対応
する電流をメインアンプは出力している。この時の電流
値をIout1とする。
【0031】次にT0がハイになった後、入力データD
0〜D4にかかわりなく強制的に全データを内部的にハ
イとして、5BIT D/A12と5BIT D/A1
4の出力を最高レベルにする。すると光・電気負帰還ル
ープによりメインアンプ13の出力電流は、発光指令信
号の最高レベルに対応した電流Iout2を出力する。カ
レント検出回路15はIoutとIout1の差電流Aを出力
する。一方3BITD/A16は、最大値に対応した電
流Bを出力している。この電流AとBとを比較器により
比較して、結果をCに出力し、D−F/F18のデータ
(D)に入力される。以上の期間(T1がローの期間)
において、D−F/F18の出力はローなので3BIT
D/A19によりコントロールされる5BIT D/
A14は、3BIT D/A19の最低出力に対応した
電流を出力している。以上の動作終了後、T1がローか
らハイになり、まず比較器の比較結果CをD−F/F1
8aに取り込む。
0〜D4にかかわりなく強制的に全データを内部的にハ
イとして、5BIT D/A12と5BIT D/A1
4の出力を最高レベルにする。すると光・電気負帰還ル
ープによりメインアンプ13の出力電流は、発光指令信
号の最高レベルに対応した電流Iout2を出力する。カ
レント検出回路15はIoutとIout1の差電流Aを出力
する。一方3BITD/A16は、最大値に対応した電
流Bを出力している。この電流AとBとを比較器により
比較して、結果をCに出力し、D−F/F18のデータ
(D)に入力される。以上の期間(T1がローの期間)
において、D−F/F18の出力はローなので3BIT
D/A19によりコントロールされる5BIT D/
A14は、3BIT D/A19の最低出力に対応した
電流を出力している。以上の動作終了後、T1がローか
らハイになり、まず比較器の比較結果CをD−F/F1
8aに取り込む。
【0032】この後、3BIT D/A16の出力Bが
T1がローのときのレベルの1/2のレベルになり、ま
たD−F/F18aの出力結果により、3BITD/A
19の出力O(D/A(4))が変化し、5BIT D
/A14の出力電流が変化する。この電流の変化速度は
光・電気負帰還ループの制御速度より遅くなるように設
定しているので、5BIT D/A14の出力変化に応
じて半導体レーザの光出力が変化しないようにメインア
ンプ13の電流が変化する。以下、T2,T3のタイミ
ングまでは同様な動作をし、D−F/F18が入力デー
タを取り込んだ後、入力データD0〜D4が有効となる
モードになる。以上の動作は、発光指令信号の変化に対
応した光出力を得るための半導体レーザの順方向電流を
光・電気負帰還ループを介して逐次変換型のA/D変換
を行なっていることにほかならない。このようにして5
BIT D/A14のフルスケールがメインアンプ13
の出力電流の変化が最小となるように設定される。従っ
て、発光指令信号に対応した光レベルになる様に5BI
T D/A14が半導体レーザを駆動するので、光・電
気負帰還ループの制御量が減り、高速変調特性が向上す
る。
T1がローのときのレベルの1/2のレベルになり、ま
たD−F/F18aの出力結果により、3BITD/A
19の出力O(D/A(4))が変化し、5BIT D
/A14の出力電流が変化する。この電流の変化速度は
光・電気負帰還ループの制御速度より遅くなるように設
定しているので、5BIT D/A14の出力変化に応
じて半導体レーザの光出力が変化しないようにメインア
ンプ13の電流が変化する。以下、T2,T3のタイミ
ングまでは同様な動作をし、D−F/F18が入力デー
タを取り込んだ後、入力データD0〜D4が有効となる
モードになる。以上の動作は、発光指令信号の変化に対
応した光出力を得るための半導体レーザの順方向電流を
光・電気負帰還ループを介して逐次変換型のA/D変換
を行なっていることにほかならない。このようにして5
BIT D/A14のフルスケールがメインアンプ13
の出力電流の変化が最小となるように設定される。従っ
て、発光指令信号に対応した光レベルになる様に5BI
T D/A14が半導体レーザを駆動するので、光・電
気負帰還ループの制御量が減り、高速変調特性が向上す
る。
【0033】以上の説明においては、D−F/Fが3B
ITの場合であるが、BIT数はいくつであっても良
い。また本発明の実施例においては、D−F/Fを用い
ていたがメモリー機能を有していれば良いのでD−F/
Fである必要はない。また、発光指令信号を本発明の実
施例においては、D/A変換器を使用していたが、これ
はD/A変換器でなくともよい。また、発光指令信号を
最小値から最大値に変化させていたが、この変化はどの
レベルからどのレベルでも同様である。また、5BIT
D/A14により発光指令信号に比例する電流を半導
体レーザに駆動しているが、これは、例えば掛け算回路
等を用いれば外部電圧によりフルスケールが変化させら
れるのでD/A変換器である必要はない。
ITの場合であるが、BIT数はいくつであっても良
い。また本発明の実施例においては、D−F/Fを用い
ていたがメモリー機能を有していれば良いのでD−F/
Fである必要はない。また、発光指令信号を本発明の実
施例においては、D/A変換器を使用していたが、これ
はD/A変換器でなくともよい。また、発光指令信号を
最小値から最大値に変化させていたが、この変化はどの
レベルからどのレベルでも同様である。また、5BIT
D/A14により発光指令信号に比例する電流を半導
体レーザに駆動しているが、これは、例えば掛け算回路
等を用いれば外部電圧によりフルスケールが変化させら
れるのでD/A変換器である必要はない。
【0034】図10は、本発明による半導体レーザ制御
回路の他の実施例を示す図で、図中、21はレベルシフ
ト回路、22は発光レベル生成回路D/A部、23は電
流加算回路D/A部、24はエラー検出回路、25は制
御電流検出回路、26は電流設定回路、27は電流加算
回路出力部、28はメインアンプ、29は発光レベル生
成回路基準電流生成部、30は遅延回路、31は基準電
圧生成回路である。
回路の他の実施例を示す図で、図中、21はレベルシフ
ト回路、22は発光レベル生成回路D/A部、23は電
流加算回路D/A部、24はエラー検出回路、25は制
御電流検出回路、26は電流設定回路、27は電流加算
回路出力部、28はメインアンプ、29は発光レベル生
成回路基準電流生成部、30は遅延回路、31は基準電
圧生成回路である。
【0035】以下、順を追って動作を説明する。入力デ
ータD0〜D4はレベルシフト回路21に入力され、V
BBにより設定されるスライスレベルにより内部ロジック
レベルに変換される。この時、遅延回路30のコントロ
ール信号T0がハイ、T6がローの場合には、入力デー
タにかかわりなくハイレベルの内部ロジック信号を出力
し、コントロール信号T0がロー、T6がローの場合に
は、入力データにかかわりなくローレベルの信号を出力
する。更に出力信号の中点であるスライス電圧VAを出
力する。
ータD0〜D4はレベルシフト回路21に入力され、V
BBにより設定されるスライスレベルにより内部ロジック
レベルに変換される。この時、遅延回路30のコントロ
ール信号T0がハイ、T6がローの場合には、入力デー
タにかかわりなくハイレベルの内部ロジック信号を出力
し、コントロール信号T0がロー、T6がローの場合に
は、入力データにかかわりなくローレベルの信号を出力
する。更に出力信号の中点であるスライス電圧VAを出
力する。
【0036】レベルシフト回路21の出力データDA0
〜DA4とスライスレベル信号VAは電流加算回路のD
/A部23と発光レベル生成回路D/A部22とに入力
される。同D/Aともに入力データDA0〜DA4がロ
ーレベルのとき最大電流I0とIsとをそれぞれ出力す
る。電流加算回路23の出力電流のフルスケールは電流
設定回路の出力であるVCAにより決定される。一方、発
光レベル生成回路D/A部22の出力Isのフルスケー
ルは、発光レベル生成回路の基準電流生成部29からの
信号IRにより決定される。
〜DA4とスライスレベル信号VAは電流加算回路のD
/A部23と発光レベル生成回路D/A部22とに入力
される。同D/Aともに入力データDA0〜DA4がロ
ーレベルのとき最大電流I0とIsとをそれぞれ出力す
る。電流加算回路23の出力電流のフルスケールは電流
設定回路の出力であるVCAにより決定される。一方、発
光レベル生成回路D/A部22の出力Isのフルスケー
ルは、発光レベル生成回路の基準電流生成部29からの
信号IRにより決定される。
【0037】電流加算回路出力部27は電流加算回路D
/A部23の出力電流I0を増幅し、増幅率は外付け抵
抗REの値により設定され、半導体レーザ(LD)を駆
動する。このように外付け抵抗REにより最大駆動電流
を設定できるので半導体レーザの特性が変わってもRE
の値を変更するだけで対応することができる。
/A部23の出力電流I0を増幅し、増幅率は外付け抵
抗REの値により設定され、半導体レーザ(LD)を駆
動する。このように外付け抵抗REにより最大駆動電流
を設定できるので半導体レーザの特性が変わってもRE
の値を変更するだけで対応することができる。
【0038】メインアンプ28は発光レベル生成回路D
/A部22の出力電流Isと半導体レーザの光出力の一
部をモニターし、光出力に比例する光起電流との差電流
がIinに入力され、Iinを増幅して外付けトランジ
スタQ1を駆動することにより半導体レーザ(LD)の
順方向電流を制御する。このメインアンプ28と半導体
レーザ(LD)とフォトダイオード(PD)とで光・電
気負帰還ループが構成されている。また、メインアンプ
28は発光レベル生成回路29からのコントロール信号
VGCによりゲインが変えられるようになっている。更
に、半導体レーザの制御電流のモニターをするためのモ
ニタ一出力VMONと制御電流が所定電流以上になった
場合の保護回路が内蔵されており、保護回路が動作した
場合、エラーを検出できるようにエラー検出回路への出
力VER出力を行なっている。メインアンプ28の最終
段の半導体レーザの駆動用トランジスタと該トランジス
タのエミッタ抵抗Rf及びフォトダイオード(PD)の
出力電流と発光指令信号Isとの差電流を積分するキャ
パシタンスCfとを外付け部品とすることにより、光・
電気負帰還ループの制御速度の安定化や図10のブロッ
ク(トランジスタQ1を除く)の消費電力の低減を図っ
ている。
/A部22の出力電流Isと半導体レーザの光出力の一
部をモニターし、光出力に比例する光起電流との差電流
がIinに入力され、Iinを増幅して外付けトランジ
スタQ1を駆動することにより半導体レーザ(LD)の
順方向電流を制御する。このメインアンプ28と半導体
レーザ(LD)とフォトダイオード(PD)とで光・電
気負帰還ループが構成されている。また、メインアンプ
28は発光レベル生成回路29からのコントロール信号
VGCによりゲインが変えられるようになっている。更
に、半導体レーザの制御電流のモニターをするためのモ
ニタ一出力VMONと制御電流が所定電流以上になった
場合の保護回路が内蔵されており、保護回路が動作した
場合、エラーを検出できるようにエラー検出回路への出
力VER出力を行なっている。メインアンプ28の最終
段の半導体レーザの駆動用トランジスタと該トランジス
タのエミッタ抵抗Rf及びフォトダイオード(PD)の
出力電流と発光指令信号Isとの差電流を積分するキャ
パシタンスCfとを外付け部品とすることにより、光・
電気負帰還ループの制御速度の安定化や図10のブロッ
ク(トランジスタQ1を除く)の消費電力の低減を図っ
ている。
【0039】制御電流検出回路25は、図8において示
されたカレント検出回路15と3BIT D/A16と
比較器17が含まれている。比較結果のDF0,DF1
は電流設定回路26に出力される。エラー検出回路24
はVERの入力と基準電圧VR1とを比較し、エラーが
発生していた場合にERROR信号を出力する。電流設
定回路26は制御電流検出回路25の出力DF0,DF
1を受取り、遅延回路30により設定されたタイミング
T1,T3,T5に応じてDF0,DF1のデータをホ
ールドし、ホールドされたデータに応じて電流加算回路
D/A部23のフルスケールを設定する出力VCAを出
力する。また、T5のタイミングのデータをホールドし
た後、タイミング信号T6をレベルシフト回路21に出
力する。
されたカレント検出回路15と3BIT D/A16と
比較器17が含まれている。比較結果のDF0,DF1
は電流設定回路26に出力される。エラー検出回路24
はVERの入力と基準電圧VR1とを比較し、エラーが
発生していた場合にERROR信号を出力する。電流設
定回路26は制御電流検出回路25の出力DF0,DF
1を受取り、遅延回路30により設定されたタイミング
T1,T3,T5に応じてDF0,DF1のデータをホ
ールドし、ホールドされたデータに応じて電流加算回路
D/A部23のフルスケールを設定する出力VCAを出
力する。また、T5のタイミングのデータをホールドし
た後、タイミング信号T6をレベルシフト回路21に出
力する。
【0040】発光レベル生成回路基準電流生成部29は
外付け抵抗VR1により設定された基準電流により、メ
インアンプ28のゲインコントロール信号VGCと発光
レベル生成回路D/A部22のフルスケール設定電流I
Rとを連動させて出力する。更にVCONT電圧により
ゲインコントロール信号VGCとは独立に発光レベル生
成回路D/A部22のフルスケールを設定できるように
なっている。遅延回路30はTC信号にしたがって一定
時間遅れてステートが変化するT0,T1,T3,T5
を出力する。基準電圧生成回路31は本ブロック図の動
作上の基準電圧を生成している。以上のブロックはレベ
ルシフト回路21が、基準電圧生成回路31,メインア
ンプ28、電流加算回路出力部27と物理的距離ができ
るかぎり離れるように配置されている。
外付け抵抗VR1により設定された基準電流により、メ
インアンプ28のゲインコントロール信号VGCと発光
レベル生成回路D/A部22のフルスケール設定電流I
Rとを連動させて出力する。更にVCONT電圧により
ゲインコントロール信号VGCとは独立に発光レベル生
成回路D/A部22のフルスケールを設定できるように
なっている。遅延回路30はTC信号にしたがって一定
時間遅れてステートが変化するT0,T1,T3,T5
を出力する。基準電圧生成回路31は本ブロック図の動
作上の基準電圧を生成している。以上のブロックはレベ
ルシフト回路21が、基準電圧生成回路31,メインア
ンプ28、電流加算回路出力部27と物理的距離ができ
るかぎり離れるように配置されている。
【0041】図11は、レベルシフト回路の構成図であ
り、T0がローのときD0〜D4が入力される差動スイ
ッチのバイアス電流が0となり、DA0〜DA4は強制
的にハイレベルになる。また、T6がローのときにはV
BBの入力部から電流を引き込み、強制的にスライスレベ
ルをローにする。この結果、入力データD0〜D4にか
かわりなくDA0〜DA4はローになる。図12は、発
光レベル生成回路D/A部の構成図であり、入力電流I
Rにより動作される差動スイッチのスイッチングされる
各電流値を設定している。
り、T0がローのときD0〜D4が入力される差動スイ
ッチのバイアス電流が0となり、DA0〜DA4は強制
的にハイレベルになる。また、T6がローのときにはV
BBの入力部から電流を引き込み、強制的にスライスレベ
ルをローにする。この結果、入力データD0〜D4にか
かわりなくDA0〜DA4はローになる。図12は、発
光レベル生成回路D/A部の構成図であり、入力電流I
Rにより動作される差動スイッチのスイッチングされる
各電流値を設定している。
【0042】図13は、電流加算回路D/A部の構成図
である。トランジスタQ70,Q71は差動スイッチで
あり、トランジスタQ72,Q73、トランジスタQ7
4,Q75、トランジスタQ76,Q77、トランジス
タQ78,Q79も同様に差動スイッチである。トラン
ジスタQ80のサイズを1とすると、Q81は2、Q8
2は4、Q83は8、Q84は16という関係になって
いる。すなわち、抵抗R80に流れる電圧をI1とし、
順次、抵抗R81に流れる電流をI2、抵抗R82に流
れる電流をI3、抵抗R83に流れる電流をI4、抵抗R
84に流れる電流をI5とした場合に、I2=2I1、I3
=4I1、I4=8I1、I5=16I1の関係が成り立
つ。DA0がロ−の時は、電流I0がトランジスタQ7
1に流れ、その結果として、電流I1が流れる。また、
DA1がロ−の時は、トランジスタQ73に電流I0が
流れ、その結果として、電流I2が流れる。このように
順次差動スイッチを動作させることにより加算電流が出
力される。
である。トランジスタQ70,Q71は差動スイッチで
あり、トランジスタQ72,Q73、トランジスタQ7
4,Q75、トランジスタQ76,Q77、トランジス
タQ78,Q79も同様に差動スイッチである。トラン
ジスタQ80のサイズを1とすると、Q81は2、Q8
2は4、Q83は8、Q84は16という関係になって
いる。すなわち、抵抗R80に流れる電圧をI1とし、
順次、抵抗R81に流れる電流をI2、抵抗R82に流
れる電流をI3、抵抗R83に流れる電流をI4、抵抗R
84に流れる電流をI5とした場合に、I2=2I1、I3
=4I1、I4=8I1、I5=16I1の関係が成り立
つ。DA0がロ−の時は、電流I0がトランジスタQ7
1に流れ、その結果として、電流I1が流れる。また、
DA1がロ−の時は、トランジスタQ73に電流I0が
流れ、その結果として、電流I2が流れる。このように
順次差動スイッチを動作させることにより加算電流が出
力される。
【0043】図14は、エラー検出回路の構成図であ
る。電圧VERがトランジスタQ85のベースに印加され
ると、抵抗R85による電圧Vccの電圧降下により、a
点には対応する電圧が発生する。すなわち、VER=Vcc
−VBとした場合に、b点にはVBの電圧が発生する。こ
のb点の電圧VBと電圧VR1を比較し、VR1>VBであれ
ばエラー信号が発生する。
る。電圧VERがトランジスタQ85のベースに印加され
ると、抵抗R85による電圧Vccの電圧降下により、a
点には対応する電圧が発生する。すなわち、VER=Vcc
−VBとした場合に、b点にはVBの電圧が発生する。こ
のb点の電圧VBと電圧VR1を比較し、VR1>VBであれ
ばエラー信号が発生する。
【0044】図15は、制御電流検出回路の構成図であ
る。VMON信号を外付け抵抗RS0とRS1により分圧
し、半導体レーザの種類に対応して分圧比を設定できる
ようになっている。また外付けキャパシタンスによりハ
イパスフィルターを構成し、T0のハイの時間が、T0
がローになってからT6がハイになる間での時間が十分
長くすることを利用して、発光指令信号が最小レベルか
ら最大レベルになったときに対応した光・電気負帰還ル
ープの制御電流の変化量をDC電位の精度を保って検出
している。このようにすることにより、簡単な構成で制
御電流の変化量を検出することができる。
る。VMON信号を外付け抵抗RS0とRS1により分圧
し、半導体レーザの種類に対応して分圧比を設定できる
ようになっている。また外付けキャパシタンスによりハ
イパスフィルターを構成し、T0のハイの時間が、T0
がローになってからT6がハイになる間での時間が十分
長くすることを利用して、発光指令信号が最小レベルか
ら最大レベルになったときに対応した光・電気負帰還ル
ープの制御電流の変化量をDC電位の精度を保って検出
している。このようにすることにより、簡単な構成で制
御電流の変化量を検出することができる。
【0045】図16は、電流設定回路の構成図である。
図中のI部は、図8におけるD−F/F18aに対応
し、II部は、図8における18c、III部は、図8にお
ける18b、IV部は、図8における3BIT D/A変
換器19に各々対応している。図17は、電流加算回路
の出力部の構成図である。図13に示した電流加算回路
D/A部において得られた電流I0を増幅したものが図
中の矢印方向の電流として流れる。
図中のI部は、図8におけるD−F/F18aに対応
し、II部は、図8における18c、III部は、図8にお
ける18b、IV部は、図8における3BIT D/A変
換器19に各々対応している。図17は、電流加算回路
の出力部の構成図である。図13に示した電流加算回路
D/A部において得られた電流I0を増幅したものが図
中の矢印方向の電流として流れる。
【0046】図18は、メインアンプの構成図である。
半導体レーザ制御回路において、半導体レーザは過大電
流により破損しやすいので、通常制御回路の電源投入後
に半導体レーザ駆動電源を投入する。制御回路の電源投
入後、半導体レーザ駆動電流が投入されていない場合に
は、光・電気負帰還ループは動作上飽和状態になってい
る。この影響によりIinの入力部の電位は低下し、前段
のD/A部のみならず次段のトランジスタも飽和状態に
なる。このためICにおいてはラッチアップする。これ
を防ぐため、図18においてはIinの電位が下がりすぎ
ないように、また正常動作において影響を与えないよう
にトランジスタのベース電圧を飽和する電位以下にはな
らず、動作時にはオフとなるような電位を与えるトラン
ジスタTRを付加している。
半導体レーザ制御回路において、半導体レーザは過大電
流により破損しやすいので、通常制御回路の電源投入後
に半導体レーザ駆動電源を投入する。制御回路の電源投
入後、半導体レーザ駆動電流が投入されていない場合に
は、光・電気負帰還ループは動作上飽和状態になってい
る。この影響によりIinの入力部の電位は低下し、前段
のD/A部のみならず次段のトランジスタも飽和状態に
なる。このためICにおいてはラッチアップする。これ
を防ぐため、図18においてはIinの電位が下がりすぎ
ないように、また正常動作において影響を与えないよう
にトランジスタのベース電圧を飽和する電位以下にはな
らず、動作時にはオフとなるような電位を与えるトラン
ジスタTRを付加している。
【0047】図19(a),(b)は、発光レベル生成
回路基準電流生成部の構成図である。図19において電
圧VRはトランジスタのベースに入力されトランジスタ
のエミッタ電位が一定になるようになっている。このよ
うにして外付け抵抗VRの端子間電位が安定になってい
る。抵抗VRの抵抗値を変えることにより、発光指令信
号のフルスケールと光・電気負帰還ループのオープンル
ープでのゲインが連動して変化する。オープンループの
ゲインと発光指令信号のフルスケールとはフルスケール
が増大するとゲインが低下するようになっている。従っ
て、抵抗VR1を調整するときにはレベルシフト回路の
入力データを全てハイにし、フルスケールが最小値から
大きくなる方向に調整する。これは半導体レーザの保護
のために必要なことである。したがって、抵抗VR1を
調整するときには光・電気負帰還ループの安定性の観点
からオープンループゲインが1となる周波数を適正値よ
りも低くなる様にしておく必要がある。これを外付けの
スイッチとこれに直列に接続されるキャパシタンスによ
り設定している(調整時にはスイッチをオンにし、調整
終了後スイッチをオフとすることにより実現してい
る)。
回路基準電流生成部の構成図である。図19において電
圧VRはトランジスタのベースに入力されトランジスタ
のエミッタ電位が一定になるようになっている。このよ
うにして外付け抵抗VRの端子間電位が安定になってい
る。抵抗VRの抵抗値を変えることにより、発光指令信
号のフルスケールと光・電気負帰還ループのオープンル
ープでのゲインが連動して変化する。オープンループの
ゲインと発光指令信号のフルスケールとはフルスケール
が増大するとゲインが低下するようになっている。従っ
て、抵抗VR1を調整するときにはレベルシフト回路の
入力データを全てハイにし、フルスケールが最小値から
大きくなる方向に調整する。これは半導体レーザの保護
のために必要なことである。したがって、抵抗VR1を
調整するときには光・電気負帰還ループの安定性の観点
からオープンループゲインが1となる周波数を適正値よ
りも低くなる様にしておく必要がある。これを外付けの
スイッチとこれに直列に接続されるキャパシタンスによ
り設定している(調整時にはスイッチをオンにし、調整
終了後スイッチをオフとすることにより実現してい
る)。
【0048】また、可変抵抗VR1が小さな値の場合に
はフルスケールが最小になるようになっている。また、
図1の動作説明において述べたように、メインアンプの
ゲインの変化はI0に反比例して変化するので、発光指
令信号のフルスケール設定電流に比例して変化する電流
になるようなVGCを生成している。但し、図1の場合と
の違いは、メインアンプの電圧・電流変換のとき、トラ
ンジスタのエミッタ抵抗の影響により図1の場合とずれ
ている。これを除去するためにTR1とTR2のエミッ
タ電流比を変えて保証している。この結果、発光指令信
号のフルスケール設定電流とメインアンプのペアトラン
ジスタのバイアス電流とは完全に比例関係になってはい
ない。
はフルスケールが最小になるようになっている。また、
図1の動作説明において述べたように、メインアンプの
ゲインの変化はI0に反比例して変化するので、発光指
令信号のフルスケール設定電流に比例して変化する電流
になるようなVGCを生成している。但し、図1の場合と
の違いは、メインアンプの電圧・電流変換のとき、トラ
ンジスタのエミッタ抵抗の影響により図1の場合とずれ
ている。これを除去するためにTR1とTR2のエミッ
タ電流比を変えて保証している。この結果、発光指令信
号のフルスケール設定電流とメインアンプのペアトラン
ジスタのバイアス電流とは完全に比例関係になってはい
ない。
【0049】さて、可変抵抗VR1により設定された電
流は、トランジスタTR9にながれ、該トランジスタT
R9のコレクタ電流はペアシランジスタTR3,TR4
とに分流する。この分流比はTR5とTR6のトランジ
スタの分流比と同じであり、TR5,TR6の分流比
は、外部入力電圧VCONTによりTR7の電流を設定する
ことにより決められる。このようにして外部入力電圧に
比例した分流比を得ることによりIRを設定する。ま
た、発光指令信号のフルスケールをメインアンプのゲイ
ンとは独立に設定できるようにし、これにより半導体レ
ーザの発光光量の最大値をVR1の調整後、本発明の半
導体レーザ制御回路が動作状態にあっても設定できるよ
うになる。
流は、トランジスタTR9にながれ、該トランジスタT
R9のコレクタ電流はペアシランジスタTR3,TR4
とに分流する。この分流比はTR5とTR6のトランジ
スタの分流比と同じであり、TR5,TR6の分流比
は、外部入力電圧VCONTによりTR7の電流を設定する
ことにより決められる。このようにして外部入力電圧に
比例した分流比を得ることによりIRを設定する。ま
た、発光指令信号のフルスケールをメインアンプのゲイ
ンとは独立に設定できるようにし、これにより半導体レ
ーザの発光光量の最大値をVR1の調整後、本発明の半
導体レーザ制御回路が動作状態にあっても設定できるよ
うになる。
【0050】図20は、遅延回路の構成図である。図中
のI部でトランジスタの動作タイミングのわずかな遅れ
を発生させる。すなわち、a部の信号をII部のRC時定
数で図9に示す遅延時間Δt1を得る。また、III部のR
C時定数で図9に示す遅延時間Δt2を得る。さらにIV
部のRC時定数で図9に示す遅延時間Δt3を得る。図
21は、基準電圧生成回路の構成図である。図中のI部
のa点の電圧が安定した電圧となるように回路構成され
ている。II部はカレントミラー回路で電圧Vcspを発生
する。また、III部も同様にカレントミラー回路で電圧
Vcs1を発生する。電圧VRは、トランジスタのベースに
電圧が印加されるとエミッタ電位が安定になるように構
成される。VR1はa点と同じ電圧が得られる。VR2はト
ランジスタベース・エミッタ間の逆方向の温度特性が得
られるような電流を出力させる。
のI部でトランジスタの動作タイミングのわずかな遅れ
を発生させる。すなわち、a部の信号をII部のRC時定
数で図9に示す遅延時間Δt1を得る。また、III部のR
C時定数で図9に示す遅延時間Δt2を得る。さらにIV
部のRC時定数で図9に示す遅延時間Δt3を得る。図
21は、基準電圧生成回路の構成図である。図中のI部
のa点の電圧が安定した電圧となるように回路構成され
ている。II部はカレントミラー回路で電圧Vcspを発生
する。また、III部も同様にカレントミラー回路で電圧
Vcs1を発生する。電圧VRは、トランジスタのベースに
電圧が印加されるとエミッタ電位が安定になるように構
成される。VR1はa点と同じ電圧が得られる。VR2はト
ランジスタベース・エミッタ間の逆方向の温度特性が得
られるような電流を出力させる。
【0051】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 (1)請求項1に対応する効果;被駆動半導体レーザの
光出力の一部をモニターし、該半導体レーザの出力光強
度に比例するモニター信号と発光指令信号とが等しくな
るように前記半導体レーザの順方向電流を制御する半導
体レーザ制御装置において、前記発光指令信号と前記モ
ニター信号との差電流を増輻する誤差電流増幅器と、該
誤差電流増幅器により増幅して前記半導体レーザの前記
順方向電流を制御する光・電気負帰還ループとから成
り、前記誤差電流増幅器は、入力電流によりキャパシタ
ンスの電荷を充放電することにより誤差電圧に変換し、
該誤差電圧をハイインピーダンス入力回路を介して第1
のペアトランジスタのエミッタ電流差を前記誤差電圧に
比例した電流だけ変化させる入力部と、前記第1のペア
トランジスタのベース・エミッタ電圧差を第2のペアト
ランジスタのベース・エミッタ電圧差として与えること
により、前記第2のペアトランジスタのコレクタ電流を
変化させ、該第2のペアトランジスタのコレクタ電流に
比例した電流を出力電流とする出力部とを有するように
構成したので、バイポーラトランジスタを用いたIC化
による光・電気負帰還ループの設計が容易になり、か
つ、高速な制御を可能とする。 (2)請求項2に対応する効果;キャパシタンスの端子
間電圧の最低電圧を規定する保護回路を有するので、I
Cにおいてラッチアップするのを防止することができ
る。 (3)請求項3に対応する効果;前記端子間電圧を増幅
するトランジスタのベース電圧を、常時には該トランジ
スタの飽和電圧以下にせず、動作時にはオフとなるトラ
ンジスタによって、前記トランジスタのラッチアップを
防止することができる。 (4)請求項4に対応する効果;半導体レーザ駆動用の
最終段のトランジスタ、該トランジスタのエミッタ抵
抗、及び/又は、フォトダイオードの出力電流と発光指
令信号との差電流を積分するキャパシタンスとを外付け
部品としたので、光・電気負帰還ループの制御速度の安
定比や消費電力の安定化を図ることができ、 更には、半
導体回路をIC化した場合に、各個別半導体レーザ毎の
バラツキに対応することができる。 (5)請求項5に対応する効果;半導体レーザを駆動す
る増幅器の増幅率を外付け抵抗によって設定可能とし、
半導体レーザの最大駆動電流を判定できるようにしたの
で、半導体レーザの特性が変っても容易に対応すること
ができる。 (6)請求項6に対応する効果; 請求項1の効果に加
え、誤差電流増幅器の第1のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに連動して変化させる機能を有することが可能で
あり、半導体レーザの特性のバラツキに対しても問題な
く安定した光出力が得られる。(7)請求項7に対応する効果; 誤差電流増幅器の第1
のペアトランジスタのエミッタ電流の最大電流値を、前
記発光レベル生成部のフルスケールに約比例して変化さ
せるので、実際の回路構成を実現する場合により効果的
な光出力が得られる。(8)請求項8に対応する効果; キャパシタンスと並列
にスイッチとキャパシタンスを有するので、光・電気負
帰還ループの安定化をより一層図ることができる。(9)請求項9に対応する効果;請求項6 の効果に加
え、発光レベル生成部は、誤差電流増幅器の第1のペア
トランジスタのエミッタ電流の最大電流値と連動しない
で設定可能な第2のフルスケール設定機能を有するよう
に構成したので、バイポーラトランジスタを用いたIC
化による光・電気負帰還ループの設計が容易になり、か
つ高速な制御が可能となる。特に第2のフルスケール設
定機能を有するので、発光レベルの調整機能をより充実
したものにできる。(10)請求項10に対応する効果; 第1のフルスケー
ル設定機能により設定された電流を第3のペアトランジ
スタにより分流させることにより前記第2のフルスケー
ル設定機能を構成するので、請求項9の効果に加え、連
続的にフルスケールを可変にでき、ICのピン数を減ら
すことが可能である。(11)請求項11に対応する効果; 第1のフルスケー
ル設定機能により設定された電流を第3のペアトランジ
スタにより分流させることにより前記第2のフルスケー
ル設定機能を構成し、第4のペアトランジスタの電流比
により前記第3のペアトランジスタの分流比を設定する
ので、請求項9の効果に加え、より一層のフルスケール
設定機能を充実させることができる。(12)請求項12に対応する効果; 請求項6の効果に
加え、フルスケールに対し一定の割合でオフセットを前
記発光指令信号に付加する機能を有するように構成した
ので、バイポーラトランジスタを用いたIC化による光
・電気負帰還ループの設計が容易になり、かつ、高速な
制御が可能となる。特にフルスケールに対し一定の割合
でオフセットを発光指令信号に付加するので、光・電気
負帰還ループが動作状態になるまでの立上げ時間を短か
くすることができる。(13)請求項13に対応する効果; 光・電気負帰還ル
ープを介して、前記発光指令信号の変化に応じた前記半
導体レーザの順方向電流をA/D変換するA/D変換回
路を有するので、請求項12の効果に加え、より安定し
た光出力を得ることができる。
と、以下のような効果がある。 (1)請求項1に対応する効果;被駆動半導体レーザの
光出力の一部をモニターし、該半導体レーザの出力光強
度に比例するモニター信号と発光指令信号とが等しくな
るように前記半導体レーザの順方向電流を制御する半導
体レーザ制御装置において、前記発光指令信号と前記モ
ニター信号との差電流を増輻する誤差電流増幅器と、該
誤差電流増幅器により増幅して前記半導体レーザの前記
順方向電流を制御する光・電気負帰還ループとから成
り、前記誤差電流増幅器は、入力電流によりキャパシタ
ンスの電荷を充放電することにより誤差電圧に変換し、
該誤差電圧をハイインピーダンス入力回路を介して第1
のペアトランジスタのエミッタ電流差を前記誤差電圧に
比例した電流だけ変化させる入力部と、前記第1のペア
トランジスタのベース・エミッタ電圧差を第2のペアト
ランジスタのベース・エミッタ電圧差として与えること
により、前記第2のペアトランジスタのコレクタ電流を
変化させ、該第2のペアトランジスタのコレクタ電流に
比例した電流を出力電流とする出力部とを有するように
構成したので、バイポーラトランジスタを用いたIC化
による光・電気負帰還ループの設計が容易になり、か
つ、高速な制御を可能とする。 (2)請求項2に対応する効果;キャパシタンスの端子
間電圧の最低電圧を規定する保護回路を有するので、I
Cにおいてラッチアップするのを防止することができ
る。 (3)請求項3に対応する効果;前記端子間電圧を増幅
するトランジスタのベース電圧を、常時には該トランジ
スタの飽和電圧以下にせず、動作時にはオフとなるトラ
ンジスタによって、前記トランジスタのラッチアップを
防止することができる。 (4)請求項4に対応する効果;半導体レーザ駆動用の
最終段のトランジスタ、該トランジスタのエミッタ抵
抗、及び/又は、フォトダイオードの出力電流と発光指
令信号との差電流を積分するキャパシタンスとを外付け
部品としたので、光・電気負帰還ループの制御速度の安
定比や消費電力の安定化を図ることができ、 更には、半
導体回路をIC化した場合に、各個別半導体レーザ毎の
バラツキに対応することができる。 (5)請求項5に対応する効果;半導体レーザを駆動す
る増幅器の増幅率を外付け抵抗によって設定可能とし、
半導体レーザの最大駆動電流を判定できるようにしたの
で、半導体レーザの特性が変っても容易に対応すること
ができる。 (6)請求項6に対応する効果; 請求項1の効果に加
え、誤差電流増幅器の第1のペアトランジスタのエミッ
タ電流の最大電流値を、前記発光レベル生成部のフルス
ケールに連動して変化させる機能を有することが可能で
あり、半導体レーザの特性のバラツキに対しても問題な
く安定した光出力が得られる。(7)請求項7に対応する効果; 誤差電流増幅器の第1
のペアトランジスタのエミッタ電流の最大電流値を、前
記発光レベル生成部のフルスケールに約比例して変化さ
せるので、実際の回路構成を実現する場合により効果的
な光出力が得られる。(8)請求項8に対応する効果; キャパシタンスと並列
にスイッチとキャパシタンスを有するので、光・電気負
帰還ループの安定化をより一層図ることができる。(9)請求項9に対応する効果;請求項6 の効果に加
え、発光レベル生成部は、誤差電流増幅器の第1のペア
トランジスタのエミッタ電流の最大電流値と連動しない
で設定可能な第2のフルスケール設定機能を有するよう
に構成したので、バイポーラトランジスタを用いたIC
化による光・電気負帰還ループの設計が容易になり、か
つ高速な制御が可能となる。特に第2のフルスケール設
定機能を有するので、発光レベルの調整機能をより充実
したものにできる。(10)請求項10に対応する効果; 第1のフルスケー
ル設定機能により設定された電流を第3のペアトランジ
スタにより分流させることにより前記第2のフルスケー
ル設定機能を構成するので、請求項9の効果に加え、連
続的にフルスケールを可変にでき、ICのピン数を減ら
すことが可能である。(11)請求項11に対応する効果; 第1のフルスケー
ル設定機能により設定された電流を第3のペアトランジ
スタにより分流させることにより前記第2のフルスケー
ル設定機能を構成し、第4のペアトランジスタの電流比
により前記第3のペアトランジスタの分流比を設定する
ので、請求項9の効果に加え、より一層のフルスケール
設定機能を充実させることができる。(12)請求項12に対応する効果; 請求項6の効果に
加え、フルスケールに対し一定の割合でオフセットを前
記発光指令信号に付加する機能を有するように構成した
ので、バイポーラトランジスタを用いたIC化による光
・電気負帰還ループの設計が容易になり、かつ、高速な
制御が可能となる。特にフルスケールに対し一定の割合
でオフセットを発光指令信号に付加するので、光・電気
負帰還ループが動作状態になるまでの立上げ時間を短か
くすることができる。(13)請求項13に対応する効果; 光・電気負帰還ル
ープを介して、前記発光指令信号の変化に応じた前記半
導体レーザの順方向電流をA/D変換するA/D変換回
路を有するので、請求項12の効果に加え、より安定し
た光出力を得ることができる。
【図1】 本発明による半導体レーザ制御装置に用いら
れる光・電気負帰還ループの一実施例を説明するための
構成図である。
れる光・電気負帰還ループの一実施例を説明するための
構成図である。
【図2】 図1に示した光・電気負帰還ループの回路構
成図である。
成図である。
【図3】 図2のバイアス電圧生成回路の構成図であ
る。
る。
【図4】 光・電気負帰還ループの他の実施例を示す図
である。
である。
【図5】 図4のバイアス電圧生成回路の構成図であ
る。
る。
【図6】 光・電気負帰還ループの更に他の実施例を示
す図である。
す図である。
【図7】 光・電気負帰還ループの更に他の実施例を示
す図である。
す図である。
【図8】 本発明による半導体レーザの制御回路を示す
図である。
図である。
【図9】 図8のタインミグチャートを示す図である。
【図10】 本発明による半導体レーザ制御回路の他の
実施例を示す図である。
実施例を示す図である。
【図11】 レベルシフト回路の構成図である。
【図12】 発光レベル生成回路D/A部の構成図であ
る。
る。
【図13】 電流加算回路D/A部の構成図である。
【図14】 エラー検出回路の構成図である。
【図15】 制御電流検出回路の構成図である。
【図16】 電流設定回路の構成図である。
【図17】 電流加算回路出力部の構成図である。
【図18】 メインアンプの構成図である。
【図19】 発光レベル生成回路基準電流生成部の構成
図である。
図である。
【図20】 遅延回路の構成図である。
【図21】 基準電圧生成回路の構成図である。
1…ハイインピーダンス回路、2…電圧・電流変換回
路、3…順方向電流変換回路。
路、3…順方向電流変換回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01S 3/096 H01S 3/103 H01S 3/133 H01S 3/18
Claims (13)
- 【請求項1】 被駆動半導体レーザの光出力の一部をモ
ニターし、該半導体レーザの出力光強度に比例するモニ
ター信号と発光指令信号とが等しくなるように前記半導
体レーザの順方向電流を制御する半導体レーザ制御装置
において、前記発光指令信号と前記モニター信号との差
電流を増幅する誤差電流増幅器と、該誤差電流増幅器に
より増幅して前記半導体レーザの前記順方向電流を制御
する光・電気負帰還ループとから成り、前記誤差電流増
幅器は、入力電流によりキャパシタンスの電荷を充放電
することにより誤差電圧に変換し、該誤差電圧をハイイ
ンピーダンス入力回路を介して第1のペアトランジスタ
のエミッタ電流差を前記誤差電圧に比例した電流だけ変
化させる入力部と、前記第1のペアトランジスタのベー
ス・エミッタ電圧差を第2のペアトランジスタのベース
・エミッタ電圧差として与えることにより、前記第2の
ペアトランジスタのコレクタ電流を変化させ、該第2の
ペアトランジスタのコレクタ電流に比例した電流を出力
電流とする出力部とを有することを特徴とする半導体レ
ーザ制御装置。 - 【請求項2】 前記キャパシタンスの端子間電圧の最低
電圧を規定する保護回路を有することを特徴とする請求
項1記載の半導体レーザ制御装置。 - 【請求項3】 前記保護回路は、前記キャパシタンスの
端子間電圧を増幅するトランジスタのベース電圧を該ト
ランジスタが飽和する電位以下にせず、かつ、該トラン
ジスタが動作時はオフとなるトランジスタから成ること
を特徴とする請求項2記載の半導体レーザ制御装置。 - 【請求項4】 前記半導体レーザを駆動する最終段のト
ランジスタと、該トランジスタのエミッタ抵抗と、及び
/又は、前記キャパシタンスを外付け部品としたことを
特徴とする請求項1記載の半導体レーザ制御装置。 - 【請求項5】 前記エミッタ抵抗に直列に外付け抵抗を
有することを特徴とする請求項4記載の半導体レーザ制
御装置。 - 【請求項6】 前記発光指令信号のフルスケールを設定
できる発光レベル生成部と、前記誤差電流増幅器の第1
のペアトランジスタのエミッタ電流の最大電流値を、前
記発光レベル生成部のフルスケールに駆動して変化させ
る第1のフルスケール設定機能を有することを特徴とす
る請求項1記載の半導体レーザ制御装置。 - 【請求項7】 前記誤差電流増幅器の第1のペアトラン
ジスタのエミッタ電流の最大電流値を、前記発光レベル
生成部のフルスケールに約比例して変化させることを特
徴とする請求項6記載の半導体レーザ制御装置。 - 【請求項8】 前記キャパシタンスと並列にスイッチと
キャパシタンスを有することを特徴とする請求項6記載
の半導体レーザ制御装置。 - 【請求項9】 前記発光レベル生成部は、前記第1のフ
ルスケール設定機能に加えて、前記誤差電流増幅器の第
1のペアトランジスタのエミッタ電流の最大電流値と連
動しないで設定可能な第2のフルスケール設定機能を有
することを特徴とする請求項6記載の半導体レーザ制御
装置。 - 【請求項10】 前記第1のフルスケール設定機能によ
り設定された電流を第3のペアトランジスタにより分流
させることにより前記第2のフルスケール設定機能を構
成することを特徴とする請求項9記載の半導体レーザ制
御装置。 - 【請求項11】 前記第1のフルスケール設定機能によ
り設定された電流を第3のペアトランジスタにより分流
させることにより前記第2のフルスケール設定機能を構
成し、第4のペアトランジスタの電流比により前記第3
のペアトランジスタの分流比を設定することを特徴とす
る請求項9記載の半導体レーザ制御装置。 - 【請求項12】 前記フルスケールに対し一定の割合で
オフセットを前記発光指令信号に付加する機能を有する
ことを特徴とする請求項6記載の半導体レーザ制御装
置。 - 【請求項13】 前記光・電気負帰還ループを介して、
前記発光指令信号の変化に応じた前記半導体レーザの順
方向電流をA/D変換するA/D変換回路を有すること
を特徴とする請求項12記載の半導体レーザ制御装置。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-25713 | 1991-01-25 | ||
JP2571391 | 1991-01-25 | ||
JP3-25707 | 1991-01-25 | ||
JP2570791 | 1991-01-25 | ||
JP2578591 | 1991-01-25 | ||
JP3-25785 | 1991-01-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0567833A JPH0567833A (ja) | 1993-03-19 |
JP2868945B2 true JP2868945B2 (ja) | 1999-03-10 |
Family
ID=27285116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35246591A Expired - Fee Related JP2868945B2 (ja) | 1991-01-25 | 1991-12-13 | 半導体レーザ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2868945B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2938721B2 (ja) * | 1993-06-04 | 1999-08-25 | 株式会社リコー | 半導体レーザ制御装置 |
US5946334A (en) * | 1996-03-27 | 1999-08-31 | Ricoh Company, Inc. | Semiconductor laser control system |
JPH1079549A (ja) * | 1996-07-12 | 1998-03-24 | Ricoh Co Ltd | 半導体レーザ制御装置 |
JPH1079548A (ja) * | 1996-07-12 | 1998-03-24 | Ricoh Co Ltd | 半導体レーザ制御装置 |
JPWO2016181489A1 (ja) * | 2015-05-12 | 2017-10-19 | 株式会社島津製作所 | レーザ装置 |
-
1991
- 1991-12-13 JP JP35246591A patent/JP2868945B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0567833A (ja) | 1993-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7061950B2 (en) | Drive circuit and drive method of semiconductor laser module provided with electro-absorption type optical modulator | |
US5761230A (en) | Laser-diode driving circuit with temperature compensation | |
EP0215311A2 (en) | Laser diode driving circuit | |
US5237579A (en) | Semiconductor laser controller using optical-electronic negative feedback loop | |
US5036519A (en) | Semiconductor laser controller | |
JP2002043684A (ja) | 発光素子の制御回路 | |
US5513197A (en) | Semiconductor laser drive circuit including switched current source | |
JP3320900B2 (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気/光信号変換ユニット | |
EP0482520B1 (en) | Constant-current circuit for light-emitting element | |
US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
US6535534B1 (en) | Optical source driver with bias circuit for controlling output overshoot | |
JP2868945B2 (ja) | 半導体レーザ制御装置 | |
US5881081A (en) | Automatic laser power control circuit | |
JP2898813B2 (ja) | 半導体レーザ制御装置 | |
JP3418268B2 (ja) | 半導体レーザ制御装置 | |
JP4028919B2 (ja) | 発光素子駆動回路 | |
JPH06326384A (ja) | 半導体レーザ素子駆動回路 | |
JP2906329B2 (ja) | 設定値電流供給回路 | |
JP2864596B2 (ja) | レーザーダイオード駆動回路 | |
JP3081271B2 (ja) | レーザダイオード駆動回路 | |
JP3263479B2 (ja) | オートレーザパワーコントロール回路 | |
JP3203071B2 (ja) | レーザアレー駆動回路 | |
JP2744045B2 (ja) | 半導体レーザ制御装置 | |
JP2002324937A (ja) | 半導体レーザ制御装置 | |
JPH07106873A (ja) | 電圧モニタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |