JP2868868B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2868868B2
JP2868868B2 JP2232658A JP23265890A JP2868868B2 JP 2868868 B2 JP2868868 B2 JP 2868868B2 JP 2232658 A JP2232658 A JP 2232658A JP 23265890 A JP23265890 A JP 23265890A JP 2868868 B2 JP2868868 B2 JP 2868868B2
Authority
JP
Japan
Prior art keywords
base
chip
cap
heat sink
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2232658A
Other languages
English (en)
Other versions
JPH04113658A (ja
Inventor
敦和 清水
剛久 辻村
正浩 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2232658A priority Critical patent/JP2868868B2/ja
Publication of JPH04113658A publication Critical patent/JPH04113658A/ja
Application granted granted Critical
Publication of JP2868868B2 publication Critical patent/JP2868868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔目次〕 ・概要 ・産業上の利用分野 ・従来の技術(第3図) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(第1図,第2図) ・発明の効果 〔概要〕 半導体装置に関し、更に詳しく言えば、チップと直接
接着されたヒートシンクを備えた半導体装置に関し、 機械的強度や密封性を向上することができる半導体装
置を提供することを目的とし、 第1に、素子設置部を有するパッケージの基台と、前
記素子設置部に設置されたチップと、前記基台に取りつ
けられた開口部を有するキャップと、前記開口部を介し
て前記チップと直接接着され、かつ前記開口部の周縁部
で前記キャップと接着されたヒートシンクとからなり、
前記キャップが切削加工により作成されていることを含
み構成し、 第2に、素子設置部を有するパッケージの基台と、前
記素子設置部に設置されたチップと、鍔状の封着部を有
し、該封着部を介して基台に取りつけられた開口部を有
するキャップと、前記開口部を介して前記チップと直接
接着され、かつ前記開口部の周縁部で前記キャップと接
着された接着部を有するヒートシンクとからなり、前記
ヒートシンクの接着部の側部が前記キャップの封着部ま
で延在され、かつ前記基台の方に向くように形成されて
いる前記延在部の端部により前記封着部が前記基台に押
し付けられていることを含み構成し、第3に素子設置部
を有するパッケージの基台と、前記素子設置部に設置さ
れたチップと、前記チップと直接接着された接着部を有
するヒートシンクとを有し、前記接着部の側部が前記基
台の周縁部まで延在され、かつ前記基台の方に向くよう
に形成されている前記延在部の端部が前記基台に接着さ
れてなる半導体装置において、前記ヒートシンクの接着
部に接着されたチップの周辺部に溝が設けられ、かつ該
溝の底が前記チップの接着面よりも少なくとも一段下が
っていることを含み構成し、 第4に、素子設置部を有するパッケージの基台と、前
記素子設置部に設置されたチップと、前記チップと直接
接着された接着部を有するヒートシンクとを有し、前記
基台の周縁部に枠が設けられ、かつ前記接着部の側部が
前記基台の周縁部まで延在されて前記枠に接着されてな
る半導体装置において、前記ヒートシンクの接着部に接
着されたチップの周辺部に溝が設けられ、かつ該溝の底
が前記チップの接着面よりも少なくとも一段下がってい
ることを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置に関し、更に詳しく言えば、チ
ップと直接接着されたヒートシンクを備えた半導体装置
に関する。
近年、半導体装置においては高密度化のため、TAB方
式が用いられているが、そのまま使用すると熱抵抗が高
いので、半導体装置の大電力化に伴いヒートシンクをチ
ップに直接接着して用いるようになっている。
〔従来の技術〕
第5図(a)〜(d)は、従来の半導体装置を説明す
る図である。
同図(a)は半導体装置の断面図、同図(b)は上面
図で、同図(b)のA−A線断面図が同図(a)に相当
する。また、同図(c)はヒートシンクの底面を示す
図、同図(d)はヒートシンクを取りつける前の半導体
装置の上面図である。
同図(a)〜(d)において、1は素子設置部2の有
するパッケージの基台、3は基台1に設けられた外部リ
ード、4は同図(d)に示すようなチップを挿入できる
必要最小限の開口部5が設けられているキャップで、薄
いコバールの板を帽子状の形状に折り曲げ加工により成
形している。また、6はTABにより組み立てられたチッ
プで、TABの内部リード7を素子設置部2に接続し、か
つチップ6を開口部5に露出するように組み立てられ
る。
そして、この開口部5を介して半田8によりヒートシ
ンク11の接着部9と接着される。更に、ヒートシンク11
とキャップ4とは半田8により接着されてキャップ4の
内部が密封される。なお、10は放熱を行うためのヒート
シンク11のフィンである。
ところで、第5図(a)に示すように、キャップ4と
接着部9との接着は溶融半田8により行われるので、キ
ャップ4の上表面と接着部9の底面との間の接着面積が
大きいと、ボイドなどが発生する場合があり、後の温度
サイクル試験等によりボイドから亀裂が入り、密封性が
悪化するため、できるだけ接着面積を小さくしている。
このようにして作成された半導体装置の電気的特性を
試験する際など、測定器の測定端子と外部リード3とを
接触させるためヒートシンク11のフィン10の上から半導
体装置を押さえる場合がある。
〔発明が解決しようとする課題〕 ところで、このようにして作成された半導体装置の電
気的特性を試験する際など、測定端子と外部リード3と
を接触させるためフィン10の上から半導体装置を押さえ
る場合がある。また、ヒートシンク11そのものの自重も
ある。
更に、ヒートシンク11の支持がキャップ4の開口部5
の周縁部のみで行われているので、パッケージが大きく
なるに従い、ヒートシンク11からの応力によりキャップ
4の折り曲げ部分に生ずる歪みが増大してキャップ4と
ヒートシンク11の接着部9との間の接着部分や、キャッ
プ4の鍔状の封着部4aと基台1との接着部分が剥離し、
密封性を悪化させるという問題がある。
本発明は、かかる従来の問題点に鑑みてなされたもの
で、機械的強度や密封性を向上することができる半導体
装置を提供することを目的とするものである。
〔課題を解決するための手段〕
上記課題は、第1に、素子設置部を有するパッケージ
の基台と、前記素子設置部に設置されたチップと、前記
基台に取りつけられた開口部を有するキャップと、前記
開口部を介して前記チップと直接接着され、かつ前記開
口部の周縁部で前記キャップと接着されたヒートシンク
とからなり、前記キャップが切削加工により作成されて
いることを特徴とする半導体装置によって達成され、 第2に、素子設置部を有するパッケージの基台と、前
記素子設置部に設置されたチップと、鍔状の封着部を有
し、該封着部を介して基台に取りつけられた開口部を有
するキャップと、前記開口部を介して前記チップと直接
接着され、かつ前記開口部の周縁部で前記キャップと接
着された接着部を有するヒートシンクとからなり、前記
ヒートシンクの接着部の側部が前記キャップの封着部ま
で延在され、かつ前記基台の方に向くように形成されて
いる前記延在部の端部により前記封着部が前記基台に押
し付けられていることを特徴とする半導体装置によって
達成され、 第3に、素子設置部を有するパッケージの基台と、前
記素子設置部に設置されたチップと、前記チップと直接
接着された接着部を有するヒートシンクとを有し、前記
接着部の側部が前記基台の周縁部まで延在され、かつ前
記基台の方に向くように形成されている前記延在部の端
部が前記基台に接着されてなる半導体装置において、前
記ヒートシンクの接着部に接着されたチップの周辺部に
溝が設けられ、かつ該溝の底が前記チップの接着面より
も少なくとも一段下がっていることを特徴とする半導体
装置によって解決され、 第4に、素子設置部を有するパッケージの基台と、前
記素子設置部に設置されたチップと、前記チップと直接
接着された接着部を有するヒートシンクとを有し、前記
基台の周縁部に枠が設けられ、かつ前記接着部の側部が
前記基台の周縁部まで延在されて前記枠に接着されてな
る半導体装置において、前記ヒートシンクの接着部に接
着されたチップの周辺部に溝が設けられ、かつ該溝の底
が前記チップの接着面よりも少なくとも一段下がってい
ることを特徴とする半導体装置によって解決される。
〔作用〕
第1の発明の半導体装置によれば、キャップが切削加
工により作成されているので、従来の折り曲げ加工によ
る成形の場合と比較して、キャップに生じる歪を低減す
ることができる。
また、第2の発明の半導体装置によれば、ヒートシン
クの接着部の側部が延在され、かつ基台の方に向くよう
に形成されている延在部の端部によりキャップの鍔状の
封着部が基台に押し付けられているので、たとえ接着部
によりキャップの中央部が押下げられて折り曲げ部の歪
みが増大しても、封着部の剥離を防止することができ
る。更に、この場合には、延在部がヒートシンクにかか
る応力を支持する働きを有し、キャップへの応力を緩和
している。これにより、より一層封着部の剥離を防止す
ることができる。
更に、第3の発明の半導体装置によれば、キャップを
用いずに、ヒートシンクの接着部の側部がパッケージの
基台の周縁部まで延在され、かつ基台の方に向くように
形成されている延在部の端部がパッケージの基台に接着
されている。従って、ヒートシンクからの応力は側部の
端部を介して直接基台によって支持されることになるの
で、キャップを用いた場合よりも機械的な強度を増すこ
とができ、密封性を向上することができる。
また、ヒートシンクの接着部に接着されたチップの周
辺部に溝が設けられ、かつ溝の底がチップの接着面より
も少なくとも一段下がっている。これにより、チップと
接着部とを接着する半田のうち過剰なものをこの溝に溜
めて半田の広がりを防止するとともに、過剰半田の落下
を防止することができる。
また、第4の発明の半導体装置によれば、キャップを
用いずに、ヒートシンクの接着部の側部が延在され、か
つこの延在部の周縁部が基台の周縁部に設けられた枠と
接着されているので、ヒートシンクからの応力は枠によ
って支持されることになる。このため、キャップを用い
た場合よりも機械的な強度を増すことができ、密封性を
向上することができる。
また、ヒートシンクの接着部に接着されたチップの周
辺部に溝が設けられ、かつ溝の底がチップの接着面より
も少なくとも一段下がっている。これにより、チップと
接着部とを接着する半田のうち過剰なものをこの溝に溜
めて半田の広がりを防止するとともに、過剰半田の落下
を防止することができる。
〔実施例〕
以下、図面を参照しながら本発明の実施例について説
明する。
第1の発明の実施例 第1図(a)〜(d)は、第1の発明の実施例の半導
体装置について説明する図である。
同図(a)は半導体装置の断面図、同図(b)は上面
図で、同図(b)のB−B線断面図が同図(a)に相当
する。また、同図(c)はヒートシンクの底面を示す
図、同図(d)はヒートシンクを取りつける前の半導体
装置の上面図である。
同図(a)〜(d)において、12は一辺が約43mmのア
ルミナセラミックからなるパッケージの基台で、導電膜
の形成された素子設置部13を有する。また、14は基台12
に設けられた外部リードである。
更に、15は同図(d)に示すような一辺が約14mmの開
口部16が設けられている銅・タングステン(CuW)から
なるキャップで、切削加工により作成されている。
また、17はTABに組み立てられた一辺が約14mmのSiか
らなるチップで、TABの内部リード18を素子設置部11に
接続し、かつチップ17を開口部16に露出するように組み
立てられている。22はアルミニウム(Al)からなるヒー
トシンクで、チップ17やキャップ15との間の熱応力を低
減するためこれらに熱膨張係数の近いCuMoを用いた、チ
ップ17と対向する面に摩擦圧接により形成された一辺が
約20mmの角部が丸められている接着部20を有する。そし
て、この接着部20は開口部16を介して半田19によりチッ
プ17と接着されている。また、ヒートシンク22の接着部
20の周縁部とキャップ15の開口部16の周縁部とが半田19
により接着されてキャップ15の内部が密封される。
以上のように、第1の発明の実施例によれば、キャッ
プ15が切削加工により作成されているので、従来の折り
曲げ加工による成形の場合と比較して、キャップ15に生
じる歪みを低減することができる。これにより、キャッ
プ15の歪みに起因する密封性の低下を防止することがで
きる。
第2の発明の実施例 第2図は、第2の発明の実施例の半導体装置の断面図
である。
同図において、第1図(a)〜(d)に示す第1の発
明の実施例と異なるところは、通常の折り曲げ加工によ
り作成された、周縁部に鍔状の封着部23aを有するコバ
ールからなる帽子状のキャップ23が用いられていること
と、ヒートシンク25の接着部24の側部が基台12の周縁部
まで延在され、かつ接着部24の底面に垂直な方向であっ
てフィン21である方と反対方向に向いた延在部24aの端
部により鍔状の封着部23aが基台12に押し付けられてい
ることである。なお、この延在部24aは接着部24の全周
辺にわたって設けられてもよいし、接着部24の周辺の一
部に設けられてもよい。図中他の符号については、第1
図(a)〜(d)と同一の符号で示すものは第1図
(a)〜(d)と同一のものを示す。
以上のように、第2の発明の実施例によれば、接着部
24の延在部24aの端部によりキャップ23の鍔状の封着部2
3aが基台12に押し付けられているので、たとえキャップ
23の中央部が押下げられ折り曲げ部の歪みが増大して
も、封着部23aの剥離を防止することができる。更に、
この場合には、延在部24aがヒートシンク25にかかる応
力を支持する働きを有し、キャップ23への応力を緩和し
ている。これにより、より一層封着部23aの剥離を防止
することができる。
第3の発明の実施例 第3図は、第3の発明の実施例の半導体装置の断面図
である。
同図において、第1及び第2の発明の実施例と異なる
ところは、キャップを用いずに、ヒートシンク28の接着
部26の側部が接着部26の全周辺にわたって延在され、か
つ接着部26の底面に垂直な方向であってフィン21のある
方と反対方向に向いた延在部26aの端部が基台12の周縁
部で接着されて、チップ17が密封されていることであ
る。
また、接着部26の底面であって、チップ17と接着され
る領域の周辺部には溝27が設けられている。これによ
り、チップ17と接着部26とを接着する半田19のうち過剰
なものをこの溝27に溜めて半田19の広がりを防止すると
ともに、過剰半田の落下を防止することができる。
なお、図中他の符号については、第1図(a)〜
(d)と同一の符号で示すものは第1図(a)〜(d)
と同一のものを示す。
以上のように、第3の発明の実施例によれば、キャッ
プを用いずに接着部26の全周辺にわたって設けられた延
在部26aの端部を直接基台12に接着してチップ17を密封
しているので、キャップとヒートシンク22とが一体的に
形成された構造となり、ヒートシンク22からの応力は延
在部26aを介して基台12に支持される。従って、キャッ
プとヒートシンクとを別々に用いた場合よりも機械的な
強度を増すことができ、密封性を向上することができ
る。更に、第2の実施例と同様に、延在部26aがヒート
シンク28にかかる応力を支持する働きを有しているの
で、より一層機械的な強度を増すことができ、密封性を
向上することができる。
なお、第3の発明の実施例では、接着部26の全周辺に
わたって延在部26aが設けられているが、気密性を要し
ない場合には、接着部26の一部に延在部が設けられても
よい。
また、延在部26aは切削加工により形成されてもよい
し、折り曲げ加工により作成されてもよい。
本発明の第4の実施例 第4図は、第4の発明の実施例の半導体装置の断面図
である。
同図において、第3の発明の実施例と異なるとこと
は、延在部30aが折り曲げられずに、基台12の周縁部に
設けられた枠29の上部と接着されることにより枠29の内
側のチップ17を密封していることである。図中他の符号
30はチップ17と直接接着されるヒートシンク32の接着
部、31は接着部30の底面であって、チップ17と接着され
る領域の周辺部に設けられた溝で、第3の発明の実施例
の溝27と同様な目的で形成されている。なお、図中他の
符号については、第1図(a)〜(d)と同一の符号で
示すものは第1図(a)〜(d)と同一のものを示す。
以上のように、第4の発明の実施例によれば、ヒート
シンク32の接着部30の側部が全周辺にわたって延在さ
れ、かつ基台12の周縁部に設けられた枠29と接着されて
いるので、第2及び第3の実施例と同様に、枠29によっ
てヒートシンク32にかかる応力が支持されることにな
る。これにより、機械的な強度を増すことができ、密封
性を向上することができる。
〔発明の効果〕
以上のように、第1の発明の半導体装置によれば、キ
ャップが切削加工により作成されているので、従来の折
り曲げ加工による成形の場合と比較して、歪みを低減し
て密封性を向上させることができる。
また、第2の発明の半導体装置によれば、ヒートシン
クの接着部の側部が延在し、この延在部によりキャップ
の鍔状の封着部が基台に押し付けられているので、封着
部の剥離を防止して密封性を向上させることができる。
更に、この場合には、延在部がヒートシンクにかかる応
力を支持する働きを有し、キャップへの応力が緩和され
るので、より一層機械的な強度を向上させることができ
る。
更に、第3の発明の半導体装置によれば、キャップを
用いずに、ヒートシンクの接着部の側部の接延在部の端
部がパッケージの基台に接着されているので、ヒートシ
ンクからの応力は延在部を介して基台によって支持さ
れ、従って、キャップを用いた場合よりも機械的な強度
を増すことができる。更に、気密性を要する場合にも充
分に対応できる。
また、ヒートシンクの接着部に接着されたチップの周
辺部に溝が設けられ、かつ溝の底がチップの接着面より
も少なくとも一段下がっているので、チップと接着部と
を接着する半田のうち過剰なものをこの溝に溜めて半田
の広がりを防止するとともに、過剰半田の落下を防止す
ることができる。
また、第4の発明の半導体装置によれば、キャップを
用いずに、ヒートシンクの接着部の側部の延在部が基台
の周縁部に設けられた枠と接着されているので、ヒート
シンクからの応力は枠によって支持され、従って、キャ
ップを用いた場合よりも機械的な強度を増すことがで
き、密封性を向上することができる。
また、ヒートシンクの接着部に接着されたチップの周
辺部に溝が設けられ、かつ溝の底がチップの接着面より
も少なくとも一段下がっているので、チップと接着部と
を接着する半田のうち過剰なものをこの溝に溜めて半田
の広がりを防止するとともに、過剰半田の落下を防止す
ることができる。
【図面の簡単な説明】
第1図は、第1の発明の実施例の半導体装置について説
明する図、 第2図は、第2の発明の実施例の半導体装置について説
明する断面図、 第3図は、第3の発明の実施例の半導体装置について説
明する断面図、 第4図は、第4の発明の実施例の半導体装置について説
明する断面図、 第5図は、従来例の半導体装置について説明する図であ
る。 〔符号の説明〕 1,12……基台、 2,13……素子設置部、 3,14……外部リード、 4,15,23……キャップ、 4a,23a……封着部、 5,16……開口部、 6,17……チップ、 7,18……内部リード、 8,19……半田、 9,20,24,26,30……接着部、 10,21……フィン、 11,22,25,28,32……ヒートシンク、 24a,26a,30a……延在部、 27,31……溝、 29……枠。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−90843(JP,A) 特開 昭60−213048(JP,A) 特開 昭59−44854(JP,A) 特開 平2−211656(JP,A) 特開 昭63−73650(JP,A) 実開 昭55−115059(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/34 - 23/473

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】素子設置部を有するパッケージの基台と、
    前記素子設置部に設置されたチップと、前記基台に取り
    付けられた開口部を有するキャップと、前記開口部を介
    して前記チップと直接接着され、かつ前記開口部の周縁
    部で前記キャップと接着されたヒートシンクとからな
    り、 前記キャップが切削加工により作成されていることを特
    徴とする半導体装置。
  2. 【請求項2】素子設置部を有するパッケージの基台と、
    前記素子設置部に設置されたチップと、鍔状の封着部を
    有し、該封着部を介して基台に取り付けられた開口部を
    有するキャップと、前記開口部を介して前記チップと直
    接接着され、かつ前記開口部の周縁部で前記キャップと
    接着された接着部を有するヒートシンクとからなり、 前記ヒートシンクの接着部の側部が前記キャップの封着
    部まで延在され、かつ前記基台の方に向くように形成さ
    れている前記延在部の端部により前記封着部が前記基台
    に押しつけられていることを特徴とする半導体装置。
  3. 【請求項3】素子設置部を有するパッケージの基台と、
    前記素子設置部に設置されたチップと、前記チップと直
    接接着された接着部を有するヒートシンクとを有し、前
    記接着部の側部が前記基台の周縁部まで延在され、かつ
    前記基台の方に向くように形成されている前記延在部の
    端部が前記基台に接着されてなる半導体装置において、 前記ヒートシンクの接着部に接着されたチップの周辺部
    に溝が設けられ、かつ該溝の底が前記チップの接着面よ
    りも少なくとも一段下がっていることを特徴とする半導
    体装置。
  4. 【請求項4】素子設置部を有するパッケージの基台と、
    前記素子設置部に設置されたチップと、前記チップと直
    接接着された接着部を有するヒートシンクとを有し、前
    記基台の周縁部に枠が設けられ、かつ前記接着部の側部
    が前記基台の周縁部まで延在されて前記枠に接着されて
    なる半導体装置において、 前記ヒートシンクの接着部に接着されたチップの周辺部
    に溝が設けられ、かつ該溝の底が前記チップの接着面よ
    りも少なくとも一段下がっていることを特徴とする半導
    体装置。
JP2232658A 1990-09-03 1990-09-03 半導体装置 Expired - Fee Related JP2868868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2232658A JP2868868B2 (ja) 1990-09-03 1990-09-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2232658A JP2868868B2 (ja) 1990-09-03 1990-09-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH04113658A JPH04113658A (ja) 1992-04-15
JP2868868B2 true JP2868868B2 (ja) 1999-03-10

Family

ID=16942760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2232658A Expired - Fee Related JP2868868B2 (ja) 1990-09-03 1990-09-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2868868B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822867B2 (en) 2001-06-29 2004-11-23 Intel Corporation Electronic assembly with solderable heat sink and methods of manufacture
JP6816996B2 (ja) * 2016-08-30 2021-01-20 コイト電工株式会社 投光照明装置

Also Published As

Publication number Publication date
JPH04113658A (ja) 1992-04-15

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US4670771A (en) Rectifier module
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
KR100194848B1 (ko) 성형 반도체 팩케지
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
JP2868868B2 (ja) 半導体装置
JPS63239826A (ja) 半導体装置
EP0275122A2 (en) Chip package transmissive to ultraviolet light
JP2756448B2 (ja) 半導体装置及びその試験方法
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JP3048707B2 (ja) 混成集積回路
JP3232697B2 (ja) 樹脂封止型半導体装置
JP2870501B2 (ja) 半導体装置
JP2646992B2 (ja) チップキャリア
JP3049466B2 (ja) 半導体装置用リ−ドフレ−ム
JPH0722571A (ja) 樹脂封止型半導体装置
JP2000133911A (ja) 電子部品搭載装置
JPH05206307A (ja) 半導体装置
JPH0334561A (ja) 半導体装置
JPH0370163A (ja) 半導体装置
JPS6236287Y2 (ja)
JP2937251B2 (ja) 樹脂封止型半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees