JP2868241B2 - Discharge lamp lighting device - Google Patents
Discharge lamp lighting deviceInfo
- Publication number
- JP2868241B2 JP2868241B2 JP1249803A JP24980389A JP2868241B2 JP 2868241 B2 JP2868241 B2 JP 2868241B2 JP 1249803 A JP1249803 A JP 1249803A JP 24980389 A JP24980389 A JP 24980389A JP 2868241 B2 JP2868241 B2 JP 2868241B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge lamp
- circuit
- terminal
- power
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、放電灯を高周波電力により点灯させる放電
灯点灯装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a discharge lamp lighting device for lighting a discharge lamp with high frequency power.
［従来の技術］ 第９図は従来の放電灯調光点灯装置（特願平１−7557
2号）のブロック図である。この点灯装置は、低圧水銀
放電灯１と、前記放電灯１に高周波電力を供給する高周
波電源２と、前記放電灯１をアーク放電領域からグロー
放電領域まで調光する調光制御部３と、低光束調光時の
放電を維持できるレベルの直流電力を前記高周波電力に
重畳して前記放電灯１に印加する直流電力重畳手段４と
を備え、低光束（深い調光レベル）まで調光可能とした
ものである。なお、第９図において、放電灯１を調光制
御する調光制御部３からの制御信号は高周波電源２、イ
ンピーダンス素子Z1,Z2、直流電源５に入力されている
が、これら全てに制御信号が入力される必要性は必ずし
も無い。[Prior Art] FIG. 9 shows a conventional discharge lamp dimming lighting device (Japanese Patent Application No. 1-7575).
2) is a block diagram. The lighting device includes a low-pressure mercury discharge lamp 1, a high-frequency power supply 2 for supplying high-frequency power to the discharge lamp 1, a dimming control unit 3 for dimming the discharge lamp 1 from an arc discharge region to a glow discharge region, DC power superimposing means 4 for superimposing DC power at a level capable of maintaining discharge during low light flux dimming on the high frequency power and applying the superimposed DC power to the discharge lamp 1, and is capable of dimming to a low light flux (deep dimming level) It is what it was. Note that in FIG. 9, the control signal from the dimming control unit 3 which controls the discharge lamp 1 dimming high frequency power source 2, the impedance element Z 1, Z 2, has been inputted to the DC power source 5, all of these It is not always necessary to input a control signal.
ところで、上記の回路では放電灯１の立ち消えの心配
が無い調光レベル（相対照度比20％以上）においても放
電灯１に直流電流を流すこととなり、カタホリシスの発
生や、ランプ寿命の悪化、といった問題が生じる。そこ
で、何らかの手段により放電灯１の相対照度比を検出
し、立ち消えの心配の無い調光レベルでは、直流電流を
カットする回路を付け加えれば、より好ましい。そのよ
うな回路例を第10図に示す。この回路では、相対照度比
を検出する手段として、ランプ電流を検出している。ラ
ンプ電流路に電流トランスを直列的に挿入し、ランプ電
流検出回路46によりランプ電流を検出し、ランプ電流が
大きい場合には、スイッチング制御回路45によりスイッ
チング回路44を開路し、直流電力の重畳を停止させる。
また、ランプ電流が小さい場合には、スイッチング制御
回路45によりスイッチング回路44を閉路し、直流電力を
重畳させる。商用交流電源Vsの交流電圧は直流変換回路
21により直流電圧に変換され、高周波変換回路22により
高周波電圧に変換されて、共振回路23を介して放電灯１
の両端に印加されると共に、予熱回路24を介して放電灯
１の両フィラメントにそれぞれ印加される。また、高周
波変換回路22から得られる高周波電圧は、直流変換回路
41により直流電圧に変換され、スイッチング回路44が閉
路されているときには、インピーダンス素子42とダイオ
ード43を介して放電灯１の両端に直流電圧が印加され
る。By the way, in the above-described circuit, a DC current is applied to the discharge lamp 1 even at a dimming level (relative illuminance ratio of 20% or more) at which there is no fear of the discharge lamp 1 going out. Problems arise. Therefore, it is more preferable to detect the relative illuminance ratio of the discharge lamp 1 by some means and to add a circuit for cutting a direct current at a dimming level at which there is no fear of extinguishing. An example of such a circuit is shown in FIG. In this circuit, a lamp current is detected as a means for detecting a relative illuminance ratio. A current transformer is inserted in the lamp current path in series, the lamp current is detected by a lamp current detection circuit 46, and when the lamp current is large, a switching circuit 44 is opened by a switching control circuit 45 to superimpose DC power. Stop.
When the lamp current is small, the switching control circuit 45 closes the switching circuit 44 to superimpose DC power. AC voltage of commercial AC power supply Vs is DC conversion circuit
The DC voltage is converted to a DC voltage by 21, the RF voltage is converted to a high frequency voltage by a high frequency conversion circuit 22,
, And to both filaments of the discharge lamp 1 via the preheating circuit 24. The high-frequency voltage obtained from the high-frequency conversion circuit 22 is a DC conversion circuit.
The voltage is converted into a DC voltage by 41 and when the switching circuit 44 is closed, a DC voltage is applied to both ends of the discharge lamp 1 via the impedance element 42 and the diode 43.
［発明が解決しようとする課題］ 上述の第10図に示す従来例にあっては、直流電力制御
用スイッチング回路44が放電灯１に並列的に接続されて
いるため、放電灯１の始動時には、このスイッチング回
路44のスイッチング素子に始動電圧に足る高電圧が印加
されることになり、高電圧のスイッチング素子が必要に
なるという問題があった。[Problems to be Solved by the Invention] In the conventional example shown in FIG. 10 described above, the switching circuit 44 for direct-current power control is connected in parallel to the discharge lamp 1, so that when the discharge lamp 1 is started, However, a high voltage sufficient for the starting voltage is applied to the switching elements of the switching circuit 44, and there is a problem that a high-voltage switching element is required.
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、放電灯に高周波電力と直流電
力を供給するようにした放電灯点灯装置において、放電
灯の始動時に、直流電力制御用スイッチング素子に加わ
るストレスを低減することにある。The present invention has been made in view of such a point,
An object of the present invention is to reduce a stress applied to a DC power control switching element when a discharge lamp is started in a discharge lamp lighting device configured to supply high frequency power and DC power to the discharge lamp.
［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第
１図に示すように、低圧水銀放電灯１と、前記放電灯１
に高周波電力を供給する高周波電源２と、前記高周波電
源２により前記放電灯１に供給される高周波電力を制御
する調光制御部と、前記放電灯１の低光束調光時の放電
を維持できるレベルの直流電力を前記高周波電力に重畳
して前記放電灯１に印加する直流電力重畳手段とを備え
る放電灯点灯装置において、前記放電灯１と高周波電源
２との間に介挿されるインピーダンス素子Z1と、前記放
電灯１と直流電力重畳手段との間に介挿される直流電力
制御用スイッチング素子SW1と、前記直流電力制御用ス
イッチング素子SW1と並列的に接続され前記放電灯１の
始動時に導通状態となる過電圧防止用スイッチング素子
SW2とを具備することを特徴とするものである。[Means for Solving the Problems] In the present invention, in order to solve the above problems, as shown in FIG. 1, a low-pressure mercury discharge lamp 1 and the discharge lamp 1
A high-frequency power supply 2 for supplying high-frequency power to the power supply, a dimming control unit for controlling the high-frequency power supplied to the discharge lamp 1 by the high-frequency power supply 2, and the discharge of the discharge lamp 1 at the time of low luminous flux dimming can be maintained A DC power superimposing means for superimposing a DC power of a level on the high-frequency power and applying the DC power to the discharge lamp 1, wherein an impedance element Z interposed between the discharge lamp 1 and the high-frequency power supply 2. 1, the discharge lamp 1 and the DC power control switching elements SW 1 to be interposed between the DC power superposing means, the starting of the DC power control switching elements SW 1 and parallel connected to the discharge lamp 1 Over-voltage protection switching element
SW 2 is provided.
なお、前記直流電力制御用スイッチング素子SW1と前
記過電圧防止用スイッチング素子SW2とを共用しても良
い。It is also possible to share the direct current power control switching element SW 1 and the over-voltage prevention switching element SW 2.
また、過電圧防止用スイッチング素子SW2は、ツェナ
ー・ダイオード、又はアバランシェ・ダイオード、又は
サージアブソーバ等の受動的な過電圧防止素子であって
も良い。この受動的過電圧防止素子の降伏電圧は、ラン
プ始動電圧以下でランプ点灯時電圧以上とすれば良い。Moreover, over-voltage prevention switching element SW 2 may zener diode, or an avalanche diode, or be passive overvoltage protection device such as a surge absorber. The breakdown voltage of the passive overvoltage protection element may be set to be equal to or lower than the lamp starting voltage and equal to or higher than the lamp lighting voltage.
［作用］ 本発明にあっては、このように、直流電力制御用スイ
ッチング素子SW1と並列的に過電圧防止用スイッチング
素子SW2を接続し、この過電圧防止用スイッチング素子S
W2を放電灯１の始動時に導通させるようにしたので、直
流電力制御用スイッチング素子SW1にストレスが加わる
ことを防止できる。In the [Operation] The present invention, thus, parallel to connect the overvoltage prevention switching element SW 2 and the DC power control switching element SW 1, the switching element S for this overvoltage protection
Since the W 2 and so as to conduct during start-up the discharge lamp 1, it is possible to prevent the stress is applied to the DC power control switching element SW 1.
なお、直流電力制御用スイッチング素子SW1と過電圧
防止用スイッチング素子SW2を兼用し、放電灯１の始動
時には直流電力制御用スイッチング素子SW1を導通させ
るように制御しても同じ効果が得られる。Incidentally, also serves as a DC power control switching element SW 1 and the over-voltage prevention switching element SW 2, the same effect can be obtained by controlled so as to conduct the DC power control switching element SW 1 at the time of starting the discharge lamp 1 .
また、過電圧防止用スイッチング素子SW2として、受
動的過電圧防止素子を使用すれば、過電圧防止用スイッ
チング素子SW2の制御回路が不要となるので、構成が簡
単になる。Further, as the over-voltage prevention switching element SW 2, Using passive overvoltage protection device, the control circuit of an overvoltage prevention switching element SW 2 is not required, the structure is simplified.
［実施例１］ 第２図は本発明の第１実施例における主回路の回路図
であり、第３図はその制御回路の回路図である。商用交
流電源VsはダイオードブリッジDB1の交流入力端に接続
されている。ダイオードブリッジDB1の直流出力端には
コンデンサC1が接続されている。コンデンサC1の両端に
は、MOSトランジスタQ1,Q2の直列回路が並列的に接続さ
れている。MOSトランジスタQ2の両端には、直流成分カ
ット用のコンデンサC3を介して、高周波トランスT2の１
次巻線が接続されると共に、２次巻線付きのインダクタ
T3を介して放電灯１のフィラメントの電源側端子が接続
されている。放電灯１のフィラメントの非電源側端子間
には、共振及び予熱電流通電用のコンデンサC4が並列接
続されている。高周波トランスT2の２次巻線出力は、ダ
イオードD1により整流され、コンデンサC6により平滑さ
れて、直流電圧が得られる。このコンデンサC6は、イン
ダクタL1を介して放電灯１の一端に接続されると共に、
ダイオードD2とMOSトランジスタQ3,Q4を介して放電灯１
の他端に接続される。インダクタL1は高周波阻止用であ
り、放電灯１に印加される高周波電圧がコンデンサC6に
漏洩することを防止している。また、インダクタT3はコ
ンデンサC4と共にLC直列共振回路を構成し、コンデンサ
C4の両端に発生する共振電圧により放電灯１を始動点灯
させるものである。コンデンサC3は直流カット用であ
り、コンデンサC4よりは十分に容量が大きく、共振には
寄与しない。インダクタT3の２次巻線は、ダイオードブ
リッジDB3の交流入力端に接続されている。ダイオード
ブリッジDB3の直流出力端には、コンデンサC5と抵抗R1
の並列回路が接続されており、共振電流に応じた電圧Vc
hを発生する。この電圧Vchは端子“g"を介して制御回路
に供給される。Embodiment 1 FIG. 2 is a circuit diagram of a main circuit in a first embodiment of the present invention, and FIG. 3 is a circuit diagram of a control circuit thereof. The commercial AC power supply Vs is connected to an AC input terminal of the diode bridge DB1. Capacitor C 1 is connected to the DC output ends of the diode bridge DB1. A series circuit of MOS transistors Q 1 and Q 2 is connected in parallel to both ends of the capacitor C 1 . One end of the high-frequency transformer T 2 is connected to both ends of the MOS transistor Q 2 via a DC component cutting capacitor C 3.
Secondary winding is connected and inductor with secondary winding
Power-supply-side terminals of the filament lamp 1 through T 3 are connected. Between the non-power supply side terminal of the discharge lamp 1 filament, resonance and the capacitor C 4 for preheating current supply are connected in parallel. Secondary winding output of the high-frequency transformer T 2 are, is rectified by the diode D 1, is smoothed by the capacitor C 6, a DC voltage is obtained. This capacitor C 6 is connected to one end of the discharge lamp 1 via the inductor L 1 and
Discharge lamp 1 via diode D 2 and MOS transistors Q 3 and Q 4
Is connected to the other end. The inductor L 1 is a high frequency blocking, high-frequency voltage applied to the discharge lamp 1 is prevented from leaking to the capacitor C 6. The inductor T 3 and the capacitor C 4 form an LC series resonance circuit,
It is intended for lighting start the discharge lamp 1 by a resonance voltage generated at both ends of the C 4. Capacitor C 3 is a DC blocking, sufficiently large capacity than the capacitor C 4, it does not contribute to the resonance. Secondary winding of inductor T 3 is connected to the AC input terminal of the diode bridge DB3. The DC output ends of the diode bridge DB3, capacitor C 5 and the resistor R 1
Is connected, and the voltage Vc according to the resonance current is
Generate h. This voltage Vch is supplied to the control circuit via the terminal “g”.
商用交流電源Vsは降圧トランスT1を介してダイオード
ブリッジDB2の交流入力端に接続され、ダイオードブリ
ッジDB2の直流出力端にはコンデンサC2とツェナーダイ
オードZD1の並列回路が接続されている。コンデンサC2
に得られる直流低電圧Vccは、端子“f"を介して制御回
路に供給される。Commercial AC power source Vs is stepped down through the transformer T 1 is connected to the AC input terminal of the diode bridge For DB2, the DC output ends of the diode bridge DB2 is connected a parallel circuit of a capacitor C 2 and the Zener diode ZD 1 is. Capacitor C 2
Is supplied to the control circuit via the terminal "f".
MOSトランジスタQ1のゲート・ソース間に接続された
端子a,b間には、第１の制御信号が供給される。また、M
OSトランジスタQ2のゲートに接続された端子ｃと接地点
の間には、第２の制御信号が供給される。第１の制御信
号と第２の制御信号は同時に“High"レベルとなること
はなく、第１の制御信号が“High"レベルで第２の制御
信号が“Low"レベルである第１の期間と、第１及び第２
の制御信号が同時に“Low"レベルとなる第２の期間と、
第１の制御信号が“Low"レベルで第２の制御信号が“Hi
gh"レベルである第３の期間と、第１及び第２の制御信
号が同時に“Low"レベルとなる第４の期間とが同順に繰
り返されるものである。MOS transistor to Q 1 terminal a connected between the gate and source, between b, the first control signal is supplied. Also, M
OS between the transistor and the terminal c connected to the gate Q 2 'grounding point, the second control signal is supplied. The first control signal and the second control signal are not simultaneously at the “High” level, and are in the first period in which the first control signal is at the “High” level and the second control signal is at the “Low” level. And the first and second
A second period during which the control signals are simultaneously at the “Low” level;
When the first control signal is “Low” level and the second control signal is “Hi”
The third period in which the "gh" level is set and the fourth period in which the first and second control signals are simultaneously set in the "Low" level are repeated in the same order.
第１の期間では、MOSトランジスタQ1がオン、MOSトラ
ンジスタQ2がオフとなり、コンデンサC1の正端子から、
MOSトランジスタQ1、直流成分カット用のコンデンサ
C3、高周波トランスT2や放電灯１を含む負荷回路、コン
デンサC1の負端子を通る経路に電流が流れる。第２の期
間では、MOSトランジスタQ1,Q2が同時にオフとなり、負
荷回路の振動電流はMOSトランジスタQ2のドレイン・ソ
ース間に寄生する内蔵の逆並列ダイオードを介して流れ
る。第３の期間では、MOSトランジスタQ1がオフ、MOSト
ランジスタQ2がオンとなり、直流成分カット用のコンデ
ンサC3が電源となって、コンデンサC3からMOSトランジ
スタQ2、負荷回路を介してコンデンサC3に戻る経路で電
流が流れる。第４の期間では、MOSトランジスタQ1,Q2が
同時にオフとなり、負荷回路の振動電流はMOSトランジ
スタQ1のドレイン・ソース間に寄生する内蔵の逆並列ダ
イオードを介して流れる。このようにして、負荷回路に
は高周波的な交番電流が流れる。なお、MOSトランジス
タQ1,Q2のスイッチング周波数は、負荷回路の固有振動
周波数よりも少し高く設定されることが一般的である。In the first period, MOS transistor Q 1 is turned on, MOS transistor Q 2 is turned off, from the positive terminal of the capacitor C 1,
MOS transistor Q 1 , DC component cut capacitor
C 3, the load circuit including a high-frequency transformer T 2 and the discharge lamp 1, a current flows in the path through the negative terminal of the capacitor C 1. In the second period, the MOS transistors Q 1 and Q 2 are simultaneously turned off, and the oscillating current of the load circuit flows through the built-in anti-parallel diode parasitic between the drain and source of the MOS transistor Q 2 . In the third period, MOS transistor Q 1 is turned off, MOS transistor Q 2 is turned on, so that the capacitor C 3 for the DC component cutting power supply, MOS transistor Q 2 from the capacitor C 3, via the load circuit capacitor current flows through a path back to C 3. In the fourth period, the MOS transistors Q 1 and Q 2 are simultaneously turned off, and the oscillating current of the load circuit flows through the built-in anti-parallel diode parasitic between the drain and the source of the MOS transistor Q 1 . Thus, a high-frequency alternating current flows through the load circuit. Note that the switching frequency of the MOS transistors Q 1 and Q 2 is generally set slightly higher than the natural oscillation frequency of the load circuit.
MOSトランジスタQ3のゲートに接続された端子ｄと接
地点の間には、第３の制御信号が供給される。この第３
の制御信号によりMOSトランジスタQ3は低光束時に導通
状態となり、放電灯１に直流電力を重畳するので、放電
灯１が立ち消えしにくくなる。また、MOSトランジスタQ
4のゲートに接続された端子ｅと接地点の間には、第４
の制御信号が供給される。この第４の制御信号によりMO
SトランジスタQ4は放電灯１の始動時には導通状態とな
り、放電灯１の始動時にMOSトランジスタQ3に始動用の
高電圧が印加されることを防止できる。Between the MOS transistor Q terminal d and a ground point that is connected to the gate of 3, the third control signal is supplied. This third
MOS transistor Q 3 by the control signal becomes conductive during a low luminous flux level, so to superimpose a direct current power to the discharge lamp 1, the discharge lamp 1 is less likely to lighting failure. Also, MOS transistor Q
Between the terminal e connected to the gate of No. 4 and the ground point, the fourth
Are supplied. This fourth control signal allows MO
S transistor Q 4 are becomes conductive when starting the discharge lamp 1, it is possible to prevent the high voltage for starting is applied at the start of the discharge lamp 1 to the MOS transistor Q 3.
次に、上記の主回路に第１乃至第４の制御信号を供給
する制御回路の構成（第３図参照）について説明する。
制御回路には主回路のコンデンサC2に得られた直流低電
圧Vccが端子ｆを介して動作電源電圧として供給されて
いる。タイマー回路IC1,IC2及び発振回路IC3は、この直
流低電圧Vccにより動作する。Next, the configuration of a control circuit that supplies the first to fourth control signals to the main circuit (see FIG. 3) will be described.
DC low voltage Vcc obtained in the capacitor C 2 of the main circuit is supplied as an operation power supply voltage through the terminal f to the control circuit. The timer circuits IC 1 and IC 2 and the oscillating circuit IC 3 operate with the low DC voltage Vcc.
まず、タイマー回路IC1は汎用の集積回路（シグネテ
ィスク製NE555）よりなり、トリガー端子（２番ピン）
が（1/3）Vcc以下になると、トリガーされて出力端子
（３番ピン）が“High"レベルとなり、放電端子（７番
ピン）は高インピーダンスとなる。また、スレショルド
端子（６番ピン）が（2/3）Vccになると、出力端子（３
番ピン）が“Low"レベルとなり、放電端子（７番ピン）
も“Low"レベルとなる。電源端子（８番ピン）とアース
端子（１番ピン）の間には、直流低電圧Vccが印加され
ている。また、リセット端子（４番ピン）は電源端子
（８番ピン）に接続されており、周波数制御端子（５番
ピン）は、デカップリングコンデンサC12を介してアー
ス端子（１番ピン）に接続されている。タイマー回路IC
1の時定数回路を構成する抵抗R12とコンデンサC11の直
列回路には、直流低電圧Vccが印加されている。抵抗R12
とコンデンサC11の接続点は、タイマー回路IC1のスレシ
ョルド端子（６番ピン）に接続されると共に、抵抗R13
を介して放電端子（７番ピン）に接続されており、これ
によって、タイマー回路IC1は単安定マルチバイブレー
タとして動作するものである。First, the timer circuit IC 1 is composed of a general-purpose integrated circuit (NE555 made by Signetique) and has a trigger terminal (pin 2)
Is lower than (1/3) Vcc or less, the output terminal (3rd pin) is triggered and the discharge terminal (7th pin) becomes high impedance. When the threshold terminal (Pin 6) becomes (2/3) Vcc, the output terminal (3
Pin becomes “Low” level and discharge terminal (pin 7)
Also at the “Low” level. A DC low voltage Vcc is applied between the power supply terminal (8th pin) and the ground terminal (1st pin). The reset pin (pin 4) is connected to a power supply terminal (8 pin), a frequency control terminal (pin 5) is connected to the ground terminal (pin 1) via a decoupling capacitor C 12 Have been. Timer circuit IC
The series circuit of a resistor R 12 and capacitor C 11 constituting a time constant circuit 1, a low DC voltage Vcc is applied. Resistance R 12
A connecting point of the capacitor C 11 is connected to the threshold terminal of the timer circuit IC 1 (6 pin), the resistance R 13
It is connected to the discharge terminal (pin 7) through which the timer circuit IC 1 'is intended to operate as a monostable multivibrator.
主回路における商用交流電源Vsが投入されて、端子ｆ
に印加される直流低電圧Vccが立ち上がると、抵抗R10を
介してコンデンサC10が充電されることにより、トラン
ジスタQ10のベース・エミッタ間に電流が瞬間的に流れ
て、トランジスタQ10が一瞬オン状態となる。このた
め、抵抗R11とトランジスタQ10の接続点の電位が瞬間的
に低下し、トリガー端子（２番ピン）が“Low"レベルと
なって、単安定マルチバイブレータがトリガーされる。
その後、コンデンサC11と抵抗R12の時定数でスレショル
ド端子（６番ピン）が所定のスレショルド電圧Vth＝（2
/3）Vccとなるまで、出力端子（３番ピン）は“High"レ
ベルを保持する。そして、コンデンサC11の電圧がスレ
ショルド電圧Vthに達すると、出力端子（３番ピン）は
“Low"レベルとなり、放電端子（７番ピン）も“Low"レ
ベルとなって、コンデンサC11の電荷は抵抗R13を介して
放電される。本実施例では、コンデンサC11と抵抗R12の
時定数の設定により、約1secの間、出力端子（３番ピ
ン）が“High"レベルとなる。When the commercial AC power supply Vs in the main circuit is turned on, the terminal f
DC undervoltage Vcc rises applied to the resistance by the capacitor C 10 is charged via R 10, flows current instantaneously between the base and emitter of the transistor Q 10, the transistor Q 10 is momentarily It turns on. Therefore, the potential at the connection point of the resistors R 11 and transistor Q 10 is instantaneously reduced, the trigger terminal (pin 2) becomes the "Low" level, the monostable multivibrator is triggered.
Thereafter, the threshold terminal at a time constant of the capacitor C 11 and resistor R 12 (6 pin) reaches a predetermined threshold voltage Vth = (2
/ 3) Until Vcc, the output terminal (3rd pin) keeps “High” level. When the voltage of the capacitor C 11 reaches a threshold voltage Vth, the output terminal (pin 3) becomes "Low" level, the discharge terminal (pin 7) is turned "Low" level, the charge of the capacitor C 11 It is discharged via the resistor R 13. In this embodiment, by setting the time constant of the capacitor C 11 and resistor R 12, for about 1 sec, an output terminal (pin 3) is raised to a "High" level.
タイマー回路IC1の出力端子（３番ピン）が“High"レ
ベルであるときには、抵抗R14,R15を介してトランジス
タQ11にベース電流が流れて、トランジスタQ11がオンと
なる。また、抵抗R14,R20を介してトランジスタQ14にベ
ース電流が流れて、トランジスタQ14がオンとなる。そ
して、タイマー回路IC1の出力端子（３番ピン）が“Lo
w"レベルになると、トランジスタQ11,Q14はオフとな
る。When the output terminal of the timer circuit IC 1 (3 pin) is in the "High" level, the base current flows through the transistor Q 11 via the resistor R 14, R 15, transistor Q 11 is turned on. Also, the base current flows through the transistor Q 14 via the resistor R 14, R 20, transistor Q 14 is turned on. Then, the output terminal (3rd pin) of the timer circuit IC 1 is set to “Lo”.
When the level becomes “w”, the transistors Q 11 and Q 14 are turned off.
次に、タイマー回路IC2について説明する。このタイ
マー回路IC2も汎用の集積回路（シグネティクス製NE55
5）よりなり、電源端子（８番ピン）とアース端子（１
番ピン）の間には、直流低電圧Vccが印加されている。
また、リセット端子（４番ピン）は電源端子（８番ピ
ン）に接続されており、周波数制御端子（５番ピン）
は、デカップリングコンデンサC17を介してアース端子
（１番ピン）に接続されている。タイマー回路IC1の時
定数回路を構成する抵抗R23とコンデンサC16の直列回路
には、直流低電圧Vccが印加されている。抵抗R23とコン
デンサC16の接続点は、タイマー回路IC2のスレショルド
端子（６番ピン）及び放電端子（７番ピン）に接続され
ており、これによって、タイマー回路IC2は単安定マル
チバイブレータとして動作するものである。It will now be described timer circuit IC 2. This timer circuit IC 2 is also a general-purpose integrated circuit (NE55
5) consisting of a power supply terminal (Pin 8) and a ground terminal (1
The DC low voltage Vcc is applied between the (pins).
The reset terminal (4th pin) is connected to the power supply terminal (8th pin), and the frequency control terminal (5th pin)
It is connected to the ground terminal via decoupling capacitors C 17 (1 pin). The series circuit of a resistor R 23 and capacitor C 16 constituting a time constant circuit of the timer circuit IC 1, a low DC voltage Vcc is applied. Connection point of the resistors R 23 and capacitor C 16 is connected to the threshold terminal of the timer circuit IC 2 (6 pin) and discharge terminal (pin 7), whereby the timer circuit IC 2 includes a monostable multivibrator It works as.
上述のタイマー回路IC1のタイマー動作が終了し、タ
イマー回路IC1の出力端子（３番ピン）が“High"レベル
から“Low"レベルに変化すると、トランジスタQ14がオ
ンからオフに変化する。これにより、トランジスタQ14
のコレクタ電位が上昇し、抵抗R21を介してコンデンサC
18が充電されることにより、トランジスタQ15のベース
・エミッタ間に電流が瞬間的に流れて、トランジスタQ
15が一瞬オン状態となる。このため、抵抗R22とトラン
ジスタQ15の接続点の電位が瞬間的に低下し、タイマー
回路IC2のトリガー端子（２番ピン）が“Low"レベルと
なって、単安定マルチバイブレータがトリガーされる。
その後、コンデンサC16と抵抗R23の時定数でスレショル
ド端子（６番ピン）が所定のスレショルド電圧Vth＝（2
/3）Vccとなるまで、出力端子（３番ピン）は“High"レ
ベルを保持する。そして、コンデンサC16の電圧がスレ
ショルド電圧Vthに達すると、出力端子（３番ピン）は
“Low"レベルとなり、放電端子（７番ピン）も“Low"レ
ベルとなって、コンデンサC16の電荷は放電される。本
実施例では、コンデンサC16と抵抗R23の時定数の設定に
より、数百μsecの間、タイマー回路IC2の出力端子（３
番ピン）が“High"レベルとなる。The timer operation is finished above the timer circuit IC 1, the output terminal of the timer circuit IC 1 (3 pin) is changed to "Low" level from "High" level, transistor Q 14 is changed from ON to OFF. This allows the transistor Q 14
Collector potential rises, the capacitor C through the resistor R 21
By 18 is charged, the current between the base and emitter of the transistor Q 15 flows through momentarily, the transistor Q
15 is momentarily turned on. Therefore, the potential at the connection point of the resistors R 22 and transistor Q 15 is instantaneously reduced, the trigger terminal of the timer circuit IC 2 (2 pin) becomes the "Low" level, the monostable multivibrator is triggered You.
Thereafter, the threshold time constant of the capacitor C 16 and resistor R 23 terminal (pin 6) is a predetermined threshold voltage Vth = (2
/ 3) Until Vcc, the output terminal (3rd pin) keeps “High” level. When the voltage of the capacitor C 16 reaches a threshold voltage Vth, the output terminal (pin 3) becomes "Low" level, the discharge terminal (pin 7) is turned "Low" level, the charge of the capacitor C 16 Is discharged. In this embodiment, by setting the time constant of the capacitor C 16 and resistor R 23, while hundreds .mu.sec, the output terminal (3 of the timer circuit IC 2
(Pin No.) becomes “High” level.
タイマー回路IC2の出力端子（３番ピン）が“High"レ
ベルのときには、抵抗R24,R26を介して抵抗R27とトラン
ジスタQ16のベース・エミッタ間に電流が流れ、トラン
ジスタQ16がオンとなる。これにより、抵抗R25とR28の
接続点の電位は下がり、トランジスタQ17はオフとな
る。また、タイマー回路IC2の出力端子（３番ピン）が
“Low"レベルになると、トランジスタQ16がオフとな
り、抵抗R25とR28の接続点の電位が上がり、トランジス
タQ17はオンとなる。When the output terminal (third pin) of the timer circuit IC 2 is at the “High” level, a current flows between the resistor R 27 and the base and emitter of the transistor Q 16 via the resistors R 24 and R 26 , and the transistor Q 16 is turned on. Turns on. Thus, decreases the potential at the connection point between the resistors R 25 and R 28, transistor Q 17 is turned off. When the output terminal (the third pin) of the timer circuit IC 2 goes to “Low” level, the transistor Q 16 is turned off, the potential at the connection point between the resistors R 25 and R 28 rises, and the transistor Q 17 is turned on. .
次に、発振回路IC3について説明する。この発振回路I
C3はスイッチングレギュレータ用の制御用IC（日本電気
株式会社製造μPC494C）よりなる。この制御用ICは、周
知のように、電源端子（12番ピン）とアース端子（７番
ピン）の間に直流低電圧Vccを印加されて使用され、コ
ンデンサ端子（５番ピン）とアース端子間に接続される
コンデンサC14の容量と、抵抗端子（６番ピン）とアー
ス端子間に流れる電流に応じた周波数で発振する発振器
を内蔵している。その第１の発振出力は、第１のオープ
ンコレクタ端子（８番ピン）と第１のオープンエミッタ
端子（９番ピン）の間が短絡される状態と開放される状
態が交番することにより得られ、第２の発振出力は、第
２のオープンコレクタ端子（11番ピン）と第２のオープ
ンエミッタ端子（10番ピン）の間が短絡される状態と開
放される状態が交番することにより得られる。ここで、
出力制御端子（13番ピン）をアースレベルに落としたと
きには、１石用のシングル・エンド動作を行い、第１の
発振出力は第２の発振出力と一致するものであり、出力
制御端子を基準電圧出力端子（14番ピン）に得られる基
準電圧Vrefのレベルに設定したときには、２石用のプッ
シュプル動作を行い、第１の発振出力と第２の発振出力
は所定のデッドオフタイムを経て、反対の状態を取る。
このデッドオフタイムは、基準電圧Vrefのレベルを抵抗
R31と可変抵抗VR10により分圧して、デッドオフタイム
制御端子（４番ピン）に入力することにより、設定でき
る。なお、非反転入力端子（１番ピン,16番ピン）と反
転入力端子（２番ピン,15番ピン）は、パルス幅制御用
のコンパレータの入力端子であり、パルス幅制御を行わ
ない場合には、前者をアースレベルにプルダウンし、後
者を基準電圧Vrefのレベルにプルアップしておくもので
ある。また、フィードバック端子（３番ピン）はパルス
幅制御用の帰還入力端子であり、使用しない場合には開
放しておくものである。Next, a description will be given oscillating circuit IC 3. This oscillation circuit I
C 3 consists control IC for switching regulator (NEC manufacturing μPC494C). As is well known, this control IC is used by applying a low DC voltage Vcc between a power supply terminal (Pin 12) and a ground terminal (Pin 7), and a capacitor terminal (Pin 5) and a ground terminal. and the capacitance of the capacitor C 14 connected between a built-in oscillator that oscillates a resistor terminal (6 pin) at a frequency corresponding to a current flowing between the ground terminal. The first oscillation output is obtained by alternating between a short-circuit state and an open state between the first open collector terminal (8th pin) and the first open emitter terminal (9th pin). The second oscillation output is obtained by alternating between a state where the second open collector terminal (the 11th pin) and a second open emitter terminal (the 10th pin) are short-circuited and a state where the second open collector terminal (the 10th pin) is opened. . here,
When the output control terminal (Pin 13) is dropped to the ground level, a single-ended operation for one stone is performed, and the first oscillation output matches the second oscillation output. When the voltage is set to the level of the reference voltage Vref obtained from the voltage output terminal (the 14th pin), push-pull operation for two stones is performed, and the first oscillation output and the second oscillation output pass through a predetermined dead-off time. Take the opposite situation.
This dead-off time depends on the level of the reference voltage Vref.
Divide by R 31 and the variable resistor VR 10, by inputting the dead-off time control terminal (pin 4) can be set. The non-inverting input terminals (pins 1 and 16) and the inverting input terminals (pins 2 and 15) are input terminals of a comparator for pulse width control. Is to pull down the former to the ground level and pull up the latter to the level of the reference voltage Vref. The feedback terminal (3rd pin) is a feedback input terminal for pulse width control, and is left open when not used.
本実施例にあっては、出力制御端子（13番ピン）を基
準電圧出力端子（14番ピン）の基準電圧Vrefのレベルと
してプッシュプル動作させており、オープンエミッタ端
子（９番,10番ピン）を接地すると共に、各オープンコ
レクタ端子（８番,11番ピン）に得られる発振出力をそ
れぞれプルアップ抵抗R17,R18とNOT回路IC4,IC7により
反転及び波形整形して、MOSトランジスタQ1,Q2の制御信
号としている。つまり、オープンコレクタ端子（８番ピ
ン）とオープンエミッタ端子（９番ピン）の間が短絡状
態となったときには、NOT回路IC4の入力は“Low"レベル
となり、その出力は“High"レベルとなるものであり、
逆に、開放状態となったときには、NOT回路IC4の入力は
プルアップ抵抗R17により“High"レベルとなり、その出
力は“Low"レベルとなるものである。このNOT回路IC4の
出力は、端子ｃを介して主回路における第２の制御信号
としてMOSトランジスタQ2のゲートに供給されている。
一方、NO回路IC7の出力は、抵抗R19とトランジスタQ12,
Q13、結合用のコンデンサC15及びパルストランスT10よ
りなるドライブ回路により絶縁され、端子a,bを介して
主回路における第１の制御信号としてMOSトランジスタQ
1のゲート・ソース間に供給されている。In this embodiment, the output control terminal (the 13th pin) is operated as a push-pull operation with the level of the reference voltage Vref of the reference voltage output terminal (the 14th pin), and the open emitter terminals (the 9th and 10th pins) are operated. ) as well as ground, the open collector terminals (No. 8 inverts and the waveform shaping by the number 11 respectively pull up an oscillation output obtained at pin) resistors R 17, R 18 and NOT circuit IC 4, IC 7, MOS This is a control signal for the transistors Q 1 and Q 2 . That is, when the open collector terminal (Pin 8) and the open emitter terminal (Pin 9) are short-circuited, the input of the NOT circuit IC 4 becomes “Low” level, and the output becomes “High” level. And
Conversely, when it is opened, the input of the NOT circuit IC 4 becomes "High" level by the pull-up resistor R 17, whose output is intended to be "Low" level. The output of the NOT circuit IC 4 via the terminal c is supplied to the gate of the MOS transistor Q 2 as the second control signal in the main circuit.
On the other hand, the output of the NO circuit IC 7 is a resistor R 19 and a transistor Q 12 ,
The MOS transistor Q 13 is insulated by a drive circuit including a coupling capacitor C 15 and a pulse transformer T 10 as a first control signal in the main circuit via terminals a and b.
It is supplied between one gate and source.
次に、コンパレータIC8の反転入力端子には、直流低
電圧Vccを抵抗R29,R30により分圧した基準電圧が印加さ
れており、非反転入力端子には、主回路で検出された共
振電流に応じた電圧Vchが端子ｇを介して印加されてい
る。コンパレータIC8の出力はNOT回路IC9により反転さ
れ、端子ｄを介して主回路における第３の制御信号とし
てMOSトランジスタQ3のゲートに供給される。放電灯１
が調光されて低光束状態になると、電圧Vchが低下して
コンパレータIC8の出力は“Low"レベルになるので、NOT
回路IC9の出力は“High"レベルとなり、MOSトランジス
タQ3がオンされる。また、放電灯１が低光束状態でない
ときには、MOSトランジスタQ3はオフとなる。Then, to the inverting input terminal of the comparator IC 8, a direct current and a low voltage Vcc resistor R 29, a reference voltage obtained by dividing by R 30 minutes it is applied to the non-inverting input terminal, which is detected by the main circuit resonance The voltage Vch according to the current is applied via the terminal g. The output of the comparator IC 8 is inverted by the NOT circuit IC 9, it is supplied to the gate of the MOS transistor Q 3 as a third control signal in the main circuit via the terminal d. Discharge lamp 1
When the light is dimmed to a low luminous flux state, the voltage Vch decreases and the output of the comparator IC 8 becomes “Low” level.
The output of the circuit IC 9 becomes "High" level, MOS transistor Q 3 is turned on. Further, when the discharge lamp 1 is not a low light flux state, MOS transistor Q 3 are turned off.
なお、タイマー回路IC2の出力端子（３番ピン）の電
圧は、NOT回路IC5,IC6よりなるバッファ回路により波形
整形され、端子ｅを介して主回路における第４の制御信
号としてMOSトランジスタQ4のゲートに供給される。The voltage of the output terminal (third pin) of the timer circuit IC 2 is shaped by a buffer circuit composed of NOT circuits IC 5 and IC 6 , and a MOS transistor is provided as a fourth control signal in the main circuit via a terminal e. It is supplied to the gate of Q 4.
以下、本実施例の動作を第４図の波形図を参照しなが
ら説明する。第４図は放電灯の始動時における各部の動
作波形を示している。図中、IRTは発振回路IC3の抵抗端
子（６番ピン）に流れる電流である。商用交流電源Vsの
投入時に、タイマー回路IC1により約1secの間、トラン
ジスタQ11がオンなる。この期間では、電流IRTは抵抗R
16によってのみ限流され、発振回路IC3の発振周波数f1
は高くなる。このときの発振周波数f1は負荷回路の無負
荷時の共振周波数よりも十分に高く設定され、放電灯１
の両端に印加される電圧は低い。このため、放電灯１は
始動せず、約1secの間、フィラメントに予熱電流が流れ
る。Hereinafter, the operation of this embodiment will be described with reference to the waveform diagram of FIG. FIG. 4 shows operation waveforms of various parts when the discharge lamp is started. In the figure, I RT is the current flowing to the resistor terminal of the oscillating circuit IC 3 (6 pin). When turned of the commercial AC power source Vs, between about 1sec by a timer circuit IC 1, the transistor Q 11 is turned on. During this period, the current I RT is
The current is limited only by 16 and the oscillation frequency f 1 of the oscillation circuit IC 3
Will be higher. The oscillation frequency f 1 at this time is set sufficiently higher than the resonant frequency of the unloaded load circuit, the discharge lamp 1
Is low. For this reason, the discharge lamp 1 does not start, and a preheating current flows through the filament for about 1 second.
次に、タイマー回路IC1のタイマー動作が終了する
と、トランジスタQ11がオフになり、その後、数百μsec
の間、トランジスタQ17がオフ状態となる。このため、
電流IRTは抵抗R16と可変抵抗VR11によって限流され、発
振回路IC3の発振周波数f2は低くなる。なお、コンデン
サC13は発振周波数の変化を滑らかに行うために可変抵
抗VR11に並列接続されている。このときの発振周波数f2
は負荷回路の無負荷時の共振周波数よりも少し高く設定
され、放電灯１の両端に印加される電圧は非常に高くな
る。このため、放電灯１は始動し放電を開始する。Then, the timer operation of the timer circuit IC 1 is completed, the transistor Q 11 is turned off, then hundreds μsec
Between, the transistor Q 17 is turned off. For this reason,
Current I RT is flowed limited by the resistor R 16 and a variable resistor VR 11, the oscillation frequency f 2 of the oscillator circuit IC 3 is lowered. The capacitor C 13 is connected in parallel with a variable resistor VR 11 in order to perform smoothly the change in the oscillation frequency. The oscillation frequency f 2 at this time
Is set slightly higher than the no-load resonance frequency of the load circuit, and the voltage applied to both ends of the discharge lamp 1 becomes extremely high. For this reason, the discharge lamp 1 starts and starts discharging.
次に、タイマー回路IC2のタイマー動作が終了する
と、トランジスタQ17がオン状態となり、可変抵抗VR11
のスライダは接地点に接続される。このため、電流IRT
は抵抗R16と可変抵抗VR11の一部によって限流され、発
振回路IC3の発振周波数f3はf1＜f3＜f2の範囲で任意の
周波数となる。可変抵抗VR11のスライダを操作すること
により、発振周波数f3を高くしたり低くしたりすること
ができる。発振周波数f3を高くすると、共振作用が弱く
なり、共振電流が減少するので、放電灯１の光束は低く
なる。これにより、放電灯１を調光することができる。Then, the timer operation of the timer circuit IC 2 is completed, the transistor Q 17 is turned on, the variable resistor VR 11
Are connected to the ground point. Therefore, the current I RT
The shed limited by a portion of the resistor R 16 and a variable resistor VR 11, the oscillation frequency f 3 of the oscillating circuit IC 3 is an arbitrary frequency in a range of f 1 <f 3 <f 2 . By operating the slider of the variable resistor VR 11, it can be higher or lower the oscillation frequency f 3. Higher oscillation frequency f 3, the resonance effect becomes weak, the resonance current decreases, the luminous flux of the discharge lamp 1 is low. Thereby, the light of the discharge lamp 1 can be adjusted.
主回路のインダクタT3に流れる共振電流IT3は、電圧V
chとして検出され、その検出値が所定値以下になると、
コンパレータIC8の出力が“Low"レベル、NOT回路IC9の
出力が“High"レベルとなり、MOSトランジスタQ3がオン
状態となる。これにより、放電灯１には直流電力が重畳
されて、低光束状態での立ち消えが防止できる。また、
放電灯１が低光束状態でないときには、MOSトランジス
タQ3はオフ状態となり、直流電力が遮断されるので、カ
タホリシス現象やランプ寿命の劣化という問題が生じな
い。The resonance current I T3 flowing through the inductor T 3 of the main circuit is the voltage V
detected as a channel, and when the detected value falls below a predetermined value,
Output is "Low" level of the comparator IC 8, the output of the NOT circuit IC 9 becomes "High" level, MOS transistor Q 3 is turned on. As a result, the DC power is superimposed on the discharge lamp 1, and it is possible to prevent the lamp from going out in a low luminous flux state. Also,
Discharge lamp 1 when it is not the low luminous flux state, MOS transistor Q 3 are turned off, since DC power is cut off, no problem occurs of deterioration of cataphoresis phenomenon and lamp life.
この直流電力制御用のMOSトランジスタQ3に並列接続
されたMOSトランジスタQ4は、放電灯１の始動時、つま
りタイマー回路IC2の出力端子（３番ピン）が“High"レ
ベルである数百μsecの間はオン状態となる。このた
め、放電灯１に始動用の高電圧が印加されている期間に
おいて、MOSトランジスタQ3の両端電圧はゼロとなり、
過電圧によるストレスを防止できるようになっている。Number parallel-connected MOS transistor Q 4 has the MOS transistor Q 3 of the DC power control, at the start of the discharge lamp 1, that is, the output terminal of the timer circuit IC 2 (3 pin) is in the "High" level one hundred It stays on for μsec. Therefore, in the period in which a high voltage for starting the discharge lamp 1 is applied, the voltage across the MOS transistor Q 3 are reduced to zero,
The stress caused by overvoltage can be prevented.
なお、実施例では、放電灯１の光束を検出する手段と
して、共振電流を検出しているが、ランプ電流を検出し
ても良いし、直接光出力を検出しても良いことは言うま
でもない。In the embodiment, the resonance current is detected as a means for detecting the luminous flux of the discharge lamp 1, but it goes without saying that the lamp current may be detected or the light output may be directly detected.
［実施例２］ 第５図は本発明の第２実施例における主回路の回路図
であり、第６図はその制御回路の回路図である。本実施
例にあっては、上述の実施例１において、直流電力制御
用のMOSトランジスタQ3と過電圧防止用のMOSトランジス
タQ4を共用したものである。つまり、NOT回路IC6の出力
とNOT回路IC9の出力をOR回路IC10に入力し、このOR回路
IC10の出力を端子ｄを介してMOSトランジスタQ3のゲー
トに供給し、MOSトランジスタQ4を省略したものであ
る。なお、OR回路IC10はダイオードで構成しても良い。
その他の構成は実施例１と同様である。Embodiment 2 FIG. 5 is a circuit diagram of a main circuit in a second embodiment of the present invention, and FIG. 6 is a circuit diagram of a control circuit thereof. In the present embodiment, in the first embodiment described above is obtained by sharing the MOS transistor Q 4 of the MOS transistor Q 3 and overvoltage protection for the DC power control. That is, the output of the NOT circuit IC 6 and the output of the NOT circuit IC 9 are input to the OR circuit IC 10 , and the OR circuit IC 10
The output of the IC 10 through the terminal d is supplied to the gate of the MOS transistor Q 3, is obtained by omitting the MOS transistors Q 4. Note that the OR circuit IC 10 may be constituted by a diode.
Other configurations are the same as in the first embodiment.
本実施例にあっては、直流電力制御用のMOSトランジ
スタQ3が低光束時にオン状態となるのみならず、放電灯
１の始動時にもオン状態となるので、過電圧防止用のMO
SトランジスタQ4を別に設ける必要がない。代わりに、O
R回路IC10又はダイオードが必要となるが、比較的大電
力を扱うスイッチング素子の使用個数が少なくなるの
で、全体としてコスト低減が可能となる。In the present embodiment, the DC power control of the MOS transistor Q 3 is not only turned on when a low light flux, so it is also turned on at the time of starting the discharge lamp 1, MO for overvoltage protection
There is no need for a separate S transistor Q 4. Instead, O
Although an R circuit IC 10 or a diode is required, the number of switching elements that handle relatively large power is reduced, so that the cost can be reduced as a whole.
なお、直流電力制御用又は過電圧防止用のスイッチン
グ素子は、MOSトランジスタに限定されるものではな
く、バイポーラトランジスタであっても良いし、リレー
であっても良い。The switching element for controlling DC power or preventing overvoltage is not limited to a MOS transistor, but may be a bipolar transistor or a relay.
［実施例３］ 第７図は本発明の第３実施例における主回路の回路図
であり、第８図はその制御回路の回路図である。本実施
例にあっては、上述の実施例１において、直流電力制御
用のMOSトランジスタQ3に並列接続される高電圧防止用
のスイッチング素子として、ツェナーダイオードZD2を
使用している。このツェナーダイオードZD2のツェナー
電圧は、放電灯１の始動時の印加電圧よりは低く、点灯
時の印加電圧よりは高い。したがって、放電灯１の始動
時にのみツェナーダイオードZD2が導通して、MOSトラン
ジスタQ3の両端に過電圧が印加されることを防止でき
る。また、受動的な高電圧防止素子を使用しているの
で、制御回路の構成が簡単になり、素子自体のコストも
MOSトランジスタQ4のような能動素子よりは安価になる
という利点がある。Embodiment 3 FIG. 7 is a circuit diagram of a main circuit in a third embodiment of the present invention, and FIG. 8 is a circuit diagram of a control circuit thereof. In the present embodiment, in the first embodiment described above, as a switching element for high voltage prevention connected in parallel to MOS transistor Q 3 of the DC power control, using a Zener diode ZD 2. Zener voltage of the Zener diode ZD 2 is lower than the voltage applied at the start of the discharge lamp 1, higher than the applied voltage at the time of lighting. Therefore, by conducting the Zener diode ZD 2 only at the start of the discharge lamp 1, that overvoltage is applied across the MOS transistors Q 3 can be prevented. In addition, since a passive high-voltage protection element is used, the configuration of the control circuit is simplified, and the cost of the element itself is reduced.
From active devices such as a MOS transistor Q 4 are an advantage in that less expensive.
なお、受動的な高電圧防止素子は、ツェナーダイオー
ドに限定されるものではなく、ZNRのようなサージアブ
ソーバでも良いし、アバランシェ・ダイオードでも良
い。The passive high-voltage prevention element is not limited to a Zener diode, but may be a surge absorber such as ZNR or an avalanche diode.
［発明の効果］ 請求項１記載の発明にあっては、放電灯に高周波電力
と直流電力を供給する放電灯点灯装置において、直流電
力制御用スイッチング素子と並列的に過電圧防止用スイ
ッチング素子を接続し、この過電圧防止用スイッチング
素子を放電灯の始動時に導通状態とするものであるか
ら、直流電力制御用スイッチング素子に放電灯の始動時
の高電圧が印加されることを防止することができ、した
がって、高耐圧のスイッチング素子を必要としないとい
う効果がある。According to the first aspect of the present invention, in a discharge lamp lighting device for supplying high frequency power and DC power to a discharge lamp, a switching element for overvoltage prevention is connected in parallel with a switching element for DC power control. However, since the overvoltage protection switching element is turned on at the time of starting the discharge lamp, it is possible to prevent a high voltage at the time of starting the discharge lamp from being applied to the DC power control switching element. Therefore, there is an effect that a switching element with a high withstand voltage is not required.
また、請求項２記載の発明にあっては、前記直流電力
制御用スイッチング素子と前記過電圧防止用スイッチン
グ素子とを共用したので、スイッチング素子の使用個数
を節約できるという効果がある。According to the second aspect of the present invention, since the switching element for DC power control and the switching element for overvoltage prevention are shared, the number of switching elements used can be reduced.
さらに、請求項３記載の発明にあっては、前記過電圧
防止用スイッチング素子として、受動的な過電圧防止素
子を使用しているので、スイッチング素子の制御回路が
不要となり、構成が簡単になるという効果がある。Furthermore, in the invention according to claim 3, since a passive overvoltage prevention element is used as the overvoltage prevention switching element, a control circuit for the switching element is not required, and the configuration is simplified. There is.
第１図は本発明の基本構成を示すブロック図、第２図及
び第３図はそれぞれ本発明の第１実施例における主回路
及び制御回路の回路図、第４図は同上の動作波形図、第
５図及び第６図はそれぞれ本発明の第２実施例における
主回路及び制御回路の回路図、第７図及び第８図はそれ
ぞれ本発明の第３実施例における主回路及び制御回路の
回路図、第９図は従来例のブロック図、第10図は他の従
来例のブロック図である。 １は放電灯、２は高周波電源、５は直流電源、Z1,Z2は
インピーダンス素子、SW1は直流電力制御用スイッチン
グ素子、SW2は過電圧防止用スイッチング素子である。FIG. 1 is a block diagram showing a basic configuration of the present invention, FIGS. 2 and 3 are circuit diagrams of a main circuit and a control circuit in the first embodiment of the present invention, respectively, and FIG. FIGS. 5 and 6 are circuit diagrams of a main circuit and a control circuit in a second embodiment of the present invention, respectively. FIGS. 7 and 8 are circuits of a main circuit and a control circuit in a third embodiment of the present invention, respectively. FIG. 9 is a block diagram of a conventional example, and FIG. 10 is a block diagram of another conventional example. 1 the discharge lamp, 2 a high frequency power source, 5 denotes a DC power source, Z 1, Z 2 is an impedance element, SW 1 DC power control switching element, SW 2 is the switching element for preventing overvoltage.
Claims (3)
力を供給する高周波電源と、前記高周波電源により前記
放電灯に供給される高周波電力を制御する調光制御部
と、前記放電灯の低光束調光時の放電を維持できるレベ
ルの直流電力を前記高周波電力に重畳して前記放電灯に
印加する直流電力重畳手段とを備える放電灯点灯装置に
おいて、前記放電灯と高周波電源との間に介挿されるイ
ンピーダンス素子と、前記放電灯と直流電力重畳手段と
の間に介挿される直流電力制御用スイッチング素子と、
前記直流電力制御用スイッチング素子と並列的に接続さ
れ前記放電灯の始動時に導通状態となる過電圧防止用ス
イッチング素子とを具備することを特徴とする放電灯点
灯装置。A low-pressure mercury discharge lamp; a high-frequency power supply for supplying high-frequency power to the discharge lamp; a dimming control unit for controlling high-frequency power supplied to the discharge lamp by the high-frequency power supply; A discharge lamp lighting device comprising: DC power superimposing means for superimposing DC power at a level capable of maintaining discharge during low luminous flux dimming on the high frequency power and applying the DC power to the discharge lamp. An impedance element interposed in the DC power control switching element interposed between the discharge lamp and the DC power superimposing means,
A discharge lamp lighting device, comprising: an overvoltage prevention switching device that is connected in parallel with the DC power control switching device and becomes conductive when the discharge lamp is started.
記過電圧防止用スイッチング素子とを共用したことを特
徴とする請求項１記載の放電灯点灯装置。2. The discharge lamp lighting device according to claim 1, wherein said switching element for DC power control and said switching element for overvoltage prevention are shared.
動的な過電圧防止素子であることを特徴とする請求項１
記載の放電灯点灯装置。3. The overvoltage protection switching device according to claim 1, wherein the overvoltage protection switching device is a passive overvoltage protection device.
The discharge lamp lighting device as described in the above.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249803A JP2868241B2 (en) | 1989-09-26 | 1989-09-26 | Discharge lamp lighting device |
| US07/498,623 US5170099A (en) | 1989-03-28 | 1990-03-26 | Discharge lamp lighting device |
| EP90200738A EP0390285B1 (en) | 1989-03-28 | 1990-03-27 | Discharge lamp lighting device |
| DE69019862T DE69019862T2 (en) | 1989-03-28 | 1990-03-27 | Arrangement for supplying a discharge lamp. |
| CA002013174A CA2013174C (en) | 1989-03-28 | 1990-03-27 | Discharge lamp lighting device |
| KR1019900004182A KR900015583A (en) | 1989-03-28 | 1990-03-28 | Discharge lamp lighting device |
| KR2019940003967U KR0110411Y1 (en) | 1989-03-28 | 1994-03-02 | Discharge lamp lighting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249803A JP2868241B2 (en) | 1989-09-26 | 1989-09-26 | Discharge lamp lighting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03112094A JPH03112094A (en) | 1991-05-13 |
| JP2868241B2 true JP2868241B2 (en) | 1999-03-10 |
Family
ID=17198443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249803A Expired - Fee Related JP2868241B2 (en) | 1989-03-28 | 1989-09-26 | Discharge lamp lighting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868241B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW266383B (en) * | 1994-07-19 | 1995-12-21 | Siemens Ag | Method of starting at least one fluorescent lamp by an electronic ballast and the electronic ballast used therefor |
-
1989
- 1989-09-26 JP JP1249803A patent/JP2868241B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03112094A (en) | 1991-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7558081B2 (en) | Basic halogen convertor IC | |
| US5831396A (en) | Circuit arrangement for operating electric lamp | |
| CN1197585A (en) | Electronic ballast | |
| JPH06197545A (en) | Switch mode power supply | |
| US6337800B1 (en) | Electronic ballast with inductive power feedback | |
| US6677716B2 (en) | Operating device for gas discharge lamp | |
| JP2868241B2 (en) | Discharge lamp lighting device | |
| US20040012345A1 (en) | Operating device for gas discharge lamps | |
| JP3034935B2 (en) | Discharge lamp lighting device | |
| JPH0479119B2 (en) | ||
| JPH11233279A (en) | Lighting device for illumination and lamp using the same | |
| JP2868240B2 (en) | Discharge lamp lighting device | |
| JP3394850B2 (en) | Power supply | |
| JP2721523B2 (en) | Inverter circuit | |
| US6356034B1 (en) | Low voltage discharge lamp power supply | |
| JPS61273183A (en) | Inverter | |
| JP3394851B2 (en) | Power supply | |
| JP2721522B2 (en) | Inverter circuit | |
| JP2617499B2 (en) | Discharge lamp lighting device | |
| JPH04292896A (en) | Discharge lamp lighting device | |
| JPH0445960B2 (en) | ||
| JPH03265470A (en) | Discharge lamp lighting unit | |
| JPS63190298A (en) | Discharge lamp lighter | |
| JPH03266396A (en) | Electric discharge lamp lighting device | |
| JPH069157B2 (en) | Discharge lamp lighting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |