JP2863726B2 - 符号化伝送方式 - Google Patents

符号化伝送方式

Info

Publication number
JP2863726B2
JP2863726B2 JP7302896A JP7302896A JP2863726B2 JP 2863726 B2 JP2863726 B2 JP 2863726B2 JP 7302896 A JP7302896 A JP 7302896A JP 7302896 A JP7302896 A JP 7302896A JP 2863726 B2 JP2863726 B2 JP 2863726B2
Authority
JP
Japan
Prior art keywords
code
error
length
error correction
byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7302896A
Other languages
English (en)
Other versions
JPH09266471A (ja
Inventor
恵造 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Original Assignee
JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK filed Critical JISEDAI DEJITARU TEREBIJON HOSO SHISUTEMU KENKYUSHO KK
Priority to JP7302896A priority Critical patent/JP2863726B2/ja
Publication of JPH09266471A publication Critical patent/JPH09266471A/ja
Application granted granted Critical
Publication of JP2863726B2 publication Critical patent/JP2863726B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、デジタル情報を
伝送あるいは送受信する場合の符号化伝送方式に係り、
特に信号伝送品質が低下した場合においても高い誤り訂
正能力を要求されるデジタル情報伝送システムの誤り訂
正符号の設定方式に関する。
【0002】
【従来の技術】周知のように、デジタル情報の伝送にお
いては、伝送中に発生した符号誤りを除去することが重
要であり、このために、誤り訂正符号や、信号を並べ替
えて処理するインターリーブ方式等の、各種の誤り訂正
方式が数多く提案されている。特に、信号伝送品質が低
下した場合にも十分な誤り訂正能力を発揮するものとし
て、2つあるいは2種類以上の誤り訂正符号とインター
リーブ処理とを組み合わせた積符号や連接符号等が提案
されている。
【0003】このような積符号や連接符号等では、イン
ターリーブ処理によって2組の誤り訂正符号でのデータ
の組合わせを変えることによって誤り訂正能力を向上す
るとともに、第1の符号による復号後にバースト状の誤
りが残っていても、第2の符号で孤立誤りとすることに
よって誤り訂正を可能としているものである。このよう
なインターリーブのバースト誤りに対する効果について
は、G.D.Forney, Jr著“Burst-Correcting Codes for t
he Classic Bursty Channel,”IEEE Trans. Commun. Te
chnol.,vol.COM-19, Oct. 1971, pp.772-781 に述べら
れている。
【0004】信号伝送品質が低下すると、発生する符号
誤りはバースト性に移行することが多くなり、第1の誤
り訂正符号では訂正することができず、インターリーブ
を介した第2の誤り訂正符号で誤り訂正を行なうことに
なる。また、デジタル衛星放送やヨーロッパで提唱され
ている地上波デジタル放送のように、第1の誤り訂正符
号に畳み込み符号を使用する場合には、信号伝送品質が
低下した場合の第1の誤り訂正符号の復号後における符
号誤りのバースト性は、さらに加速する性質を持つ。こ
れに対処するには、インターリーブの長さを、想定する
バースト誤りがカバーできるように、長くすることが行
なわれてきた。
【0005】
【発明が解決しようとする課題】ところで、インターリ
ーブの長さを長くすると、その処理を行なう信号処理装
置で多くのデータを蓄える必要が生じるため、信号処理
装置を構成するのに必要なメモリ容量が増大するとい
う、装置を構成する上での不都合が生じる。このメモリ
は、通常はシフトレジスタやRAM(Random Access Me
mory)で構成され、上記文献ではシフトレジスタで表現
されている。
【0006】ここで、第2の誤り訂正符号による1重誤
り訂正により、I(インターリーブの深さ)×M(イン
ターリーブの長さ)の大きさのバースト誤りを訂正でき
るようにするためのメモリの容量は、上記文献で述べら
れている畳み込みインターリーブでは、インターリーブ
の深さI(上記文献中ではNで表記されている)と長さ
M(同じく上記文献中ではB′で表記されている)とに
より、I×(I−1)×M÷2で求められる。
【0007】このように、必要なメモリの容量は、イン
ターリーブの深さIの2乗の関数になるので、Iを小さ
くすればメモリ容量を低減することができる。ところ
が、インターリーブの深さIを、第2の誤り訂正符号の
符号長N(ここでは符号長をNで表わす)より小さくし
てしまうと、第2の誤り訂正符号が1重誤り訂正符号の
場合には、インターリーブの長さMをいくら大きくして
も、たかだかIをわずかに超えるバースト誤りすら、第
2の誤り訂正符号のブロック中に2重誤りが生じて訂正
不能となり、インターリーブの効果が十分に発揮できな
くなる。
【0008】このことは、第2の誤り訂正符号がD重誤
り訂正符号の場合であっても同様である。すなわち、イ
ンターリーブの深さIをN/Dより小さくしてしまう
と、長さMをいくら大きくしても、たかだかI×Dをわ
ずかに超えるバースト誤りですら、第2の誤り訂正符号
のブロック中にD重以上の誤りが生じて訂正不能となっ
てしまうものである。
【0009】そこで、この発明は上記事情を考慮してな
されたもので、以上のような従来技術の欠点をカバー
し、メモリ容量をあまり大きくすることなく十分なイン
ターリーブの効果が発揮でき、長いバースト誤り訂正長
が得られるようにインターリーブを介した符号の設定を
行ない得る極めて良好な符号化伝送方式を提供すること
を目的とする。
【0010】
【課題を解決するための手段】この発明に係る符号化伝
送方式は、デジタル化された情報にインターリーブ処理
を施して2組以上の誤り訂正符号化を行ない、この誤り
訂正符号化された情報を伝送あるいは受信するものを対
象としている。そして、2組以上の誤り訂正符号のうち
の最も伝送路に近い部分に設けられた第1の誤り訂正符
号の次に、所定範囲毎に相隣接するシンボル間に予め定
めた遅延時間差を設けたシンボル列により構成される
ンターリーブ処理を施して設けられた第2の誤り訂正符
号を、複数の誤りを訂正できる符号とし、インターリー
ブの深さIと第2の誤り訂正符号の訂正可能な誤りの数
D及び符号長Nとの間に、一定の間系を持たせるように
している。
【0011】すなわち、インターリーブの深さIを、第
2の誤り訂正符号の符号長Nを誤り訂正可能数Dで割っ
た値N/Dに対して、等しいかまたは大きくなるように
設定している。ただし、誤り訂正可能数Dは2以上に設
定しないと、この条件を満足するIが存在しなくなるの
で、第2の誤り訂正符号は複数の誤りを訂正する能力の
あるものを用いる。
【0012】この場合、第2の誤り訂正符号では、第1
の誤り訂正符号の復号結果を用いて消失訂正を行なうこ
とにより、誤り訂正可能数Dを大きくできるような復号
法が可能な符号を用いることができるので、複数の誤り
を訂正する符号を構成することは比較的容易である。同
一の符号で通常の誤り訂正と消失訂正とのどちらも可能
なものもあるが、このような場合の誤り訂正可能数Dの
値は、そのシステム全体としてどのような復号方法を主
として用いるかを想定して選択し、そのDの値に基づい
てIを設定すればよい。
【0013】そして、インターリーブの深さIを上記の
条件を満たすもののうち最小の整数に設定することによ
り、インターリーブやデインターリーブ処理に必要なメ
モリの容量を、バースト訂正長を減少させることなく最
小に低減することができる。第2の誤り訂正符号で訂正
可能なバースト長Lは、IがN/Dより大きいうちはI
及びDとインターリーブの長さMとから、L=I×M+
I×(D−N÷I)で求められる。
【0014】一方、必要なメモリの容量は、前述したよ
うにIの2乗の関数なのでIを小さくするにしたがって
低減することができる。ところが、IをN/Dより小さ
くしてしまうと、I×Dが符号長Nより小さくなってし
まい、I×Dより少しでも長いバーストがあると符号長
Nの中にD+1以上の誤りがはいってしまうので、Mに
関わりなく訂正できなくなってしまう。そこで、この発
明では、IをN/D以上とすることにより長いバースト
訂正長を確保している。
【0015】次に、復号時にインターリーブを解くため
には、伝送されてきた各データが、符号化時にどれだけ
の遅延によりインターリーブ処理されているかを知る必
要がある。つまり、インターリーブ処理は、各データに
より異なる遅延量を与えることによってデータの並べ替
えを行っているからである。この発明では、第2の誤り
訂正符号はブロック符号を用いるので、この符号ブロッ
クを識別するためのタイミングを用いて各データの遅延
量を知り、これによりデインターリーブを行なうのが有
利である。
【0016】このためには、インターリーブの深さI
が、第2の誤り訂正符号のブロック長Nを割り切るよう
にすればよい。すなわち、IがNの整数因数であればよ
い。ここで、IをN/D以上のNの整数因数のうちの最
小のものに選べば、L=I×M+I×(D−N÷I)の
バーストを訂正することができ、かつ、必要なメモリ容
量が最小で、復号タイミングも簡単に得られる符号を構
成することができる。例えば、第2の誤り訂正符号のブ
ロック長Nが204バイトで、消失訂正を用いてD=1
6の誤りが訂正される場合には、204=17×3×2
×2であるので、I=17とする。
【0017】また、複数の第2の誤り訂正符号ブロック
毎に同期信号を挿入し、同期信号ブロックを構成する場
合もある。このような場合には、第2の誤り訂正符号の
ブロック長Nの周期あるいはその因数の周期でタイミン
グをとっていくと、挿入された同期信号の部分でタイミ
ングがずれるため不利になる。あるいは信号の長さK毎
に同期信号Sを加え、同期信号の挿入周期K+Sと第2
の誤り訂正符号のブロック長Nとが異なるシステムで、
同期信号によりタイミングをとるようなシステムへの適
用も考えられる。
【0018】ただ単に、長さNの誤り訂正符号ブロック
に長さSの同期信号を加えて、N+Sの周期の同期ブロ
ックを構成する場合もある。このような場合には、Iを
N+Sの整数因数のうちでN/D以上の最小のものにす
ればよい。これにより、同期信号の周期がインターリー
ブの深さの周期の整数倍となり、タイミングがとりやす
くなり、かつ、インターリーブの深さIがN/D未満と
ならないようにすることができる。
【0019】さらに、複数の第2の誤り訂正符号ブロッ
ク毎に同期信号を挿入し、同期信号ブロックを構成する
場合で、第2の誤り訂正符号の符号長が複数ある場合も
考えられる。その場合には、複数の符号長のうち、最も
長い符号長をNmとし、IがNm/D以上となるように
すれば、どの符号長を誤り訂正可能数Dで割った値より
もインターリーブの深さIが大きくなるようにできるの
で、この発明の効果が他の場合と同様に得られる。
【0020】なお、これまでに述べてきたI、N、Dな
どの値は、第2の誤り訂正符号がビット単位の符号であ
る場合はビット単位であり、リードソロモン符号の様に
複数ビット単位の符号である場合には複数ビット単位の
数字を表わしていることを断っておく。
【0021】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。まず、図1(a)
〜(c)及び図2(a)〜(c)は、それぞれ、この発
明に係る符号化伝送方式の第1の実施の形態を説明する
ための模式図を示している。また、図3は、この符号を
構成し、復号処理する装置を説明するためのブロック構
成図を示している。
【0022】ここで説明する第1の実施の形態は、誤り
訂正の外符号として符号長204のブロック符号を用
い、畳み込みインターリーブを施した後、内符号として
もう1つの誤り訂正符号を構成して伝送するものであ
る。外符号はブロック符号であれば何でもよいが、例え
ば短縮化巡回符号やリードソロモン符号等が候補として
挙げられる。ここでは、符号長204バイトで情報点数
188バイトである、8ビットシンボルの短縮化リード
ソロモン符号の例で説明する。
【0023】内符号についても、外符号と同様のリード
ソロモン符号等のブロック符号でもよいが、ここでは畳
み込み符号を用いているものとして説明する。この内符
号についてはどのような符号を用いていても、伝送品質
が劣化すると伝送されてきた信号は、一般的にはバース
ト誤りが支配的になり、その結果内符号復号後の信号に
バースト誤りが残るようになる。
【0024】ところが、特に畳み込み符号では、伝送信
号品質劣化時に復号後の信号にバースト誤りが残りやす
い傾向にあるため、この発明の効果が大きい。また、こ
こで説明する外符号と内符号との他に、さらに符号誤り
に対する保護を強化するために、外符号の外側でさらに
誤り訂正符号化する、つまり、予め誤り訂正符号化した
信号を外符号により符号化しておき、これにインターリ
ーブを施した後、内符号による符号化を行なう場合もあ
るが、このような場合でもこの発明の効果は全く同様で
ある。
【0025】伝送信号は、外符号として図1(a)に示
すように、0〜187の188バイトのデータに188
〜203までの16バイトのパリティシンボルバイトが
付加されてリードソロモン符号を構成している。ここで
は、このリードソロモン符号ブロックに(1),
(2),‥‥‥のように,順にブロック番号を付けて説
明している。
【0026】このリ−ドソロモン符号は、検査点数16
シンボルであるから距離17の符号である。したがっ
て、この符号でブロック内に発生した8バイト(8シン
ボル)までの誤りを訂正することができる。また、この
符号は、消失訂正で16バイト(16シンボル)までの
誤りを訂正することができる。さらに、両方を併用して
その中間の訂正能力に設定することもできる。
【0027】しかしながら、この第1の実施の形態で
は、消失訂正は行なわないシステムとして説明する。す
ると、この例では、外符号(第2の誤り訂正符号)の誤
り訂正可能数DはD=8バイトであり、外符号の符号長
NはN=204バイトであるから、N/D=25.5と
なる。これによりインターリーブの深さIは、25.5
より大きい整数のうちの最小のI=26に設定される。
また、インターリーブの長さMは、この例ではM=8と
している。
【0028】このインターリーブの様子を図1(b)に
示している。インターリーブは、図1(a)に示したよ
うに情報シンボル順・ブロック順に並んだ外符号符号化
後の信号を、図1(b)に示すように、順に深さIの方
向に26バイトずつになるように並べる。
【0029】そして、図1(b)に太線で囲って示すよ
うに、26番目のブロック(26)の100バイト目の
シンボルが並べられてから、26番目のブロック(2
6)の100バイト目のシンボルの次には25番目のブ
ロック(25)の97バイト目のシンボルを取り出し、
‥‥‥、2番目のブロック(2)の28バイト目のシン
ボルを取り出し、その次には1番目のブロック(1)の
25バイト目のシンボルを取り出し、そして、その次に
は、図1(b)に太点線で囲って示すように、26番目
のブロック(26)の126バイト目のシンボルを取り
出し、25番目のブロック(25)の123バイト目の
シンボルを取り出し、‥‥‥、2番目のブロック(2)
の54バイト目のシンボルを取り出し、1番目のブロッ
ク(1)の51バイト目のシンボルを取り出すというよ
うに、図1(b)の隣の行のM=8列離れたシンボルを
飛び飛びに取り出して並べ直される。
【0030】こうして並べ直された結果、信号列は図1
(c)に示されるようになる。このように並べ替えられ
た信号列は、この第1の実施の形態では、バイト単位を
ビット直列にする等して、内符号(第1の誤り訂正符
号)である畳み込み符号化が行なわれる。このようにし
て符号化を終えた信号は、所定の変調処理を経て伝送路
に送信される。もちろん、前述したように、内符号とし
ては、特に畳み込み符号である必要はなく、トレリス符
号のような符号化変調を用いるものでも差し支えなく、
この発明の本質を妨げるものではない。
【0031】次に、受信復号側で行なうデインターリー
ブ処理について説明する。伝送路から受信された信号
は、復調され、ビタビデコーダ等で内符号である畳み込
み符号の復号を終えると、バイト単位に図2(a)に示
すような順序で並べられた信号となる。そして、符号化
側と同様の手順で、図2(b)に示すように、入力順に
深さIの方向に26バイトずつになるように並べられ
る。
【0032】その後、今度は、符号化側とは逆に、図2
(b)に太線で囲って示すように、27番目のブロック
(27)の25バイト目のシンボルが並べられてから、
27番目のブロック(27)の0バイト目のシンボルの
次には27番目のブロック(27)の1バイト目のシン
ボルを取り出し、‥‥‥、27番目のブロック(27)
の24バイト目のシンボルの次には27番目のブロック
(27)の25バイト目のシンボルを取り出し、そし
て、その次には、図2(b)に太点線で囲って示すよう
に、27番目のブロック(27)の26バイト目のシン
ボルを取り出し、27番目のブロック(27)の27バ
イト目のシンボルを取り出し、‥‥‥、27番目のブロ
ック(27)の50バイト目のシンボルを取り出し、2
7番目のブロック(27)の51バイト目のシンボルを
取り出すというように、図2(b)の図1(b)に示し
た符号化側とは反対側の隣の行のM=8列離れたシンボ
ルを、符号化側とは反対方向に飛び飛びに取り出して並
べ直している。
【0033】こうして並べ直された結果、信号列は図2
(c)に示すように、外符号のブロック順・シンボル順
になる。そして、この図2(c)に示される信号に対し
て外符号であるリードソロモン符号の復号を行ない、情
報シンボルを所定の順序で得ることができる。
【0034】ここで、伝送信号の品質が劣化して、内符
号の復号後に図2(a)に網掛けで示したような209
バイトの長さのバースト誤りがある場合について説明す
る。このバースト誤りは、図2(b)のように並べる
と、図2(b)に網掛けで示したような26×8の矩形
の部分と、次の28番目のブロック(28)の4バイト
目のシンボルとの誤りである。これらの符号誤りは、デ
インターリーブにより図2(c)に網掛けで示すよう
に、飛び飛びの誤りとなる。
【0035】この誤りは、27番目のブロック(27)
のシンボルについては、図のように0,26,52,7
8,104,130,156及び182バイト目の8バ
イトの誤りとなり、この外符号で訂正可能な誤りであ
る。他のブロックについても同様に8バイト以下の誤り
であり訂正可能である。一方、バースト誤りの長さがも
う1バイト長くなり210バイトとなると、27番目の
ブロック(27)の1バイト目も誤りとなるので、ブロ
ック内で9バイトの誤りがあることになり、この第1の
実施の形態で規定した誤り訂正方式では訂正できなくな
る。したがって、ここで挙げた例では、バースト訂正長
は209バイトとなる。
【0036】一方、この発明を適用しない場合で、イン
ターリーブの深さIをN/Dより小さくした場合につい
て、比較のために説明する。IをN/D=25.5より
小さい、例えばI=13とした場合には、図2(b)に
示したようなインターリーブの様子を示す図表の行の数
が半分の13になる。このため、図の27番目のブロッ
ク(27)の0バイト目のシンボルの右隣には同じブロ
ック(27)の13バイト目のシンボルが並べられ、そ
の右隣には同じブロック(27)の26バイト目のシン
ボルが並べられる、という具合になる。
【0037】つまり、27番目のブロックのシンボルが
16バイト横に並ぶことになる。このため、たかだか1
05バイト(13×8+1)のバースト誤りに対して
も、27番目のブロックでは9バイトの誤りとなり訂正
不能となる。つまり、バースト訂正長は104バイトと
なり、上記した第1の実施の形態の約半分となる。そし
て、この場合はインターリーブの長さMをM=8より大
きくしても、同じブロックのシンボルが16バイト横に
並ぶ状況は変わらないため、バースト訂正長は104バ
イトより大きくできない。
【0038】次に、逆にインターリーブの深さIを、上
記した第1の実施の形態の2倍のI=52とした場合に
ついて比較する。この場合は容易に解るように、図2
(b)に示したようなインターリーブの様子を示す図表
の行の数が倍の52になるので、同じブロックのシンボ
ルは4バイト横に並ぶことになる。このため、インター
リーブの長さMを半分のM=4としてもバースト訂正長
は418バイト(52×4×2+2)となることは容易
に解り、上記第1の実施の形態の2倍のバースト訂正長
が得られる。しかし、この発明においても、インターリ
ーブの長さMをM=16と2倍に延ばせば同等のバース
ト訂正長は確保することが可能であり、この点で劣ると
ころはない。
【0039】次に、図3は、上記第1の実施の形態で説
明した動作を実現するための装置を示している。上記第
1の実施の形態で説明した動作を実現する装置として
は、いくつかの構成が考えられるが、ここでは回路規模
が小さくなるという特徴を説明するのに解り易いので、
シフトレジスタによる信号遅延回路を用いた例を説明す
る。
【0040】図3において、1は外符号であるリードソ
ロモン符号の符号化器、2a〜2yはバイト単位のシフ
トレジスタで構成された遅延回路、3は内符号である畳
み込み符号の符号化器、4は伝送路、5は内符号の復号
器で通常はビタビデコーダが用いられる。6a〜6yは
シフトレジスタで構成された遅延回路、7は外符号であ
るリードソロモン符号の復号器である。なお、この発明
の本質と関わりがないので、ここでは信号伝送に用いる
変復調部分は説明を省略している。
【0041】伝送する信号は、直列または並列に外符号
符号化器1に入力される。外符号符号化器1では入力さ
れる信号の188バイト毎に16バイトのパリティを生
成付加し、リードソロモン符号を構成する[図1(a)
参照]。そして、このリードソロモン符号化された信号
は、順次、直接または遅延回路2a〜2yを介しての2
6通りのルートに振り分けられて内符号符号化器3に出
力される。
【0042】この場合、遅延回路2a〜2yの遅延量
d、つまりシフトレジスタの段数は、それぞれ順にイン
ターリーブの長さM=8の1倍,2倍,3倍,‥‥‥,
24倍及び25倍の値を持ち、この遅延量の配置により
インターリーブが行なわれることになる[図1(b)参
照]。これら遅延回路2a〜2yのシフトレジスタの段
数の総和が、インターリーブを行なうのに必要なメモリ
容量の大きさに対応している。このようにしてインター
リーブが行なわれた信号[図1(c)参照]は、内符号
符号化器3により畳み込み符号化され、伝送路4に送り
出される。
【0043】復号側では、まず、伝送路4から入力され
た伝送信号に対して、内符号復号器5により内符号であ
る畳み込み符号による誤り訂正処理を行なっている。こ
の内符号復号器5の出力は、バイト単位の信号[図2
(a)参照]として符号化時に遅延のないルートを通っ
た信号バイトが、一番遅延量の大きい遅延回路6aを通
るように同期化が図られて、順次、遅延回路6a〜6y
または直接の26通りのルートに振り分けられて、外符
号復号器7に出力される。
【0044】遅延回路6a〜6yの遅延量d、つまりシ
フトレジスタの段数は、符号化側とは逆にそれぞれ順に
インターリーブの長さM=8の25倍,24倍,23
倍,‥‥‥,2倍及び1倍の値を持ち、この遅延量の配
置によりデインターリーブ処理が行なわれる[図2
(b)参照]。これらの遅延回路6a〜6yを構成する
シフトレジスタの段数の総和が、デインターリーブ処理
を行なうのに必要なメモリ容量の大きさに対応する。こ
のようにしてインターリーブ処理を解かれた信号[図2
(c)参照]は、外符号復号器7によるリードソロモン
符号での誤り訂正が行なわれ、直列または並列に出力さ
れる。
【0045】この構成は、この発明を適用しない場合に
おいても外符号の符号化及び復号器と内符号の符号化及
び復号器との間のルートの数が異なるだけである。そこ
で、装置化に必要なメモリ容量の大きさを、この発明を
適用しない場合と比較すると、前述したI=52、M=
4のときの場合では418バイトのバースト訂正長を得
るのに52×51×4÷2=5304バイトのメモリ容
量が必要なのに対して、この発明を適用した場合にはほ
ぼ同じ417バイトのバースト訂正長を得るのに必要な
メモリ容量は、26×25×16÷2=5200バイト
となり、104バイト低減でき有利である。
【0046】上述のように、符号化時に遅延のないルー
トを通った信号バイトは、一番遅延量の大きい遅延回路
を通るように同期化する必要がある。以上説明したこの
発明の第1の実施の形態では、インターリーブの深さI
と第2の誤り訂正符号であるブロック符号(リードソロ
モン符号で説明した)のブロック長Nとの関係は特に規
定していなかった。
【0047】このため、インターリーブとデインターリ
ーブの同期化を図るために、専用の回路が必要になった
り、さらに同期のための信号を挿入しなければならない
場合も考えられる。しかし、以下に述べるこの発明の第
2の実施の形態では、インターリーブの深さIとブロッ
ク符号の符号長Nまたはブロック符号とその他の制御信
号や同期信号からなる同期信号ブロックの長さとの間に
因数関係を持たせてこの問題を解決するものである。
【0048】次に、図4(a)〜(c)及び図5(a)
〜(c)は、それぞれ、この発明に係る符号化伝送方式
の第2の実施の形態を説明するための模式図である。ま
た、図6は、この符号を構成し、復号処理する装置を説
明するためのブロック構成図である。
【0049】ここで説明する第2の実施の形態は、先に
説明した第1の実施の形態の構成と同様に、誤り訂正の
外符号として、符号長204バイトで情報点数188バ
イトの、8ビットシンボルの短縮化リードソロモン符号
のブロック符号を用い、畳み込みインターリーブを施し
た後、内符号として畳み込み符号によるもう1つの誤り
訂正符号を構成して伝送するものである。
【0050】また、ここで説明する外符号と内符号の他
に、より一層符号誤りに対する保護を強化するために、
外符号の外側でさらに誤り訂正符号化する場合において
も、この第2の実施の形態の効果は、前に説明した第1
の実施の形態と全く同様である。
【0051】伝送信号は、外符号として図4(a)に示
すように、0〜187の188バイトのデータに、18
8〜203までの16バイトのパリティバイトシンボル
が付加されることで、リードソロモン符号が構成されて
いる。このリ−ドソロモン符号により、ブロック内に発
生した8バイト(8シンボル)までの誤りを訂正するこ
とができる。また、この符号は、消失訂正で16バイト
(16シンボル)までの誤りを訂正することができるこ
とは、先に説明した第1の実施の形態でも述べたことで
ある。
【0052】この第2の実施の形態では、通常の誤り訂
正と消失訂正とを組み合わせることにより、12バイト
の誤りを訂正することのできるシステムを説明してい
る。すると、この例では、外符号(第2の誤り訂正符
号)の誤り訂正可能数DはD=12バイトであり、外符
号の符号長NはN=204バイトであるから、N/D=
17となる。
【0053】一方、符号ブロックの長さN=204を素
因数に分解すると、N=17×3×2×2である。これ
よりインターリーブの深さIは、17より大きいNの因
数のうちの最小のI=17とする。また、インターリー
ブの長さMは、この例ではM=12としている。なお、
このシステム構成例ではD=12とはしているが、必ず
しも全ての復号側の装置に12重誤り訂正を要求すると
いう意味の設定ではなく、12重誤り訂正を行なう復号
器を用いれば所定のバースト訂正長が得られるシステム
であるという意味であることを断っておく。
【0054】このインターリーブの様子を図4(b)に
示している。このインターリーブは、図4(a)に示す
ように、情報シンボル順・ブロック順に並んだ外符号符
号化後の信号を、図4(b)に示すように、順に深さI
の方向に17バイトずつになるように並べる。
【0055】そして、図4(b)に太線で囲って示すよ
うに、17番目のブロック(17)の0バイト目のシン
ボルが並べられてから、17番目のブロック(17)の
0バイト目のシンボルの次には16番目のブロック(1
6)の1バイト目のシンボルを取り出し、‥‥‥、2番
目のブロック(2)の15バイト目のシンボルの次には
1番目のブロック(1)の16バイト目のシンボルを取
り出し、そして、その次には図4(b)に太点線で囲っ
て示すように、17番目のブロック(17)の17バイ
ト目のシンボルを取り出し、16番目のブロック(1
6)の18バイト目のシンボルを取り出し、‥‥‥、2
番目のブロック(2)の32バイト目のシンボルを取り
出し、1番目のブロック(1)の33バイト目のシンボ
ルを取り出すというように、図4(b)に示す隣の行の
M=12列離れたシンボルが飛び飛びに取り出して並べ
直される。
【0056】このようにして並べ直された結果、信号列
は、図4(c)に示されるようになる。このように並べ
替えられた信号列は、この第2の実施の形態でもバイト
単位をビット直列にする等して内符号(第1の誤り訂正
符号)である畳み込み符号化を行なう。そして、符号化
を終えた信号は、所定の変調を経て伝送路に送信され
る。
【0057】次に、受信復号側で行なうデインターリー
ブ処理について説明する。伝送路から受信された信号
は、復調され、ビタビデコーダ等で内符号である畳み込
み符号の復号処理を終えると、バイト単位に図5(a)
に示すような順序で並べられた信号となる。そして、符
号化側と同様の手順により、図5(b)に示すように入
力順に深さIの方向に17バイトずつになるように並べ
られる。
【0058】その後、今度は、符号化側とは逆の順序
で、図5(b)に太線で囲って示すように、17番目の
ブロック(17)の16バイト目のシンボルが並べられ
てから、17番目のブロック(17)の0バイト目のシ
ンボルの次には17番目のブロック(17)の1バイト
目のシンボルを取り出し、‥‥‥、17番目のブロック
(17)の15バイト目のシンボルの次には17番目の
ブロック(17)の16バイト目のシンボルを取り出
し、そして、その次には、図5(b)に太点線で囲って
示すように17番目のブロック(17)の17バイト目
のシンボルを取り出し、17番目のブロック(17)の
18バイト目のシンボルを取り出し、‥‥‥、17番目
のブロック(17)の32バイト目のシンボルを取り出
し、17番目のブロック(17)の33バイト目のシン
ボルを取り出すというように、図4(b)に示した符号
化側とは反対側の隣の行のM=12列離れたシンボル
を、符号化側とは反対方向に飛び飛びに取り出して並べ
直している。
【0059】このように並べ直された結果、信号列は、
図5(c)に示すように、外符号のブロック順・シンボ
ル順となる。そして、この図5(c)に示す信号に対し
て、外符号であるリードソロモン符号の復号を行なうこ
とで、前述の第1の実施の形態の場合と同様に、情報シ
ンボルを所定の順序で得ることができる。
【0060】ここで、伝送信号の品質が劣化して、内符
号の復号後に、図5(a)に網掛けで示したような、2
05バイトの長さのバースト誤りがある場合について説
明する。このバースト誤りは、図5(b)に示すように
並べると、同図に網掛けで示したような17×12の矩
形の部分と次の18番目のブロック(18)の0バイト
目のシンボルとの誤りである。
【0061】これらの符号誤りは、デインターリーブに
より、図5(c)に網掛けで示すように飛び飛びの誤り
となる。この誤りは、17番目のブロック(17)のシ
ンボルについては、図5(c)に網掛けで示すように
0,17,34,51,68,85,102,119,
136,153,170及び187バイト目の12バイ
トの誤りとなり、この外符号の訂正方式で訂正可能な誤
りである。他のブロックについても同様に12バイト以
下の誤りとなっており、訂正が可能である。
【0062】一方、バースト誤りの長さがもう1バイト
長くなり206バイトになると、17番目のブロック
(17)の1バイト目も誤りとなるので、ブロック内で
13バイトの誤りがあることになり、この第2の実施の
形態で規定した誤り訂正方式では訂正できなくなる。こ
のため、ここで挙げた例では、バースト訂正長は205
バイトとなる。
【0063】なお、この発明を適用しない場合で、イン
ターリーブの深さIをN/Dより小さくした場合につい
て、比較のために説明する。IをN/D=17より小さ
い、例えばI=12とした場合には、図5(b)に示し
たようなインターリーブの様子を示す図表の行の数が1
2になる。このため、図5(b)に示した17番目のブ
ロック(17)の0バイト目のシンボルの右隣には同じ
ブロック(17)の12バイト目のシンボルが並べら
れ、その右隣には同じブロック(17)の24バイト目
のシンボルが並べられるという具合になる。つまり、1
7番目のブロックのシンボルが17バイト横に並ぶこと
になる。
【0064】そこで、インターリーブの長さMをM=1
7に大きくしても、たかだか145バイト(12×12
+1)のバースト誤りに対しても、17番目のブロック
では13バイトの誤りとなり訂正不能となる。つまり、
バースト訂正長は144バイトとなり、この発明を適用
した場合の約70%となる。そして、この場合はインタ
ーリーブの長さMをM=17よりいくら大きくしても、
同じブロックのシンボルが17バイト横に並ぶ状況は変
わらないため、バースト訂正長は144バイトより大き
くできないことになる。
【0065】次に、逆にインターリーブの深さIを、上
記した第2の実施の形態の2倍のI=34とした場合に
ついて比較する。この場合もやはり容易に解るように、
図5(b)に示したようなインターリーブの様子を示す
図表の行の数が倍の34になるので、同じブロックのシ
ンボルは6バイト横に並ぶことになる。このため、イン
ターリーブの長さMを半分のM=6としてもバースト訂
正長は410バイト(34×12+2)となることは容
易に解り、上記第2の実施の形態の2倍のバースト訂正
長が得られる。しかし、この発明においても、インター
リーブの長さMをM=24まで延ばせば同等のバースト
訂正長は確保することが可能であり、この点で劣るとこ
ろはない。
【0066】次に、第1の実施の形態の場合と同様に、
図6を用いて上記第2の実施の形態で説明した動作を実
現するための構成について、シフトレジスタによる信号
遅延回路を用いた例で説明する。図6において、8は外
符号であるリードソロモン符号の符号化器、9a〜9p
はバイト単位のシフトレジスタで構成された遅延回路、
10は内符号である畳み込み符号の符号化器、11は伝
送路、12は内符号である畳み込み符号の復号器で通常
はビタビデコーダが用いられる。13a〜13pはシフ
トレジスタで構成された遅延回路、14は外符号である
リードソロモン符号の復号器である。なお、第1の実施
の形態の場合と同様に、信号伝送に用いる変復調部分は
説明を省略している。
【0067】すなわち、187バイト毎に1バイトの同
期信号を付加して区切られた伝送信号が、直列または並
列にリードソロモン符号化器8に入力される。このリー
ドソロモン符号化器8では、入力される信号の同期信号
を先頭にした188バイト毎に16バイトのパリティを
生成付加し、リードソロモン符号を構成している[図4
(a)参照]。そして、このリードソロモン符号化され
た信号は、順次、直接または遅延回路9a〜9pを介し
ての17通りのルートに振り分けて畳み込み符号化器1
0に出力される。
【0068】この場合、遅延回路9a〜9pの遅延量
d、つまりシフトレジスタの段数は、それぞれ順にイン
ターリーブの長さM=12の1倍,2倍,3倍,‥‥
‥,15倍及び16倍の値を持ち、この遅延量の配置に
よりインターリーブが行なわれることになる[図4
(b)参照]。これらの遅延回路9a〜9pのシフトレ
ジスタの段数の総和が、インターリーブを行なうのに必
要なメモリ容量の大きさに対応している。このようにし
てインターリーブが行なわれた信号[図4(c)参照]
は、畳み込み符号化器10により畳み込み符号化され、
伝送路11に送り出される。
【0069】復号側では、まず、伝送路11から入力さ
れた伝送信号に対して、畳み込み符号復号器12によ
り、内符号である畳み込み符号による誤り訂正処理を行
なっている。この畳み込み符号復号器12の出力は、バ
イト単位の信号[図5(a)参照]として符号化時に遅
延のないルートを通った信号バイトが、一番遅延量の大
きい遅延回路13aを通るように同期化が図られて、順
次、遅延回路13a〜13pまたは直接の17通りのル
ートに振り分けられて、リードソロモン復号器14に出
力される。
【0070】また、デインターリーブとは直接関わらな
いが、この構成例では、距離17のリードソロモン符号
で消失訂正を併用して12重誤り訂正を行なうために必
要な消失情報が、畳み込み符号復号器12から信号とと
もにリードソロモン復号器14に送られる。
【0071】遅延回路13a〜13pの遅延量d、つま
りシフトレジスタの段数は、符号化側とは逆にそれぞれ
順にインターリーブの長さM=12の16倍,15倍,
14倍,‥‥‥,2倍及び1倍の値を持ち、この遅延量
の配置によりデインターリーブ処理が行なわれる[図5
(b)参照]。これらの遅延回路13a〜13pを構成
するシフトレジスタの段数の総和が、デインターリーブ
を行なうのに必要なメモリ容量の大きさに対応する。こ
のようにしてインターリーブ処理を解かれた信号[図5
(c)参照]は、リードソロモン復号器14によるリー
ドソロモン符号での誤り訂正が行なわれ、直列または並
列に出力される。
【0072】この第2の実施の形態の構成においても、
装置化に必要なメモリ容量の大きさを、この発明を適用
しない場合と比較すると、前述したI=34、M=6の
ときの場合では410バイトのバースト訂正長を得るの
に34×33×6÷2=3366バイトのメモリ容量が
必要なのに対して、この発明を適用した場合にはほぼ同
じ409バイトのバースト訂正長を得るのに必要なメモ
リ容量は、17×16×12÷2=3264バイトと、
102バイト低減でき有利である。
【0073】上述のように、符号化時に遅延のないルー
トを通った信号バイトは、一番遅延量の大きい遅延回路
を通るように同期化する必要がある。上述した第2の実
施の形態では、外符号であるリードソロモン符号ブロッ
クの先頭シンボルは、必ず符号化側では遅延のないルー
トを通り、復号側では遅延最大のルートを通るようにな
るので、システムとして必ず必要な誤り訂正符号ブロッ
クの同期化とインターリーブの同期化とを兼用すること
ができるので、装置化に都合が良い。
【0074】以上に説明した第2の実施の形態では、上
記の例で述べたような、外符号の符号ブロックに同期信
号が含まれている等の場合には、インターリーブの深さ
Iをその符号長Nの因数にすればよく、また、外符号ブ
ロックの他に同期信号Sを付加してN+Sの長さの同期
信号ブロックを形成している場合等では、IをN+Sの
因数にすればインターリーブの同期化について上と同じ
効果が得られる。
【0075】一方、最小のメモリ容量で最大のバースト
訂正長を得るためには、上で説明したように、外符号の
符号ブロックのブロック長Nよりもインターリーブの深
さIが大きく、かつできるだけ小さければよいから、上
記の因数のうちN/D以上のものの中で最小の値を設定
すればよい。さらに、符号長の異なる複数の符号ブロッ
ク単位で同期ブロックが形成されている場合には、イン
ターリーブの深さIは、この同期ブロック長の因数のう
ちで、同期ブロック中の最大の符号ブロック長Nmを誤
り訂正数Dで割った値であるNm/D以上でかつ最小の
値に設定する。
【0076】例えば、誤り訂正数D=12の196バイ
ト,202バイト,208バイトの3つの符号ブロック
に、2バイトの同期信号を加えて同期信号ブロックを形
成している場合には、608=2×2×2×2×2×1
9の因数のうち、208÷12=17.333‥‥以上
の中の最小値である19を採用してI=19とすればよ
い。このようにすれば、どの符号長を誤り訂正数で割っ
た値よりもインターリーブの深さIが大きくなり、この
発明の効果が得られるからである。
【0077】ここまでについては、この発明の効果を解
り易くするため、遅延回路を用いてインターリーブを行
なう方式を説明した。しかし、通常はRAMを用いてイ
ンターリーブ処理を行なう場合が一般的である。そこ
で、図7を用いて、この発明の第3の実施の形態とし
て、RAMを用いた符号化伝送装置を説明する。
【0078】ただし、具体的な説明は、図4及び図5で
説明した方式について行なう。その他の方式について
は、RAMの制御を変更することによって同様に実現す
ることができる。図7において、15はリードソロモン
符号化器、16はRAM、17はRAM制御回路、18
は畳み込み符号化器、19は変調器、20は送信アンテ
ナ、21は受信アンテナ、22は復調器、23は畳み込
み符号復号器、24はRAM、25はRAM制御回路、
26はリードソロモン復号器である。
【0079】すなわち、187バイト毎に1バイトの同
期信号を付加して区切られた伝送信号は、リードソロモ
ン符号器15に入力され、同期信号を先頭にした188
バイト毎に16バイトのパリティシンボルが付加される
ことにより、リードソロモン符号ブロックが生成され、
図4(a)に示すように並べられる。このリードソロモ
ン符号器15で生成されたリードソロモン符号は、RA
M制御回路17によって順次RAM16に書き込まれ
る。
【0080】このRAM制御回路17は、RAM16に
対する書き込みと読み出しとを交互に行なっている。R
AM16に対する書き込みアドレスは、各外符号ブロッ
ク内の同期信号バイトと、同期信号から17バイト毎の
シンボルバイトとが、連続アドレスとなるように制御し
ている。これらのシンボルバイトは、図6に示した第2
の実施の形態で遅延0のルートで畳み込み符号化器10
に送られるシンボルバイトに相当する。以下の説明を簡
単にするために、これらを基準バイトということにす
る。
【0081】そして、RAM制御回路17は、ブロック
内の他の各シンボルバイトの書き込みアドレスが、基準
バイトの次のシンボルバイト(a)は基準バイトのアド
レス+M(M=12)+1となり、その次のシンボルバ
イト(b)は前のシンボルバイト(a)のアドレス+1
2×2+1となり、その次のシンボルバイト(c)は前
のシンボルバイト(b)のアドレス+12×3+1とな
り、さらにその次のシンボルバイト(d)は前のシンボ
ルバイト(c)のアドレス+12×4+1となり、‥‥
‥、次の基準バイトの2つ前のシンボルバイト(o)は
前のシンボルバイト(n)のアドレス+12×15+1
となり、その次、すなわち次の基準バイトの前のシンボ
ルバイト(p)は前のシンボルバイト(o)のアドレス
+12×16+1となるように動作する。
【0082】そして、RAM16の容量は、このときの
次の基準バイトの書き込みアドレスとその前のシンボル
バイトの書き込みアドレスとの間が重ならないだけの容
量を持つものとする。
【0083】また、RAM制御回路17からRAM16
に与えられる読み出しアドレスは、基準バイトに対して
は書き込みアドレスと同一のアドレスとなり、基準バイ
トの次のシンボルバイト(a)の読み出しアドレスはそ
の書き込みアドレス−M(M=12)となり、その次の
シンボルバイト(b)の読み出しアドレスは書き込みア
ドレス−12×2となり、さらにその次のシンボルバイ
ト(c)の読み出しアドレスは書き込みアドレス−12
×3となり、‥‥‥、次の基準バイト2つ前のシンボル
バイト(o)の読み出しアドレスはその書き込みアドレ
ス−12×15となり、そして次の基準バイト1つ前の
シンボルバイト(p)の読み出しアドレスはその書き込
みアドレス−12×16となるように設定されている。
【0084】このようなRAM制御回路17によるRA
M16の読み書きの制御により、図4(b)に示したイ
ンターリーブ処理が行なわれ、図4(c)のようにイン
ターリーブされた信号が畳み込み符号化器18に送られ
る。この畳み込み符号化器18では、入力された信号に
畳み込み符号化を行ない、内符号を構成した上で変調器
19に出力する。変調器19では所定の変調を行ない、
送信アンテナ20を介して伝送路に信号を送信する。
【0085】受信復号側では、受信アンテナ21で受け
られた信号を復調器22で復調した後、畳み込み符号復
号器23で内符号の復号を行なう。この畳み込み符号復
号器23は、復号した内符号を図5(a)に示すような
バイト単位の信号列として、RAM24に出力するとと
もに、必要に応じて復号信号の信頼度を示す情報をも出
力する。この信頼度情報は、外符号の復号で消失訂正を
行なう場合の消失情報に利用することができる。
【0086】この畳み込み符号復号器23から出力され
る信号は、RAM制御回路25によって順次RAM24
に書き込まれる。このRAM制御回路25は、RAM2
4に対する書き込みと読み出しとを交互に行なってい
る。RAM24に対する書き込みアドレスは、各外符号
ブロック内の同期信号バイトと、同期信号から17バイ
ト毎のシンボルバイトとが、連続アドレスとなるように
制御している。
【0087】これらのシンボルバイトは、図6に示した
第2の実施の形態で、遅延最大(d=12×16)のル
ートでリードソロモン復号器14に送られるシンボルバ
イトに相当している。以下、符号化側の説明のときと同
様に、ここではこれらを基準バイトということにする。
【0088】そして、RAM制御回路25は、ブロック
内の他の各シンボルバイトの書き込みアドレスが、基準
バイトの次のシンボルバイト(b)は基準バイトのアド
レス+M(M=12)×15+1となり、その次のシン
ボルバイト(c)は前のシンボルバイト(b)のアドレ
ス+12×14+1となり、その次のシンボルバイト
(d)は前のシンボルバイト(c)のアドレス+12×
13+1となり、さらにその次のシンボルバイト(e)
は前のシンボルバイト(d)のアドレス+12×12+
1となり、‥‥‥、次の基準バイトの3つ前のシンボル
バイト(o)は前のシンボルバイト(n)のアドレス+
12×2+1となり、その次のシンボルバイト(p)は
前のシンボルバイト(o)のアドレス+12+1とな
り、その次、すなわち次の基準バイトの前のシンボルバ
イトは前のシンボルバイト(p)のアドレス+1となる
ように動作する。
【0089】そして、RAM24の容量としては、この
ときの次の基準バイトの書き込みアドレスとその前のシ
ンボルバイトの書き込みアドレスとの間に、M(M=1
2)×16以上のアドレスがはいるだけの容量を持つも
のとする。
【0090】また、RAM制御回路25からRAM24
に与えられる読み出しアドレスは、基準バイトに対して
は書き込みアドレス−M(M=12)×16のアドレス
となり、基準バイトの次のシンボルバイト(b)の読み
出しアドレスはその書き込みアドレス−M×15とな
り、その次のシンボルバイト(c)の読み出しアドレス
は書き込みアドレス−12×14となり、さらにその次
のシンボルバイト(d)の読み出しアドレスは書き込み
アドレス−12×13となり、‥‥‥、次の基準バイト
2つ前のシンボルバイト(p)の読み出しアドレスはそ
の書き込みアドレス−12となり、そして、次の基準バ
イト1つ前のシンボルバイトの読み出しアドレスはその
書き込みアドレスと同じとなるように設定されている。
【0091】このようなRAM制御回路25によるRA
M24の読み書きの制御により、図5(b)に示したデ
インターリーブ処理が行なわれ、図5(c)に示すよう
にインターリーブを解かれた信号が、リードソロモン復
号器26に送られる。このリードソロモン復号器26で
は、外符号の復号が行なわれ、例えば図5に網掛けで示
したようなバースト誤りがあれば、これを訂正して出力
する。
【0092】以上のように、図7に示した第3の実施の
形態においては、この発明の特徴であるインターリーブ
処理を、RAM16,24に対する読み書きの制御で行
なっている。このため、これまでに述べた各実施の形態
の構成は、全てRAM制御回路17,25の動作を変更
することで実現することができる。
【0093】また、上記の説明では、この発明の特徴で
あるメモリ容量の低減効果を十分に生かすため、RAM
容量が最小になるような方式で説明したが、もちろん連
続アドレスで順次書き込みを行ない、インターリーブ間
隔で飛び飛びに読み出すような方式にすることも可能で
ある。この場合でも、必要なバースト訂正長を確保する
ために、従来の方式よりも使用するメモリのチップ数を
減らせる場合がある等の効果を持つことは言うまでもな
い。
【0094】なお、この発明は上記した各実施の形態に
限定されるものではなく、この外その要旨を逸脱しない
範囲で種々変形して実施することができる。
【0095】
【発明の効果】以上詳述したようにこの発明によれば、
長いバースト訂正長が必要な信号伝送システムにおい
て、バースト訂正長を減少させることなく処理装置に必
要なメモリの容量を最小にすることができ、さらには信
号処理の制御回路を複雑にすることなく必要なメモリの
容量の低減を行なうことができる極めて良好な符号化伝
送方式を提供することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態を説明するために
示す図。
【図2】同第1の実施の形態におけるバースト誤り時の
訂正動作を説明するために示す図。
【図3】同第1の実施の形態を実現した構成を示すブロ
ック構成図。
【図4】この発明の第2の実施の形態を説明するために
示す図。
【図5】同第2の実施の形態におけるバースト誤り時の
訂正動作を説明するために示す図。
【図6】同第2の実施の形態を実現した構成を示すブロ
ック構成図。
【図7】この発明の第3の実施の形態を説明するために
示す図。
【符号の説明】
1…外符号符号化器、 2a〜2y…遅延回路、 3…内符号符号化器、 4…伝送路、 5…内符号復号器、 6a〜6y…遅延回路、 7…外符号復号器、 8…リードソロモン符号化器、 9a〜9p…遅延回路、 10…畳み込み符号化器、 11…伝送路、 12…畳み込み符号復号器、 13a〜13p…遅延回路、 14…リードソロモン復号器、 15…リードソロモン符号化器、 16…RAM、 17…RAM制御回路、 18…畳み込み符号化器、 19…変調器、 20…送信アンテナ、 21…受信アンテナ、 22…復調器、 23…畳み込み符号復号器、 24…RAM、 25…RAM制御回路、 26…リードソロモン復号器。
フロントページの続き (56)参考文献 特開 平3−292023(JP,A) 特開 平5−244020(JP,A) 特開 昭63−127623(JP,A) 特開 平3−147594(JP,A) 特開 平8−329617(JP,A) 特開 平7−202851(JP,A) 今井秀樹著,「符号理論」電子情報通 信学会編,平成2年3月,第220−221頁 宮川洋 ほか著「符号理論」昭晃堂, 昭和49年10月(2刷),第304−309頁 (58)調査した分野(Int.Cl.6,DB名) H04L 1/00 H03M 13/22

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 デジタル化された情報にインターリーブ
    処理を施して2組以上の誤り訂正符号化を行ない、この
    誤り訂正符号化された情報を伝送あるいは受信する符号
    化伝送方式において、前記2組以上の誤り訂正符号のう
    ちの最も伝送路に近い部分に設けられた第1の誤り訂正
    符号の次に、所定範囲毎に相隣接するシンボル間に予め
    定めた遅延時間差を設けたシンボル列により構成される
    インターリーブ処理を施して設けられた第2の誤り訂正
    符号は、複数の誤りを訂正可能な符号長Nで誤り訂正可
    能数Dのブロック符号であり、これら第1及び第2の誤
    り訂正符号の間のインターリーブについては、そのイン
    ターリーブの深さIを、前記第2の誤り訂正符号の符号
    長Nを誤り訂正可能数Dで割った値N/D以上の最小の
    整数となるように設定することを特徴とする符号化伝送
    方式。
  2. 【請求項2】 デジタル化された情報にインターリーブ
    処理を施して2組以上の誤り訂正符号化を行ない、この
    誤り訂正符号化された情報を伝送あるいは受信する符号
    化伝送方式において、前記2組以上の誤り訂正符号のう
    ちの最も伝送路に近い部分に設けられた第1の誤り訂正
    符号の次に、所定範囲毎に相隣接するシンボル間に予め
    定めた遅延時間差を設けたシンボル列により構成される
    インターリーブ処理を施して設けられた第2の誤り訂正
    符号は、複数の誤りを訂正可能な符号長Nで誤り訂正可
    能数Dのブロック符号であり、これら第1及び第2の誤
    り訂正符号の間のインターリーブについては、そのイン
    ターリーブの深さIを、前記第2の誤り訂正符号の符号
    長Nの整数因数のうちで、該Nを誤り訂正可能数Dで割
    った値N/D以上の最小の因数となるように設定するこ
    とを特徴とする符号化伝送方式。
  3. 【請求項3】 伝送信号の同期を図るために、前記第2
    の誤り訂正符号ブロックよりなる信号列の長さK毎に長
    さSの同期情報を挿入し、長さK+Sの同期ブロックを
    構成して伝送する場合には、インターリーブの深さI
    を、前記同期ブロックの長さK+Sの整数因数のうち
    で、前記第2の誤り訂正符号の符号長Nを誤り訂正可能
    数Dで割った値N/D以上の最小の因数となるように設
    定することを特徴とする請求項2記載の符号化伝送方
    式。
  4. 【請求項4】 伝送信号の同期を図るために、複数のそ
    れぞれ符号長の異なる前記第2の誤り訂正符号ブロック
    よりなる信号列の長さK毎に長さSの同期情報を挿入
    し、長さK+Sの同期ブロックを構成して伝送する場合
    には、インターリーブの深さIを、前記同期ブロックの
    長さK+Sの整数因数のうちで、前記第2の誤り訂正符
    号のうちの最大の符号長を持つ符号の符号長Nmを誤り
    訂正可能数Dで割った値Nm/D以上の最小の因数とな
    るように設定することを特徴とする請求項3記載の符号
    化伝送方式。
JP7302896A 1996-03-28 1996-03-28 符号化伝送方式 Expired - Lifetime JP2863726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7302896A JP2863726B2 (ja) 1996-03-28 1996-03-28 符号化伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7302896A JP2863726B2 (ja) 1996-03-28 1996-03-28 符号化伝送方式

Publications (2)

Publication Number Publication Date
JPH09266471A JPH09266471A (ja) 1997-10-07
JP2863726B2 true JP2863726B2 (ja) 1999-03-03

Family

ID=13506492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7302896A Expired - Lifetime JP2863726B2 (ja) 1996-03-28 1996-03-28 符号化伝送方式

Country Status (1)

Country Link
JP (1) JP2863726B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359291B2 (ja) 1998-07-17 2002-12-24 株式会社ケンウッド デインターリーブ回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
今井秀樹著,「符号理論」電子情報通信学会編,平成2年3月,第220−221頁
宮川洋 ほか著「符号理論」昭晃堂,昭和49年10月(2刷),第304−309頁

Also Published As

Publication number Publication date
JPH09266471A (ja) 1997-10-07

Similar Documents

Publication Publication Date Title
JP3549788B2 (ja) 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム
JP2824474B2 (ja) 誤り訂正方式及びこの誤り訂正方式を用いた復号器
US6738942B1 (en) Product code based forward error correction system
US4312070A (en) Digital encoder-decoder
US8520496B2 (en) Method and apparatus for rate matching within a communication system
US6839870B2 (en) Error-correcting code interleaver
EP0608079A2 (en) System for prevention of erroneous detection of synchronization in a data transmission system with forward error correction
US5898698A (en) Multiple codeword interleaver method and apparatus
EP0963073A1 (en) Transmitter and receiver
US7895498B2 (en) Apparatuses and method for error correction coding and error correction decoding
EP1545011B1 (en) Optimized interleaving of digital signals
JP2001028549A (ja) 衛星アプリケーション用の積符号によって、セルを符号化する方法
US6772377B2 (en) Convolutional interleaving with interleave depth larger than codeword size
CA2153956A1 (en) Transmission system and apparatus therefor
US4606026A (en) Error-correcting method and apparatus for the transmission of word-wise organized data
JP2863726B2 (ja) 符号化伝送方式
US5809042A (en) Interleave type error correction method and apparatus
JP2021141617A (ja) 符号化装置、送信機、復号装置および受信機
EP0674395A2 (en) Error correction code encoding device and error correction code encoding method
JPH0832632A (ja) 伝送方式及びその装置
JP2000078567A (ja) データ並び換え装置とその方法および受信装置
JPH0795163A (ja) データ伝送装置
JP2000067532A (ja) 誤り訂正符号化/復号化方式及び誤り訂正符号化/復号化装置
Houghton Augmenting Error Codes
JP2000067531A (ja) 誤り訂正符号化/復号化方式及び誤り訂正符号化/復号化装置