JP2860973B2 - Active matrix display device - Google Patents
Active matrix display deviceInfo
- Publication number
- JP2860973B2 JP2860973B2 JP8266695A JP8266695A JP2860973B2 JP 2860973 B2 JP2860973 B2 JP 2860973B2 JP 8266695 A JP8266695 A JP 8266695A JP 8266695 A JP8266695 A JP 8266695A JP 2860973 B2 JP2860973 B2 JP 2860973B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display device
- wiring
- active matrix
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は薄膜トランジスタ（以下
ＴＦＴと呼ぶ）等のスイッチング素子により液晶を駆動
し画像表示をおこなうアクティブマトリックス表示装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device which drives a liquid crystal by a switching element such as a thin film transistor (hereinafter referred to as a TFT) to display an image.
【０００２】[0002]
【従来の技術】アクティブマトリックス液晶表示装置に
よる表示画質は近年きわめて改善されＣＲＴに匹敵する
レベルになってきた。しかしながら、量産性において
は、その構成やプロセス上の問題により必ずしも十分な
歩留まりで生産されているわけではない。2. Description of the Related Art The display image quality of an active matrix liquid crystal display device has been greatly improved in recent years and has reached a level comparable to a CRT. However, in terms of mass productivity, production is not always performed at a sufficient yield due to problems in its configuration and process.
【０００３】液晶表示装置の典型的な不良モードに線欠
陥不良が挙げられる。線欠陥の発生する原因としては、
ドライバＩＣの故障、断線、隣接配線間のショート、静
電気等があるが、なかでも静電気によるＴＦＴ特性の劣
化による線欠陥は基本的にリペア不可能であり重要な課
題となっている。A typical defect mode of a liquid crystal display device is a line defect defect. The causes of line defects are:
Driver IC failures, disconnections, short-circuits between adjacent wirings, static electricity, etc. are present. Above all, line defects due to deterioration of TFT characteristics due to static electricity cannot be repaired basically, which is an important issue.
【０００４】静電気による線欠陥を防止する方法として
は、全信号配線をショートする配線を形成し、電気容量
を大きくすることで配線１本に対するダメージを分散、
軽減することが一般的な方法である。[0004] As a method of preventing line defects due to static electricity, a wiring for shorting all signal wirings is formed, and damage to one wiring is dispersed by increasing electric capacity.
Mitigation is a common practice.
【０００５】このショート配線は、画像検査工程などの
ショート配線を除去すべき工程の直前で除去される。除
去方法としてはエッチング等の化学反応を利用する方法
と、配線パターンを機械的に削り取る方法があり、作業
性等の面から後者を選択するのが一般的である。The short wiring is removed immediately before a step for removing the short wiring such as an image inspection step. As a removing method, there are a method utilizing a chemical reaction such as etching, and a method of mechanically removing a wiring pattern, and the latter is generally selected from the viewpoint of workability and the like.
【０００６】ここで、ショート配線を基板端面または割
断面近くに配置しておけば端面の面取り作業により除去
できることが分かる。Here, it can be seen that if the short wiring is disposed near the end face of the substrate or near the fractured surface, it can be removed by chamfering the end face.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、通常、
面取り量は基板端面または割断面からの距離で規定され
るが、基板サイズ、パターン、割断位置のバラツキによ
り必要十分な量を精度良く面取りすることは困難であ
る。ショート配線が完全に除去できない場合には、隣接
配線間ショートやそれに伴うＩＣの能力不足による画像
異常等の課題が発生する。However, usually,
The amount of chamfering is defined by the distance from the end face of the substrate or the cross section. However, it is difficult to precisely chamfer a necessary and sufficient amount due to variations in substrate size, pattern, and cutting position. When the short wiring cannot be completely removed, problems such as a short circuit between adjacent wirings and a resulting image defect due to a shortage of IC capability occur.
【０００８】そのため、面取り量の管理としてショート
配線が除去されているかどうか目視検査を行う必要があ
り、それでも微小な部分は見逃す危険性があった。For this reason, it is necessary to visually inspect whether or not the short wiring has been removed as a management of the chamfer amount, and there is still a risk that a minute portion may be overlooked.
【０００９】本発明は、このような従来の課題を考慮
し、ショート配線除去不良、およびそれにともなう隣接
配線間ショート等の無いアクティブマトリックス表示装
置を提供することを目的とするものである。SUMMARY OF THE INVENTION An object of the present invention is to provide an active matrix display device in which there is no short wiring removal defect and no short circuit between adjacent wirings due to the short wiring failure taking into consideration such conventional problems.
【００１０】[0010]
【課題を解決するための手段】第１の基板の一主面上に
薄膜トランジスタ等のスイッチング素子と、前記スイッ
チング素子に電気的に接続された画像信号配線、走査信
号配線および画素電極とがマトリックス状に形成され、
前記第１の基板とある間隙をもって対向する透明電極が
成膜された第２の基板との間に液晶等の表示材料を挟持
し、前記画像信号配線群または前記走査信号配線群を電
気的に短絡させるショート配線を持ち、前記第１の基板
および前記第２の基板を割断し複数に分割した後、第１
の基板端面または割断面を面取りすることにより前記シ
ョート配線を除去するアクティブマトリックス表示装置
において、第１の基板の一主面上に面取り状態を示す目
印を前記ショート配線とは独立に形成することにより目
的を達成するものである。A switching element such as a thin film transistor and image signal wiring, scanning signal wiring and pixel electrode electrically connected to the switching element are arranged in a matrix on one main surface of a first substrate. Formed in
A display material such as a liquid crystal is sandwiched between the first substrate and a second substrate on which a transparent electrode opposed to the first substrate with a certain gap is formed, and the image signal wiring group or the scanning signal wiring group is electrically connected. After the first substrate and the second substrate are cut and divided into a plurality of pieces,
In an active matrix display device in which the short wiring is removed by chamfering an end face or a split cross section of the substrate, a mark indicating a chamfered state is formed on one main surface of the first substrate independently of the short wiring. The purpose is achieved.
【００１１】又、面取り状態を表わす目印は、面取りに
より除去される領域に形成した第１の目印と、面取りに
よって除去されない領域に形成した第２の目印とを含む
アクティブマトリックス表示装置である。The mark indicating the chamfered state is an active matrix display device including a first mark formed in a region removed by chamfering and a second mark formed in a region not removed by chamfering.
【００１２】又、前記目印を前記走査信号配線を形成す
る薄膜層で形成することを特徴とするアクティブマトリ
ックス表示装置である。Further, the active matrix display device is characterized in that the mark is formed by a thin film layer forming the scanning signal wiring.
【００１３】又、前記目印を前記画像信号配線を形成す
る薄膜層で形成することを特徴とするアクティブマトリ
ックス表示装置である。Further, in the active matrix display device, the mark is formed by a thin film layer forming the image signal wiring.
【００１４】又、前記第１の基板端面または割断面から
第２の目印までの距離が、第１の基板端面または割断面
からショート配線までの距離と、そのショート配線の幅
とを合わせた距離よりも大きいアクティブマトリックス
表示装置である。The distance from the first substrate end face or the split section to the second mark is a distance obtained by adding the distance from the first substrate end face or the split section to the short wiring and the width of the short wiring. Larger active matrix display device.
【００１５】[0015]
【作用】上記本発明において、例えば、ショート配線よ
り内側、つまり基板端面または割断面からショート配線
までの距離とショート配線の幅を合わせた距離よりも大
きい位置に目印を形成しておき、必要十分な量を面取り
するように確認しながら作業を行う。その後、目印部の
みの目視検査によりショート配線除去不良を選別するこ
とができ、それにより隣接配線間ショート等の課題の発
生を防ぐことができる。According to the present invention, for example, a mark is formed on the inner side of the short wiring, that is, at a position larger than the distance from the substrate end face or the cross section to the short wiring and the distance of the width of the short wiring. Work while making sure to chamfer an appropriate amount. Thereafter, a short wiring removal failure can be selected by visual inspection of only the mark portion, thereby preventing the occurrence of a problem such as a short between adjacent wirings.
【００１６】[0016]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１７】図１および図２は、本実施例におけるショ
ート配線除去不良を説明するための図である。図１では
平面的に除去不良が存在する場合を示している。すなわ
ち、下方の大部分のショート配線１は除去されている
が、上方にわずかに除去不良部９がある。図２では立体
的に見て除去不良が存在している場合を示している。面
とりを斜めに行なうためにおこる除去不良である。FIG. 1 and FIG. 2 are diagrams for explaining a short wiring removal failure in this embodiment. FIG. 1 shows a case where a defective removal exists in a plane. That is, most of the short wiring 1 below has been removed, but there is a slightly removed defective portion 9 above. FIG. 2 shows a case where a removal defect exists in a three-dimensional manner. This is a removal defect that occurs because chamfering is performed diagonally.
【００１８】従来の技術の説明で明らかなように、ショ
ート配線が除去されたかどうかの判定を行なう場合、シ
ョート配線そのものを目視確認していては相当な工数が
必要でかつ、微小な部分でのショート配線残りを見逃す
可能性がある。As is clear from the description of the prior art, when determining whether or not a short wiring has been removed, a considerable amount of man-hour is required if the short wiring itself is visually checked, and a small part is required. There is a possibility that the remaining short wiring may be missed.
【００１９】さらに、面取りが必要量ぎりぎりの場合、
多少の作業バラツキ、寸法バラツキでもショート配線残
りが生じる。Further, when the chamfer is almost the required amount,
Even if there is some work variation or dimensional variation, short wiring remains.
【００２０】これを避けるため、本実施例では、ショー
ト配線以外の部分で、面取り量規定が可能で、しかもバ
ラツキに対するマージンの確保も可能となる目印を設け
る。In order to avoid this, in the present embodiment, marks are provided at portions other than the short wiring so that the chamfer amount can be defined and a margin for variation can be secured.
【００２１】図３に本発明の一実施例を示す。第１の目
印としてショート配線１の位置を示す線２、製造バラツ
キ範囲８を示す線３、第２の目印として、最大面取り許
容位置を示す線４を設ける。製造バラツキ範囲８を示す
線３が除去されており、かつ、最大面取り許容位置を示
す線４が確認できる範囲が適正な面取り量であり、この
目印により一目で面取り量が適正かどうかの確認ができ
る。この目印はショート配線１の両端に配置することが
望ましい。７は面取りラインである。FIG. 3 shows an embodiment of the present invention. As a first mark, a line 2 indicating the position of the short wiring 1, a line 3 indicating a manufacturing variation range 8, and a line 4 indicating a maximum allowable chamfering position are provided as a second mark. The range in which the line 3 indicating the manufacturing variation range 8 is removed and the line 4 indicating the maximum allowable chamfering position can be confirmed is an appropriate chamfering amount. With this mark, it is possible to confirm at a glance whether the chamfering amount is appropriate. it can. It is desirable that these marks be arranged at both ends of the short wiring 1. 7 is a chamfer line.
【００２２】図４に本発明の第２の実施例を示す。ショ
ート配線１の位置から製造バラツキ範囲の幅を持つ、第
１の目印であるブロックパターン５と、第２の目印であ
る最大面取り許容位置を示すパターン６を設ける。ブロ
ックパターン５が除去されており最大面取り許容位置を
示すパターン６が確認できる範囲が適正な面取り量であ
り、この目印により一目で面取り量が適正かどうかの確
認ができる。また、パターン６は、適正に面取りされた
かどうかを明確にするために製造バラツキ範囲の幅をも
つブロックパターン５に近い側に突起６１を設け、突起
６１が完全に除去されず残っていれば適正であることが
判断できる。この目印の場合もショート配線の両端に配
置することが望まれる。FIG. 4 shows a second embodiment of the present invention. A block pattern 5 as a first mark and a pattern 6 indicating a maximum allowable chamfering position as a second mark are provided having a width in the range of manufacturing variation from the position of the short wiring 1. The range in which the block pattern 5 is removed and the pattern 6 indicating the maximum allowable chamfering position can be confirmed is the proper chamfering amount, and this mark allows the user to confirm at a glance whether the chamfering amount is appropriate. The pattern 6 is provided with a projection 61 on the side close to the block pattern 5 having a width of the manufacturing variation in order to clarify whether or not the chamfer is properly performed. Can be determined. In the case of this mark as well, it is desired to be arranged at both ends of the short wiring.
【００２３】なお、各位置を示すパターンは上記の位置
および範囲が示せるものならば、円形、楕円形等どのよ
うな形状でもよいことはいうまでもない。It is needless to say that the pattern indicating each position may be any shape such as a circle or an ellipse as long as it can indicate the above-mentioned position and range.
【００２４】[0024]
【発明の効果】以上述べたところから明らかなように、
本発明は、薄膜トランジスタ等のスイッチング素子、そ
のスイッチング素子に電気的に接続された画像信号配
線、走査信号配線、および画素電極がマトリックス状に
形成された第１の基板と、前記第１の基板と所定の間隙
をもって対向する、透明電極が成膜された第２の基板と
の間に液晶等の表示材料を挟持し、前記画像信号配線群
または前記走査信号配線群を電気的に短絡させるショー
ト配線を持ち、前記第１の基板および前記第２の基板を
割断し複数に分割した後、第１の基板端面または割断面
を面取りすることにより前記ショート配線を除去する方
法により製造されるアクティブマトリックス表示装置に
おいて、前記第１の基板上に面取り状態を示す目印を、
前記ショート配線とは独立に形成したものであるから、
ショート配線除去不良、およびそれにともなう隣接配線
間ショート等の不都合を解消することができる。As is apparent from the above description,
The present invention provides a first substrate on which a switching element such as a thin film transistor, an image signal wiring electrically connected to the switching element, a scanning signal wiring, and a pixel electrode are formed in a matrix, A short wiring for sandwiching a display material such as a liquid crystal between the second substrate on which a transparent electrode is formed and a second substrate opposed with a predetermined gap, and electrically short-circuiting the image signal wiring group or the scanning signal wiring group; An active matrix display manufactured by a method of cutting the first substrate and the second substrate, dividing the first substrate and the second substrate into a plurality of pieces, and chamfering an end face or a split cross section of the first substrate to remove the short wiring. In the apparatus, a mark indicating a chamfered state is provided on the first substrate,
Because it is formed independently of the short wiring,
Inconveniences such as short wiring removal failure and a short circuit between adjacent wirings can be eliminated.
【図１】ショート配線除去不良を示す模式平面図であ
る。FIG. 1 is a schematic plan view showing a short wiring removal failure.
【図２】ショート配線除去不良部の断面図である。FIG. 2 is a cross-sectional view of a defective portion where a short wiring is removed.
【図３】本発明の一実施例における目印の形状を示す図
である。FIG. 3 is a diagram showing a shape of a mark in one embodiment of the present invention.
【図４】本発明の第２の実施例における目印の形状を示
す図である。FIG. 4 is a view showing a shape of a mark in a second embodiment of the present invention.
１ ショート配線 ２ ショート配線の位置を示す線 ３ 製造バラツキ範囲を示す線 ４ 最大面取り許容位置を示す線 ５ ショート配線の位置から製造バラツキ範囲の幅を持
つブロックパターン ６ 最大面取り許容位置を示すパターンDESCRIPTION OF SYMBOLS 1 Short wiring 2 Line indicating the position of short wiring 3 Line indicating the range of manufacturing variation 4 Line indicating the maximum allowable chamfering position 5 Block pattern having the width of the manufacturing variation range from the position of short wiring 6 Pattern indicating the maximum allowable chamfering position
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−221926（ＪＰ，Ａ) 特開 平６−82775（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/1343 G02F 1/1345────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-221926 (JP, A) JP-A-6-82775 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G02F 1/136 500 G02F 1/1343 G02F 1/1345
Claims (5)
子、そのスイッチング素子に電気的に接続された画像信
号配線、走査信号配線、および画素電極がマトリックス
状に形成された第１の基板と、前記第１の基板と所定の
間隙をもって対向する、透明電極が成膜された第２の基
板との間に液晶等の表示材料を挟持し、前記画像信号配
線群または前記走査信号配線群を電気的に短絡させるシ
ョート配線を持ち、前記第１の基板および前記第２の基
板を割断し複数に分割した後、第１の基板端面または割
断面を面取りすることにより前記ショート配線を除去す
る方法により製造されるアクティブマトリックス表示装
置において、前記第１の基板上に面取り状態を示す目印
を、前記ショート配線とは独立に形成したことを特徴と
するアクティブマトリックス表示装置。1. A first substrate on which a switching element such as a thin film transistor, an image signal wiring electrically connected to the switching element, a scanning signal wiring, and a pixel electrode are formed in a matrix, and the first substrate. A display material such as a liquid crystal is sandwiched between a transparent substrate and a second substrate on which a transparent electrode is formed, which is opposed to the second substrate with a predetermined gap, and electrically short-circuits the image signal wiring group or the scanning signal wiring group. An active matrix manufactured by a method having a wiring, cutting the first substrate and the second substrate, dividing the substrate into a plurality of pieces, and chamfering an end face or a cross section of the first substrate to remove the short wiring. In the display device, a mark indicating a chamfered state is formed on the first substrate independently of the short wiring. Display device.
り除去される領域に形成した第１の目印と、面取りによ
って除去されない領域に形成した第２の目印とを含むこ
とを特徴とする請求項１記載のアクティブマトリックス
表示装置。2. A mark representing a chamfered state includes a first mark formed in a region removed by chamfering and a second mark formed in a region not removed by chamfering. The active matrix display device as described in the above.
線を形成する薄膜層で形成することを特徴とする請求項
１記載のアクティブマトリックス表示装置。3. The active matrix display device according to claim 1, wherein a mark indicating a chamfered state is formed by a thin film layer forming said scanning signal wiring.
線を形成する薄膜層で形成することを特徴とする請求項
１記載のアクティブマトリックス表示装置。4. The active matrix display device according to claim 1, wherein a mark indicating a chamfered state is formed by a thin film layer forming said image signal wiring.
目印までの距離が、第１の基板端面または割断面からシ
ョート配線までの距離と、そのショート配線の幅とを合
わせた距離よりも大きいことを特徴とする請求項１記載
のアクティブマトリックス表示装置。5. The distance from the end face or the split section of the first substrate to the second mark is greater than the distance obtained by adding the distance from the end face or the split section of the first substrate to the short wiring and the width of the short wiring. 2. The active matrix display device according to claim 1, wherein the active matrix display device is also large.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8266695A JP2860973B2 (en) | 1995-04-07 | 1995-04-07 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8266695A JP2860973B2 (en) | 1995-04-07 | 1995-04-07 | Active matrix display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08278514A JPH08278514A (en) | 1996-10-22 |
| JP2860973B2 true JP2860973B2 (en) | 1999-02-24 |
Family
ID=13780763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8266695A Expired - Fee Related JP2860973B2 (en) | 1995-04-07 | 1995-04-07 | Active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860973B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100497962B1 (en) * | 1998-02-23 | 2005-09-14 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Manufacturing Method |
| JP3868687B2 (en) | 1999-12-10 | 2007-01-17 | 株式会社アドバンスト・ディスプレイ | Manufacturing method of substrate for display device |
| KR100817130B1 (en) | 2002-03-13 | 2008-03-27 | 엘지.필립스 엘시디 주식회사 | Pattern for detecting grind amount of liquid crystal display panel and method for deciding grind defective using it |
| JP4727313B2 (en) * | 2005-06-20 | 2011-07-20 | 三菱電機株式会社 | Display panel, display device including the same, and method for manufacturing display device |
-
1995
- 1995-04-07 JP JP8266695A patent/JP2860973B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08278514A (en) | 1996-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251474B2 (en) | Active matrix substrate | |
| US7602453B2 (en) | Display device | |
| JP2860973B2 (en) | Active matrix display device | |
| EP1435539A1 (en) | Liquid crystal display unit | |
| CN110928087B (en) | Broken line repairing method of TFT substrate | |
| CN113448131A (en) | Display panel and test method thereof | |
| US7133113B2 (en) | Method of manufacturing a LCD using a photoresist with varying thickness | |
| JP3979234B2 (en) | Liquid crystal display and manufacturing method thereof | |
| US7324184B2 (en) | Indicator for deciding grinding amount of liquid crystal display panel and method for detecting grinding failure using the same | |
| US6618100B2 (en) | Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus | |
| JP3096009B2 (en) | LCD panel | |
| KR100941314B1 (en) | Array substrate and the fabrication method for lcd | |
| JP3541328B2 (en) | Liquid crystal display | |
| KR100488943B1 (en) | Liquid Crystal Display formed repair line and method for fabricaing the same | |
| KR100663029B1 (en) | Liquid crystal display device and method of manufacturing thereof and testing method for thereof | |
| JP3806629B2 (en) | Liquid crystal display | |
| KR20000003167A (en) | Lcd(liquid crystal display) | |
| KR101030530B1 (en) | liquid crystal display device and method for manufacturing the same | |
| JP2912189B2 (en) | Inspection method of liquid crystal panel | |
| KR100960453B1 (en) | Liquid crystal display | |
| JP2003005205A (en) | Liquid crystal display device, method for manufacturing the same and application device for image display | |
| JP2001356357A (en) | Liquid crystal display device | |
| KR100333981B1 (en) | a thin film transistor substrate for liquid crystal displays and repairing methods thereof | |
| KR100569260B1 (en) | Formation method of electrode wiring to prevent short | |
| KR100996522B1 (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |