JP2857382B2 - 半導体チップパッケージ - Google Patents

半導体チップパッケージ

Info

Publication number
JP2857382B2
JP2857382B2 JP9156914A JP15691497A JP2857382B2 JP 2857382 B2 JP2857382 B2 JP 2857382B2 JP 9156914 A JP9156914 A JP 9156914A JP 15691497 A JP15691497 A JP 15691497A JP 2857382 B2 JP2857382 B2 JP 2857382B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding pad
chip
chip bonding
molding resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9156914A
Other languages
English (en)
Other versions
JPH1092973A (ja
Inventor
相 泳 朴
宗 坤 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH1092973A publication Critical patent/JPH1092973A/ja
Application granted granted Critical
Publication of JP2857382B2 publication Critical patent/JP2857382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8546—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップパッ
ケージに関し、より詳細には、周縁部にスロットが形成
されたチップ接着パッドを備え、半導体チップの端部が
スロットに沿って位置し、このスロットを介して成形樹
脂が直接半導体チップの下面に接するようにしたプラス
チック成形された半導体チップパッケージに関する。
【０００２】
【従来の技術】近年、電子工業分野においては、軽量
化、小型化、高速化、多機能化、高性能化、高信頼性及
び低コスト化が追求されている。このような製品設計の
目標達成を可能にする技術の一つが、パッケージ組立技
術である。パッケージの主要機能は、（１）半導体チッ
プの回路を駆動する電流経路を提供し、（２）半導体チ
ップに入力または半導体チップから出力される電気信号
を分配し、（３）半導体チップの回路から発生する熱を
除去し、（４）半導体チップを支持すると共に外部汚染
から保護することである。
【０００３】従来のプラスチック成形された半導体チッ
プパッケージは、一般に半導体チップがチップ接着パッ
ドに接着される構造を有する。半導体チップには、入出
力パッドが形成されており、この入出力パッドは、ワイ
ヤによりリードに電気的に連結される。リード、チッ
プ、チップ接着パッド及びワイヤは、成形樹脂により封
止される。従来のプラスチック成形パッケージの構造を
図４及び図５に示す。
【０００４】図４は、従来の半導体チップパッケージ１
００を示す部分切欠斜視図であり、図５は、図４のＶ−
Ｖ線に沿って切断した断面図である。
【０００５】図４及び図５に示すように、従来のプラス
チック成形パッケージ１００は、複数の入出力パッド１
２を備えた半導体チップ１０が、接着剤３０によりチッ
プ接着パッド２０に接着される構造を有する。半導体チ
ップ１０の入出力パッド１２は、ワイヤ４０によりリー
ド５０に電気的に連結される。半導体チップ１０及びチ
ップ接着パッド２０は、外部からの汚染を防止するため
に、成形樹脂６０で封止される。また、リード５０のワ
イヤ接続部分及びワイヤ４０も、成形樹脂６０で封止さ
れる。リード５０の他端部分は、成形樹脂６０から外部
に突出する。図４の参照符号２２は、チップ接着パッド
２２を支持するために使用されるタイバーを示す。
【０００６】チップ接着パッド２０は、リード５０と同
様に、銅合金又はＦｅ−Ｎｉ合金のような金属よりな
り、成形樹脂６０及び接着剤３０は、エポキシ樹脂のよ
うな樹脂よりなる。従って、それらの材料により熱膨張
係数が互いに相違している。そこで、外部基板にパッケ
ージをソルダ結合させる際やパッケージの信頼性テスト
の際にパッケージが高温に露出されると、各種の問題が
生ずる。すなわち、熱膨張係数の差異に起因してチップ
接着パッド２０と成形樹脂６０との間又はチップ接着パ
ッド２０と接着剤３０との間の界面で熱的応力や機械的
な応力が発生し、このようなパッケージ内の応力は、界
面剥離や成形樹脂のクラックを引き起こす。パッケージ
クラックは、界面のボイドに凝縮された水蒸気又は成形
樹脂自体に吸湿された水蒸気の急激な体積膨張に起因す
る圧力により生じる。さらに、水蒸気や汚染物質がチッ
プの上面に至ると、入出力パッドの腐蝕を引き起こす。
【０００７】このような問題を解決するために、界面剥
離及びボイドを減少させながら、半導体チップと成形樹
脂間の結合力を増加させる試みが提案されている。それ
は、図５に示すように、チップ接着パッド２０の中央部
に開口部２４を形成することである。しかしながら、界
面剥離やクラックのような好ましくない現象は主に半導
体チップ１０又はチップ接着パッド２０の端部で生ずる
ことを考慮すれば、この解決策では、開口部２４が中心
部に形成されるので、あまり効果的でない。また、タイ
バー２２と成形樹脂６０との間の界面に沿って外部から
水分が浸透して、チップ接着パッド２０と接着剤３０と
の間の界面剥離を引き起こしたり、ひいてはチップ１０
の端部や上面まで浸透して、入出力パッド１２の不良を
引き起こすことがあった。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、半導体チップと成形樹脂との間の結合力を向上させ
た半導体チップパッケージを提供することにある。
【０００９】本発明の他の目的は、高い信頼性を有する
半導体チップパッケージを提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、周縁部に少なくとも１つのスロットが形
成されたチップ接着パッドを含む半導体チップパッケー
ジを提供する。上面に複数の入出力パッドが形成された
半導体チップは、チップ接着パッドに接着される。ま
た、半導体チップの周囲には、入出力パッドに対応する
ように複数のリードが配置される。リードの一端部は、
各々ワイヤを介して入出力パッドに電気的に連結され
る。半導体チップ、チップ接着パッド、ワイヤ及びリー
ドの一端部を成形樹脂により封止する。
【００１１】チップ接着パッドのスロットは、半導体チ
ップ下面の端部に対応するようにチップ接着パッドの周
縁部に形成され、チップ下面の端部は、スロットに沿っ
て位置し、スロットを介して外部に露出される。従っ
て、成形樹脂がチップ接着パッドのスロット内に充填さ
れると、成形樹脂が直接半導体チップ下面の端部に接着
されるので、界面剥離やクラックのような不良の発生を
防止することができる。スロットは、チップ接着パッド
の周縁部に沿って複数のスロットに分割されることが好
ましい。半導体チップは、チップ接着パッドの複数のス
ロットにより取り囲まれた内側領域に接着される。チッ
プ接着パッドの内側領域は、半導体チップより小さい
が、チップ接着パッドの全体面積は、半導体チップより
大きくすることが好ましい。チップ接着パッドは、四角
形状とすることができる。
【００１２】また、半導体チップパッケージは、チップ
接着パッドに結合された少なくとも１つのタイバーをさ
らに含むことが好ましい。この場合、スロットは、タイ
バーに隣接するチップ接着パッドの周縁部に形成すると
よい。
【００１３】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施形態をより詳細に説明する。
【００１４】図１は、本発明による半導体チップパッケ
ージ２００の一例を示す切欠斜視図であり、半導体チッ
プ１１０の端部に対応するチップ接着パッド１２０の周
縁部にスロット１２４が形成された半導体チップパッケ
ージ２００を示している。また、図２は、図１のＩＩ−
ＩＩ線に沿って切断した断面図であり、図３は、図１及
び図２に示した半導体チップパッケージ２００に使用さ
れる、スロット１２４が形成されたチップ接着パッド１
２０の一例を示す平面図である。
【００１５】図１乃至図３を参照すると、本発明による
半導体チップパッケージ２００は、周縁部に沿って少な
くとも１つのスロット１２４が形成されたチップ接着パ
ッド１２０と、チップ接着パッド１２０上に接着される
半導体チップ１１０とを含む。半導体チップ１１０の上
面には、複数の入出力パッド１１２が形成されている。
半導体チップ１１０の下面は、接着剤１３０によりチッ
プ接着パッド１２０に接着される。半導体チップ１１０
の周囲には、複数の入出力パッド１１２とそれぞれ対応
して複数のリード１５０が配設され、各リード１５０の
一端部は、ワイヤ１４０により半導体チップ１１０の対
応する入出力パッド１１２とそれぞれ電気的に連結され
る。チップ１１０、チップ接着パッド１２０、ワイヤ１
４０及びリード１５０のワイヤ接続部分は、成形樹脂１
６０により封止される。リード１５０のワイヤ接続部分
と反対側の部分は、成形樹脂１６０から外部に突出す
る。成形樹脂１６０としては、エポキシモルディングコ
ンパウンドのようなエポキシ系の成形樹脂が好ましい。
【００１６】成形樹脂１６０は、チップ接着パッド１２
０のスロット１２４内に充填される。スロット１２４
は、チップ１１０の端部に対応するチップ接着パッド１
２０の周縁部に形成されるので、チップ１１０下面の端
部は、スロット１２４に沿って位置して、スロット１２
４を介して下部に露出される。従って、チップ１１０下
面の端部は、チップ接着パッド１２０に接着されるので
はなく、スロット１２４内に充填される成形樹脂１６０
に直接接着されるので、チップ１１０と成形樹脂１６０
間の結合力が向上し、これにより、熱膨張係数の差異に
起因する従来のような問題は解決できる。すなわち、界
面剥離やクラックのような不良が生じやすいチップ１１
０の端部は、成形樹脂１６０に緊密に結合される。
【００１７】チップ接着パッド１２０は、チップ１１０
の形状に対応して四角形状である。チップ接着パッド１
２０は、チップ１１０を安定的に支持するために、チッ
プ１１０より大きいことが好ましい。しかしながら、実
際にチップ１１０が接着される部分は、チップ接着パッ
ド１２０の全体ではなく、チップ接着パッド１２０のス
ロット１２４により取り囲まれた内側領域１２６であ
る。チップ接着パッド１２０の内側領域１２６はチップ
１１０より小さいので、チップ１１０の端部がスロット
１２４を介して露出される。
【００１８】なお、チップ接着パッド１２０の内側領域
１２６は、スロット１２４により外側領域１２８と区分
されるが、完全に２つの領域に分離されるものではな
く、互いに連結されている。すなわち、スロット１２４
は、チップ接着パッド１２０の周縁部に沿って複数のス
ロットに分割されている。図３に、複数のスロット１２
４を有するチップ接着パッド１２０の一例を示す。
【００１９】本発明による半導体チップパッケージ２０
０は、チップ接着パッド１２０に連結された少なくとも
１つのタイバー１２２をさらに含んでもよい。タイバー
１２２は、チップ接着パッド１２０に機械的な安定性を
提供する。タイバー１２２がチップ接着パッド１２０に
結合される場合には、チップ接着パッド１２０のスロッ
ト１２４は、周縁部、特に、タイバー１２２に隣接して
形成することが好ましい。タイバー１２２に隣接して形
成されたスロット１２４は、水分や汚染物質がチップ１
１０の上面や端部に至る直接的な連結経路を遮断するこ
とができ、これにより、界面剥離やクラックばかりでな
く入出力パッドの腐蝕のような不良を防止することがで
きる。
【００２０】チップ１１０の入出力パッド１１２は、チ
ップ１１０上面の対向する周縁部に形成される。チップ
１１０の下部に位置するスロット１２４は、入出力パッ
ド１１２と垂直方向に見て対応する位置に形成すること
が好ましい。図２に示す例で説明すると、チップ１１０
上面の入出力パッド１１２に対応するチップ１１０の下
面には、チップ接着パッド１２０は存在せず、スロット
１２４内の成形樹脂１６０が存在する。このような垂直
構造は、界面剥離やクラックの発生を減少させることに
加えて、チップ１１０上面の入出力パッドに有益な影響
を及ぼす。
【００２１】さらに、従来のパッケージでは、所期の目
的を達成するためには、図５の開口部２４が所定のサイ
ズを有していなければならないので、多様なチップに適
用することが困難であった。しかしながら、本発明によ
れば、スロットをチップの端部に対応するように形成す
ることにより、サイズが異なる多様な半導体チップに容
易に適用することができる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
成形樹脂がスロット内に充填され、これにより成形樹脂
がチップの下面に直接接着するので、界面剥離やクラッ
クのような不良の発生を確実に防止することができる。
従って、半導体チップと成形樹脂間の結合力が向上した
半導体チップパッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明による半導体チップパッケージの一例で
あって、半導体チップの端部に対応するチップ接着パッ
ドの周縁部にスロットが形成された半導体チップパッケ
ージを示す部分切欠斜視図である。
【図２】図１のＩＩ−ＩＩ線に沿って切断した断面図で
ある。
【図３】図１及び図２に示す半導体チップパッケージに
使用される、スロットが形成されたチップ接着パッドの
一例を示す平面図である。
【図４】従来の半導体チップパッケージを示す部分切欠
斜視図である。
【図５】図４のＶ−Ｖ線に沿って切断した断面図であ
る。
【符号の説明】
１１０ 半導体チップ １１２ 入出力パッド １２０ チップ接着パッド １２２ タイバー １２４ スロット １２６ 内側領域 １２８ 外側領域 １４０ ワイヤ １５０ リード ２００ 半導体チップパッケージ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１面と第２面を有し、前記第１面に複
    数の入出力パッドが形成された半導体チップと、 前記半導体チップの前記第２面に接着されたチップ接着
    パッドと、 前記入出力パッドの各々に対応するように前記半導体チ
    ップの周囲に配置され、一端部が各々ワイヤにより前記
    入出力パッドに電気的に連結された複数のリードと、 前記半導体チップ、前記チップ接着パッド、前記ワイヤ
    及び前記リードの一端部を封止する成形樹脂とを含み、 前記チップ接着パッドには前記半導体チップの第２面の
    端部に対応する周縁部に少なくとも１つのスロットが形
    成され、前記半導体チップの第２面の端部が成形樹脂と
    直接結合されたことを特徴とする半導体チップパッケー
    ジ。
  2. 【請求項２】 前記スロットは、前記チップ接着パッド
    の周縁部に沿って複数のスロットに分割されたことを特
    徴とする請求項１記載の半導体チップパッケージ。
  3. 【請求項３】 前記チップ接着パッドは、前記複数のス
    ロットにより取り囲まれた内側領域を有し、前記半導体
    チップは、前記チップ接着パッドの内側領域に接着され
    ることを特徴とする請求項２記載の半導体チップパッケ
    ージ。
  4. 【請求項４】 前記チップ接着パッドの内側領域は、前
    記半導体チップより小さく、前記チップ接着パッドの全
    体面積は、前記半導体チップより大きいことを特徴とす
    る請求項３記載の半導体チップパッケージ。
  5. 【請求項５】 前記チップ接着パッドは、四角形状であ
    ることを特徴とする請求項１記載の半導体チップパッケ
    ージ。
  6. 【請求項６】 前記チップ接着パッドに結合された少な
    くとも１つのタイバーをさらに含むことを特徴とする請
    求項１記載の半導体チップパッケージ。
  7. 【請求項７】 前記チップ接着パッドの周縁部に形成さ
    れる前記少なくとも１つのスロットは、前記タイバーに
    隣接することを特徴とする請求項６記載の半導体チップ
    パッケージ。
  8. 【請求項８】 前記成形樹脂は、エポキシモルディング
    コンパウンドであることを特徴とする請求項１記載の半
    導体チップパッケージ。
JP9156914A 1996-09-06 1997-06-13 半導体チップパッケージ Expired - Fee Related JP2857382B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996-38730 1996-09-06
KR1019960038730A KR100231086B1 (ko) 1996-09-06 1996-09-06 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
JPH1092973A JPH1092973A (ja) 1998-04-10
JP2857382B2 true JP2857382B2 (ja) 1999-02-17

Family

ID=19473021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9156914A Expired - Fee Related JP2857382B2 (ja) 1996-09-06 1997-06-13 半導体チップパッケージ

Country Status (3)

Country Link
US (1) US5847446A (ja)
JP (1) JP2857382B2 (ja)
KR (1) KR100231086B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JPH11307713A (ja) * 1998-04-24 1999-11-05 Sony Corp 半導体装置用リードフレーム
KR100265566B1 (ko) * 1998-05-12 2000-09-15 김영환 칩 스택 패키지
US20020030257A1 (en) 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
KR100335480B1 (ko) * 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
JP3602997B2 (ja) * 1999-12-15 2004-12-15 松下電器産業株式会社 半導体装置及び半導体装置の製造方法
US7049166B2 (en) * 2000-08-17 2006-05-23 Authentec, Inc. Methods and apparatus for making integrated circuit package including opening exposing portion of the IC
TW472951U (en) * 2000-10-16 2002-01-11 Siliconix Taiwan Ltd Leadframe chip with trench
KR100734425B1 (ko) * 2001-03-05 2007-07-03 삼성전자주식회사 변형 방지용 리드 프레임을 갖는 이중 칩 패키지
US7148561B2 (en) * 2001-03-29 2006-12-12 Siliconware Precision Industries Co., Ltd. Ball grid array substrate strip with warpage-preventive linkage structure
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
EP1302983A1 (en) * 2001-10-15 2003-04-16 Siliconix (Taiwan) Ltd. Leadframe having slots in a die pad
DE10162676B4 (de) * 2001-12-19 2005-06-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102007044620A1 (de) * 2007-09-19 2009-04-16 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
US8492887B2 (en) * 2010-03-25 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
EP3142144A4 (en) * 2014-05-09 2018-03-21 Mitsubishi Electric Corporation Semiconductor module
US10446507B2 (en) 2017-08-30 2019-10-15 Micron Technology, Inc. Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952999A (en) * 1988-04-26 1990-08-28 National Semiconductor Corporation Method and apparatus for reducing die stress
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム

Also Published As

Publication number Publication date
JPH1092973A (ja) 1998-04-10
US5847446A (en) 1998-12-08
KR100231086B1 (ko) 1999-11-15
KR19980020296A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
JP2857382B2 (ja) 半導体チップパッケージ
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR950009626B1 (ko) 수지 봉지형 반도체 장치
KR100403608B1 (ko) 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US6664643B2 (en) Semiconductor device and method for manufacturing the same
KR100194848B1 (ko) 성형 반도체 팩케지
KR970067781A (ko) 반도체 장치와 그의 제조방법 및 집합형 반도체 장치
KR960012647B1 (ko) 반도체장치 및 그 제조방법
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
US6541870B1 (en) Semiconductor package with stacked chips
KR100352120B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
US5256903A (en) Plastic encapsulated semiconductor device
JPS6223096Y2 (ja)
KR100198312B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JP2007042702A (ja) 半導体装置
KR100279249B1 (ko) 적층형패키지및그의제조방법
KR0156515B1 (ko) 반도체 패키지
KR100476667B1 (ko) 리드프레임및이를이용한반도체칩패키지
US5905300A (en) Reinforced leadframe to substrate attachment
KR0176113B1 (ko) 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
JPH03268347A (ja) 半導体装置
JPH0579173B2 (ja)
JPH02205056A (ja) 集積回路パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees