JP2856376B2 - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JP2856376B2
JP2856376B2 JP24375892A JP24375892A JP2856376B2 JP 2856376 B2 JP2856376 B2 JP 2856376B2 JP 24375892 A JP24375892 A JP 24375892A JP 24375892 A JP24375892 A JP 24375892A JP 2856376 B2 JP2856376 B2 JP 2856376B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
layer
film
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24375892A
Other languages
English (en)
Other versions
JPH0695149A (ja
Inventor
仁志 氏政
猛久 桜井
優 梶谷
幹雄 片山
昌也 岡本
幸也 西岡
学 高濱
勝博 川合
吉祐 嶋田
秀則 音琴
誠 宮後
昌浩 伊達
直文 近藤
厚志 伴
貢祥 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP24375892A priority Critical patent/JP2856376B2/ja
Publication of JPH0695149A publication Critical patent/JPH0695149A/ja
Application granted granted Critical
Publication of JP2856376B2 publication Critical patent/JP2856376B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタ等がマトリクス状に形成されたアク
ティブマトリクス基板に関する。
【0002】
【従来の技術】アクティブマトリクス型液晶表示装置
は、薄膜トランジスタ(以下、「TFT」と称す)等が
マトリクス状に形成されたアクティブマトリクス基板
に、対向基板を対向配設させ、両基板の間に液晶を挟持
させた構造をしている。
【0003】従来のアクティブマトリクス基板の構造を
説明する。図7に従来のアクティブマトリクス基板を構
成する1単位である絵素の平面図を示し、図8に図7の
A−A線による断面図を示す。
【0004】図7に示すように、アクティブマトリクス
基板は、ガラス基板101上にタンタル(Ta)からな
るゲート配線102とチタン(Ti)からなるソース配
線103が配設されており、ゲート配線102及びソー
ス配線103に接続されたTFTが各絵素に2個ずつ形
成されている。TFTは各絵素に2個ずつ形成される必
要はなく、1個ずつ形成されているものもある。
【0005】図8を参照して、TFTの構造を詳しく述
べる。
【0006】図示するTFTは、ガラス基板101上に
配設されたゲート配線102を覆って、酸化タンタル
(Ta25)からなる第1のゲート絶縁膜104が形成
され、第1のゲート絶縁膜104上全面を覆って、窒化
シリコン(SiNx)からなる第2のゲート絶縁膜10
5が形成されている。第2のゲート絶縁膜105上でゲ
ート配線102の形成位置と一部重なるように真性アモ
ルファスシリコン(以下「a−Si(i)」と称す)か
らなる半導体層106が形成されている。半導体層10
6中央部上には、SiNxからなるエッチングストッパ
層107が形成されている。半導体層106のエッチン
グストッパ層107を挟んで両側上には、n+型アモル
ファスシリコン(以下「a−Si(n+)」と称す)か
らなるコンタクト層108が、エッチングストッパ層1
07上で分断されて形成されている。コンタクト層10
8の一方(図面左側)を覆ってソース配線103が形成
されており、コンタクト層108の他方(図面右側)を
覆ってTiからなるドレイン配線109が形成されてい
る。ドレイン配線109と一部重なるように、酸化イン
ジウム・スズ(ITO)からなる絵素電極110が形成
されている。
【0007】上記構造を有する従来のアクティブマトリ
クス基板の製造方法を説明する。
【0008】先ず、ガラス基板101上に、Taを堆積
させパターニングしてゲート配線102を形成し、ゲー
ト配線102の表面を陽極酸化して第1のゲート絶縁膜
104を形成する。
【0009】次に、第2のゲート絶縁膜105となるS
iNx層、半導体層106となるa−Si(i)層及び
エッチングストッパ層107となるSiNx層をこの順
に連続的に被着して、エッチングストッパ層107をパ
ターニングする。
【0010】この様な状態の基板1上に、コンタクト層
108となるa−Si(n+)を被着させ、上記a−S
i(i)層と共に、パターニングし、半導体層106及
びコンタクト層108を形成する。
【0011】次に、この様な基板101上全面にTiを
スパッタリング法で被着した後、フォトリソグラフィに
よりソース配線103及びドレイン配線109を所定の
パターンに形成しエッチングする。このエッチング方法
には、ウェットエッチング法とドライエッチング法の2
種類がある。ウェットエッチング法では、フッ硝酸等の
エッチング液を用いてエッチングする。ドライエッチン
グ法では、エッチングガスとして、CF4、SF6等のガ
スを用いてエッチングする。ドライエッチング法は、ウ
ェットエッチング法と比較して、ドライエッチングの異
方性エッチング特性からパターン精度が向上する。
【0012】最後に、この様な状態の基板101上全面
にITOを被着させ、パターニングして絵素電極110
を形成する。
【0013】
【発明が解決しようとする課題】上述のような従来のア
クティブマトリクス基板においては、図14に示すよう
に、ガラスからなる絶縁性基板121上に、ITOから
なるストライプ状の配線122が形成されているのみで
あった。ITOは抵抗が高いので、従来のマトリクス基
板ではバスラインである配線122の抵抗が大きくなる
という問題がある。この問題に対し、ITOからなる配
線上に金属補助配線を形成することが考えられるが、I
TOが金属付着力が弱いことから、ITO膜上に金属補
助配線を形成することができなかった。
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】本発明は、上記従来技術の問題点を解決す
るためになされたものであり、信号配線及び走査配線
低抵抗とし、液晶表示装置に用いたときに良好な表示品
位を得ることの出来るアクティブマトリクス基板を提供
することを目的とする。
【0020】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、基板上に、信号配線及び走査配線が格子
状に配線され、該信号配線と該走査配線で囲まれた領域
に絵素電極がマトリクス状に配置されると共に、該絵素
電極、該信号配線、及び該走査配線に電気的に接続され
たスイッチング素子を備えたアクティブマトリクス基板
において、該信号配線及び該走査配線を、基板側から、
ITOからなる配線層、窒化タンタルからなる導電層及
びタンタルからなる金属補助配線層がこの順に形成され
た3層構造としており、そのことにより、上記目的が達
成される。
【0021】
【0022】
【0023】
【0024】
【作用】上記構成によれば、信号配線及び走査配線を、
ITOからなる配線層の上に、ITOとの付着力の強い
窒化タンタルからなる導電層を形成して、その上にタン
タルからなる金属補助配線層を形成した3層構造として
いるので、アクティブマトリクス基板において低抵抗な
配線を実現することが可能となる。 特に、配線の材料と
してタンタルを用いるので、一般にタンタルの薄膜はほ
とんどが正方格子構造を有するβ−Taとなり高抵抗と
なるのに対し、タンタルを窒化物上に成膜すると、体心
立方格子構造を有するα−Taとなり低抵抗になる。従
って、上記の金属補助配線は一般のタンタル膜より低抵
抗となる。
【0025】
【0026】
【0027】
【0028】
【実施例】本発明の実施例を以下に説明する。
【0029】<第1実施例>本実施例のアクティブマト
リクス基板の構造を、図1を参照して説明する。図1は
本実施例のアクティブマトリクス基板を構成するTFT
の断面図である。
【0030】図示するTFTは、ガラス基板1上に配設
されたゲート配線2を覆って、酸化タンタル(Ta
25)からなる第1のゲート絶縁膜4が形成され、第1
のゲート絶縁膜4上全面を覆って、SiNxからなる第
2のゲート絶縁膜5が形成されている。第2のゲート絶
縁膜5上でゲート配線2の形成位置と一部重なるように
a−Si(i)からなる半導体層6が形成されている。
半導体層6中央部上にはSiNxからなるエッチングス
トッパ層7が形成されている。半導体層6のエッチング
ストッパ層7を挟んで両側上には、a−Si(n+)か
らなるコンタクト層8が、エッチングストッパ層7上で
分断されて形成されている。コンタクト層8の一方(図
面左側)を覆って下層ソース配線3a及び上層ソース配
線3bからなるソース配線が形成されており、コンタク
ト層8の他方(図面右側)を覆って、絵素電極と一体に
なっている絵素電極兼下層ドレイン配線9aと、上層ド
レイン配線9bとからなるドレイン配線が形成されてい
る。絵素電極兼下層ドレイン配線9aのドレイン配線9
と重ならない部分が絵素電極として機能する。
【0031】上記構造を有する従来のアクティブマトリ
クス基板の製造方法を、図2乃至図図6に基づいて説明
する。
【0032】先ず、図2に示すように、透明な絶縁性ガ
ラス基板1上に膜厚が500〜5000オングストロー
ムのTa膜をスパッタリング法により被着し、フォトリ
ソグラフィによりパターン形成して、エッチングを行い
ゲート配線2を形成する。Ta膜のエッチングには、C
4、O2の混合ガスをプラズマ化しドライエッチングを
行う方法と、フッ酸と硝酸との混合液をエッチング液と
してウェットエッチングを行う方法とがある。ウェット
エッチングを行う場合は、ガラス基板1とTa膜との間
に膜厚が1000〜10000オングストロームのTa
25を予め形成しておき、ガラス基板1がエッチングさ
れないようにする。
【0033】次に、図3に示すように、ゲート配線2の
上表面を陽極酸化して膜厚が500〜5000オングス
トロームのTa25を形成する。
【0034】次に、図4に示すように、プラズマCVD
法によりゲート絶縁膜5となる膜厚が500〜6000
オングストロームのSiNx膜、半導体層6となる膜厚
が50〜1000オングストロームのa−Si(i)膜
及びエッチングストッパ層7となる膜厚が300〜50
00オングストロームのSiNx膜をこの順に連続的に
被着する。その後、フォトリソグラフィによりパターニ
ングし、最上層のSiNxをBHF液(フッ酸+フッ化
アンモニュウム)でエッチングすることにより、エッチ
ングスットパ層7のみを形成する。
【0035】図5に示すように、プラズマCVD法によ
りコンタクト層8となる膜厚が200〜2000オング
ストロームのa−Si(n+)膜を被着した後、フォト
リソグラフィ及びエッチングにより、a−Si(n+
膜と上記a−Si(i)膜とを、同時に島状にパターニ
ングして、コンタクト層8と半導体層6とを得る。
【0036】次に、図6に示すように、ITO、SnO
2、InO3のいずれか1つのからなる単層、又は2つ以
上の材料からなる多層膜を、膜厚が300〜3000オ
ングストロームとなるようにスパッタリング法により被
着して透明導電膜を形成する。その透明導電膜上に、T
i、Ta、TaN、Mo、Alのいずれか1つからなる
単層、又は2つ以上の材料からなる多層膜を、膜厚が5
00〜5000オングストロームとなるようにスパッタ
リング法により被着して金属薄膜を形成する。金属薄膜
をフォトリソグラフィによりパターン形成した後、エッ
チングしてソース配線3及びドレイン配線9を形成す
る。
【0037】ソース配線3及びドレイン配線9のエッチ
ング方法には、ドライエッチング法とウェットエッチン
グ法との2種類がある。
【0038】ドライエッチング法では、電極が対向配置
された平行平板式のドライエッチング装置を用いて、C
4、O2ガス等のフッ素系混合ガス或はCCl4、O2
ス等の塩素系混合ガスをプラズマ化して、金属薄膜のエ
ッチングを行う。当プロセスにおいては、透明導電膜と
金属薄膜とのエッチングレート選択比が十分得られるた
め、SiNxを材料とする下地の第2のゲート絶縁膜5
がエッチングされることはない。
【0039】ウェットエッチング法では、HF、HNO
3等のフッ硝酸系混合エッチング液により、金属薄膜の
エッチングを行う。当プロセスにおいても、透明導電膜
と金属薄膜とのエッチングレート選択比が十分に得られ
るため、SiNxを材料とする下地の第2のゲート絶縁
膜5がエッチングされることはない。
【0040】最後に、図1に示すように、透明導電膜を
フォトリソグラフィによりパターン形成して、エッチン
グすることによって、ソース配線3、ドレイン配線9及
び絵素電極10を形成する。このエッチングには、HC
lとFeCl3との混合液である塩化第2鉄系エッチン
グ液、HBrの臭化水素系エッチング液、HClとZn
等との混合液であるエッチング液を用いることによっ
て、透明導電膜のみをエッチングする。これらのエッチ
ング液においては、第2のゲート絶縁膜5の材料である
SiNxをエッチングすることがない。
【0041】以上のように、ソース配線3及びドレイン
配線9をエッチングするときに、第2のゲート絶縁膜5
を損なうことはない。その結果、ソース配線3とゲート
配線2との間、及びドレイン配線9とゲート配線2との
間の絶縁性を向上させることが出来る。
【0042】又、ソース配線3は、下層ソース配線3a
及び上層ソース配線3bからなっているので、少なくと
も2層以上の積層構造となっている。そのため、ソース
配線の冗長性が増しても断線しにくい。
【0043】本実施例のアクティブマトリクス基板に、
表面に対向電極を形成した対向基板を対向配設し、両基
板の間に液晶を封入することによって形成される液晶表
示装置は、第2のゲート絶縁膜5に起因する点欠陥及び
ソース配線2の冗長性による線状欠陥の発生確率を低下
させることができる。この結果、表示品位は大幅に向上
する。
【0044】<第2実施例>図9に本実施例の金属配線
基板の要部断面図を示す。図示する金属配線基板は、例
えばアクティブマトリクス基板としても使用されるもの
である。具体的には、ガラスからなる絶縁性基板11上
にTaからなる下層電極配線12が形成され、下層電極
配線12の上表面には、窒素量が40〜50アトミック
%のTaNx層13が形成されている。更に、TaNx
13と一部重畳して基板11上にITO電極配線14が
形成されている。
【0045】絶縁性基板11の材料としては、ガラス以
外にも、石英、シリコンウェファ、セラミック等を用い
ることが出来る。下層電極配線12には電極として機能
する部分も含み、その材料としては、Ta以外にも、T
aNx、Ti、Al、W、Mo等を用いることが出来
る。
【0046】上記構造を有する金属配線基板の製造方法
を説明する。
【0047】先ず、絶縁性基板11上にスパッタリング
法によりTaを、例えば3000オングストロームの膜
厚で堆積し、フォトリソグラフィにより所望の形状の下
層電極配線12を得る。
【0048】次に、窒素ガスを用いた反応性スパッタリ
ング法により、窒素量が40〜50アトミック%のTa
xを、例えば700オングストロームの膜厚で堆積
し、フォトリソグラフィにより所望の形状のTaNx
13を形成する。尚、反応性スパッタリング法に代えて
イオンシャワードーピング法により、TaNxを形成し
てもよい。
【0049】更に、TaNx層13形成部分を含む基板
11上にITOを、例えば2000オングストロームの
膜厚で堆積し、フォトリソグラフィにより、所望の形状
のITO電極配線14を形成する。
【0050】上述のような金属配線基板では、TaNx
層13の存在により、下層電極配線12とITO電極配
線14との電気的接続抵抗を小さく且つ安定にすること
が出来る。
【0051】これに対して、従来の金属配線基板は、図
10に示すように、ガラスからなる絶縁性基板111上
にTaからなる下層電極配線112が形成されており、
下層電極112と一部重畳して基板111上にITO電
極配線114が形成された構成である。又、その製造方
法は以下の通りである。先ず、絶縁性基板111上にス
パッタリング法によりTaを3000オングストローム
の膜厚で堆積し、フォトリソグラフィにより所望の形状
の下層電極配線112を得る。更に、下層電極配線11
2形成部分を含む基板111上に、ITOを2000オ
ングストロームの膜厚で堆積し、フォトリソグラフィに
より所望の形状のITO電極配線114を形成する。
【0052】従って、従来の金属配線基板は、上述のよ
うに下層電極配線112の材料としてTaを用いた場合
には、ITO成膜時及び、電気回路を搭載する際に行う
後工程の加熱時に、酸素が下層電極配線112の表層に
拡散して、下層電極配線112の表面に酸化膜が生成す
る。この酸化膜の電気抵抗は大きく、比抵抗が1014Ω
・cm以上である。更に、この酸化膜とITO電極配線
114との接触抵抗も大きくなる。その結果、Taから
なる下層電極配線12とITO電極配線14との接続抵
抗は数10mΩ・mm2〜数10Ω・mm2となり、不安
定であるとともに大きな値になるという問題点があっ
た。
【0053】この様な問題点を解決すべく、本実施例は
上述のように、下層電極配線12とITO電極配線14
との間にTaNx層13を形成している。よって、Ta
x層13の中に含まれる窒素が酸素の拡散を防ぐこと
になり、又、TaNx層13の比抵抗は10-3Ω・cm
程度と小さい。その結果、下層電極配線12とITO電
極配線14との電気的接続抵抗は、実測値で4〜7mΩ
・mm2と小さく且つ安定したものとなる。尚、この様
にして形成された金属配線基板には、必要に応じてトラ
ンジスタなどを設けることが出来、液晶表示素子用のマ
トリクス基板として使用できる。
【0054】<第3実施例>図11に本実施例のマトリ
クス基板の平面図を示し、図12に図11に示すマトリ
クス基板のB−B線による断面図を示す。このマトリク
ス基板は、ガラスからなる絶縁性基板21上にストライ
プ状にバスライン25が形成されている。このバスライ
ン25は、図12から分かるように3層構造をしてお
り、基板側からITOからなる配線22、窒化タンタル
からなる導電層23及びタンタルからなる金属補助配線
24がこの順に形成されている。
【0055】配線22の材料としては、Ta以外にも、
Ti、Nb、Al、Cu、W、Mo等の金属及びこれら
の金属を主成分とする合金を用いることができる。例え
ば、Alを主成分とする合金の場合は、Al以外の金属
としてTa、Si、Cu、Zn、Ni等が用いられる。
導電層23の材料としては、窒化タンタル以外にも、配
線22の材料とすることが出来る金属の窒化物を使用す
ることが出来る。ここで、導電層23の材料は、配線2
2の材料の金属の窒化物である必要はない。
【0056】上記構造を有するマトリクス基板の製造方
法を説明する。
【0057】先ず、絶縁性基板21上にスパッタリング
法等によりITOを、例えば1000オングストローム
の膜厚で成膜し、フォトリソグラフィによりストライプ
状にパターニングを行い配線22を形成する。
【0058】次に、配線22が形成された基板21上に
スパッタリング法により、例えば500オングストロー
ムの膜厚を有する窒化タンタル及び5000オングスト
ロームの膜厚を有するタンタルをこの順に堆積する。
【0059】最後に、導電層23用の窒化タンタル膜及
び金属補助配線24用のタンタル膜を同時にフォトリソ
グラフィにより所定の形状にパターニングして、バスラ
イン25を形成する。
【0060】上記窒化タンタル膜及びタンタル膜の成膜
工程には、図13に模式的に示すスパッタリング装置を
用いる。このスパッタリング装置は、2つのゲートバル
ブ201で仕切られた3つの空間からなっており、一端
(図の右側)からローダ202、スパッタリングチャン
バ203、アンローダ204の各空間が設けられてい
る。ローダ202、スパッタリングチャンバ203、ア
ンローダ204は、各々に設けられたポンプ205によ
って真空にすることが出来る。スパッタリングチャンバ
203は、少なくとも2つの電極を備えており、ローダ
202側の電極にはホットプレスによって作られた窒素
モル濃度が15%の窒化タンタルのターゲット206が
装着され、アンローダ204側の電極にはタンタルのタ
ーゲット207が装着されている。スパッタリングチャ
ンバ203内には、スパッタガスとしてアルゴン及び窒
素を適宜導入できる。
【0061】上記構成を有するスパッタリング装置によ
る窒化タンタル膜及びタンタル膜の成膜内容を説明す
る。
【0062】先ず、ローダ202に基板21をセット
し、ポンプ205によってローダ202内の排気を行い
真空にする。ゲートバルブ201を開き、基板21を、
既に真空にしてあるスパッタリングチャンバ203内を
通して、アンローダ204内に搬送する。基板21がス
パッタリングチャンバ203内を搬送される間は、スパ
ッタリングチャンバ203内に、アルゴンと窒素とをそ
の流量比が1:1となるように導入する。基板21が窒
化タンタルのターゲット206上を搬送される間に、窒
素濃度が45〜50アトミック%の窒化タンタルが基板
21上に堆積される。この時のスパッタパワー及び基板
21の搬送速度は、窒化タンタルのターゲット206の
上方で、膜厚が500オングストロームの窒化タンタル
が基板21上に堆積されるように設定されている。
【0063】アンローダ204内に基板21を移動させ
た後、続いて、基板21をスパッタリングチャンバ20
3内を通して、ローダ202に搬送する。基板21がス
パッタリングチャンバ203内を搬送される間は、スパ
ッタリングチャンバ203内にアルゴンのみを導入す
る。基板21がタンタルのターゲット207上を搬送さ
れる間に、タンタルが基板21上に堆積される。この時
のスパッタパワー及び基板21の搬送速度は、タンタル
のターゲット207の上方で、膜厚が5000オングス
トロームのタンタルが基板21上に堆積されるように設
定されている。
【0064】上述のようにして作製されたマトリクス基
板においては、ITOからなる配線22上に金属補助配
線24を形成しているので、バスラインが低抵抗とな
る。
【0065】これに対し、従来のマトリクス基板は、図
14に示すように、ガラスからなる絶縁性基板121上
に、ITOからなるストライプ状の配線122が形成さ
れているのみであった。ITOは抵抗が高いので、従来
のマトリクス基板ではバスラインである配線122の抵
抗が大きくなる。ところが、従来は本実施例のように、
ITO膜上に金属補助配線を形成することができなかっ
た。これは、ITOが金属付着力が弱いことに起因す
る。
【0066】尚、本実施例では、ITOからなる配線2
1上に、ITOとの付着力の強い、窒素濃度が45〜5
0アトミック%の窒化タンタルからなる導電層23を形
成しているので、金属補助配線24を設けることが出来
る。
【0067】ここで、窒化タンタルの窒素濃度を45〜
50アトミック%としているのは、窒化タンタルには窒
化濃度が50%を越えるものは存在せず、窒化濃度が4
5%未満のものは、ITOとの付着力が弱いため使用で
きないからである。
【0068】配線22の材料にタンタルを使用した場合
には、他の材料を使用する場合と異なる作用もある。タ
ンタルには2種類の結晶構造があり、1つは正方格子で
あり、他の一つは体心立体格子である。正方格子構造を
有するTaはβ−Taと呼ばれ、その薄膜の固有抵抗は
170〜200μΩcmである。一方、体心立方格子構
造を有するTaはα−Taと呼ばれ、その薄膜の固有抵
抗は13〜15μΩcmである。一般にタンタルの薄膜
はほとんどがβ−Taとなり、高抵抗となる。しかし、
タンタルを窒化物上に成膜すると、α−Taとなり低抵
抗になる。従って、本実施例の金属補助配線24は一般
のタンタル膜より低抵抗である。
【0069】以上の説明から明らかなように、本実施例
のマトリクス基板によれば、ITOからなる配線上に、
間に窒化物を介して金属補助配線を形成しているので、
低抵抗な配線を実現することができる。
【0070】
【発明の効果】以上の説明から明らかなように、本発明
のアクティブマトリクス基板によれば、信号配線及び走
査配線を、ITOからなる配線層の上に、ITOとの付
着力の強い窒化タンタルからなる導電層を形成して、そ
の上にタンタルからなる金属補助配線層を形成した3層
構造としているので、アクティブマトリクス基板におい
て低抵抗な配線を実現することができる。 特に、配線の
材料としてタンタルを用いるので、一般にタンタルの薄
膜はほとんどが正方格子構造を有するβ−Taとなり高
抵抗となるのに対し、タンタルを窒化物上に成膜する
と、体心立方格子構造を有するα−Taとなり低抵抗に
なるので、上記の金属補助配線を一般のタンタル膜より
低抵抗とすることができる。 また、このアクティブマト
リクス基板を液晶表示装置に用いたときに良好な表示品
位を得ることができる。
【0071】
【0072】
【図面の簡単な説明】
【図1】本発明のアクティブマトリクス基板を構成する
TFTの断面図である。
【図2】図1に示すTFTの製造過程を表す断面図であ
る。
【図3】図1に示すTFTの別の製造過程を表す断面図
である。
【図4】図1に示すTFTの別の製造過程を表す断面図
である。
【図5】図1に示すTFTの別の製造過程を表す断面図
である。
【図6】図1に示すTFTの別の製造過程を表す断面図
である。
【図7】従来のアクティブマトリクス基板を構成する1
絵素の平面図である。
【図8】図7のA−A線による断面図である。
【図9】第2実施例の金属配線基板の断面図である。
【図10】従来の金属配線基板の断面図である。
【図11】第3実施例のマトリクス基板の平面図であ
る。
【図12】図11に示すマトリクス基板のB−B線によ
る断面図である。
【図13】図11に示すマトリクス基板の製造に用いる
スパッタリング装置の構成を示す概略図である。
【図14】従来のマトリクス基板の断面図である。
【符号の説明】
1 ガラス基板 2 ゲート配線 3a 下層ソース配線 3b 上層ソース配線 4 第1のゲート絶縁膜 5 第2のゲート絶縁膜 6 半導体層 7 エッチングストッパ層 8 コンタクト層 9a 絵素電極兼下層ドレイン配線 9b 上層ドレイン配線
フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 岡本 昌也 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 西岡 幸也 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 高濱 学 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 川合 勝博 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 嶋田 吉祐 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 音琴 秀則 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 伊達 昌浩 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 近藤 直文 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 伴 厚志 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 平田 貢祥 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平4−276723(JP,A) 特開 平2−170135(JP,A) 特開 平2−234125(JP,A) 特開 平2−234132(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/1343 G02F 1/136 500

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に、信号配線及び走査配線が格子状
    に配線され、該信号配線と該走査配線で囲まれた領域に
    絵素電極がマトリクス状に配置されると共に、該絵素電
    極、該信号配線、及び該走査配線に電気的に接続された
    スイッチング素子を備えたアクティブマトリクス基板に
    おいて、 該信号配線及び該走査配線を、基板側から、ITOから
    なる配線層、窒化タンタルからなる導電層及びタンタル
    からなる金属補助配線層がこの順に形成された3層構造
    としたアクティブマトリクス基板。
JP24375892A 1992-09-11 1992-09-11 アクティブマトリクス基板 Expired - Lifetime JP2856376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24375892A JP2856376B2 (ja) 1992-09-11 1992-09-11 アクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24375892A JP2856376B2 (ja) 1992-09-11 1992-09-11 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPH0695149A JPH0695149A (ja) 1994-04-08
JP2856376B2 true JP2856376B2 (ja) 1999-02-10

Family

ID=17108550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24375892A Expired - Lifetime JP2856376B2 (ja) 1992-09-11 1992-09-11 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP2856376B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184853A (ja) * 1994-12-27 1996-07-16 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20000045306A (ko) * 1998-12-30 2000-07-15 김영환 박막 트랜지스터 액정표시소자의 제조방법
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0695149A (ja) 1994-04-08

Similar Documents

Publication Publication Date Title
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US6081308A (en) Method for manufacturing liquid crystal display
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
TWI285784B (en) Method for manufacturing thin film transistor allay
JP4210658B2 (ja) 薄膜トランジスタ液晶表示装置(tftlcd)用基板のアルミニウム配線形成方法とこれにより製造されたtftlcd基板
JP2009290223A (ja) 薄膜トランジスタ及びその製造方法
JP2000002892A (ja) 液晶表示装置、マトリクスアレイ基板およびその製造方法
JPH1093102A (ja) 薄膜トランジスタの製造方法
WO2021012449A1 (zh) Tft器件及其制备方法、tft阵列基板
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
JP4469913B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP2856376B2 (ja) アクティブマトリクス基板
JPH0555575A (ja) 半導体装置
JP3199404B2 (ja) 薄膜トランジスタの製造方法
JPH11264995A (ja) 液晶表示装置の製造方法
JPH10173191A (ja) 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
JP4579012B2 (ja) 液晶表示装置の製造方法
KR100552283B1 (ko) 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JPH06214255A (ja) 配線材料および液晶表示装置および液晶表示装置の製造方法
JP2788601B2 (ja) 金属配線、薄膜トランジスタおよびtft液晶表示装置
JP4224661B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101127

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111127

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 14