JP2856201B2 - Pachinko machine - Google Patents

Pachinko machine

Info

Publication number
JP2856201B2
JP2856201B2 JP9209710A JP20971097A JP2856201B2 JP 2856201 B2 JP2856201 B2 JP 2856201B2 JP 9209710 A JP9209710 A JP 9209710A JP 20971097 A JP20971097 A JP 20971097A JP 2856201 B2 JP2856201 B2 JP 2856201B2
Authority
JP
Japan
Prior art keywords
winning
winning opening
pachinko machine
register
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9209710A
Other languages
Japanese (ja)
Other versions
JPH1080537A (en
Inventor
征一郎 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP9209710A priority Critical patent/JP2856201B2/en
Publication of JPH1080537A publication Critical patent/JPH1080537A/en
Application granted granted Critical
Publication of JP2856201B2 publication Critical patent/JP2856201B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、コンピュータを用
いたパチンコ機に関する。 【0002】 【従来技術】近年のパチンコ機は、球の入賞確率を電子
的に制御するために、コンピュータを用いているものが
ある。係るパチンコ機では、当たりモードを決定するた
めに、偶然性に左右される事象を生起させ、その事象か
ら当たりモードを決定し、その当たりモードに対応して
より複雑なゲームの展開を制御するようにしている。し
かし、発光装置、発音装置等の出力装置は、単音、単発
光等の単純な制御しか行われておらず、娯楽性を向上さ
せるため、複雑なゲームのモードに対応して、より木目
細かな制御を行うことが要望されいてる。 【0003】 【発明が解決しようとする問題点】ところが、従来のパ
チンコ機では、係る複雑なゲーム展開を主とした制御の
ため、処理能力が飽和しつつあり、又、一人でプログラ
ム開発を進めなければならなかった。このため、発音装
置、発光装置等の出力装置の制御において、より複雑な
制御、たとえば、ゲームの進行状態に応じて、各音がよ
り音楽的な音で構成され、しかもメロデイーを有する連
続音楽を出力したり、複雑なイルミネーションを発生さ
せるような制御は、困難である。又、このようにコンピ
ュータの制御対象は複雑になると共に増加しているた
め、制御プログラムが長くなり、それを記憶する記憶装
置の容量の増加も必要となる。しかしながら、パチンコ
機では不正を監視する機関の規制により記憶装置の容量
の制限がある。このため、記憶容量の制限という規制の
中で、より複雑且つ多くの制御をこなすことが要求され
てきている。一方、パチンコ機においては、使用される
CPUの数には制限がないが、多量の仕事を高速処理し
なければならないという必然性が少なく、複数CPUを
パチンコ機に用いることは行われていない。さらに、処
理の高速化のためにコンピュータ装置の分野で複数CP
Uを用いる場合には、各CPUを独立に並行して動作さ
せることが一般的であり、一方が動作している間は他方
は動作を停止させ、他方が動作している間は一方の動作
を停止させるという交互動作を短周期で行うような使用
は提案されていない。そこで、本発明は、記憶容量の制
限のために、記憶容量を増大させることなく、より複雑
且つ多くの処理を可能にすることである。 【0004】 【問題点を解決するための手段】上記問題点を解決する
ための、発明の構成は、次の通りである。即ち、本発明
は、特定入賞口に於ける玉の入賞を検出する入賞検出装
置を設け、該特定入賞口への入賞に応じて当たりモード
を決定し、そのモードに応じて入賞口への球の入賞確率
を制御するとともに、発光装置、発音装置等の周辺装置
を制御する制御装置を備えたパチンコ機において、前記
制御装置、ワンチップ上に複数の中央処理装置が形成
されたワンチップマイクロコンピュータで構成され、前
記パチンコ機は、さらに、一のクロック発生回路を備
え、前記クロック発生回路は、前記複数の中央処理装置
で共用される構成であることを特徴とするものである。
前記複数の中央処理装置の分業には、例えば、次の様な
手段がある。第1は、1の中央処理装置が入賞確率を制
御して、パチンコ機のゲーム進行を主として管理し、他
の仕事を他の中央処理装置が行う方法である。第2は、
1の中央処理装置が発音装置、発光装置、その他の出力
装置の内、少なくとも1を制御し、他の仕事を他の中央
処理装置が行う方法である。第3は、1の中央処理装置
が、特定入賞口への入賞に応じて偶然性に左右される事
象を生起させ、その事象から当たりモードを決定する処
理を行い、他の仕事を他の中央処理装置が行う方法であ
る。 【0005】 【作用】ワンチップマイクロコンピュータの第1の中央
処理装置は、例えば、ゲームの進行状態を制御する主処
理に使用し、他の中央処理装置は、発音装置、発光装
置、その他の周辺装置を制御するための副処理に使用す
る。この各中央処理装置は、記憶装置を専用的に又共用
的に使用出来るため、独自のプログラムを記憶させた
り、共通のデータを共通に管理することが出来、複雑な
ゲームの処理を簡単化できる。又、リアルタイム平行処
理が可能となるので、たとえば、ゲームの進行の管理
と、出力装置の管理とを平行に分業して行うことが出来
る。このため、より木目細かな複雑な制御が出来る。 【0006】 【発明の実施の形態】以下本発明を具体的な実施例に基
づいて説明する。本実施例は、ヂュアルCPUのうち一
方のCPUをゲームの状態に応じて各種のメロディーを
発生するための制御に使用し、他のCPUをゲームの進
行の管理に用いたものである。 【0007】図2は、パチンコ機の機構を示した外観図
である。50は枠体であり、その枠体50により、遊戯
盤51が支持されている。遊戯盤51には、各種の入賞
口が設けられており、その内52、53、54は、特定
入賞口であり、その特定入賞口に入賞すると、当たりモ
ードを決定する組合せ動作が開始される。56、57、
58、59、60は、普通入賞口であり、61、62
は、チューリップ式役物付き入賞口である。63は、当
たりモードに応じて開閉される大入賞口であり、開閉扉
64が内部に設けられたソレノイド41によって、開閉
されるようになっている。又、大入賞口の中央部には、
V入賞口63が設けられており、その入賞口に入賞した
時は、開閉扉64が、継続して開閉する継続権利を発生
するようにしている。遊戯盤51の中央部には、特定入
賞口52、53、54に球が入賞した時に、偶然性の組
合せ状態を表示する数値表示器27と、ランプ表示器2
9が配設されている。数値表示器27は、3桁のLED
表示器であり、ランプ表示器29は、サイクリックに赤
と青のLEDが配設されたランプである。特定入賞口に
入賞した時は、当たりモードを決定する為に、3桁の数
値の各桁の数値と、ランプ表示器29の点燈LEDが、
それぞれ、異なる周期で回転し、それらが静止状態にな
った時の、組合せで当たりモードが決定され、そのモー
ドに応じて、大入賞口63の開閉扉64の開時間等が制
御される。また、遊戯盤51には、動作状態を表示する
ための各種の表示器、ランプが設けられている。中央部
の30は、特定入賞口に入賞し、当たり処理が保留され
ている球の数を表示する為の記憶個数表示器である。4
7a〜47jは、当たりモードを決定するための組合せ
動作時に、点滅する動作ランプである。43a〜43c
は、大当たり時に、ランプ47a〜47jと共に点滅す
るパニックランプである。又、45a〜45cは、V入
賞口63への入賞がある時に点滅するVランプである。 【0008】図1は、本実施例装置の電気的な構成を示
したブロックダイヤグラムである。制御装置には、デュ
アル・ワンチップマイクロコンピュータ1(以下「デュ
アルコンピュータ」と言う)が使用されている。そのデ
ュアルコンピュータ1は、CPU1とCPU2の2つの
中央処理装置を有しており、内部ROM、内部RAMを
双方からアクセスすることが可能である。そして、それ
ぞれのCPUは、独自のプログラムに沿って、1ステッ
プづつ自動的に交互に実行したり(オートスワップモー
ド)、動作CPUのプログラム制御により、他のCPU
に動作を移行させる制御が可能である(プログラムスワ
ップモード)。係るデュアルコンピュータ1には、外部
ROM3、外部RAM5が両CPUからともにアクセス
可能に接続されている。特定入賞口における入賞球を検
出する入賞検出スイッチ7、大入賞口における入賞球を
検出する大入賞口入賞検出スイッチ9、V入賞口におけ
る入賞球を検出するV入賞検出スイッチ11は、チャタ
リングを防止するためのフリップフロップからなる波形
整形回路13を介してデュアルコンピュータ1に接続さ
れている。上記のスイッチは、リミットスイッチで構成
されており、各入賞口から入賞した球を案内するレール
に配設されている。クロック発生回路17は、4MHz
のクロック信号をデュアルコンピュータ1に出力すると
共に、分周器15に信号を出力している。分周器15
は、クロック信号を分周し、周期4.096msecの
外部割込み信号をデュアルコンピュータ1に出力してい
る。デュアルコンピュータ1の主制御は、この割込み信
号に同期して起動される。21は電源回路であり、起動
スイッチ23の信号は、リセット信号発生回路19に入
力し、その出力信号であるリセット信号は、デュアルコ
ンピュータ1のリセット端子に入力しており、そのリセ
ット信号により、初期プログラムが実行される。デュア
ルコンピュータ1の各出力ポートには、表示器駆動回路
25、表示器選択回路31、ソフトウエア・コントロー
ルド・サウンドジェネレータ(以下単に「SSG」と言
う)33、ドライバ39が接続されている。表示器駆動
回路25、表示器選択回路31には、前述した数値表示
器27、ランプ表示器29、記憶個数表示器30が接続
されている。それらの表示器は、デュアルコンピュータ
1から選択データと、表示データとを定周期で出力する
ことにり、ダイナミック駆動される。即ち、表示器選択
回路31により、各表示単位が選択され、その時の表示
器駆動回路25の出力信号に応じて表示される。SSG
33は、デュアルコンピュータ1から音出力のための制
御データを各レジスタに入力して、この制御データに基
づいて作成された波形をD/A変換してスピーカ35に
出力している。ドライバ39は、デュアルコンピュータ
1からの信号に応じて、ソレノイド41を駆動し、パニ
ックランプ43、Vランプ45、動作ランプ47の点燈
動作を制御する。 【0009】次に、係る構成のパチンコ機の作用を、デ
ュアルコンピュータ1の処理手順を示したフローチャー
トに基づいて説明する。 (1)電源投入時の初期セット 起動スイッチ23がオンされると、デュアルコンピュー
タ1に給電されると共に、リセット信号発生回路19
は、リセット信号S4をリセット端子に出力する。する
と、CPU1は、図3に示す処理を実行する。即ち、数
値表示器27に表示する3桁の各数値を記憶する数値表
示レジスタX1、X2、X3を初期値に設定し、ランプ
表示器29の点燈ランプを記憶している表示ランプレジ
スタLを初期値に設定する。また、特定入賞口に入賞し
保留されている入賞球の数をカウントする入賞球カウン
タCを零に、大入賞口への入賞球の個数をカウントする
大入賞口入賞カウンタGを零に、V入賞口への入賞球の
個数をカウントするV入賞球カウンタAを零に初期設定
する。また、制御状態を記憶した状態レジストFを零
に、当たりモードを記憶する当たりモードレジスタRを
零に初期設定し、タイマT1、T2、T3は零に初期設
定される。また、CPU1とCPU2のスワップ状態を
記憶したスワップフラグSがリセットされる。 【0010】(2)バックグランド処理 初期セット後、定時間(4.096msec)ごとの外
部割り込み信号が入力されるごとに、CPU1は、図4
及び図5のプログラムを実行する。ステップ100で、
タイマの更新処理が行われ、ステップ102で、スイッ
チ群の状態信号S1、S2、S3が読み込まれる、これ
らの状態信号は、負論理で構成されており、信号が低レ
ベルの時にスイッチがオン状態にあり、入賞球を検出し
たことを示している。したがって、ステップ104、1
10、114で各状態信号の立ち下がりを検出し、その
時にのみ、各カウンタC、G、Aを1更新する。ただ
し、保留されている入賞球の数は、ステップ106で、
4までしか計数しないようにしている。ステップ118
〜ステップ166は、各状態に応じた処理ステップであ
る。又、ステップ170〜ステップ192は、出力機器
の処理ステップである。当たりモードレジスタRが0の
時は、ソレノイド41はオフ状態とされるので、大入賞
口は閉じるか、閉状態を継続する。また、レジスタRが
0以外の時は、ソレノイド41がオンにされるので、大
入賞口が開状態となるか、開状態を維持する(ステップ
170〜174)。即ち、レジスタRの内容によって、
大入賞口の開閉が制御される。数値表示器27は、レジ
スタX1、X2、X3の値を表示し、ランプ表示器29
はレジスタLで特定されたLEDを点燈する(ステップ
176)。レジスタFが1の時即ち、組合せ動作中の時
は、動作ランプ47が点滅され、レジスタFが2の時、
即ち、大入賞口が開状態の時には、動作ランプ47とパ
ニックランプ43が点滅され、レジスタFが2で、カウ
ンタAが0でない時、即ち、V入賞球がある時は、Vラ
ンプ45が点燈される。また、カウンタCの値は、記憶
個数表示器30に表示される(ステップ178)。ステ
ップ180〜192は、発音制御の有無に応じて、CP
U2をオートスワップモードで駆動したり、停止したり
するためのステップである。発音制御の時即ち、レジス
タFが0以外の時、スワップフラグSがセットされ、オ
ートスワップが開始され、その後は、CPU1と、CP
U2は、1ステップづつ交互に作動することになる。ま
た、レジスタFが0になると、発音制御を停止するた
め、スワップフラグSはリセットされ、オートスワップ
が停止されて、それ以後は、CPU1だけが動作する。 【0011】(3)入賞球が存在しない時の処理 入賞球が存在しない時は、即ち、カウンタCが0の時
は、ステップ100〜124、170〜192の処理が
行われ、それにより、数値表示器、ランプ表示器、各ラ
ンプ群は、所定の表示を行う。 【0012】(4)入賞球が存在する時(C≠0) (a)組合せ動作処理 ステップ124でカウンタCの値が判定され、入賞が検
出されると、カウンタCの値を1減算し、組合せ動作状
態を示すためレジスタFを1にセットし、タイマT1を
所定値に設定する(ステップ124〜130)。そし
て、ステップ132で、乱数発生処理を行い、発生した
乱数をレジスタX1、X2、X3、Lに記憶する。ステ
ップ134でタイムアップとなるまで、ステップ100
〜118、132、134、170〜192の処理を繰
り換す。そして、この乱数の設定は、ステップ132を
通過するごとに行う様にしている。タイムアップする
と、ステップ136で、レジスタX1、X2、X3、L
に設定されている内容から当たりモードが決定され、レ
ジスタRにそのモードが設定される。0は外れ、1は小
当たり、2は中当たり、3は、大当たりである。外れの
時は、レジスタFを0にして、次の入賞球の判定のサイ
クルへ移行する。 【0013】(b)当たりの時の処理 ステップ136の判定結果が当たりの時は、その当たり
モードに応じて、タイマT2に時間が設定される。そし
て、タイムアップと判定されるまで、上述したバックグ
ランド処理が行われる。この結果、大入賞口は、所定時
間だけ開状態となり、ランプ群は、パニック状態を示す
表示となり、スピーカ35からは、パニック状態の音楽
が流れる。この時、大入賞口への入賞球の数が10個に
なると、タイムアップ前でも、タイムアップと同様の処
理を行う。即ち、カンウタGを0にレジスタRを0に設
定する(ステップ150、152)。 【0014】(c)V入賞球の存在する時の処理 大入賞口が開状態の時にV入賞球が存在すると、即ち、
カウンタAが0でないと(ステップ156)ステップ1
58で継続権利の発生を示すためレジスタFの値を3に
設定する。そして、カウンタAを1減算し、タイマT3
を所定時間に設定し、タイムアップを判定する(ステッ
プ158〜164)。この処理は、続いて、大入賞口を
開状態にするまで、一定の遅延を持たせるためのもので
ある。この後、ステップ166でレジスタRを大当たり
を示す3に設定し、ステップ142へ移行して、上記の
当たり時の処理を行う。ただし、継続権は、10回より
大きく発生しない様にステップ152で、調整してい
る。 【0015】(5)発音制御の処理 ステップ180〜192のバックグランド処理で、発音
制御状態と判定され、オートスワップ状態になると、C
PU2は、マクロ的には、図6の処理をCPU1の処理
と平行に実行する。ステップ200では、状態レジスタ
F、入賞球カウンタC、当たりモードレジスタR、大入
賞口入賞カウンタG、V入賞球カウンタAの値から、発
音モードが決定され、その値がレジスタWに設定され
る。ROM3には、図7に示すように発音モード毎に異
なるメロディーを出力するための制御データ群が記憶さ
れている。制御データは、音の周波数、音量、エンベロ
ープ等の1組の発音データと、その1音の発音継続時間
を示す時間データとからなる。ステップ202で、レジ
スタWの値の変化から発音モードに変化があったかが判
定され、変化があった場合には、ステップ204へ移行
して、そのモードの制御データ群を記憶した先頭アドレ
スをデータポインタPに設定する。次にステップ206
でデータポイントPの示すアドレスの記憶内容をROM
3から読み込み、データの終端コードでない時は、ステ
ップ210で、制御データに基づき時間データをタイマ
に設定する。次にステップ212で、発音データをSS
G33の各レジスタに出力することにより、スピーカ3
5からステップ214でタイムアップと判定されるま
で、1音発音される。次にステップ214でタイムアッ
プと判定された時は、ステップ216へ移行して、デー
タポインタPを次の制御データのアドレスに更新してス
テップ200へ復帰する。ステップ202で発音モード
に変化がないと判定された時は、アドレスの初期設定を
ジャンプしているので、そのモードの次の音の発音デー
タが入力される。 【0016】以上述べたように、本実施例では、デュア
ルコンピュータの2のCPUの内1のCPUは、パチン
コ機の主制御に用い、他のCPUは、制御の複雑な、発
音装置の制御専用に使用されている。したがって、個々
に独立のプログラムを開発すれば良いので、製作が簡単
である。また、CPU2をランプ群の制御用に用いるこ
とも出来る。その制御データは、図8に示すように、複
数のランプの内、どのランプを点燈するかを指定した発
光データと、その状態を継続する時間データを1組のデ
ータとし、係るデータ列を発光モード毎に作成されてい
る。そして、CPU2の処理手順は、図6と同様であ
り、ステップ200を発光モードの決定に、ステップ2
04を発光モードに対応した初期アドレスの設定に、ス
テップ210を時間データの設定に、ステップ212は
発光データの出力に換えれば、制御データに従った動的
な発光制御が可能である。又、CPU2を、数値表示器
の駆動回数、大当たりモードでの大入賞口の開口回数等
の加算その他の統計処理に使用することもできる。 【0017】 【発明の効果】本発明は、パチンコ機のゲームの展開、
入出力装置を制御する制御装置を、ワンチップ上に第
1、第2の中央処理装置が形成され、その両中央処理装
置は、微小時間毎に交互動作を行いマクロ的に平行に動
作するデュアルワンチップマイクロコンピュータで構成
し、第1の中央処理装置及び第2の中央処理装置からア
クセス可能な共通の記憶装置を設けたことを特徴とする
ものである。 【0018】したがって、両中央処理装置は、独自の処
理プログラムに沿って、必要なデータを共有しつつ、平
行的に実行することが出来るので、異なる仕事の同時処
理が可能となる。このため、パチンコ機のゲーム展開を
より複雑にしたり、ゲームの進行と平行して、複雑な楽
音で構成されたメロディーを出力したり、複雑に変動す
る照明を実現したりすることが可能となり、より娯楽性
を向上させることが出来る。また、プログラムの開発
は、それぞれの中央処理装置に制御される独自のプログ
ラムを他の中央処理装置のプログラムに影響されること
なく別個に行うことができる。従って、ゲームプログラ
ムの開発と、発音制御等のプログラムの開発とを、それ
ぞれの専門家の手で行うことができ、装置の開発が容易
となる。又、単一CPUでタスクの並行動作を実行する
とすると、レジスタ等の退避処理等のタスク切替え処理
のためのプログラムやレジスタのデータを退避させるス
タック領域が必要となるが、本願発明のように、2つの
CPUを用いて、一定時間間隔で交互に動作させれば、
各CPUはそれぞれのタスクを間欠的に実行しているの
で、CPUを他のタスクの実行のために空け渡す必要が
ない。この結果、タスク切替え処理のプログラムやレジ
スタのデータを退避させるスタック領域が不用となるの
で、記憶装置の容量の節約が達成される。又、2つのC
PUを交互に実行することで、記憶装置を単一にでき、
2のCPUから共通にアクセスできデータの記憶領域を
共用することができるので、そのことからも記憶装置の
容量を節約することができる。これらのことから、記憶
容量が制限されていても、それ以上の仕事ができ、各C
PUに固有のプログラムを開発すれば良いので、保守、
システム設計が容易となる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pachinko machine using a computer. 2. Description of the Related Art Some recent pachinko machines use a computer to electronically control the winning probability of a ball. In such a pachinko machine, in order to determine a hit mode, an event that depends on contingency is generated, a hit mode is determined from the event, and the development of a more complicated game is controlled in accordance with the hit mode. ing. However, the output devices such as the light emitting device and the sound emitting device perform only simple controls such as single sound and single light emission. There is a demand for control. [0003] However, in the conventional pachinko machine, the processing capacity is becoming saturated due to the control mainly of such complicated game development, and the program development is advanced by one person. I had to. For this reason, in controlling the output devices such as the sounding device and the light emitting device, more complicated control, for example, depending on the progress of the game, each sound is composed of more musical sounds, and continuous music having a melody is played. It is difficult to perform output or control to generate complicated illumination. In addition, since the control target of the computer becomes complicated and increasing in this way, the control program becomes long, and the capacity of a storage device for storing the control program also needs to be increased. However, in pachinko machines, the capacity of the storage device is limited due to the regulations of the organization that monitors fraud. For this reason, under the regulation of the limitation of the storage capacity, it is required to perform more complicated and more control. On the other hand, in pachinko machines, the number of CPUs used is not limited, but there is little necessity to process a large amount of work at high speed, and a plurality of CPUs are not used in pachinko machines. Furthermore, in order to increase the processing speed, a plurality of CPs are used in the field of computer equipment.
In the case of using U, it is common to operate each CPU independently and in parallel. While one is operating, the other stops operating, and while the other is operating, one of the operations stops. There is no proposal for use in which an alternate operation of stopping the operation is performed in a short cycle. Therefore, an object of the present invention is to enable more complicated and more processes without increasing the storage capacity due to the limitation of the storage capacity. Means for Solving the Problems The structure of the present invention for solving the above problems is as follows. That is, the present invention provides a winning detection device that detects a winning of a ball in a specific winning opening, determines a winning mode in accordance with the winning in the specific winning opening, and sets a ball to the winning opening in accordance with the mode. In a pachinko machine having a control device for controlling a winning probability of the game and a peripheral device such as a light emitting device and a sound generating device, the control device is a one-chip micro-computer in which a plurality of central processing units are formed on one chip. Made up of computers and before
The pachinko machine also has one clock generation circuit.
The clock generation circuit includes the plurality of central processing units.
It is characterized in that it is a configuration shared by .
The division of labor of the plurality of central processing units includes, for example, the following means. The first is a method in which one central processing unit controls the winning probability, mainly manages the progress of the game of the pachinko machine, and another central processing unit performs other work. Second,
This is a method in which one central processing unit controls at least one of a sound emitting device, a light emitting device, and another output device, and another central processing device performs another task. Third, one central processing unit generates an event that depends on contingency in response to a winning in a specific winning opening, performs a process of determining a hit mode from the event, and performs another job in another central processing unit. This is the method performed by the device. The first central processing unit of the one-chip microcomputer is used, for example, for main processing for controlling the progress of a game, and the other central processing units are a sound emitting device, a light emitting device, and other peripheral devices. Used for sub-processing to control the device. Each of the central processing units can use the storage device exclusively or in common, so that it can store its own program, manage common data in common, and simplify the processing of complicated games. . In addition, since real-time parallel processing becomes possible, for example, management of the progress of the game and management of the output device can be performed separately in parallel. Therefore, more detailed and complicated control can be performed. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on specific embodiments. In this embodiment, one of the dual CPUs is used for control for generating various melodies according to the state of the game, and the other CPU is used for managing the progress of the game. FIG. 2 is an external view showing the mechanism of the pachinko machine. Reference numeral 50 denotes a frame, and the game board 51 is supported by the frame 50. The game board 51 is provided with various winning ports, of which 52, 53, and 54 are specific winning ports, and when the specific winning port is won, a combination operation for determining a winning mode is started. . 56, 57,
58, 59, 60 are ordinary winning openings, 61, 62
Is a winning opening with a tulip-style character. Reference numeral 63 denotes a special winning opening which is opened and closed in accordance with the hit mode. The opening and closing door 64 is opened and closed by a solenoid 41 provided therein. Also, in the center of the big winning opening,
A V winning opening 63 is provided, and when a winning is made at the winning opening, the opening / closing door 64 generates a continuation right to open and close continuously. In the center of the game board 51, a numerical display 27 for displaying a combination state of coincidence when a ball is won in the specific winning openings 52, 53, 54, and a lamp display 2
9 are provided. Numerical display 27 is a 3-digit LED
The indicator 29 is a lamp in which red and blue LEDs are cyclically arranged. When a specific winning opening is won, in order to determine the winning mode, each digit of the three digits and the lighting LED of the lamp display 29 are displayed.
The winning modes are determined by a combination when they rotate at different periods and come to a standstill, and the opening time of the opening and closing door 64 of the special winning opening 63 is controlled according to the mode. In addition, the game board 51 is provided with various indicators and lamps for displaying an operation state. Reference numeral 30 in the center is a stored number display for displaying the number of balls that have won a specific winning opening and have been suspended. 4
Reference numerals 7a to 47j denote operation lamps that blink during the combination operation for determining the winning mode. 43a-43c
Is a panic lamp that flashes with the lamps 47a to 47j at the time of a big hit. Reference numerals 45a to 45c denote V lamps which blink when there is a winning in the V winning opening 63. FIG. 1 is a block diagram showing an electrical configuration of the apparatus according to the present embodiment. As the control device, a dual one-chip microcomputer 1 (hereinafter, referred to as "dual computer") is used. The dual computer 1 has two central processing units, a CPU 1 and a CPU 2, and can access an internal ROM and an internal RAM from both. Each CPU automatically and alternately executes one step at a time according to its own program (auto-swap mode), or controls the other CPUs under program control of the operating CPU.
(Program swap mode). An external ROM 3 and an external RAM 5 are connected to the dual computer 1 so as to be accessible from both CPUs. A winning detection switch 7 for detecting a winning ball in a special winning opening, a special winning opening winning switch 9 for detecting a winning ball in a special winning opening, and a V winning detection switch 11 for detecting a winning ball in a V winning opening prevent chattering. Connected to the dual computer 1 via a waveform shaping circuit 13 composed of flip-flops for performing the operation. The above-mentioned switch is constituted by a limit switch, and is arranged on a rail for guiding a winning ball from each winning opening. The clock generation circuit 17 is 4 MHz
Is output to the dual computer 1 and a signal is output to the frequency divider 15. Frequency divider 15
Divides the clock signal and outputs an external interrupt signal having a period of 4.096 msec to the dual computer 1. The main control of the dual computer 1 is started in synchronization with this interrupt signal. Reference numeral 21 denotes a power supply circuit. The signal of the start switch 23 is input to the reset signal generation circuit 19, and the reset signal, which is the output signal, is input to the reset terminal of the dual computer 1. The program is executed. Each output port of the dual computer 1 is connected to a display drive circuit 25, a display selection circuit 31, a software controlled sound generator (hereinafter simply referred to as "SSG") 33, and a driver 39. The numerical value display 27, the lamp display 29, and the stored number display 30 are connected to the display drive circuit 25 and the display selection circuit 31. These displays are dynamically driven by outputting selected data and display data from the dual computer 1 at regular intervals. That is, each display unit is selected by the display selection circuit 31 and is displayed according to the output signal of the display drive circuit 25 at that time. SSG
33 inputs control data for sound output from the dual computer 1 to each register, D / A converts a waveform created based on the control data, and outputs the converted waveform to the speaker 35. The driver 39 drives the solenoid 41 in response to a signal from the dual computer 1 and controls the lighting operation of the panic lamp 43, the V lamp 45, and the operation lamp 47. Next, the operation of the pachinko machine having such a configuration will be described with reference to a flowchart showing the processing procedure of the dual computer 1. (1) When the initial set start switch 23 at the time of power-on is turned on, power is supplied to the dual computer 1 and the reset signal generation circuit 19
Outputs a reset signal S4 to a reset terminal. Then, the CPU 1 executes the processing shown in FIG. That is, the numerical display registers X1, X2, and X3 storing the three-digit numerical values to be displayed on the numerical display 27 are set to the initial values, and the display lamp register L storing the lighting lamp of the lamp display 29 is set. Set to the initial value. Also, a winning prize ball counter C for counting the number of prize balls that have been won and held in the specific prize port is set to zero, and a special prize port winning counter G for counting the number of prize balls to the special winning port is set to zero. A V winning ball counter A for counting the number of winning balls to the winning port is initialized to zero. The state register F storing the control state is initialized to zero, the hit mode register R storing the hit mode is initialized to zero, and the timers T1, T2 and T3 are initialized to zero. Further, the swap flag S storing the swap state of the CPU 1 and the CPU 2 is reset. (2) Every time an external interrupt signal is input at regular time intervals (4.096 msec) after the background processing initial setting, the CPU 1
And the program of FIG. 5 is executed. In step 100,
The timer is updated, and the state signals S1, S2, and S3 of the switch group are read in step 102. These state signals are constituted by negative logic, and when the signal is at a low level, the switch is turned on. Indicates that a winning ball has been detected. Therefore, steps 104, 1
The falling of each state signal is detected at 10, 114, and only at that time, each counter C, G, A is updated by one. However, the number of winning balls held is determined in step 106 by
Only count up to four. Step 118
Steps 166 to 166 are processing steps corresponding to each state. Steps 170 to 192 are processing steps of the output device. When the hit mode register R is 0, the solenoid 41 is turned off, so that the special winning opening is closed or the closed state is maintained. When the register R is other than 0, the solenoid 41 is turned on, so that the special winning opening is opened or kept open (steps 170 to 174). That is, depending on the contents of the register R,
The opening and closing of the special winning opening is controlled. The numerical display 27 displays the values of the registers X1, X2, X3, and the lamp display 29.
Turns on the LED specified by the register L (step 176). When the register F is 1, that is, during the combination operation, the operation lamp 47 blinks, and when the register F is 2,
That is, when the special winning opening is open, the operation lamp 47 and the panic lamp 43 blink, and when the register F is 2 and the counter A is not 0, that is, when there is a V winning ball, the V lamp 45 is turned on. Is lit. Further, the value of the counter C is displayed on the stored number display 30 (step 178). Steps 180 to 192 are executed according to the presence or absence of sound control.
This is a step for driving and stopping U2 in the auto swap mode. At the time of sound control, that is, when the register F is other than 0, the swap flag S is set and auto-swap is started.
U2 will operate alternately one step at a time. When the register F becomes 0, the tone generation control is stopped, the swap flag S is reset, the auto swap is stopped, and thereafter, only the CPU 1 operates. (3) Processing when there is no winning ball When there is no winning ball, that is, when the counter C is 0, the processing of steps 100 to 124 and 170 to 192 is performed, whereby the numerical value is set. The display, the lamp display, and each lamp group perform a predetermined display. (4) When a winning ball exists (C ≠ 0) (a) The value of the counter C is determined in the combination operation processing step 124, and when a winning is detected, the value of the counter C is decremented by one. The register F is set to 1 to indicate the combination operation state, and the timer T1 is set to a predetermined value (steps 124 to 130). Then, in step 132, a random number generation process is performed, and the generated random numbers are stored in the registers X1, X2, X3, and L. Until the time is up in step 134, step 100
To 118, 132, 134, and 170 to 192 are repeated. The setting of the random numbers is performed every time the process passes through step 132. When the time is up, in step 136, the registers X1, X2, X3, L
Is set in the register R, and the mode is set in the register R. 0 is out, 1 is small hit, 2 is medium hit, and 3 is big hit. If it is off, the register F is set to 0, and the process proceeds to the cycle for determining the next winning ball. (B) Winning process When the result of the determination in step 136 is a hit, a time is set in the timer T2 according to the hit mode. Then, the background processing described above is performed until it is determined that the time is up. As a result, the special winning opening is opened for a predetermined time, the lamp group is displayed to indicate a panic state, and music in a panic state is played from the speaker 35. At this time, if the number of winning balls in the special winning opening reaches 10, the same processing as the time-up is performed even before the time-up. That is, the counter G is set to 0 and the register R is set to 0 (steps 150 and 152). (C) Processing when a V Win Ball Exists The V win ball exists when the large winning opening is open, that is,
If the counter A is not 0 (step 156), step 1
At 58, the value of the register F is set to 3 to indicate the generation of the continuation right. Then, the counter A is decremented by 1, and the timer T3
Is set to a predetermined time, and time up is determined (steps 158 to 164). This processing is for giving a certain delay until the special winning opening is subsequently opened. Thereafter, in step 166, the register R is set to 3 indicating a big hit, and the process proceeds to step 142 to perform the above-mentioned hit processing. However, the continuation right is adjusted in step 152 so as not to occur more than ten times. (5) Processing for sound generation control In the background processing of steps 180 to 192, it is determined that the state is sound generation control.
The PU 2 executes the processing of FIG. 6 in parallel with the processing of the CPU 1 macroscopically. In step 200, the sound generation mode is determined from the values of the status register F, the winning ball counter C, the winning mode register R, the special winning opening winning counter G, and the V winning ball counter A, and the value is set in the register W. The ROM 3 stores a control data group for outputting a different melody for each tone generation mode, as shown in FIG. The control data includes a set of sounding data such as a sound frequency, a sound volume, and an envelope, and time data indicating the sounding continuation time of the sound. In step 202, it is determined whether or not the tone generation mode has changed based on the change in the value of the register W. If there has been a change, the process proceeds to step 204, where the head address storing the control data group in that mode is set as the data pointer. Set to P. Next, step 206
To store the contents of the address indicated by data point P in ROM
3 and if it is not the end code of the data, at step 210, time data is set in the timer based on the control data. Next, in step 212, the pronunciation data is
By outputting to each register of G33, the speaker 3
From 5 onward, one sound is generated until it is determined in step 214 that the time is up. Next, when it is determined in step 214 that the time is up, the process proceeds to step 216, where the data pointer P is updated to the address of the next control data, and the process returns to step 200. If it is determined in step 202 that there is no change in the sounding mode, the initial setting of the address is jumped, so that sounding data of the next sound in the mode is input. As described above, in the present embodiment, one of the two CPUs of the dual computer is used for the main control of the pachinko machine, and the other CPUs are dedicated to the control of the sounding device, which has complicated control. Used in Therefore, it is only necessary to develop an independent program for each, so that the production is simple. Further, the CPU 2 can be used for controlling a lamp group. As shown in FIG. 8, the control data includes, as a set of light emission data designating which one of a plurality of lamps is to be turned on, and time data for maintaining the state, as a set of data. It is created for each light emission mode. The processing procedure of the CPU 2 is the same as that of FIG.
By replacing 04 with the setting of the initial address corresponding to the light emission mode, Step 210 with the setting of the time data, and Step 212 with the output of the light emission data, dynamic light emission control according to the control data is possible. Further, the CPU 2 can be used for addition of the number of times of driving the numerical value display, the number of times of opening the special winning opening in the big hit mode, and other statistical processing. According to the present invention, the game development of the pachinko machine,
First and second central processing units are formed on a single chip as a control device for controlling the input / output device, and the two central processing units alternately operate at minute intervals and operate in parallel in a macro manner. It is characterized by comprising a one-chip microcomputer and providing a common storage device accessible from the first central processing unit and the second central processing unit. Therefore, the two central processing units can execute in parallel while sharing necessary data according to their own processing programs, so that different jobs can be processed simultaneously. For this reason, it becomes possible to make the game development of the pachinko machine more complicated, to output a melody composed of complicated musical sounds in parallel with the progress of the game, and to realize lighting that fluctuates in a complicated manner, More entertaining can be improved. In addition, the development of the program can be performed independently of each other without being influenced by the programs of the other central processing units. Therefore, the development of the game program and the development of the program such as the sound control can be performed by the respective specialists, and the development of the device becomes easy. Further, if a single CPU executes a parallel operation of tasks, a stack area for saving a program and data of a register for a task switching process such as a save process of a register or the like is required. If the two CPUs are operated alternately at regular time intervals,
Since each CPU executes each task intermittently, there is no need to spare the CPU for execution of other tasks. As a result, the stack area for saving the program for the task switching process and the data of the register is not required, so that the capacity of the storage device can be saved. Also, two C
By alternately executing PUs, a single storage device can be used,
Since the data can be shared by the two CPUs and the data storage area can be shared, the capacity of the storage device can be saved. From these facts, even if the storage capacity is limited, more work can be performed and each C
You only have to develop a program specific to the PU,
System design becomes easier.

【図面の簡単な説明】 【図1】本発明の具体的な一実施例に係るパチンコ機の
電気的構成を示したブロックダイヤグラム。 【図2】同実施例のパチンコ機の外観を示した平面図。 【図3】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示したフロ
ーチャート。 【図4】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示したフロ
ーチャート。 【図5】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示した図4
に続くフローチャート。 【図6】同実施例のパチンコ機で使用されたデュアルワ
ンチップマイクロコンピュータの処理手順を示したフロ
ーチャート。 【図7】発音制御の為の制御データの構造を示した構造
図である。 【図8】他の実施例に係るパチンコ機の発光装置を制御
するための制御データの構造を示した構造図である。 【符号の説明】 27…数値表示器 29…ランプ表示器 30…記憶個数表示器 43a〜43c…パニックランプ 45a〜45c…Vランプ 47a〜47j…動作ランプ 50…枠体 51…遊戯盤 52、53、54…特定入賞口 63…大入賞口 64…開閉扉 65…V入賞口
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an electrical configuration of a pachinko machine according to a specific embodiment of the present invention. FIG. 2 is a plan view showing the appearance of the pachinko machine of the embodiment. FIG. 3 is a flowchart showing a processing procedure of a dual one-chip microcomputer used in the pachinko machine of the embodiment. FIG. 4 is a flowchart showing a processing procedure of a dual one-chip microcomputer used in the pachinko machine of the embodiment. FIG. 5 shows a processing procedure of a dual one-chip microcomputer used in the pachinko machine of the embodiment.
Flowchart that follows. FIG. 6 is a flowchart showing a processing procedure of a dual one-chip microcomputer used in the pachinko machine of the embodiment. FIG. 7 is a structural diagram showing a structure of control data for sound generation control. FIG. 8 is a structural diagram showing a structure of control data for controlling a light emitting device of a pachinko machine according to another embodiment. [Description of Signs] 27 Numerical Display 29 Lamp Display 30 Memory Number Display 43a to 43c Panic Lamp 45a to 45c V Lamp 47a to 47j Operation Lamp 50 Frame 51 Play Board 52, 53 , 54: specific winning opening 63: large winning opening 64: opening / closing door 65: V winning opening

Claims (1)

(57)【特許請求の範囲】 1.特定入賞口に於ける玉の入賞を検出する入賞検出装
置を設け、該特定入賞口への入賞に応じて当たりモード
を決定し、そのモードに応じて入賞口への球の入賞確率
を制御するとともに、発光装置、発音装置等の周辺装置
を制御する制御装置を備えたパチンコ機において、 前記制御装置、ワンチップ上に複数の中央処理装置が
形成されたワンチップマイクロコンピュータで構成
れ、 前記パチンコ機は、さらに、一のクロック発生回路を備
え、 前記クロック発生回路は、前記複数の中央処理装置で共
用される構成である ことを特徴とするパチンコ機。
(57) [Claims] A winning detection device for detecting a winning of a ball in a specific winning opening is provided, a winning mode is determined according to a winning in the specific winning opening, and a winning probability of a ball to the winning opening is controlled in accordance with the mode. In addition, in a pachinko machine including a control device for controlling peripheral devices such as a light emitting device and a sound generating device, the control device is configured by a one-chip microcomputer in which a plurality of central processing units are formed on one chip.
The pachinko machine further includes one clock generation circuit.
The clock generation circuit is shared by the plurality of central processing units.
A pachinko machine characterized in that it is used.
JP9209710A 1997-07-18 1997-07-18 Pachinko machine Expired - Lifetime JP2856201B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9209710A JP2856201B2 (en) 1997-07-18 1997-07-18 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9209710A JP2856201B2 (en) 1997-07-18 1997-07-18 Pachinko machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8131153A Division JP2708036B2 (en) 1996-04-26 1996-04-26 Pachinko machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP15216898A Division JP2894349B2 (en) 1998-05-15 1998-05-15 Pachinko machine

Publications (2)

Publication Number Publication Date
JPH1080537A JPH1080537A (en) 1998-03-31
JP2856201B2 true JP2856201B2 (en) 1999-02-10

Family

ID=16577371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9209710A Expired - Lifetime JP2856201B2 (en) 1997-07-18 1997-07-18 Pachinko machine

Country Status (1)

Country Link
JP (1) JP2856201B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708036B2 (en) * 1996-04-26 1998-02-04 株式会社三洋物産 Pachinko machine

Also Published As

Publication number Publication date
JPH1080537A (en) 1998-03-31

Similar Documents

Publication Publication Date Title
JP2673174B2 (en) Pachinko machine
JP2017131395A (en) Game machine
JP2856201B2 (en) Pachinko machine
JP2708036B2 (en) Pachinko machine
JP2894350B2 (en) Pachinko machine
JP2894349B2 (en) Pachinko machine
JP3315662B2 (en) Pachinko machine
JP3315666B2 (en) Pachinko machine
JP2547184B2 (en) Pachinko machine
JP3330101B2 (en) Pachinko machine
JP2639382B2 (en) Pachinko machine
JP2797975B2 (en) Pachinko machine
JP2900934B2 (en) Pachinko machine
JP2708035B2 (en) Pachinko machine
JPH1176523A (en) Pachinko machine
JPS62183781A (en) Pinball machine
JP2639379B2 (en) Pachinko machine
JP2639382C (en)
JPH11244496A (en) Pachinko game machine
JPH10314378A (en) Pachinko game device
JPH11235447A (en) Pachinko machine
JP2738396B2 (en) Pachinko machine
JP2770290B2 (en) Pachinko machine
JP2975551B2 (en) Pachinko machine
JP3591465B2 (en) Pachinko machine

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term