JP2547184B2 - Pachinko machine - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【産業上の利用分野】 本発明は、コンピュータを用いたパチンコ機に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pachinko machine using a computer.

【従来技術】[Prior art]

近年のパチンコ機は、球の入賞確率を電子的に制御す
るために、コンピュータを用いているものがある。係る
パチンコ機では、当たりモードを決定するために、偶然
性に左右される事象を生起させ、その事象から当たりモ
ードを決定し、その当たりモードに対応してより複雑な
ゲームの展開を制御するようにしている。しかし、発光
装置、発音装置等の出力装置は、単音、単発光等の単純
な制御しか行われておらず、娯楽性を向上させるため、
複雑なゲームのモードに対応して、より木目細かな制御
を行うことが要望されいてる。Some recent pachinko machines use a computer in order to electronically control the winning probability of a ball. In such a pachinko machine, in order to determine the hit mode, an event that is influenced by chance is caused, the hit mode is determined from the event, and the development of a more complicated game is controlled in accordance with the hit mode. ing. However, the output devices such as the light emitting device and the sounding device are only controlled by simple tone, single light emission, etc., and in order to improve entertainment,
There is a demand for more detailed control in response to complicated game modes.

【発明が解決しようとする問題点】[Problems to be Solved by the Invention]

ところが、従来のパチンコ機では、係る複雑なゲーム
展開を主とした制御のため、処理能力が飽和しつつあ
り、又、一人でプログラム開発を進めなければならなか
った。このため、発音装置、発光装置等の出力装置の制
御において、より複雑な制御、たとえば、ゲームの進行
状態に応じて、各音がより音楽的な音で構成され、しか
もメロデイーを有する連続音楽を出力したり、複雑なイ
ルミネーションを発生させるような制御は、困難であ
る。 又、このようにコンピュータの制御対象は複雑になる
と共に増加しているため、制御プログラムが長くなり、
それを記憶する記憶装置の容量の増加も必要となる。し
かしながら、パチンコ機では不正を監視する機関の規制
により記憶装置の容量の制限がある。このため、記憶容
量の制限という規制の中で、より複雑且つ多くの制御を
こなすことが要求されてきている。 一方、パチンコ機においては、使用されるCPUの数に
は制限がないが、多量の仕事を高速処理しなければなら
ないという必然性が少なく、複数CPUをパチンコ機に用
いることは行われていない。さらに、処理の高速化のた
めにコンピュータ装置の分野で複数CPUを用いる場合に
は、各CPUを独立に並行して動作させることが一般的で
あり、一方が動作している間は他方は動作を停止させ、
他方が動作している間は一方の動作を停止させるという
交互動作を短周期で行うような使用は提案されていな
い。 そこで、本発明は、記憶容量の制限のために、記憶容
量を増大させることなく、より複雑且つ多くの処理を可
能にすることである。However, in the conventional pachinko machine, the processing capability is being saturated due to the control mainly for such complicated game development, and the program development had to be promoted by one person. Therefore, in the control of the output device such as the sounding device and the light emitting device, more complicated control, for example, each sound is composed of more musical sounds according to the progress state of the game, and continuous music having melody is generated. It is difficult to control the output or the generation of complicated illumination. In addition, since the control target of the computer becomes complicated and increases in this way, the control program becomes long,
It is also necessary to increase the capacity of the storage device that stores it. However, in a pachinko machine, the capacity of the storage device is limited due to regulations of the institution that monitors fraud. Therefore, it is required to perform more complicated and more control under the restriction of the storage capacity. On the other hand, in a pachinko machine, there is no limit to the number of CPUs used, but there is little inevitability that a large amount of work must be processed at high speed, and multiple CPUs have not been used in pachinko machines. Furthermore, when using multiple CPUs in the field of computer equipment to speed up processing, it is common to operate each CPU independently and in parallel, while one is operating and the other is operating. To stop
There has been no proposal to use the alternate operation of stopping one operation while the other is operating in a short cycle. Therefore, an object of the present invention is to enable more complicated and more processes without increasing the storage capacity due to the limitation of the storage capacity.

【問題点を解決するための手段】[Means for solving problems]

上記問題点を解決するための、発明の構成は、次の通
りである。 即ち、本発明は、特定入賞口に於ける玉の入賞を検出
する入賞検出装置を設け、該特定入賞口への入賞に応じ
て、より入賞効率の高くなる当たりモードを決定し、そ
のモードに応じて、入賞口への球の入賞確率を制御する
とともに、発光装置、発音装置等の出力装置を駆動する
制御装置とからなるパチンコ機において、制御装置を、
ワンチップ上に第１、第２の中央処理装置が形成され、
その両中央処理装置は、微小時間毎に交互動作を行いマ
クロ的に並行に動作するデュアルワンチップマイクロコ
ンピュータで構成し、 第１の中央処理装置及び第２の中央処理装置からアク
セス可能な共通の記憶装置を有することを特徴とするも
のである。 前記デュアルワンチップマイクロコンピュータの２の
中央処理装置の分業には、例えば、次の様な手段があ
る。第１は、第１の中央処理装置が入賞確率を制御し
て、パチンコ機のゲーム進行を主として管理し、他の仕
事を第２の中央処理装置が行う方法である。第２は、第
２の中央処理装置が発音装置、発光装置、その他の出力
装置の内、少なくとも１を制御し、他の仕事を第１の中
央処理装置が行う方法である。第３は、第２の中央処理
装置が、偶然性に左右される事象を生起する処理を行
い、他の仕事を第１の中央処理装置が行う方法である。The configuration of the invention for solving the above problems is as follows. That is, the present invention is provided with a prize detection device for detecting a prize of a ball at a specific winning opening, determines a winning mode with a higher winning efficiency according to the winning at the specific winning opening, and determines that mode. Accordingly, in a pachinko machine that includes a control device that controls the winning probability of a ball to the winning opening and that drives an output device such as a light emitting device and a sounding device, the control device is
First and second central processing units are formed on one chip,
Both of the central processing units are composed of dual one-chip microcomputers that alternately operate at micro time intervals and operate in parallel macroscopically, and a common central processing unit accessible from the first central processing unit and the second central processing unit. It is characterized by having a storage device. The division of labor of the two central processing units of the dual one-chip microcomputer includes, for example, the following means. The first is a method in which the first central processing unit controls the winning probability, mainly manages the game progress of the pachinko machine, and the second central processing unit performs other tasks. The second is a method in which the second central processing unit controls at least one of a sound emitting device, a light-emitting device, and other output devices, and the first central processing device performs other tasks. The third is a method in which the second central processing unit performs processing that causes an event that depends on contingency, and the first central processing unit performs other work.

【作用】[Action]

デュアルワンチップマイクロコンピュータの第１の中
央処理装置は、例えば、ゲームの進行状態を制御する主
処理に使用し、第２の中央処理装置は、発音装置、発光
装置、その他の出力装置を制御するための副処理に使用
する。この両中央処理装置は、記憶装置を専用的に又共
用的に使用出来るため、独自のプログラムを記憶させた
り、共通のデータを共通に管理することが出来、複雑な
ゲームの処理を簡単化できる。又、動作状態の中央処理
装置を自動的に１ステップづつ交互に又プログラム制御
で任意に切り換える事が出来るので、マクロ的には、両
中央処理装置は、並行に動作しているものと見做すこと
が出来る。したがって、リアルタイム平行処理が可能と
なるので、たとえば、ゲームの進行の管理と、出力装置
の管理とを平行に分業して行うことが出来る。このた
め、より木目細かな複雑な制御が出来る。また、割込み
処理の如く、レジスタの退避等の割り込み処理特有の処
理を行う必要がないので、動作が効率的である。The first central processing unit of the dual one-chip microcomputer is used, for example, in the main processing for controlling the progress state of the game, and the second central processing unit controls the sounding device, the light emitting device, and other output devices. Used for sub-processing for Since both of these central processing units can use the storage device exclusively or commonly, they can store their own programs and manage common data in common, which simplifies the processing of complicated games. . Further, the central processing units in the operating state can be automatically switched alternately step by step or arbitrarily by program control, so that both central processing units are regarded as operating in parallel from a macro perspective. You can do it. Therefore, since real-time parallel processing is possible, for example, management of the progress of the game and management of the output device can be performed in parallel. Therefore, more detailed and complicated control can be performed. Further, unlike interrupt processing, it is not necessary to perform processing unique to interrupt processing such as saving of registers, so that the operation is efficient.

【実施例】【Example】

以下本発明を具体的な実施例に基づいて説明する。本
実施例は、ヂュアルCPUのうち一方のCPUをゲームの状態
に応じて各種のメロディーを発生するための制御に使用
し、他のCPUをゲームの進行の管理に用いたものであ
る。 、第２図は、パチンコ機の機構を示した外観図である。
50は枠体であり、その枠体50により、遊戯盤51が支持さ
れている。遊戯盤51には、各種の入賞口が設けられてお
り、その内52、53、54は、特定入賞口であり、その特定
入賞口に入賞すると、当たりモードを決定する組合せ動
作が開始される。56、57、58、59、60は、普通入賞口で
あり、61、62は、チューリップ式役物付き入賞口であ
る。63は、当たりモードに応じて開閉される大入賞口で
あり、開閉扉64が内部に設けられたソレノイド41によっ
て、開閉されるようになっている。又、大入賞口の中央
部には、Ｖ入賞口63が設けられており、その入賞口に入
賞した時は、開閉扉64が、継続して開閉する継続権利を
発生するようにしている。 遊戯盤51の中央部には、特定入賞口52、53、54に球が
入賞した時に、偶然性の組合せ状態を表示する数値表示
器27と、ランプ表示器29が配設されている。数値表示器
27は、３桁のLED表示器であり、ランプ表示器29は、サ
イクリックに赤と青のLEDが配設されたランプである。
特定入賞口に入賞した時は、当たりモードを決定する為
に、３桁の数値の各桁の数値と、ランプ表示器29の点燈
LEDが、それぞれ、異なる周期で回転し、それらが静止
状態になった時の、組合せで当たりモードが決定され、
そのモードに応じて、大入賞口63の開閉扉64の開時間等
が制御される。 また、遊戯盤51には、動作状態を表示するための各種
の表示器、ランプが設けられている。中央部の30は、特
定入賞口に入賞し、当たり処理が保留されている球の数
を表示する為の記憶個数表示器である。47a〜47jは、当
たりモードを決定するための組合せ動作時に、点滅する
動作ランプである。43a〜43cは、大当たり時に、ランプ
47a〜47jと共に点滅するパニックランプである。又、45
a〜45cは、Ｖ入賞口63への入賞がある時に点滅するＶラ
ンプである。 第１図は、本実施例装置の電気的な構成を示したブロ
ックダイヤグラムである。制御装置には、デュアル・ワ
ンチップマイクロコンピュータ１（以下「デュアルコン
ピュータ」と言う）が使用されている。そのデュアルコ
ンピュータ１は、CPU1とCPU2の２っの中央処理装置を有
しており、内部ROM、内部RAMを双方からアクセスするこ
とが可能である。そして、それぞれのCPUは、独自のプ
ログラムに沿って、１ステップづつ自動的に交互に実行
したり（オートスワップモード）、動作CPUのプログラ
ム制御により、他のCPUに動作を移行させる制御が可能
である（プログラムスワップモード）。 係るデュアルコンピュータ１には、外部ROM3、外部RA
M5が両CPUからともにアクセス可能に接続されている。
特定入賞口における入賞球を検出する入賞検出スイッチ
７、大入賞口における入賞球を検出する大入賞口入賞検
出スイッチ９、Ｖ入賞口における入賞球を検出するＶ入
賞検出スイッチ11は、チャタリングを防止するためのフ
リップフロップからなる波形整形回路13を介してデュア
ルコンピュータ１に接続されている。上記のスイッチ
は、リミットスイッチで構成されており、各入賞口から
入賞した球を案内するレールに配設されている。クロッ
ク発生回路17は、4MHzのクロック信号をデュアルコンピ
ュータ１に出力すると共に、分周器15に信号を出力して
いる。分周器15は、クロック信号を分周し、周期4.096m
secの外部割込み信号をデュアルコンピュータ１に出力
している。デュアルコンピュータ１の主制御は、この割
込み信号に同期して起動される。21は電源回路であり、
起動スイッチ23の信号は、リセット信号発生回路19に入
力し、その出力信号であるリセット信号は、デュアルコ
ンピュータ１のリセット端子に入力しており、そのリセ
ット信号により、初期プログラムが実行される。デュア
ルコンピュータ１の各出力ポートには、表示器駆動回路
25、表示器選択回路31、ソフトウエア・コントロールド
・サウンドジェネレータ（以下単に「SSG」と言う）3
3、ドライバ39が接続されている。表示器駆動回路25、
表示器選択回路31には、前述した数値表示器27、ランプ
表示器29、記憶個数表示器30が接続されている。それら
の表示器は、デュアルコンピュータ１から選択データ
と、表示データとを定周期で出力することにり、ダイナ
ミック駆動される。即ち、表示器選択回路31により、各
表示単位が選択され、その時の表示器駆動回路25の出力
信号に応じて表示される。SSG33は、デュアルコンピュ
ータ１から音出力のための制御データを各レジスタに入
力して、この制御データに基づいて作成された波形をD/
A変換してスピーカ35に出力している。ドライバ39は、
デュアルコンピュータ１からの信号に応じて、ソレノイ
ド41を駆動し、パニックランプ43、Ｖランプ45、動作ラ
ンプ47の点燈動作を制御する。 次に、係る構成のパチンコ機の作用を、デュアルコン
ピュータ１の処理手順を示したフローチャートに基づい
て説明する。 （１）電源投入時の初期セット 起動スイッチ23がオンされると、デュアルコンピュー
タ１に給電されると共に、リセット信号発生回路19は、
リセット信号S4をリセット端子に出力する。すると、CP
U1は、第３図に示す処理を実行する。即ち、数値表示器
27に表示する３桁の各数値を記憶する数値表示レジスタ
X1,X2,X3を初期値に設定し、ランプ表示器29の点燈ラン
プを記憶している表示ランプレジスタＬを初期値に設定
する。また、特定入賞口に入賞し保留されている入賞球
の数をカウントする入賞球カウンタＣを零に、大入賞口
への入賞球の個数をカウントする大入賞口入賞カウンタ
Ｇを零に、Ｖ入賞口への入賞球の個数をカウントするＶ
入賞球カウンタＡを零に初期設定する。また、制御状態
を記憶した状態レジストＦを零に、当たりモードを記憶
する当たりモードレジスタＲを零に初期設定し、タイマ
T1,T2,T3は零に初期設定される。また、CPU1とCPU2のス
ワップ状態を記憶したスワップフラグＳがリセットされ
る。 （２）バックグランド処理 初期セット後、定時間（4.096msec）ごとの外部割り
込み信号が入力されるごとに、CPU1は、第４図のプログ
ラムを実行する。ステップ100で、タイマの更新処理が
行われ、ステップ102で、スイッチ群の状態信号S1,S2,S
3が読み込まれる、これらの状態信号は、負論理で構成
されており、信号が低レベルの時にスイッチがオン状態
にあり、入賞球を検出したことを示している。したがっ
て、ステップ104、110、114で各状態信号の立ち下がり
を検出し、その時にのみ、各カウンタC,G,Aを１更新す
る。ただし、保留されている入賞球の数は、ステップ10
6で、４までしか計数しないようにしている。 ステップ118〜ステップ166は、各状態に応じた処理ス
テップである。又、ステップ170〜ステップ192は、出力
機器の処理ステップである。当たりモードレジスタＲが
０の時は、ソレノイド41はオフ状態とされるので、大入
賞口は閉じるか、閉状態を継続する。また、レジスタＲ
が０以外の時は、ソレノイド41がオンにされるので、大
入賞口が開状態となるか、開状態を維持する（ステップ
170〜174）。即ち、レジスタＲの内容によって、大入賞
口の開閉が制御される。数値表示器27は、レジスタX1,X
2,X3の値を表示し、ランプ表示器29はレジスタＬで特定
されたLEDを点燈する（ステップ176）。レジスタＦが１
の時即ち、組合せ動作中の時は、動作ランプ47が点滅さ
れ、レジスタＦが２の時、即ち、大入賞口が開状態の時
には、動作ランプ47とパニックランプ43が点滅され、レ
ジスタＦが２で、カウンタＡが０でない時、即ち、Ｖ入
賞球がある時は、Ｖランプ45が点燈される。また、カウ
ンタＣの値は、記憶個数表示器30に表示される（ステッ
プ178）。ステップ180〜192は、発音制御の有無に応じ
て、CPU2をオートスワップモードで駆動したり、停止し
たりするためのステップである。発音制御の時即ち、レ
ジスタＦが０以外の時、スワップフラグＳがセットさ
れ、オートスワップが開始され、その後は、CPU1と、CP
U2は、１ステップづつ交互に作動することになる。ま
た、レジスタＦが０になると、発音制御を停止するた
め、スワップフラグＳはリセットされ、オートスワップ
が停止されて、それ以後は、CPU1だけが動作する。 （３）入賞球が存在しない時の処理 入賞球が存在しない時は、即ち、カウンタＣが０の時
は、ステップ100〜124,170〜192の処理が行われ、それ
により、数値表示器、ランプ表示器、各ランプ群は、所
定の表示を行う。 （４）入賞球が存在する時（Ｃ≠０） （ａ）組合せ動作処理 ステップ124でカウンタＣの値が判定され、入賞が検
出されると、カウンタＣの値を１減算し、組合せ動作状
態を示すためレジスタＦを１にセットし、タイマT1を所
定値に設定する（ステップ124〜130）。そして、ステッ
プ132で、乱数発生処理を行い、発生した乱数をレジス
タX1,X2,X3,Lに記憶する。ステップ134でタイムアップ
となるまで、ステップ100〜118,132,134,170〜192の処
理を繰り換す。そして、この乱数の設定は、ステップ13
2を通過するごとに行う様にしている。タイムアップす
ると、ステップ136で、レジスタX1,X2,X3,Lに設定され
ている内容から当たりモードが決定され、レジスタＲに
そのモードが設定される。０は外れ、１は小当たり、２
は中当たり、３は大当たりである。外れの時は、レジス
タＦを０にして、次の入賞球の判定のサイクルへ移行す
る。 （ｂ）当たりの時の処理 ステップ136の判定結果が当たりの時は、その当たり
モードに応じて、タイマT2に時間が設定される。そし
て、タイムアップと判定されるまで、上述したバックグ
ランド処理が行われる。この結果、大入賞口は、所定時
間だけ開状態となり、ランプ群は、パニック状態を示す
表示となり、スピーカ35からは、パニック状態の音楽が
流れる。この時、大入賞口への入賞球の数が10個になる
と、タイムアップ前でも、タイムアップと同様の処理を
行う。即ち、カンウタＧを０にレジスタＲを０に設定す
る（ステップ150,152）。 （ｃ）Ｖ入賞球の存在する時の処理 大入賞口が開状態の時にＶ入賞球が存在すると、即
ち、カウンタＡが０でないと（ステップ156）ステップ1
58で継続権利の発生を示すためレジスタＦの値を３に設
定する。そして、カウンタＡを１減算し、タイマT3を所
定時間に設定し、タイムアップを判定する（ステップ15
8〜164）。この処理は、続いて、大入賞口を開状態にす
るまで、一定の遅延を持たせるためのものである。この
後、ステップ166でレジスタＲを大当たりを示す３に設
定し、ステップ142へ移行して、上記の当たり時の処理
を行う。ただし、継続権は、10回より大きく発生しない
様にステップ152で、調整している。 （５）発音制御の処理 ステップ180〜192のバックグランド処理で、発音制御
状態と判定され、オートスワップ状態になると、CPU2
は、マクロ的には、第５図の処理をCPU1の処理と平行に
実行する。ステップ200では、状態レジスタＦ、入賞球
カウンタＣ、当たりモードレジスタＲ、大入賞口入賞カ
ウンタＧ、Ｖ入賞球カウンタＡの値から、発音モードが
決定され、その値がレジスタＷに設定される。ROM3に
は、第６図に示すように発音モード毎に異なるメロディ
ーを出力するための制御データ群が記憶されている。制
御データは、音の周波数、音量、エンベロープ等の１組
の発音データと、その１音の発音継続時間を示す時間デ
ータとからなる。ステップ202で、レジスタＷの値の変
化から発音モードに変化があったかが判定され、変化が
あった場合には、ステップ204へ移行して、そのモード
の制御データ群を記憶した先頭アドレスをデータポイン
タＰに設定する。次にステップ206でデータポイントＰ
の示すアドレスの記憶内容をROM3から読み込み、データ
の終端コードでない時は、ステップ210で、制御データ
に基づき時間データをタイマに設定する。次にステップ
212で、発音データをSSG33の各レジスタに出力すること
により、スピーカ35からステップ214でタイムアップと
判定されるまで、１音発音される。次にステップ214で
タイムアップと判定された時は、ステップ216へ移行し
て、データポインタＰを次の制御データのアドレスに更
新してステップ200へ復帰する。 ステップ202で発音モードに変化がないと判定された
時は、アドレスの初期設定をジャンプしているので、そ
のモードの次の音の発音データが入力される。 以上述べたように、本実施例では、デュアルコンピュ
ータの２のCPUの内１のCPUは、パチンコ機の主制御に用
い、他のCPUは、制御の複雑な、発音装置の制御専用に
使用されている。したがって、個々に独立のプログラム
を開発すれば良いので、製作が簡単である。 また、CPU2をランプ群の制御用に用いることも出来
る。その制御データは、第７図に示すように、複数のラ
ンプの内、どのランプを点燈するかを指定した発光デー
タと、その状態を継続する時間データを１組のデータと
し、係るデータ列を発光モード毎に作成されている。そ
して、CPU2の処理手順は、第５図と同様であり、ステッ
プ200を発光モードの決定に、ステップ204を発光モード
に対応した初期アドレスの設定に、ステップ210を時間
データの設定に、ステップ212は発光データの出力に換
えれば、制御データに従った動的な発光制御が可能であ
る。 又、CPU2を、数値表示器の駆動回数、大当たりモード
での大入賞口の開口回数等の加算その他の統計処理に使
用することもできる。The present invention will be described below based on specific examples. In this embodiment, one of the dual CPUs is used for control for generating various melodies according to the state of the game, and the other CPU is used for managing the progress of the game. 2 is an external view showing the mechanism of the pachinko machine.
50 is a frame, and the play board 51 is supported by the frame 50. The game board 51 is provided with various winning openings, among which 52, 53 and 54 are specific winning openings, and when winning in the specific winning openings, a combination operation for determining a winning mode is started. . 56, 57, 58, 59, 60 are ordinary winning holes, and 61, 62 are tulip-type winning holes with an accessory. 63 is a special winning opening that is opened / closed in accordance with the winning mode, and an opening / closing door 64 is opened / closed by a solenoid 41 provided inside. Further, a V winning opening 63 is provided in the center of the big winning opening, and when a winning is made in the winning opening, the opening / closing door 64 generates a continuation right to continuously open and close. At the center of the game board 51, a numerical display 27 and a lamp display 29 are provided for displaying a state of combination of chances when a ball has won a specific winning opening 52, 53, 54. Numerical display
Reference numeral 27 denotes a three-digit LED display, and lamp display 29 is a lamp in which red and blue LEDs are cyclically arranged.
When you win a specific winning hole, to determine the winning mode, each digit of the three-digit number and the lamp indicator 29 lighting
The LEDs rotate in different cycles, and when they become stationary, the winning mode is determined by the combination,
The opening time of the opening / closing door 64 of the special winning opening 63 is controlled according to the mode. Further, the play board 51 is provided with various indicators and lamps for displaying the operating state. Reference numeral 30 in the central portion is a memory number indicator for displaying the number of balls which have won a specific winning opening and whose winning process is suspended. 47a to 47j are operation lamps that blink during the combination operation for determining the hit mode. 43a to 43c are lamps when jackpot
It is a panic lamp that blinks together with 47a to 47j. Also 45
Reference characters a to 45c are V lamps that blink when a prize is received at the V winning opening 63. FIG. 1 is a block diagram showing an electrical configuration of the apparatus of this embodiment. A dual one-chip microcomputer 1 (hereinafter referred to as "dual computer") is used as the control device. The dual computer 1 has two central processing units, CPU1 and CPU2, and can access the internal ROM and internal RAM from both. Then, each CPU can automatically execute one step at a time according to its own program (auto-swap mode), or control the operation CPU to transfer the operation to another CPU by program control. Yes (program swap mode). The dual computer 1 includes an external ROM 3 and an external RA.
M5 is connected so that both CPUs can access it.
The winning detection switch 7 for detecting a winning ball at a specific winning opening, the large winning opening winning detection switch 9 for detecting a winning ball at the large winning opening, and the V winning detection switch 11 for detecting a winning ball at the V winning opening prevent chattering. It is connected to the dual computer 1 via a waveform shaping circuit 13 composed of a flip-flop for doing so. The above-mentioned switch is composed of a limit switch, and is arranged on a rail for guiding a ball won from each winning port. The clock generation circuit 17 outputs a 4 MHz clock signal to the dual computer 1 and also outputs a signal to the frequency divider 15. The frequency divider 15 divides the clock signal to have a cycle of 4.096 m.
The external interrupt signal of sec is output to the dual computer 1. The main control of the dual computer 1 is activated in synchronization with this interrupt signal. 21 is a power supply circuit,
The signal of the start switch 23 is input to the reset signal generation circuit 19, and the reset signal which is its output signal is input to the reset terminal of the dual computer 1, and the initial signal is executed by the reset signal. Each output port of the dual computer 1 has a display driver circuit
25, display selection circuit 31, software controlled sound generator (hereinafter simply referred to as "SSG") 3
3, driver 39 is connected. Display drive circuit 25,
The numerical value display 27, the lamp display 29, and the stored number display 30 described above are connected to the display selection circuit 31. These display devices are dynamically driven by outputting the selection data and the display data from the dual computer 1 at a constant cycle. That is, each display unit is selected by the display selection circuit 31 and displayed according to the output signal of the display drive circuit 25 at that time. The SSG33 inputs the control data for sound output from the dual computer 1 to each register, and the waveform created based on this control data is D /
A-converted and output to the speaker 35. Driver 39
In response to a signal from the dual computer 1, the solenoid 41 is driven to control the lighting operation of the panic lamp 43, the V lamp 45, and the operation lamp 47. Next, the operation of the pachinko machine having such a configuration will be described based on a flowchart showing a processing procedure of the dual computer 1. (1) Initial setting when power is turned on When the start switch 23 is turned on, power is supplied to the dual computer 1 and the reset signal generation circuit 19
The reset signal S4 is output to the reset terminal. Then CP
U1 executes the processing shown in FIG. That is, the numerical display
Numerical display register that stores each 3-digit numerical value displayed on 27
X1, X2, and X3 are set to initial values, and the display lamp register L that stores the lighting lamp of the lamp display 29 is set to initial values. In addition, a winning ball counter C that counts the number of winning balls that have been won and held in a specific winning port is set to zero, and a large winning hole winning counter G that counts the number of winning balls to the special winning port is set to zero, V V that counts the number of winning balls to the winning hole
The winning ball counter A is initially set to zero. Further, the state register F storing the control state is initialized to zero, and the hit mode register R storing the hit mode is initialized to zero.
T1, T2, T3 are initialized to zero. Further, the swap flag S that stores the swap states of the CPU1 and CPU2 is reset. (2) Background processing After the initial setting, the CPU1 executes the program shown in Fig. 4 every time an external interrupt signal is input at fixed time intervals (4.096 msec). In step 100, the timer is updated. In step 102, the state signals S1, S2, S
These status signals, which are read as 3, are constructed in negative logic, indicating that the switch is in the ON state when the signal is at a low level and a winning ball has been detected. Therefore, at steps 104, 110, and 114, the falling of each state signal is detected, and only at that time, each of the counters C, G, and A is updated by one. However, the number of winning prize balls that are suspended is 10
In step 6, only counting up to 4 is performed. Steps 118 to 166 are processing steps corresponding to each state. Further, steps 170 to 192 are processing steps of the output device. When the winning mode register R is 0, the solenoid 41 is turned off, so the special winning opening is closed or the closed state is continued. Also, register R
When is other than 0, the solenoid 41 is turned on, so that the special winning opening is opened or maintained open (step
170-174). That is, the opening and closing of the special winning opening is controlled by the contents of the register R. The numerical display 27 has registers X1 and X
The value of 2, X3 is displayed, and the lamp display 29 lights the LED specified by the register L (step 176). Register F is 1
When, that is, during the combination operation, the operation lamp 47 is blinked, and when the register F is 2, that is, when the special winning opening is open, the operation lamp 47 and the panic lamp 43 are blinked and the register F is At 2, when the counter A is not 0, that is, when there is a V winning ball, the V lamp 45 is lit. Further, the value of the counter C is displayed on the stored number display 30 (step 178). Steps 180 to 192 are steps for driving or stopping the CPU 2 in the auto-swap mode depending on whether or not there is sound generation control. During tone generation control, that is, when the register F is other than 0, the swap flag S is set and auto-swap is started. After that, CPU1 and CP
U2 will operate alternately step by step. When the register F becomes 0, the tone generation control is stopped, the swap flag S is reset, the auto-swap is stopped, and thereafter, only the CPU 1 operates. (3) Processing when no winning ball exists When the winning ball does not exist, that is, when the counter C is 0, the processing of steps 100 to 124 and 170 to 192 is performed, whereby the numerical display and the lamp display. The lamp and each lamp group perform a predetermined display. (4) When there is a winning ball (C ≠ 0) (a) Combination operation processing When the value of the counter C is determined in step 124 and a winning is detected, the value of the counter C is decremented by 1 and the combination operation state is obtained. Register F is set to 1 to indicate that the timer T1 is set to a predetermined value (steps 124 to 130). Then, in step 132, random number generation processing is performed, and the generated random numbers are stored in the registers X1, X2, X3, L. The processes of steps 100 to 118, 132, 134, 170 to 192 are repeated until the time is up in step 134. Then, this random number is set in step 13
I do it every time I pass 2. When the time is up, the winning mode is determined from the contents set in the registers X1, X2, X3, L in step 136, and the mode is set in the register R. 0 is off, 1 is a small hit, 2
Is a big hit and 3 is a big hit. When the player is out of position, the register F is set to 0, and the process goes to the next winning ball determination cycle. (B) Processing when hitting When the judgment result of step 136 is hitting, the time is set in the timer T2 according to the hitting mode. Then, the background process described above is performed until it is determined that the time is up. As a result, the special winning opening is opened for a predetermined time, the lamp group is displayed to indicate a panic state, and the speaker 35 plays panicked music. At this time, when the number of winning balls to the special winning opening becomes 10, the same processing as the time-up is performed even before the time-up. That is, the counter G is set to 0 and the register R is set to 0 (steps 150, 152). (C) Processing when a V winning ball exists If there is a V winning ball when the special winning opening is open, that is, if the counter A is not 0 (step 156), step 1
At 58, the value of register F is set to 3 to indicate the occurrence of the continuation right. Then, the counter A is decremented by 1, the timer T3 is set to a predetermined time, and it is determined whether the time is up (step 15).
8 to 164). This processing is for giving a certain delay until the special winning opening is subsequently opened. After that, in step 166, the register R is set to 3 indicating a big hit, and the process proceeds to step 142 to perform the above-mentioned hitting process. However, the continuation right is adjusted in step 152 so that it does not occur more than 10 times. (5) Processing of sound generation control In the background processing of steps 180 to 192, if the sound generation control state is determined and the auto swap state is set, the CPU2
Executes the processing of FIG. 5 in parallel with the processing of the CPU 1 as a macro. In step 200, the sound generation mode is determined from the values of the state register F, the winning ball counter C, the winning mode register R, the special winning opening winning counter G, and the V winning ball counter A, and the values are set in the register W. As shown in FIG. 6, the ROM 3 stores a control data group for outputting a different melody for each sounding mode. The control data is composed of a set of sounding data such as sound frequency, sound volume, envelope, and time data indicating the sounding duration of the one sound. In step 202, it is determined whether there is a change in the tone generation mode based on the change in the value of the register W. If there is a change, the process proceeds to step 204, and the start address storing the control data group of that mode is set as the data pointer. Set to P. Next, in step 206, data point P
The storage content of the address indicated by is read from the ROM 3, and when it is not the end code of the data, in step 210, the time data is set in the timer based on the control data. Next step
At 212, the pronunciation data is output to each register of the SSG 33, so that one sound is produced from the speaker 35 until it is determined at step 214 that the time is up. Next, when it is determined in step 214 that the time is up, the process proceeds to step 216, the data pointer P is updated to the address of the next control data, and the process returns to step 200. If it is determined in step 202 that the tone generation mode has not changed, the address initialization is jumped, and tone generation data of the next tone in that mode is input. As described above, in this embodiment, one of the two CPUs of the dual computer is used for the main control of the pachinko machine, and the other CPUs are used only for the control of the sounding device, which has complicated control. ing. Therefore, since it is only necessary to develop an independent program, production is easy. The CPU2 can also be used for controlling the lamp group. The control data is, as shown in FIG. 7, one set of data including a light emission data designating which of a plurality of lamps is to be turned on and time data for maintaining the state, and a data string Is created for each light emission mode. The processing procedure of the CPU 2 is the same as that of FIG. 5, and step 200 is to determine the light emission mode, step 204 is to set an initial address corresponding to the light emission mode, step 210 is to set time data, and step 212 is. By changing the output of the light emission data, the dynamic light emission control according to the control data is possible. Also, the CPU 2 can be used for addition of the number of times the numerical display is driven, the number of times the special winning opening is opened in the big hit mode, and other statistical processing.

【発明の効果】【The invention's effect】

本発明は、パチンコ機のゲームの展開、入出力装置を
制御する制御装置を、ワンチップ上に第１、第２の中央
処理装置が形成され、その両中央処理装置は、微小時間
毎に交互動作を行いマクロ的に平行に動作するデュアル
ワンチップマイクロコンピュータで構成し、第１の中央
処理装置及び第２の中央処理装置からアクセス可能な共
通の記憶装置を設けたことを特徴とするものである。 したがって、両中央処理装置は、独自の処理プログラ
ムに沿って、必要なデータを共有しつつ、平行的に実行
することが出来るので、異なる仕事の同時処理が可能と
なる。このため、パチンコ機のゲーム展開をより複雑に
したり、ゲームの進行と平行して、複雑な楽音で構成さ
れたメロディーを出力したり、複雑に変動する照明を実
現したりすることが可能となり、より娯楽性を向上させ
ることが出来る。また、プログラムの開発は、それぞれ
の中央処理装置に制御される独自のプログラムを他の中
央処理装置のプログラムに影響されることなく別個に行
うことができる。従って、ゲームプログラムの開発と、
発音制御等のプログラムの開発とを、それぞれの専門家
の手で行うことができ、装置の開発が容易となる。 又、単一CPUでタスクの並行動作を実行するとする
と、レジスタ等の退避処理等のタスク切替え処理のため
のプログラムやレジスタのデータを退避させるスタック
領域が必要となるが、本願発明のように、２つのCPUを
用いて、一定時間間隔で交互に動作させれば、各CPUは
それぞれのタスクを間欠的に実行しているので、CPUを
他のタスクの実行のために空け渡す必要がない。この結
果、タスク切替え処理のプログラムやレジスタのデータ
を退避させるスタック領域が不用となるので、記憶装置
の容量の節約が達成される。 又、２つのCPUを交互に実行することで、記憶装置を
単一にでき、２のCPUから共通にアクセスできデータの
記憶領域を共用することができるので、そのことからも
記憶装置の容量を節約することができる。 これらのことから、記憶容量が制限されていても、そ
れ以上の仕事ができ、各CPUに固有のプログラムを開発
すれば良いので、保守、システム設計が容易となる。According to the present invention, a first and a second central processing unit are formed on one chip as a control device for controlling a game of a pachinko machine and an input / output device, and both central processing units are alternately arranged at every minute time. It is configured by a dual one-chip microcomputer which operates and operates in parallel macroscopically, and a common storage device accessible from the first central processing unit and the second central processing unit is provided. is there. Therefore, both central processing units can execute parallel processing while sharing necessary data according to their own processing programs, so that different jobs can be processed simultaneously. Therefore, it is possible to make the game development of the pachinko machine more complicated, to output a melody composed of complicated musical sounds in parallel with the progress of the game, and to realize lighting that changes in a complicated manner. It is possible to improve entertainment. In addition, the development of the program can be performed independently of each other without being influenced by the programs of the other central processing units. Therefore, with the development of the game program,
The development of a program such as pronunciation control can be performed by each expert's hand, and the device can be easily developed. Further, when the parallel operation of tasks is executed by a single CPU, a stack area for saving programs and register data for task switching processing such as saving processing of registers and the like is required. If two CPUs are alternately operated at regular time intervals, each CPU executes each task intermittently, so there is no need to hand over the CPUs for execution of other tasks. As a result, the stack area for saving the program for task switching processing and the data in the register is unnecessary, so that the capacity of the storage device can be saved. Also, by executing the two CPUs alternately, a single storage device can be provided, and the two CPUs can commonly access and share the data storage area, which also reduces the storage device capacity. You can save. For these reasons, even if the storage capacity is limited, more work can be done and it is sufficient to develop a program specific to each CPU, which facilitates maintenance and system design.

【図面の簡単な説明】[Brief description of drawings]

第１図は、本発明の具体的な一実施例に係るパチンコ機
の電気的構成を示したブロックダイヤグラム、第２図、
同実施例のパチンコ機の外観を示した平面図、第３図、
第４図（ａ），（ｂ）、第５図は、それぞれ、同実施例
のパチンコ機で使用されたデュアルワンチップマイクロ
コンピュータの処理手順を示したフローチャート、第６
図は、発音制御の為の制御データの構造を示した構造図
である。第７図は、他の実施例に係るパチンコ機の発光
装置を制御するための制御データの構造を示した構造図
である。 27……数値表示器、29……ランプ表示器 30……記憶個数表示器 43a〜43c……パニックランプ 45a〜45c……Ｖランプ 47a〜47j……動作ランプ、50……枠体 51……遊戯盤、52,53,54……特定入賞口 63……大入賞口、64……開閉扉 65……Ｖ入賞口FIG. 1 is a block diagram showing the electrical configuration of a pachinko machine according to a specific embodiment of the present invention, FIG. 2,
A plan view showing the appearance of the pachinko machine of the same embodiment, Fig. 3,
4 (a), (b), and FIG. 5 are flowcharts showing the processing procedure of the dual one-chip microcomputer used in the pachinko machine of the embodiment, respectively.
The figure is a structural diagram showing the structure of control data for controlling pronunciation. FIG. 7 is a structural diagram showing a structure of control data for controlling a light emitting device of a pachinko machine according to another embodiment. 27 …… Numerical display, 29 …… Lamp display 30 …… Memory quantity display 43a ～ 43c …… Panic lamp 45a ～ 45c …… V lamp 47a ～ 47j …… Operation lamp, 50 …… Frame 51 …… Play board, 52,53,54 …… Specific winning opening 63 …… Large winning opening, 64 …… Opening / closing door 65 …… V winning opening

フロントページの続き (56)参考文献 特開 昭60−29168（ＪＰ，Ａ) 特開 昭59−44285（ＪＰ，Ａ) 「コンピュータ用語の基礎知識」（発 行日1983年３月15日）発行所共立出版株 式会社（Ｐ．235「マルチプロセシング」 の項参照)Continuation of the front page (56) References JP-A-60-29168 (JP, A) JP-A-59-44285 (JP, A) "Basic knowledge of computer terms" (issued March 15, 1983) Tosho Kyoritsu Publishing Co., Ltd. (See “Multi-processing” on page 235)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】特定入賞口に於ける玉の入賞を検出する入
賞検出装置を設け、該特定入賞口への入賞に応じて、よ
り入賞確率の高くなる当たりモードを決定し、そのモー
ドに応じて、入賞口への球の入賞確率を制御するととも
に、発光装置、発音装置等の出力装置を駆動する制御装
置とからなるパチンコ機において、 前記制御装置を、ワンチップ上に第１、第２の中央処理
装置が形成され、その両中央処理装置は、微小時間毎に
交互動作を行いマクロ的に平行に動作するデュアルワン
チップマイクロコンピュータで構成し、 前記第１の中央処理装置及び前記第２の中央処理装置か
らアクセス可能な共通の記憶装置を有することを特徴と
するパチンコ機。1. A winning detection device for detecting a winning of a ball at a specific winning opening is provided, and a winning mode having a higher winning probability is determined according to the winning at the specific winning opening, and the winning mode is determined according to the mode. In a pachinko machine including a control device that controls a winning probability of a ball to a winning opening and drives an output device such as a light emitting device and a sounding device, the control device includes a first and a second device on one chip. Central processing units are formed, and both of the central processing units are constituted by dual one-chip microcomputers that alternately operate at every minute time and operate in parallel macroscopically, and the first central processing unit and the second central processing unit A pachinko machine having a common storage device accessible from the central processing unit of the above. 【請求項２】前記デュアルワンチップマイクロコンピュ
ータの内、第１の中央処理装置は、前記入賞確率を制御
して、パチンコ機のゲーム進行を管理することを特徴と
する特許請求の範囲第１項記載のパチンコ機。2. The first central processing unit of the dual one-chip microcomputer controls the winning probability and manages the game progress of the pachinko machine. Pachinko machine described. 【請求項３】前記デュアルワンチップマイクロコンピュ
ータの内、第２の中央処理装置は、発音装置、発光装
置、その他の出力装置の内、少なくとも１を制御するこ
とを特徴とする特許請求の範囲第１項記載のパチンコ
機。3. The dual central processing unit of the dual one-chip microcomputer, wherein the second central processing unit controls at least one of a sounding device, a light emitting device, and other output devices. The pachinko machine according to item 1. 【請求項４】前記デュアルワンチップマイクロコンピュ
ータの内、第２の中央処理装置は、特定入賞口への入賞
に応じて偶然性に左右される事象を生起させ、その事象
から当たりモードを決定する処理を行うことを特徴とす
る特許請求の範囲第１項記載のパチンコ機。4. The processing for determining a winning mode from the event, wherein a second central processing unit of the dual one-chip microcomputer causes an event that is influenced by chance according to a winning of a specific winning opening. The pachinko machine according to claim 1, characterized in that