JP2854306B2

JP2854306B2 - 音響再生装置

Info

Publication number: JP2854306B2
Application number: JP63280038A
Authority: JP
Inventors: 四一安藤; 富士男早川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-11-05
Filing date: 1988-11-05
Publication date: 1999-02-03
Anticipated expiration: 2014-02-03
Also published as: US5040219A; JPH02126298A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ステレオ再生装置あるいは音声再生装置
などのように音響再生を行う音響再生装置に関し、特に
初期反射音、残響音を付加することができる音響再生装
置に関するものである。

〔従来の技術〕

第２図は従来の初期反射音、残響音付加装置の機能ブ
ロック図を示し、１は操作部、２は制御信号発生部、３
は初期反射音発生回路、４は残響発生回路、５は加算器
である。操作部１は初期反射音の遅れ時間、加算比、残
響の開始時間、減衰比等を調整する複数の調整つまみか
ら成っており、個々の調整つまみは可変抵抗器と連動す
るように構成されている。又、初期反射音発生回路３は
第１の初期反射音の遅れ時間を与える遅延器3a、加算比
を与える減衰器3b、第２の初期反射音の遅れ時間を与え
る遅延器3c、加算比を与える減衰器3d等から構成されて
いる。この従来例の構成では１チャンネル信号の例を示
したが、ステレオ信号のように２チャンネル信号の場合
には同様の構成がもう１つ設けられる。６はステレオ信
号あるいは音声信号の入力端子、７は出力端子である。

次に、動作について説明する。入力端子６から入力さ
れたステレオ信号のうちの片チャンネルの音響信号は分
岐され、そのうちの１つは初期反射音発生回路３により
所定時間だけ遅延され、所定の比率で減衰される。分岐
された他の１つの信号は残響発生回路４により所定の開
始時間、減衰勾配をもつ残響音となる。初期反射音発生
回路３及び残響発生回路４によって処理された各々の音
響信号は、元の音響信号と加算器５により加算され、出
力端子７から出力される。

このとき、例えば使用者が操作部１の初期反射音の遅
れ時間調整つまみを回すと、連動した可変抵抗器の抵抗
値が変化し、抵抗値に比例した電圧が発生し、発生した
電圧が制御信号発生部２に入力される。制御信号発生部
２では上記発生電圧に応じて遅延器3aに遅延時間制御信
号を発生させ、初期反射音の遅れ時間を変化させる。初
期反射音の加算比、残響音の開始時間、減衰勾配につい
ても同様であり、使用者が対応する調整つまみを回して
加算比、開始時間、減衰勾配等を可変し、任意の値に設
定していた。

上記のような従来例では使用者が自ら操作部１の調整
つまみで初期反射音、残響音を設定する必要があった。
又、初期反射音、残響音の設定、調整は、使用者が音楽
あるいは音声などのソースを再生しながら自らの聴感で
設定し、これを実際に聞いて調整するといった試行錯誤
を繰り返す必要があった。さらに、音楽の種類によって
初期反射音、残響音の最適な設定値が大きく異なること
から、曲ごとの調整が必要であり、調整が不適当である
と、楽器音が明らかに２度打ちとなって聴感上不自然で
あり、不快な印象を与えるという欠点があった。

一方、聴覚に関する研究では、直接音から遅れて到達
する反射音や後続の反射音が聴覚に重要な影響を及ぼす
ことが明らかになっている。又、別の研究では、音楽と
音声を用いてスピーカ再生時の直接音と単一反射音から
なる合成音場をプリファランス（人間の聴感上の心地良
さ）の尺度で評価している。この結果によれば、音源信
号の正規化された自己相関々数_p（τ）を求めてお
き、反射音のレベルを直接音の±6dBにわたって変化さ
せたとき、その反射音の最適遅れ時間は｜_p（τ）｜
の包絡が第１反射音のレベルA₁の1/10に相当する時間に
対応することが明らかになった。第３図はこの｜
_p（τ）｜の包絡が第１反射音のレベルA₁の1/10に相当
する時間τ_dを横軸とし、プリファランスが最大となる
単一反射音の遅れ時間τ_mを縦軸として表わしたもので
ある。図に示した範囲は、プリファランスの最大値より
0.1低いときの遅れ時間を示したものであり、○印はA₁
＝6dB、●印はA₁＝0dB、□印はA₁＝−6dBを示してい
る。特に、｜_p（τ）｜が_p（０）の1/10となる時間
をτ_e（0.1）と呼ぶこととすれば、A₁＝0dBの場合、τ_d
＝τ_e（0.1）と表現することができる。第３図から、τ
_dはプリファランスが最大となる単一反射音の遅れ時間
τ_mと良く一致することがわかる。

さらに、音源信号の自己相関々数は最適残響時間とも
密接な関係にあることが報告されている。第４図はその
測定結果を示し、横軸は上記のτ_e（0.1）、縦軸は好ま
しい残響時間の中央値〔T_sub〕_dを示している。ここで
いう残響時間は直接音が60dB減衰する時間ではなく、残
響部の信号が60dB減衰するまでの時間として表現してい
る。図中、A,B,Eは音楽、Ｓは音声の場合を示し、〔T_sub〕_d≒（23±10）τ_e（0.1）なる関数でほぼ近似することができる。

又、前述と同様な実験方法により、２つの反射音のあ
る音場で第２反射音の遅れ時間の最適条件を求める。第
１の反射音の遅れ時間Δt₁＝20,30,40msとし、第２反射
音の遅れ時間Δt₂と第１反射音の遅れ時間Δt₁の差Δt₂
−Δt₁＝10,20,30msとして両者を組み合せ、前述と同様
なプリファランス実験を行った結果、第５図に示すよう
な等プリファランス曲線が得られた。第５図（ａ）は第
１反射音と第２反射音のレベルが直接音と比較して各々
−4.2dBと−6.2dBの場合であり、第５図（ｂ）は第１及
び第２反射音が直接音と同レベルの場合である。第５図
（ａ），（ｂ）から、第２と第１反射音の遅れ時間差Δ
t₂−Δt₁が最適な第１反射音の遅れ時間〔Δt₁〕_pの約
0.8倍であれば最もプリファランスが大きく、従って第
２反射音の最適遅れ時間〔Δt₂〕_pは近似的に次式とす
れば良いことがわかる。

〔Δt₂〕_p≒1.8〔Δt₁〕_p 〔発明が解決しようとする課題〕上記のような従来装置においては、音源信号の自己相
関から最適な初期反射音の遅れ時間、残響時間等を求め
ることができるが、自己相関の計算は一般に多大な計算
量が必要であり、ステレオ再生装置などの民生用機器に
おいて実用的な時間内で計算を終えることは困難であっ
た。

この発明は上記のような課題を解決するために成され
たものであり、短時間で音源の自己相関を計算し、最適
な初期反射音の遅れ時間及び残響時間を使用者の手を煩
すことなく設定することができる音響再生装置を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係る音響再生装置は、入力される音源信号
をその波高値に基づき、1,0,−１の３値波に変換する３
値波変換手段と、３値波に基づき、音源信号の自己相関
値を算出出力する自己相関計算手段と、自己相関値の極
大値を検出する極大値検出手段と、自己相関値の極大値
を過去一定数蓄積する蓄積手段と、蓄積された自己相関
値の極大値から相加平均値を算出する相加平均値算出手
段と、相加平均値と予め設定した基準値との大きさを比
較する比較手段と、比較手段が比較した結果、相加平均
値が基準値より小さい場合には、蓄積手段に蓄積された
極大値に基づき、最適遅れ時間を算出するとともに、最
適遅れ時間に対応した制御信号を出力する制御手段と、
制御信号に対応する所定の効果音を音源信号に付加する
効果音付加手段とを備えたものである。

〔作用〕

この発明における３値波変換手段は、比較手段が比較
した結果、相加平均値が基準値より小さい場合には、蓄
積手段に蓄積された極大値に基づき、最適遅れ時間を算
出するとともに、最適遅れ時間に対応した制御信号を出
力し、この制御信号に対応する所定の効果音を音源信号
に付加させる。

〔実施例〕

まず、最近の音響等の研究によれば、自己相関々数の
簡便な解析方法として、３値化された零交差波による方
法が有効であることが示されている。この方法によれ
ば、音源信号に次式で表わされる前処理を施す。

ここで、ｘ（ｎ）は音源信号の振幅値である。上記前
処理の後に自己相関々数の計算を行うが、全データが1,
0,−１の３値に変換されるため、加算のみ行えばよく、
高速計算が可能である。この零交差による方法と厳密計
算とによって求めた自己相関々数の計算例を第６図
（ａ），（ｂ）に示す。この図は音楽信号の計算例であ
り、積分区間を２秒間として自己相関を求めた例であ
る。第６図（ａ）は厳密計算、（ｂ）は零交差による計
算例を示すが、両者とも自己相関の包絡線の初期の減衰
勾配を直線近似して0.1（−10dB）となる遅れ時間を求
めると、両者ともよく一致していることがわかる。この
ように２秒間の自己相関から最適遅れ時間を求めること
は有効な方法である。

又、音響の他の研究によれば、音楽、音声などの音響
ソースの中で刻々と変化する最適遅れ時間を計算する場
合の時間窓はどの程度の長さが適当かが検討されてい
る。この研究では、FFT（高速フーリエ変換）によるク
ロススペクトル法により自己相関を求めている。その結
果、時間窓は500ms〜2sが適当であり、この時間窓を100
msごとにずらしながら自己相関を計算すると、刻々変化
する初期反射音の最適遅れ時間、最適残響時間を求める
ことができることが明らかとなっている。

又、スピーカ再生の場合の最適遅れ時間は自己相関が
0.1減衰する時間から求められることは先に示したが、
イヤホン再生の場合には0.25に減衰する時間が最適遅れ
時間に良く一致し、ヘッドホン再生では0.25±0.08に減
衰する時間を最適遅れ時間とすれば良いことが明らかと
なっている。

以下、この発明の実施例を図面とともに説明する。第
１図はステレオ装置の実施例であり、50は混合回路、51
は入力される音源信号即ち混合回路50で混合されたステ
レオ信号をその波高値に基づき、1,0,−１の３値波に変
換する３値波変換手段である３値波変換回路、52は３値
波に基づき、混合回路50で混合されたステレオ信号の自
己相関値を算出出力する自己相関計算手段である自己相
関計算回路、53は自己相関計算回路52が計算した自己相
関値からその包絡線を抽出する包絡線抽出回路である。

ここで包絡線抽出回路53について説明する。

包絡線抽出回路53は、自己相関値の極大値を検出する
極大値検出手段としての遅延素子71、極大値検出回路72
と、自己相関値の極大値を過去一定数蓄積する蓄積手段
としての遅延素子71と、蓄積された自己相関値の極大値
から相加平均値を算出する相加平均値算出手段としての
加算器73、1/4回路74とにより構成されている（それぞ
れの詳細は後述する）。

また、54は包絡線検出回路53が検出した包絡線と所定
の基準値とを比較し、この比較結果を出力する。即ち、
相加平均値と予め設定した基準値との大きさを比較する
比較手段である比較回路、55はステレオ信号の曲の始点
を検出する曲頭検出回路である。

さらに、56は比較回路54が比較した結果、相加平均値
が基準値より小さい場合には、遅延素子71に蓄積された
極大値に基づき、最適遅れ時間を算出するとともに、最
適遅れ時間に対応した制御信号を出力する制御手段であ
るコントローラ、３、４は制御信号に対応する所定の効
果音を音源信号に付加する効果音付加手段としての初期
反射音発生回路及び残響発生回路である。

また、57は３値波を記憶するメモリ、58は加算器、59
は入力端子、60は出力端子である。

以下、動作について説明する。入力端子59から入力さ
れた左チャンネル、右チャンネルのステレオ信号L,Rは
混合回路50によって加算され、モノラル信号となる。混
合回路50は例えば第７図のような回路で容易に実現する
ことができる。第７図において、61はオペアンプ、62は
出力端子、R₁，R₂は抵抗である。混合されたステレオ信
号は曲頭検出回路55に入力される。曲頭検出回路55は検
波回路、時定数回路あるいは積分回路、比較器等で構成
されるが、これらの回路機能を１チップ上に集積したIC
を用いることもできる。このICでは曲頭の検出動作を開
始させる端子があり、この端子に再生開始信号を入力す
ることにより再生開始とともに曲頭検出動作を開始する
ことができ、より確実な検出を行うことができる。又、
上記ICは曲頭の検出レベルを調整する機能がある。ステ
レオ再生装置では、コンパクトカセットを用いるアナロ
グ方式のものでもSN比は少くとも40数dB以上あり、再生
装置の残留ノイズは−40dBより少ない。曲頭の検出レベ
ルを残留ノイズの実効値より大きく、例えば２倍以上大
きく設定すると、残留ノイズによる曲頭の誤検出をする
ことなく、正しく曲頭を検出することができる。CDプレ
ーヤなどのデジタル方式の再生装置では、アナログ方式
よりもノイズレベルが小さいため、アナログ方式と同じ
検出レベルでもノイズによる誤検出が発生することはな
い。

又、混合回路50により混合されたステレオ信号は３値
波変換回路51にも入力され、実時間で３値に変換され
る。３値の零交差波への変換は、次式で表わされる条件
で行われる。音源信号ｘ（ｔ）を変換した３値波をｃ
〔ｘ（ｔ）〕とすると、である。ここで、ｘ（ｔ）は音源信号の波高値、Δｘ
（＞０）はしきい値である。しきい値Δｘは音源信号の
最大波高値より充分小さく、かつステレオ再生装置の残
留ノイズレベルより大きく設定する。

第８図は３値波変換回路51の１例を示す。図におい
て、24は入力端子、20a,20bはダイオード、R₃，R₄は抵
抗、21a,21bはコンパレータ、22はツェナーダイオー
ド、23はマイクロコンピュータである。入力端子24から
入力された混合信号はダイオード20a,20bにより正負に
分離され、コンパレータ21a,21bに入力される。コンパ
レータ21a,21bは抵抗R₃，R₄の比で決まるしきい値Δｘ
と混合信号を比較し、混合信号が正で絶対値がΔｘより
大きければコンパレータ21aの出力がHighとなり、負で
絶対値がΔｘより大きければコンパレータ21bの出力がH
ighとなる。３値波を（D₁，D₀）で表わすと、３値波変
換回路51により混合信号は「＋１」＝（0,1）、「０」
＝（0,0）、「−１」＝（1,0）の３値に変換される。図
示してないが、変換は変換用クロックに同期して行われ
る。変換用クロックは別回路で発生させても良いし、マ
イクロコンピュータ23のプログラムでソフト的に作り出
すこともできる。変換された３値波は変換用クロックに
同期してマイクロコンピュータ23に取り込まれる。

３値波変換回路51により３値波に変換された音源信号
は自己相関計算回路52に入力され、次式によって相関計
算が行われる。即ち、ｉ番目の３値波をC_iとし、その絶
対値をA_i、符号をS_iと表わし、絶対値を表わす波高ビッ
トと符号ビットに対して下記の論理演算を行う。

波高ビットに対してA_i,k＝A_i・A_i+k符号ビットに対し
てS_i,k＝A_iS_i+k但し、ｋは遅れ時間である。又、自己
相関は次式の加算で計算される。

３値波変換回路51により３値波に変換するサンプリン
グ周波数をf_sとすると、積分区間２秒間のＮはＮ＝2f_s
である。

第９図は３値波の自己相関計算回路52の１例を示し、
コントローラ56及びメモリ57についても示している。11
はマイクロコンピュータ、12,13は３値波を記憶するメ
モリ、14はNAND素子、15はAND素子、16はNOR素子、17は
OR素子、18はインバータ、19はバイナリカウンタ、10a,
10bはアドレスカウンタである。

次に、自己相関計算回路52の動作について説明する。
変換周波数f_sで変換された３値波は、順次メモリ12,13
に記憶される。記憶内容は同一である。メモリ12,13に
２秒間の３値波が記憶されると、順次３値波を読み出し
ながら自己相関計算をすることになる。まず、マイクロ
コンピュータ11はバイナリカウンタ19をリセットする。
次に、マイクロコンピュータ11はアドレスカウンタ10a
にアドレスデータを転送し、メモリ12のアドレスが記憶
されている３値波の先頭アドレスに設定する。メモリ13
のアドレスを同様に３値波の先頭アドレスに設定する。
メモリ12,13からは最初の３値波C₀（D₁，D₀）のD₁ビッ
ト、D₀ビットが読み出され、NAND素子14、AND素子15、N
OR素子16、OR素子17及びインバータ18によって論理演算
される。例えば３値波C₀（D₁，D₀）が＋１即ち（D₁，
D₀）＝（0,1）の場合には、論理演算の結果アップカウ
ントクロックがLowとなり、ダウンカウントクロックは
変化しないためにバイナリカウンタ19の内容は１つだけ
アップカウントされる。３値波C₀（D₁，D₀）が０即ちD₁
ビット、D₀ビットが共に０の場合には、カウント動作は
行われない。第１表にメモリ12,13から読み出される３
値波による演算結果を示した。

３値波C₀の演算が終ると、メモリ12,13のアドレスを
１つインクリメントし、メモリ12,13から共に３値波C₁
を読み出し、第１表のように演算する。このような動作
を２秒間の３値波に対して繰り返すと、０次の相関値Ｒ
（０）がバイナリカウンタ19により計算され、相関値Ｒ
（０）をマイクロコンピュータ11が取り込む。次に、マ
イクロコンピュータ11はバイナリカウンタ19をリセット
し、アドレスカウンタ10aにアドレスデータを転送し、
メモリ12のアドレスを最初の３値波C₀のアドレスに設定
する。又、メモリ13のアドレスは最初の３値波から１つ
遅れた３値波C₁のアドレスに設定する。メモリ12,13の
アドレスをインクリメントすると、第１表の演算が順次
行われて１次の相関値Ｒ（１）が計算される。以下同様
にバイナリカウンタ19をリセットし、メモリ13の初期ア
ドレスを順に１つづつ遅らせて相関計算をすることによ
り、相関値Ｒ（ｋ）（ｋ＝0,1,2…）が計算される。３
値波では１つの３値波当り２ビットが必要であるから、
変換する周波数が44.1KHzの場合、メモリ12,13は各々2
2.1Kbyteのメモリ容量があれば十分である。

なお、アドレスインクリメント用クロックを発生させ
るクロック発生回路、マイクロコンピュータ11を動作さ
せるクロック及び制御信号については述べてないが、こ
れらは通常の回路手段を用いて実現することができる。
又、動作のタイミングを示すクロックについては、例え
ばメモリ12,13のアドレスがラッチされ、読み出された
データが変化しない間に演算し、カウンタ動作が行われ
るように定めることは当然である。

次に、包絡線抽出回路53について説明する。この回路
53は、自己相関計算回路52によって計算された自己相関
々数の包絡線を近似的に求める回路である。ここでは、
乗算器を用いないで包絡線を簡易に抽出する例について
説明する。この例は、2^m個（ｍ＝1,2,…）の自己相関値
の相加平均を求め、相加平均値と０次の自己相関値Ｒ
（０）を結ぶ直線を自己相関々数の包絡線の近似直線と
するものであり、例えばｍ＝２とする。第10図は包絡線
抽出回路53の構成を示し、54は前述したように包絡線の
近似値を所定値と比較する比較器、70は入力端子、71は
時系列性を明示するために１サンプルブロックの遅れ時
間をもつ遅延素子、72は既知の極大値検出回路、73は加
算器、74は1/4回路、75は比較結果の出力端子である。
Ｒ（ｋ−１）,R（ｋ）,R（ｋ＋１）は自己相関値、P_j-3
〜P_jは極大値である。次に、動作について説明する。自
己相関計算回路52で順次計算された自己相関値が入力端
子70から入力されると、極大値検出回路72は|R（ｋ）｜
＞|R（ｋ−１）｜、かつ|R（ｋ）｜＞|R（ｋ＋１）｜で
あるか否かを判定し、この条件を満足すればＲ（ｋ）を
極大値P_jとして出力する。極大値検出回路72から時系列
的に出力された極大値P_j-3〜P_jは加算器73で加算され、
1/4回路74で1/4倍され、相加平均値が求められる。1/4
倍動作は正のデジタル値に対しては２ビット右シフトに
相当するため、1/4回路74は公知手段により容易に実現
できる。1/4回路74から出力された相加平均値は比較器5
4で０次の自己相関値Ｒ（０）の1/10と比較され、0.1R
（０）より大きければ０が比較器54から出力され、0.1R
（０）以下であれば１が出力される。極大値P_j-3〜P_jを
用いた相加平均はｉ＝3,4,5,…と順次行われ、基準値0.
1R（０）と比較され、0.1R（０）以下になると比較器54
から１が出力される。こうして、自己相関々数の包絡線
の近似値が所定の基準値以下となることが検出される。
上記のように、2^m個（ｍ＝1,2,…）の自己相関値の相加
平均を用いるとデジタル値に対して加算器とシフト動作
によって平均値を求めることができ、乗算器を用いずに
包絡線の近似値を抽出できる。

比較器54の出力が１となると、コントローラ56はその
ときの極大値P_j-3〜P_jの遅れ時間τ_j-3〜τ₃から相加平
均によって0.1R（０）となる最適遅れ時間（τ_j-3＋τ
_j-2＋τ_j-1＋τ_j）/4を計算する。さらに、コントロー
ラ56は計算された最適遅れ時間から、最適な初期反射音
の遅れ時間、残響時間を設定する制御信号を初期反射音
発生回路３及び残響発生回路４に送り、元のステレオ信
号に最適な効果付けがなされる。前述の聴覚等の研究に
よれば、最適遅れ時間をτ_dとすると、第１反射音の最
適遅れ時間τ₁≒τ_d、第２反射音の最適遅れ時間τ₂≒
1.8τ_dとすれば良いことがわかる。又、この実施例で
は、自己相関を計算する積分区間が２秒間の場合につい
て説明したが、積分区間が500ms〜２秒間未満の場合に
ついても同様の効果が得られことは前述のように最近の
研究から明らかである。

次に、自己相関計算回路52の他の実施例を第11図によ
って説明する。第11図は二つの３値波（S_i，A_i）と（S
_i+k，A_i+k）の相関計算動作を説明する図であり、27は
符号ビットの演算を行うEX−OR回路、28は波高ビットの
演算を行うAND回路、29は切換信号が０のときインクリ
メント動作し、切換信号が１のときデクリメント動作を
するアップダウンカウンタ回路である。S_iはｉ番目の符
号ビット、A_iはｉ番目の波高ビットである。以下、３値
波を＋１＝（0,1）、０＝（0,0）、−１＝（1,1）とし
て説明する。今、ｉ番目の３値波（S_i，A_i）とｉ＋ｋ番
目の３値波（S_i+k，A_i+k）が入力された場合を考える。
この両者が共に１の場合、符号ビットS_iとS_i+kのEX−OR
は０となり、その出力である切換信号も０となる。従っ
て、アップダウンカウンタ回路29はインクリメント動作
をするように設定される。波高ビットA_iとA_i+kの演算結
果は１であるからその出力であるカウント信号が１とな
り、この場合アップダウンカウンタ回路29のカウンタ値
が１つインクリメントされることになる。ｉ番目の３値
波が１、ｉ＋ｋ番目の３値波が−１の場合には、符号ビ
ットの演算後切換信号が１となり、波高ビットの演算後
カウント信号が１となるので、カウンタ値は１つデクリ
メントされる。ｉ番目、ｉ＋ｋ番目の３値波の少くとも
一方が０の場合には、波高ビットの演算結果が０であ
り、よってカウンタ信号が０となってアップダウンカウ
ンタ回路29のカウント動作は行われない。アップダウン
カウンタ回路29をリセットした後、このような動作をｉ
＝０〜2Nまで２秒間分の３値波に対して行うことによ
り、ｋ番目の自己相関値Ｒ（ｋ）が計算される。

第12図は２秒間の自己相関値を計算する自己相関計算
回路の例であり、30a,30b,…は１サンプルクロックだけ
遅れる遅延素子、31a,31b,…は符号ビットの演算を行う
EX−OR回路、32a,32b,…は波高ビットの演算を行うAND
回路、33a,33b,…はアップダウンカウンタ回路である。
遅延素子30a,30b,…以外の素子は第11図と同様の働きを
する。次に、動作について説明する。アップダウンカウ
ンタ回路33a,33b,…は計算動作が開始される前にリセッ
トされる。その後、計算動作が開始され、最初の３値波
（ｉ＝０）が入力されると符号ビットSiは最初のEX−OR
回路31aに自らとEX−OR条件がとられ、アップダウンカ
ウンタ回路33aがインクリメント動作をするように選択
される。波高ビットAiは最初のAND回路33aにより自らと
AND条件がとられ、その演算結果によってアップダウン
カウンタ回路33aがカウント動作をする。次に、２番目
の３値波（ｉ＝１）が入力されると、EX−OR回路31aとA
ND回路32aにおいては前述と同様な演算が行われ、アッ
プダウンカウンタ回路33aによって自己相関値Ｒ（０）
が計算される。さらに、EX−OR回路31bはｉ＝０の符号
ビットとｉ＝１の符号ビットの演算を行い、またAND回
路32bはｉ＝０とｉ＝１の波高ビットの演算を行ってそ
の演算結果によりアップダウンカウンタ回路33bがカウ
ンタ動作する。３番目の３値波（ｉ＝２）の場合にはEX
−OR回路31a〜31cとAND回路32a〜32cで演算が行われ、
アップダウンカウンタ回路33a〜33cがカウントされる。
このように３値波が順次入力されるに従ってアップダウ
ンカウンタ回路33a,33b,…により順次カウントが行わ
れ、自己相関値Ｒ（０）Ｒ（１），…が計算される。な
お、この実施例では、３値波C_i（S_i，A_i）の符号ビット
をS_i、波高ビットをA_iとし、＋１＝（0,1）、０＝（0,
0）、−１＝（1,1）としたが、これは第８図の３値波変
換回路51から得られた３値波をマイクロコンピュータに
より（1,0）の場合のみ（1,1）とコード処理することに
よって得られる。あるいは、OR素子を１つ追加し、A_i＝
D₀＋D₁、S_i＝D₁とすることによっても得られる。又、１
サンプルずつ遅延する遅延素子30a,30b,…は、シリアル
入力、パラレル出力のシフトレジスタで構成することが
でき、またメモリとそのアドレスをインクリメントある
いはデクリメントするアドレスカウンタとで構成するこ
ともできる。

次に、自己相関々数の包絡線を直線近似して、その近
似包絡が所定の比率まで減衰する最適遅れ時間を求める
ための遅れ時間検出回路の他の実施例を説明する。最適
遅れ時間は自己相関の包絡線の減衰勾配から求めるた
め、まず次式によって極大点を求める。ｊ番目の極大値
をP_jとすると、P_j＝|R（k_j）｜となる。ただし、 |R（k_j）｜−|R（k_j-1）｜＞０、 |R（k_j+1）｜−|R（k_j）｜＜０である。このように、少ない計算量で極大点を求めるこ
とができる。極大点から減衰勾配を求める方法にはいく
つかあるが、ここでは対数変換した値から直線近似によ
って勾配を推定する方法について述べる。なお、対数変
換は予め予想される数値の変換値をROMにテーブルとし
て用意しておき、数値に対応する変換値を読み出す方法
を用いると、短時間での交換ができる。以下では極大値
P_jを対数変換した値をQ_jとして説明する。第13図は対数
変換された自己相関の原点付近を拡大した模式図であ
る。その縦軸は相関値、横軸は遅れ時間τを示し、Q₀，
Q₁，…は極大値を対数変換した値である。ｌ番目の極大
値を対数変換した値をQ_lとすると、自己相関が1/10とな
る最適遅れ時間は次式から求められる。

近似直線１について、勾配G₁は近似直線２について、勾配G₂は最適遅れ時間は上記勾配の相加平均から上式のG₁，G₂の中で1/2はbitシフトによってできるた
め、勾配G₁，G₂は１回の乗算によって計算できる。２点
から勾配を求める場合でも、１回の乗算を必要とするた
め、同じ乗算回数で３点から勾配を求めることができ、
精度が良い。又、２つの近似直線の勾配の相加平均を用
いるため、より高精度の近似が得られる。この遅れ時間
検出回路は、極大値検出部と遅れ時間計算部から構成さ
れる。第14図は極大値検出部の構成を示し、34a〜34cは
入力端子、35a〜35cは絶対値回路、36a〜36bはインバー
タ、37a〜37bは加算器、38a,38bは符号判定回路、39はA
ND回路、40はラッチ信号が１のときに出力を保持するレ
ジスタ回路、41は出力端子である。ここで、ｋ番目の自
己相関値Ｒ（ｋ）が極大値であるか否かを判定する場合
を例にとって説明する。入力端子34aにはｋ−１番目の
自己相関値Ｒ（ｋ−１）が、入力端子34bにはｋ番目の
自己相関値Ｒ（ｋ）が、入力端子34cにはｋ＋１番目の
自己相関値Ｒ（ｋ＋１）がそれぞれ入力され、各々絶対
値回路35a〜35cによって絶対値化される。絶対値化され
た自己相関値|R（ｋ−１）｜はインバータ36aにより符
号反転され、加算器37aで絶対値化された自己相関値|R
（ｋ）｜と加算され、|R（ｋ）｜−|R（ｋ−１）｜の値
が計算される。符号判定回路38aはこの値が正符号であ
るか否かを論理演算で判定し、正であれば１を、負であ
れば０を出力する。同様に、入力端子34bから入力さ
れ、絶対値化された自己相関値|R（ｋ）｜はインバータ
36bにより符号反転され、加算器37bによって絶対値化さ
れた自己相関値|R（ｋ＋１）｜と加算され、|R（ｋ＋
１）｜−|R（ｋ）｜の値が計算される。この値の符号は
符号判定回路38bで負符号か否か判定され、負であれば
１が、正であれば０が出力される。AND回路39は符号判
定回路38a,38bの出力結果から|R（ｋ）｜−|R（ｋ−
１）｜が正、|R（ｋ＋１）｜−｜（Ｒ（ｋ）｜が負であ
れば、ラッチ信号を１とする。レジスタ回路40はラッチ
信号が１のとき絶対値化された自己相関値|R（ｋ）｜を
保持し、ラッチ信号が０のときにはリセットされる。こ
の動作により極大値P_j（ｊ＝0,1,…）が出力される。

次に、極大値P_jから直線近似によって遅れ時間を計算
する遅れ時間計算部の一例を第15図に示す。図におい
て、41は極大値の入力端子、42はlog変換回路、43は時
系列性を模擬的に示す遅延素子、44a〜44hは加算器、45
a〜45cはインバータ、46a〜46eは1/2回路、47a〜47cは
逆数回路、48a〜48dは乗算器、49は出力端子である。P_j
は極大値、Q₀，Q₂，Q₄，Q_l，Q_l+2，Q_l+4はlog変換され
た極大値、τ₂，τ₄，τ_l，τ_l+2，τ_l+4は極大値の遅
れ時間、Ｇは定数である。次に、動作について説明す
る。入力端子41から入力された極大値P_jはlog変換回路4
2に入る。log変換回路42は、例えば極大値をROMのアド
レス値として保持するラッチ回路、log変換テーブルを
もつROM及びタイミング発生回路などから構成され、極
大値が入力されるとそれに対応したROMアドレスが設定
され、変換されたlog値がROMから読み出される。こうし
て、極大値はQ₀，Q₁，Q₂，…と順次log値に変換されて
出力される。このうち、Q₂とQ₄は加算器44aにより加算
され、1/2回路46aにより1/2倍される。1/2倍はデジタル
信号に対しては符号拡張した右シフトに相当し、1/2回
路46a〜46eは公知手段によって容易に実現できる。1/2
回路46aの出力は、インバータ45aによって符号反転され
た極大値Q₀と加算器44_eにより加算される。Q₂，Q₄の遅
れ時間τ₂，τ₄は加算器44bにより加算され、1/2回路46
bで1/2倍され、逆数回路47aで逆数変換され、加算器44e
の出力と乗算器48aで乗算される。これらの動作によ
り、Q₀，Q₂，Q₄の近似直線の傾きが計算される。又、lo
g変換された極大値Q_l+2とQ_l+4は加算器44cにより加算さ
れ、1/2回路46cによって1/2倍され、インバータ45bによ
り符号反転されたQ_lと加算器44fで加算される。Q_l+2とQ
_l+4の遅れ時間τ_l+2とτ_l+4は加算器44dで加算され、1/
2回路46dで1/2倍され、インバータ45cで符号反転された
Q_lの遅れ時間τ_lと加算器44gで加算され、逆数回路47b
で逆数変換された後、乗算器48bによって加算器44fの出
力と乗算される。この動作によってQ_l，Q_l+2，Q_l+4を直
線近似した近似直線の傾きが計算される。これらの２つ
の傾き、即ち乗算器48a,48bの出力は加算器44hで加算さ
れ、乗算器48cでQ₀と乗算され、さらに1/2回路46eで1/2
倍された後、逆数回路47cで逆数に変換される。そし
て、この逆数に定数Ｇを乗算器48dで乗算することによ
り、自己相関が1/Gとなる遅れ時間が求められる。例え
ば、Ｇ＝10とすると、自己相関が0.1となる遅れ時間τ_e
（0.1）が求められる。なお、この実施例ではｌだけ離
れた２つの近似直線の勾配の相加平均から最適遅れ時間
を計算するが、通常ではｌを小さくし、原点近くの２つ
の近似直線の勾配から遅れ時間を精度良く計算する。一
般に、多数の曲が入ったLPなどではジャズ系、ポップス
系、クラシック系など１枚のLPに同じジャンルの曲が収
録されていることが多いため、１曲目の曲頭を分析し、
最適遅れ時間が大きければ、２曲目以後ではｌを大きく
して、大きい遅れ時間の近傍の近似直線から大きい最適
遅れ時間を求めることができる。

〔発明の効果〕

以上のようにこの発明によれば、比較手段が比較した
結果、相加平均値が基準値より小さい場合には、蓄積手
段に蓄積された極大値に基づき、最適遅れ時間を算出す
るとともに、最適遅れ時間に対応した制御信号を出力
し、この制御信号に対応する所定の効果音を音源信号に
付加させるので、効果音の特性に応じた最適な制御が行
え、利用者の利便性が向上する。

【図面の簡単な説明】

第１図はこの発明装置のブロック図、第２図は従来装置
のブロック図、第３図は自己相関々数が第１反射音のレ
ベルの1/10に相当する時間とプリファランスが最大とな
る単一反射音の遅れ時間の関係図、第４図は自己相関々
数が第１反射音の0dBレベルの1/10に相当する時間と好
ましい残響時間の中央値との関係図、第５図は等プリフ
ァランス曲線図、第６図は自己相関々数の計算例を示す
図、第７図はこの発明による混合回路の回路図、第８図
はこの発明による３値波変換回路の回路図、第９図はこ
の発明による自己相関計算回路の回路図、第10図はこの
発明による包絡線抽出回路の構成図、第11図，第12図は
この発明による自己相関計算回路の第2,第３の実施例の
構成図、第13図は対数変換された自己相関の原点付近の
模式図、第14図はこの発明による極大値検出部のブロッ
ク図、第15図はこの発明による遅れ時間計算部のブロッ
ク図である。３…初期反射音発生回路、４…残響発生回路、50…混合
回路、51…３値波変換回路、52…自己相関計算回路、53
…包絡線抽出回路、54…比較器、56…コントローラ、57
…メモリ、58…加算器、59…入力端子、60…出力端子。なお、図中同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭60−113295（ＪＰ，Ａ) 特開昭57−133499（ＪＰ，Ａ) 実開昭57−115099（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G10K 15/12

Claims

(57)【特許請求の範囲】

【請求項１】入力される音源信号をその波高値に基づ
き、1,0,−１の３値波に変換する３値波変換手段（5
1）、３値波に基づき、音源信号の自己相関値を算出出力する
自己相関計算手段（52）、自己相関値の極大値を検出する極大値検出手段（71,7
2）、自己相関値の極大値を過去一定数蓄積する蓄積手段（7
1）、蓄積された自己相関値の極大値から相加平均値を算出す
る相加平均値算出手段（73、74）、相加平均値と予め設定した基準値との大きさを比較する
比較手段（54）、比較手段（54）が比較した結果、相加平均値が基準値よ
り小さい場合には、蓄積手段（71）に蓄積された極大値
に基づき、最適遅れ時間を算出するとともに、最適遅れ
時間に対応した制御信号を出力する制御手段（56）、制御信号に対応する所定の効果音を音源信号に付加する
効果音付加手段（３、４）、を備えた音響再生装置。