JP2852562B2 - Temperature sensor - Google Patents

Description

【発明の詳細な説明】 発明の分野 この発明の分野は、シリコン基板上に集積回路を有す
るピット無しマイクロブリッジ検出器構造を基にした２
レベル赤外線ボロメータにおけるものである。Description: FIELD OF THE INVENTION The field of the invention is based on a pitless microbridge detector structure having an integrated circuit on a silicon substrate.
In a level infrared bolometer.

発明の背景および概要 本発明は高占積率の赤外線ピット無しマイクロブリッ
ジ構造用センサアレイのピクセルサイズのセンサに関す
るものである。本発明においては、集積化されたダイオ
ードおよびバス線を支持するシリコン表面の上の第２の
プレーンの上に検出器マイクロブリッジを置くことによ
り、高い占積率（＞75％）が可能とされた。BACKGROUND OF THE INVENTION AND SUMMARY OF THE INVENTION The present invention relates to a pixel-sized sensor for a high space factor infrared pitless microbridge structure sensor array. In the present invention, a high space factor (> 75%) is made possible by placing the detector microbridge on a second plane above the silicon surface supporting the integrated diodes and bus lines. Was.

シリコン基板にマイクロブリッジ温度検出器アレイを
形成することは従来から行われていた。そのような例の
１つが特許3,801,949に示されている。それら従来の参
考文献においては、検出器と、バス線と、ダイオードと
は全て同じプレーン上に、それぞれ利用可能なピクセル
領域を占めているので小さいピクセルの占積率は低い。Forming a microbridge temperature detector array on a silicon substrate has conventionally been performed. One such example is shown in Patent 3,801,949. In these prior art references, the occupancy of small pixels is low because the detector, bus line, and diode all occupy the available pixel area on the same plane.

図面の簡単な説明 図１は２レベル検出器の立面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an elevation view of a two-level detector.

図３は検出器のトップ平面の平面図である。 FIG. 3 is a plan view of a top plane of the detector.

図3aは隣接している検出器を示す。 FIG. 3a shows adjacent detectors.

図４はピクセル回路および接続の概略表現である。 FIG. 4 is a schematic representation of a pixel circuit and connections.

図５および図６は２レベル検出器のアレイの斜視図お
よび上面図である。5 and 6 are a perspective view and a top view of an array of two-level detectors.

説明 ２レベルピット無しマイクロブリッジ・ボロメータ・
ピクセル10の立面図と横断面図の少なくとも一方が図１
に示されている。装置10は高くされたマイクロブリッジ
11と、より低いレベル12との２つのレベルを有する。低
いレベルは単結晶シリコン基板のような、表面を平らに
された半導体基板13を有する。シリコン基板13の表面14
の上には集積回路15のいくつかの部品が製造される。そ
れらの部品にはダイオード、ｘバス線、ｙバス線、接
続、およびｘバス線とｙバス線の端部における接触パッ
ドとが含まれる。製造は従来のシリコンIC技術に従う。
集積回路15は窒化シリコンの保護層16で被覆される。低
い方のレベルの上平面図が図２に示されており、ｙダイ
オード金属（ビア）およびｘダイオード金属（ビア）
と、クロム−金−クロムｘおよびｙバス線と、ｙ側バス
導体接点18と、ｘ側接点19と、窒化シリコン保護層とを
備える。Description Micro bridge bolometer without 2 level pit
At least one of the elevational view and the cross-sectional view of the pixel 10 is shown in FIG.
Is shown in Device 10 is an elevated microbridge
It has two levels, 11 and a lower level 12. The lower level has a semiconductor substrate 13 with a planarized surface, such as a single crystal silicon substrate. Surface 14 of silicon substrate 13
On top of which several components of the integrated circuit 15 are manufactured. These components include diodes, x bus lines, y bus lines, connections, and contact pads at the ends of the x bus lines and y bus lines. Manufacturing follows conventional silicon IC technology.
The integrated circuit 15 is covered with a protective layer 16 of silicon nitride. A top plan view of the lower level is shown in FIG. 2, where the y diode metal (via) and the x diode metal (via)
Chrome-gold-chrome x and y bus lines, y-side bus conductor contacts 18, x-side contacts 19, and a silicon nitride protective layer.

図１を再び参照する。高くされた検出器レベル11は窒
化シリコン層20と、パーマロイとしばしば呼ばれるニッ
ケル−鉄のような曲がりくねった金属抵抗層21と、層20
および21の上の窒化シリコン層22と、窒化シリコン層22
の上のIR吸収器被覆23とを含む。吸収器被覆はニッケル
−鉄合金で構成することができる。製造中に同時に付着
されて下方に延長する窒化シリコン層20′と22′が、高
くされた検出器レベルのための４つの傾斜した支持脚を
構成する。支持脚の数は４より多くも、少なくもでき
る。２つのレベルの間の空所26（長さは約３ミクロン）
は周囲の雰囲気である。しかし、製造作業中は空所26、
層20、20′と22、22′が付着されるまで、以前に付着さ
れた容易に融解するガラスまたはその他の融解可能な物
質の層でもともと充たされている。後続の処理でガラス
を融解して出し、空所を残す。図１において、水平寸法
は、示されているように、説明のために極めて短くされ
ている。すなわち、発明の詳細を示すために図１の高さ
は長さと比較して図面において極めて誇張されている。Referring back to FIG. The raised detector level 11 includes a silicon nitride layer 20, a meandering metal resistive layer 21 such as nickel-iron, often called permalloy, and a layer 20.
And 21 and a silicon nitride layer 22
And an IR absorber coating 23 on top. The absorber coating can be composed of a nickel-iron alloy. The downwardly extending silicon nitride layers 20 'and 22', which are simultaneously deposited during fabrication, constitute four inclined support legs for the elevated detector level. The number of support legs can be more or less than four. Void 26 between two levels (about 3 microns in length)
Is the surrounding atmosphere. However, during manufacturing work, vacancies 26,
Until the layers 20, 20 'and 22, 22' are deposited, they are originally filled with a previously deposited layer of readily melting glass or other fusible material. The glass is melted out in a subsequent process, leaving a void. In FIG. 1, the horizontal dimensions, as shown, have been greatly shortened for illustrative purposes. That is, the height of FIG. 1 is greatly exaggerated in the drawing as compared to the length to show details of the invention.

図３は持ち上げられた検出器レベル11の上平面図であ
る。この図は上側に被覆されている吸収器被覆23と上側
窒化シリコン層22が透明であるかのように描いてある。
したがって、曲がりくねった抵抗層21を示すことができ
る。曲がりくねったパターン21の正確な配置は本発明に
おいては重要ではない。抵抗線とスペースは約1.5ミク
ロンとすることができる。パーマロイは抵抗率が比較的
高く、かつ抵抗温度係数が良いので一実施例において抵
抗経路21のための材料として選択された。一実施例にお
いては、抵抗率は2500オームのオーダーで、占積率は75
％であった。抵抗経路21a、21bの端部は勾配領域30を下
へ連なって、低いレベルのパッド31、32へ電気的に接触
させる。FIG. 3 is a top plan view of the raised detector level 11. In this figure, the absorber coating 23 coated on the upper side and the upper silicon nitride layer 22 are drawn as if they were transparent.
Therefore, the winding resistance layer 21 can be shown. The exact placement of the serpentine pattern 21 is not important in the present invention. Resistance lines and spaces can be about 1.5 microns. Permalloy was selected as the material for the resistance path 21 in one embodiment because of its relatively high resistivity and good temperature coefficient of resistance. In one embodiment, the resistivity is on the order of 2500 ohms and the space factor is 75
%Met. The ends of the resistance paths 21a, 21b run down the gradient region 30 and make electrical contact to the lower level pads 31,32.

図３には、燐酸ガラスを検出器平面の下側から融解す
るために下側の燐酸ガラスに接近できるように窒化シリ
コン層20と22を貫通して開かれた窒化物窓カット35、3
6、37も示されている。それらの窒化物カットはイオン
フライス削りまたはその他の適当な方法で行うことがで
きる。この接近を行うためにのイオンフライス削りされ
たカット35、36、37は非常に狭く（＜２ミクロン）、そ
の側の隣接するピクセルと共用させて、（図3a参照）、
検出器のために利用できる面積を最大にし、したがって
結果としての占積率を最高にすることができることに注
目すべきである。４つの支持脚は、適切な支持と熱絶縁
を行うために必要なだけ短く、または長くできる。検出
器の厚さが3000Aまたはそれより薄いから、熱インピー
ダンスは検出器膜全体にわたって高い。したがって、短
い脚はコンダクタンスには過度に寄与することはない。
図3aは隣接する同一のピクセルが非常に近接しているこ
とを示す。FIG. 3 shows a nitride window cut 35,3 opened through the silicon nitride layers 20 and 22 to gain access to the lower phosphate glass to melt the phosphate glass from below the detector plane.
6, 37 are also shown. These nitride cuts can be made by ion milling or other suitable methods. The ion milled cuts 35, 36, 37 to make this approach are very narrow (<2 microns) and shared with adjacent pixels on that side (see FIG. 3a),
It should be noted that the area available for the detector can be maximized and thus the resulting space factor can be maximized. The four support legs can be as short or as long as necessary for proper support and thermal insulation. Because the detector thickness is 3000 A or less, the thermal impedance is high across the detector membrane. Thus, short legs do not contribute excessively to conductance.
FIG. 3a shows that adjacent identical pixels are very close.

図４は他の図に示されているピクセル回路の概略表現
であって、検出素子21と、それへの接続を備えている。
それらは図に明らかに記されている。FIG. 4 is a schematic representation of the pixel circuit shown in the other figures, comprising a detection element 21 and a connection thereto.
They are clearly marked in the figure.

説明は基本的には個々の検出器ピクセルに関するもの
であるが、本発明は画像形成検出器アレイすなわちモザ
イク状検出器アレイを形成する隣接するピクセルのx,y
アレイ組立体へも向けられている。各ピクセル組立体は
一方の側をたとえば約50ミクロンの面積で覆うことがで
きる。図５および図６、および図3aはアレイの部分を示
す。図５は列状につながっているセンサの検出***を斜
視的に示す。この図は、低い方のレベルと空所を示すた
めに部分的に切り欠かれている。***の幅を約40ミクロ
ンとすると高くされている検出器ピクセル11は50×40ミ
クロンのオーダーである。Although the description is primarily with respect to individual detector pixels, the invention is directed to the x, y of adjacent pixels forming an imaging or mosaic detector array.
It is also directed to an array assembly. Each pixel assembly can cover one side with an area of, for example, about 50 microns. FIGS. 5 and 6, and FIG. 3a show parts of the array. FIG. 5 shows perspectively the detection ridges of the sensors connected in a row. This figure has been partially cut away to show lower levels and voids. The height of the detector pixel 11, which is about 40 microns wide, is on the order of 50 × 40 microns.

図６は図５の上側ブロック図である。この全体的な型
のアレイの動作においては、光景をピクセルのアレイの
上に集束させるために適当なIRレンズ系が通常用いられ
る。入来するIRエネルギーを、関連する利用ビデオ電子
装置と同期して遮断するために、希望によってはチョッ
パを使用できる。集束された光景は各ピクセルを各ピク
セル位置に受けた光景のエネルギーに従って加熱し、抵
抗層21の抵抗値をピクセル温度に従って変化させる。FIG. 6 is an upper block diagram of FIG. In operation of this general type of array, a suitable IR lens system is typically used to focus the scene onto the array of pixels. A chopper can be used, if desired, to block incoming IR energy synchronously with the associated utilized video electronics. The focused scene heats each pixel according to the energy of the scene received at each pixel location and changes the resistance of the resistive layer 21 according to the pixel temperature.

以下に更に行う説明は上側レベルの一連の製造工程で
ある。下側レベル12の製造における窒化シリコン層16の
付着およびｘ側接触領域19のカットに続いて、ｙ側バス
導体接触領域18と、ｘパッドおよびｙパッドのカット
と、下側レベルの電子部品と、導体とが完成される。そ
れから上側レベル11の製造を容易に開始できる。厚さが
約３ミクロンである、燐酸ガラスその他の容易に融解で
きる物質の層を付着させ、ｘ方向の条に沿って輪郭を定
め、その条の勾配30、30′に丸みを持たせて勾配への被
覆の問題を解消する。輪郭を定める際には、ガラスを条
17の上を１ミクロン以下にカットする。残りのガラスを
カットしてその条と、ｘパッドおよびｙパッドを含むガ
ラスの外側領域とを開く。それから、上側平面窒化シリ
コンベース層20を付着し、ニッケル−鉄抵抗層21を付着
し、輪郭を整え、下側平面接点18、19へ接続し、窒化シ
リコン不働態層22で被覆する。調整側40（図３）をカッ
トし、ｘパッドとｙパッドを開き、吸収器被覆23を付着
し、輪郭を整え、最後に側面スロット35、36、37をイオ
ンフライス削りして、燐酸ガラスを結合器平面の下側か
ら融解できるようにする。Further description below is a series of upper level manufacturing steps. Following the deposition of the silicon nitride layer 16 and the cutting of the x-side contact area 19 in the fabrication of the lower level 12, the y-side bus conductor contact area 18, the cutting of the x and y pads, , Conductors are completed. The production of the upper level 11 can then be started easily. A layer of phosphate glass or other easily meltable material, approximately 3 microns thick, is deposited, contoured along the x-direction strip, and the slopes 30 and 30 'of the strip are rounded and sloped. Eliminates coating problems. When defining the contour,
Cut the top of 17 to less than 1 micron. The remaining glass is cut to open the strip and the outer area of the glass containing the x and y pads. Then, an upper planar silicon nitride base layer 20 is deposited, a nickel-iron resistive layer 21 is deposited, contoured, connected to lower planar contacts 18, 19, and covered with a silicon nitride passivation layer 22. Cut the adjustment side 40 (FIG. 3), open the x and y pads, apply the absorber coating 23, trim the contours, and finally ion mill the side slots 35, 36, 37 to remove the phosphate glass Allow to melt from below the plane of the coupler.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハルメン，ジェイムズ・オー アメリカ合衆国 55343 ミネソタ州・ ミネトンカ・シーニック レイン サウ ス・16802 (56)参考文献 特開 平３−94127（ＪＰ，Ａ) 特開 昭63−273024（ＪＰ，Ａ) 特表 平４−500437（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Harmen, James O United States 55343 Minnetonka, Minnesota Scenic Rainsours 16802 (56) References JP-A-3-94127 (JP, A) JP-A-63 -273024 (JP, A) Special table 4-500437 (JP, A)

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】半導体基板上にボロメータ・ピクセルのア
レイを備え、 前記ピクセルの各１つは、前記基板の表面上の下側部分
と、この下側部分から離れたすぐ上のマイクロブリッジ
上側検出器平面とを有し、 前記下側部分は半導体ダイオードと、ｘバス線と、ｙバ
ス線と、ｘパッドと、ｙパッドとを含み、 前記マイクロブリッジ上側検出器平面は、第１の端子お
よび第２の端子を有する温度応答抵抗素子を全体にわた
って埋め込んだ橋絡誘電体層を含み、前記橋絡誘電体層
から下向きへ延長する連続部である誘電体脚部分により
前記下側部分上に支持され、 前記第１の端子および前記第２の端子は、前記ダイオー
ドおよび前記バス線の１つまで前記脚部分を下へ連らな
り、 前記誘電体層が窒化シリコン層であり、前記窒化シリコ
ン層が前記温度応答抵抗素子の下の第１の層と、この第
１の層および前記温度応答抵抗素子の上の第２の層とを
有し、前記温度応答抵抗素子がニッケル−鉄合金製であ
る、 ２レベル・マイクロブリッジ・ボロメータ画像形成アレ
イ。1. An array of bolometer pixels on a semiconductor substrate, each one of said pixels being a lower portion on a surface of said substrate and a microbridge upper detector just above and away from said lower portion. A lower plane including a semiconductor diode, an x bus line, a y bus line, an x pad, and a y pad, wherein the microbridge upper detector plane has a first terminal and A bridging dielectric layer having a second terminal buried throughout the bridging dielectric layer and supported on the lower portion by a dielectric leg portion that is a continuous portion extending downward from the bridging dielectric layer. Wherein the first terminal and the second terminal continue down the leg portion to one of the diode and the bus line, the dielectric layer is a silicon nitride layer, and the silicon nitride layer Before A first layer below the temperature-responsive resistance element, and a second layer above the first layer and the temperature-responsive resistance element, wherein the temperature-responsive resistance element is made of a nickel-iron alloy; Two-level microbridge bolometer imaging array. 【請求項２】前記マイクロブリッジ上側検出器平面は前
記下側部分より約３ミクロン高くされる請求の範囲１記
載の画像形成アレイ。2. The imaging array of claim 1 wherein said microbridge upper detector plane is approximately 3 microns above said lower portion. 【請求項３】ダイオードおよびその他の部品と、ｘバス
線と、ｙバス線と、ｘパッドと、ｙパッドとで構成さ
れ、第１の誘電体で被覆された下側レベルをシリコン基
板上に形成する工程と、 前記バス線の１つとアレイの各ピクセル中のダイオード
接触領域の１つまで、並びに前記バス線の終わりの前記
ｘパッドおよびｙパッドへ、前記第１の誘電体を貫通し
て接触領域を開く工程と、 前記第１の誘電体をガラス層で被覆する工程と、 ピクセル接触領域が露出されるように前記ｘバス線と平
行な方向でガラスに狭い谷を刻み、前記アレイの領域の
外側のガラスを除去し、残りのガラス***部の縁部に勾
配を付けて下記の別の被覆に接近できるようにする工程
と、 前記ガラス***部と縁部を第１の窒化シリコン薄膜層で
被覆する工程と、 前記バス線の１つと、前記アレイの各ピクセル中の前記
ダイオードの１つと、前記ｘパッドおよびｙパッドま
で、前記第１の窒化シリコン層を貫通して接触領域を開
く工程と、 各ピクセル上の前記第１の窒化シリコン層上でかつ各ピ
クセル上のバス線接触領域とダイオード接触領域との間
で、十分な抵抗温度係数を持つ抵抗性金属の分離経路を
パターン化する工程と、 前記第１の窒化シリコン層および前記抵抗性金属経路上
に第２の窒化シリコン層を付加して前記抵抗性金属経路
を不働態化し、前記第１及び第２の窒化シリコン層で上
側平面を構成する工程と、 隣接するピクセルの間でガラスまで狭いスリットを窒化
シリコンに刻み、かつ各ピクセル領域中に狭い付加スリ
ットを刻んでガラスへ接近できるようにし、かつｘパッ
ド領域とｙパッド領域から窒化物を切る工程と、 前記第１及び第２の窒化シリコン層の下側のガラスを融
解して、下側レベルと上側平面との間に空所を残す工程
と、 を含む２レベルマイクロブリッジ・ボロメータ画像形成
アレイを製造する方法。3. A lower level comprising a diode and other components, an x bus line, a y bus line, an x pad, and a y pad, and covered with a first dielectric, on a silicon substrate. Forming through the first dielectric, to one of the bus lines and to one of the diode contact areas in each pixel of the array, and to the x and y pads at the end of the bus line. Opening a contact area; coating the first dielectric with a glass layer; carving a narrow valley in the glass in a direction parallel to the x-bus line so that a pixel contact area is exposed; Removing the glass outside the area and grading the edges of the remaining glass ridges to gain access to another coating as described below; and removing said glass ridges and edges to a first silicon nitride film. Coating with a layer; Opening a contact area through the first silicon nitride layer to one of the power supply lines, one of the diodes in each pixel of the array, and the x and y pads; Patterning a resistive metal isolation path having a sufficient temperature coefficient of resistance on a first silicon nitride layer and between a bus line contact area and a diode contact area on each pixel; Adding a second layer of silicon nitride over the silicon nitride layer and the resistive metal path to passivate the resistive metal path and form an upper plane with the first and second silicon nitride layers; Narrow slits in the silicon nitride down to the glass between adjacent pixels, and narrow additional slits in each pixel area to gain access to the glass; and x pad area and y pad Cutting nitride from the region; melting the glass below the first and second silicon nitride layers, leaving a void between the lower level and the upper plane. A method of manufacturing a microbridge bolometer imaging array. 【請求項４】請求の範囲３記載の方法であって、第１の
誘電体が窒化シリコンである方法。4. The method of claim 3, wherein the first dielectric is silicon nitride. 【請求項５】請求の範囲３記載の方法であって、抵抗金
属がニッケル−鉄の合金である方法。5. The method according to claim 3, wherein the resistance metal is a nickel-iron alloy. 【請求項６】請求の範囲３記載の方法であって、ガラス
層の厚さが約３ミクロンである方法。6. The method of claim 3, wherein the thickness of the glass layer is about 3 microns. 【請求項７】請求の範囲３記載の方法であって、空所の
高さが約３ミクロンである方法。7. The method of claim 3 wherein the void height is about 3 microns.