JP2850104B2 - Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof - Google Patents

Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Info

Publication number
JP2850104B2
JP2850104B2 JP33515894A JP33515894A JP2850104B2 JP 2850104 B2 JP2850104 B2 JP 2850104B2 JP 33515894 A JP33515894 A JP 33515894A JP 33515894 A JP33515894 A JP 33515894A JP 2850104 B2 JP2850104 B2 JP 2850104B2
Authority
JP
Japan
Prior art keywords
electron
emitting device
voltage
forming
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33515894A
Other languages
Japanese (ja)
Other versions
JPH08180802A (en
Inventor
珠代 廣木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP33515894A priority Critical patent/JP2850104B2/en
Publication of JPH08180802A publication Critical patent/JPH08180802A/en
Application granted granted Critical
Publication of JP2850104B2 publication Critical patent/JP2850104B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、これを用いた電子源、表示装置や露光装置等の画像
形成装置、更には該表面伝導型電子放出素子、電子源及
び画像形成装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction type electron-emitting device, an electron source using the same, an image forming apparatus such as a display device and an exposure device, and a surface conduction type electron-emitting device, an electron source and an image. The present invention relates to a method for manufacturing a forming apparatus.

【０００２】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に直
流電圧あるいは非常にゆっくりとした昇電圧、例えば１
Ｖ／１分程度の昇電圧を印加通電することで通常行わ
れ、導電性薄膜を局所的に破壊、変形もしくは変質させ
て構造を変化させ、電気的に高抵抗な状態の電子放出部
を形成する処理である。電子放出は、上記電子放出部が
形成された導電性薄膜に電圧を印加して電流を流すこと
により、電子放出部に発生した亀裂付近から行われる。As a typical configuration example of a surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming involves applying a DC voltage or a very slowly increasing voltage, for example, 1 volts, across the conductive thin film.
This is usually performed by applying a voltage increase of about V / 1 minute and applying a current, and locally destroying, deforming or altering the conductive thin film to change the structure, thereby forming an electron emission portion in an electrically high-resistance state. This is the processing to be performed. The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も容易であることから、大面積に亙って多数配
列形成できる利点がある。そこで、この特徴を活かすた
めの種々の応用が研究されている。例えば表示装置等の
画像形成装置への利用が挙げられる。The above surface conduction electron-emitting devices have the advantage that a large number of arrays can be formed over a large area because they have a simple structure and are easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a display device.

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開平１−３１３３２号公報、同１−２８３７
４９号公報、同２−２５７５５２号公報）。また、特に
表示装置においては、液晶を用いた表示装置と同様の平
板型表示装置とすることが可能で、しかもバックライト
が不要な自発光型の表示装置として、表面伝導型電子放
出素子を多数配置した電子源と、この電子源からの電子
線の照射により可視光を発光する蛍光体とを組み合わせ
た表示装置が提案されている（アメリカ特許第５０６６
８８３号明細書）。Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as common wiring). An electron source in which rows each connected by a common line (also referred to as a common wiring) are arranged in a large number of rows (also referred to as a trapezoidal arrangement) (JP-A-1-31332, 1-22837).
No. 49, No. 2-257552). In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a large number of surface conduction electron-emitting devices are used as self-luminous display devices that do not require a backlight. There has been proposed a display device in which an arranged electron source is combined with a phosphor that emits visible light when irradiated with an electron beam from the electron source (US Pat. No. 5,066,606).
883).

【０００６】[0006]

【発明が解決しようとする課題】ところで、導電性薄膜
に通常のフォーミング処理により形成された電子放出部
を電子顕微鏡等で観察すると、その亀裂の形状は直線で
はなく、導電性薄膜を構成する粒子の大きさや繋がりの
大小によって蛇行する領域を持つことが判った。また、
表面伝導型電子放出素子によって亀裂の形状や位置は異
なり、電子放出点が不均一に存在することなどが判っ
た。その結果、電子放出量の不均一が生じ、特に画像形
成装置として複数の表面伝導型電子放出素子を用いる場
合には、電子放出特性のばらつきが実用化への大きな弊
害となっている。By the way, when an electron emitting portion formed on a conductive thin film by a usual forming process is observed with an electron microscope or the like, the shape of the crack is not a straight line, but the particles constituting the conductive thin film are formed. It was found that there was a meandering area depending on the size and the size of the connection. Also,
It was found that the shape and position of the crack differed depending on the surface conduction electron-emitting device, and that the electron emission points were uneven. As a result, the amount of electron emission becomes non-uniform, and in particular, when a plurality of surface conduction electron-emitting devices are used as an image forming apparatus, variations in electron emission characteristics have a serious adverse effect on practical use.

【０００７】従って、複数の表面伝導型電子放出素子に
ついて電子放出特性の均一化がなされれば、高品位な画
像が得られる画像形成装置、例えばフラットテレビを実
現することができる。また、電子放出特性の均一化に伴
い、画像形成装置を構成する駆動回路等による素子のば
らつき補正の負荷も小さくなり、安価な画像形成装置が
期待できる。Therefore, if the electron emission characteristics of a plurality of surface conduction electron-emitting devices are made uniform, it is possible to realize an image forming apparatus capable of obtaining a high-quality image, for example, a flat television. In addition, with uniform electron emission characteristics, the load of correcting variations in elements by a driving circuit or the like constituting the image forming apparatus is reduced, and an inexpensive image forming apparatus can be expected.

【０００８】本発明は、上記問題を鑑み、複数の表面伝
導型電子放出素子について電子放出特性を均一化するこ
とができる新規な表面伝導型電子放出素子、それを用い
た電子源、高品位な画像を安価に得られる画像形成装置
及びこれらの製造方法を得ることを目的とする。In view of the above problems, the present invention provides a novel surface conduction electron-emitting device capable of uniformizing electron emission characteristics for a plurality of surface conduction electron-emitting devices, an electron source using the same, and a high-quality electron source. It is an object of the present invention to obtain an image forming apparatus capable of obtaining an image at low cost and a method of manufacturing the same.

【０００９】[0009]

【課題を解決するための手段及び作用】請求項１〜８の
発明は、基板上に設けられた一対の素子電極間を連絡す
る薄膜に電子放出部を有する電子放出素子に関する発明
で、基板上に対向する一対の素子電極を形成し、素子電
極間に電子放出部形成用の薄膜を形成すると共に、薄膜
中に非オーミック接合を形成し、素子電極間に非オーミ
ック接合を介して逆バイアス電圧を印加してフォーミン
グ処理することにより、薄膜の非オーミック接合部に電
子放出部を形成した点に特徴を有するものである。According to the present invention, a pair of device electrodes provided on a substrate are connected to each other.
The invention relates to an electron-emitting device having an electron-emitting portion in a thin film, comprising forming a pair of opposing device electrodes on a substrate, forming a thin film for forming an electron-emitting portion between the device electrodes, and forming a non-ohmic junction in the thin film. Is formed, and a forming process is performed by applying a reverse bias voltage between the device electrodes via a non-ohmic junction, thereby forming an electron-emitting portion at the non-ohmic junction of the thin film.

【００１０】請求項９〜１２の発明は、基板上に設けら
れた一対の素子電極間を連絡する薄膜に電子放出部を有
する電子放出素子の製造方法に関する発明で、基板上に
素子電極を形成すると共に、素子電極間を連絡する電子
放出部形成用の薄膜を形成する工程と、薄膜に非オーミ
ック接合を形成する工程と、素子電極間に非オーミック
接合を介して逆バイアス電圧を印加して、薄膜に電子放
出部を形成するフォーミング工程とを有する点に特徴を
有するものである。The inventions of claims 9 to 12 are provided on a substrate.
The thin film that connects the pair of device electrodes
Forming an element electrode on a substrate, forming a thin film for forming an electron emission portion that connects between the element electrodes, and forming a non-ohmic junction in the thin film. A forming step of applying a reverse bias voltage between the device electrodes via a non-ohmic junction to form an electron emission portion in the thin film.

【００１１】請求項１３〜１６の発明は、一対の素子電
極間を連絡する薄膜に電子放出部を有する電子放出素子
を、基板上に複数備える電子源の製造方法に関する発明
で、基板上に複数対の素子電極を形成すると共に、各対
の素子電極間を連絡する電子放出部形成用の薄膜を形成
する工程と、各薄膜に非オーミック接合を形成する工程
と、各対の素子電極間に非オーミック接合を介して逆バ
イアス電圧を印加して、薄膜に電子放出部を形成するフ
ォーミング工程とを有する点に特徴を有するものであ
る。The inventions of claims 13 to 16 are directed to a pair of element devices.
An invention relating to a method of manufacturing an electron source, in which a plurality of electron-emitting devices each having an electron-emitting portion in a thin film that connects between the electrodes is provided on a substrate. Forming a thin film for forming an electron-emitting portion, forming a non-ohmic junction in each thin film, and applying a reverse bias voltage between each pair of device electrodes through the non-ohmic junction to form a thin film. And a forming step of forming an electron emission portion.

【００１２】請求項１７〜２２の発明は、上記製造方法
で得られる電子源に関する発明である。The inventions of claims 17 to 22 relate to an electron source obtained by the above-mentioned manufacturing method.

【００１３】請求項２３〜２６の発明は、上記電子源を
用いた画像形成装置及びその製造方法に関する発明であ
る。The inventions of claims 23 to 26 relate to an image forming apparatus using the above-mentioned electron source and a method of manufacturing the same.

【００１４】上記のように、本発明は、新規な表面伝導
型電子放出素子、この表面伝導型電子放出素子を複数個
備えた新規な電子源、これを用いた新規な画像形成装置
及びこれらの製造方法に係るもので、各発明の構成及び
作用を以下に更に説明する。本発明の表面伝導型電子放
出素子には平面型と垂直型がある。まず、平面型の表面
伝導型電子放出素子の基本的な構成について説明する。As described above, the present invention provides a novel surface conduction electron-emitting device, a novel electron source having a plurality of the surface conduction electron-emitting devices, a novel image forming apparatus using the same, and a novel image forming apparatus using the same. According to the manufacturing method, the configuration and operation of each invention will be further described below. The surface conduction electron-emitting devices of the present invention include a planar type and a vertical type. First, a basic configuration of a planar surface conduction electron-emitting device will be described.

【００１５】図１（ａ）、（ｂ）は、平面型の表面伝導
型電子放出素子の基本的な構成を示す図である。FIGS. 1A and 1B are views showing the basic structure of a planar surface conduction electron-emitting device.

【００１６】図１において１は基板、２は電子放出部、
３と６は電子放出部形成用の薄膜、４と５は素子電極で
ある。In FIG. 1, 1 is a substrate, 2 is an electron emitting portion,
Reference numerals 3 and 6 denote thin films for forming electron-emitting portions, and reference numerals 4 and 5 denote device electrodes.

【００１７】電子放出部形成用の薄膜３，６の接合部は
非オーミック接合であり、具体的には半導体のｐｎ接合
が適している。The junction between the thin films 3 and 6 for forming electron-emitting portions is a non-ohmic junction, and specifically, a pn junction of a semiconductor is suitable.

【００１８】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ2 を積層した積層
体、アルミナ等のセラミックス、Ｓｉ等の半導体基板等
が挙げられる。As the substrate 1, for example, quartz glass, Na
And the like, glass having reduced impurity content such as glass, soda lime glass, laminated body obtained by laminating SiO 2 on a soda lime glass by a sputtering method, ceramics such as alumina, and semiconductor substrate such as Si.

【００１９】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、
Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等の金属ある
いは合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ2 、Ｐｄ−Ａｇ
等の金属あるいは金属酸化物とガラス等から構成される
印刷導体、Ｉｎ2 Ｏ3 −ＳｎＯ2 等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。Materials for the opposing device electrodes 4 and 5 include:
Common conductor materials are used, such as Ni, Cr, Au,
Metals or alloys such as Mo, W, Pt, Ti, Al, Cu, Pd, and Pd, Ag, Au, RuO 2 , Pd-Ag
Printed conductors composed of metals or metal oxides and glass and the like, transparent conductors such as In 2 O 3 —SnO 2 , and semiconductor conductor materials such as polysilicon are appropriately selected.

【００２０】素子電極間隔Ｌ、素子電極長さＷ、薄膜
３，６の形状等は、応用される形態等によって設計され
る。The element electrode interval L, the element electrode length W, the shapes of the thin films 3 and 6, and the like are designed according to the applied form and the like.

【００２１】素子電極間隔Ｌは、数百ナノメートルから
数百マイクロメートルであることが好ましく、より好ま
しくは、素子電極４，５間に印加する電圧等により、数
マイクロメートルから数十マイクロメートルである。The distance L between the device electrodes is preferably several hundred nanometers to several hundred micrometers, and more preferably several micrometers to several tens micrometers depending on the voltage applied between the device electrodes 4 and 5. is there.

【００２２】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮すると、好ましくは数マイクロメートルか
ら数百マイクロメートルであり、また素子電極厚ｄは、
数百オングストロームから数マイクロメートルである。The element electrode length W is preferably several micrometers to several hundred micrometers in consideration of the resistance value and the electron emission characteristics of the electrode.
A few hundred angstroms to a few micrometers.

【００２３】尚、図１に示される表面伝導型電子放出素
子は、基板１上に、素子電極４，５、薄膜３，６の順に
積層されたものとなっているが、基板１上に、薄膜３，
６、素子電極４，５の順に積層したものとしてもよい。The surface conduction electron-emitting device shown in FIG. 1 is formed by laminating element electrodes 4 and 5 and thin films 3 and 6 on a substrate 1 in this order. Thin film 3,
6, the device electrodes 4 and 5 may be stacked in this order.

【００２４】薄膜３，６は、良好な電子放出特性を得る
ためには、微粒子で構成された微粒子膜であることが特
に好ましく、その膜厚は、素子電極４，５へのステップ
カバレージ、素子電極４，５間の抵抗値及び後述するフ
ォーミング条件等によって適宜選択される。この薄膜
３，６の膜厚は、好ましくは数ナノメートルから数百ナ
ノメートルで、特に好ましくは５０オングストロームか
ら５００オングストロームであり、その抵抗値は、１０
の３乗から１０の７乗オーム／□のシート抵抗値であ
る。In order to obtain good electron emission characteristics, the thin films 3 and 6 are particularly preferably fine particle films composed of fine particles. It is appropriately selected according to the resistance value between the electrodes 4 and 5 and the forming conditions described later. The thickness of each of the thin films 3 and 6 is preferably several nanometers to several hundred nanometers, particularly preferably 50 Å to 500 Å, and the resistance value is 10 Å to 500 Å.
Is a sheet resistance value from 3 to 10 7 ohms / square.

【００２５】本発明における薄膜３，６を構成する半導
体材料としては、例えばＳｉ、Ｇａ等の元素半導体、Ａ
ｌＳｂ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡ
ｓ、ＩｎＳｂ等のＩＩＩ−Ｖ族半導体、ＺｎＳ、ＺｎＳ
ｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ等のＩＩ−
ＶＩ族半導体等が挙げられる。The semiconductor materials constituting the thin films 3 and 6 in the present invention include, for example, elemental semiconductors such as Si and Ga, and A
1Sb, GaP, GaAs, GaSb, InP, InA
III-V group semiconductors such as s, InSb, ZnS, ZnS
II, such as e, ZnTe, CdS, CdSe, CdTe
Group VI semiconductor and the like.

【００２６】尚、上記微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（島状も含む）の膜をさす。微
粒子膜である場合、微粒子の粒径は、数オングストロー
ムから数千オングストロームであることが好ましく、特
に好ましくは１０オングストロームから２００オングス
トロームである。The fine particle film is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other (island shape). ). In the case of a fine particle film, the particle size of the fine particles is preferably from several angstroms to several thousand angstroms, and particularly preferably from 10 angstroms to 200 angstroms.

【００２７】電子放出部２は、薄膜３，６の接合部に形
成された高抵抗の亀裂であり、電子放出はこの亀裂付近
から行われる。この亀裂を含む電子放出部２及び亀裂自
体は、薄膜３，６の膜厚、膜質、材料及び後述するフォ
ーミング条件等の製法に依存して形成される。The electron-emitting portion 2 is a high-resistance crack formed at the junction between the thin films 3 and 6, and the electron emission is performed from the vicinity of the crack. The electron-emitting portion 2 including the crack and the crack itself are formed depending on the film thickness of the thin films 3 and 6, the film quality, the material, and a manufacturing method such as forming conditions described later.

【００２８】亀裂は、数オングストロームから数百オン
グストロームの粒径の微粒子を有することもある。この
微粒子は、薄膜３，６を構成する材料の元素の一部、あ
るいは総てと同様のものである。また、亀裂を含む電子
放出部２及びその近傍の薄膜３，６は炭素及び炭素化合
物を有することもある。[0028] The cracks may have fine particles of a size from a few Angstroms to a few hundred Angstroms. These fine particles are similar to some or all of the elements of the material constituting the thin films 3 and 6. Further, the electron-emitting portion 2 including the crack and the thin films 3 and 6 in the vicinity thereof may include carbon and a carbon compound.

【００２９】次に、垂直型の表面伝導型電子放出素子の
基本的な構成について説明する。Next, the basic structure of a vertical surface conduction electron-emitting device will be described.

【００３０】図２は、垂直型の表面伝導型電子放出素子
の基本的な構成を示す図で、図中２１は段差形成部材
で、その他図１と同じ符号は同じ部材を示すものであ
る。FIG. 2 is a view showing the basic structure of a vertical surface conduction electron-emitting device. In FIG. 2, reference numeral 21 denotes a step forming member, and the same reference numerals as those in FIG. 1 denote the same members.

【００３１】基板１、電子放出部２、薄膜３，６及び素
子電極４，５は、前述した平面型の表面伝導型電子放出
素子と同様の材料で構成されたものである。The substrate 1, the electron-emitting portion 2, the thin films 3, 6 and the device electrodes 4, 5 are made of the same material as the above-mentioned flat surface-conduction type electron-emitting device.

【００３２】段差形成部材２１は、例えば真空蒸着法、
印刷法、スパッタ法等で付設されたＳｉＯ2 等の絶縁性
材料で構成されたものである。この段差形成部材２１の
膜厚は、先に述べた平面型の表面伝導型電子放出素子の
素子電極間隔Ｌ（図１参照）に対応するもので、段差形
成部材２１の作成法や素子電極４，５間に印加する電圧
等により設定されるが、好ましくは数百オングストロー
ムから数十マイクロメートルであり、特に好ましくは数
百オングストロームから数マイクロメートルである。The step forming member 21 is formed, for example, by a vacuum evaporation method,
It is made of an insulating material such as SiO 2 provided by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the element electrode interval L (see FIG. 1) of the above-mentioned flat surface conduction electron-emitting device. , 5 are set, but are preferably several hundred angstroms to several tens of micrometers, particularly preferably several hundred angstroms to several micrometers.

【００３３】薄膜３，６は、通常、素子電極４，５の作
成後に形成されるので、素子電極４，５の上に積層され
るが、薄膜３，６の形成後に素子電極４，５を作成し、
導電性薄膜３，６の上に素子電極４，５が積層されるよ
うにすることも可能である。また、平面型の表面伝導型
電子放出素子の説明においても述べたように、電子放出
部２の形成は、薄膜３，６の膜厚、膜質、材料及び後述
するフォーミング条件等の製法に依存するので、その位
置及び形状は図２に示されるような位置及び形状に特定
されるものではない。Since the thin films 3 and 6 are usually formed after the formation of the device electrodes 4 and 5, they are laminated on the device electrodes 4 and 5. make,
It is also possible to stack the device electrodes 4 and 5 on the conductive thin films 3 and 6. Further, as described in the description of the planar type surface conduction electron-emitting device, the formation of the electron-emitting portion 2 depends on the film thickness of the thin films 3 and 6, the film quality, the material, and a manufacturing method such as forming conditions described later. Therefore, the position and shape are not limited to the position and shape as shown in FIG.

【００３４】尚、以下の説明は、上述の平面型の表面伝
導型電子放出素子と垂直型の表面伝導型電子放出素子の
内、平面型を例にして説明するが、平面型の表面伝導型
電子放出素子に代えて垂直型の表面伝導型電子放出素子
としてもよい。In the following description, of the above-mentioned planar type surface conduction type electron-emitting device and the vertical type surface conduction type electron-emitting device, a plane type will be described as an example. A vertical surface conduction electron-emitting device may be used instead of the electron-emitting device.

【００３５】本発明の表面伝導型電子放出素子の製法と
しては様々な方法が考えられるが、その一例を図３ない
し図６に基づいて説明する。尚、図３において図１と同
じ符号は同じ部材を示すものである。Various methods are conceivable for producing the surface conduction electron-emitting device of the present invention. One example will be described with reference to FIGS. In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same members.

【００３６】１）基板１を洗剤、純水及び有機溶剤によ
り十分に洗浄した後、真空蒸着法、スパッタ法等により
素子電極材料を堆積させた後、フォトリソグラフィー技
術により基板１の面上に素子電極４，５を形成する（図
３（ａ））。1) After sufficiently cleaning the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum evaporation method, a sputtering method, or the like, and then depositing the element on the surface of the substrate 1 by a photolithography technique. Electrodes 4 and 5 are formed (FIG. 3A).

【００３７】２）素子電極４，５を設けた基板１上に、
真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布
法、ディピング法、スピンナー法等により、素子電極４
と素子電極５間を連絡して半導体薄膜３を形成する（図
３（ｂ））。その後、非オーミック接合を形成するた
め、熱処理、不純物拡散あるいは不純物の打ち込み等を
行う（図３（ｃ））。更に、薄膜３，６を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングされ
た薄膜３，６が形成される場合もある。2) On the substrate 1 on which the device electrodes 4 and 5 are provided,
The device electrode 4 is formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like.
Then, the semiconductor thin film 3 is formed by contact between the device electrode 5 (FIG. 3B). Thereafter, in order to form a non-ohmic junction, heat treatment, impurity diffusion or implantation of impurities is performed (FIG. 3C). Further, the thin films 3 and 6 may be formed by heating and baking the thin films 3 and 6 and performing patterning by lift-off, etching and the like.

【００３８】３）続いて、フォーミングと呼ばれる通電
処理を施す。素子電極４，５間に不図示の電源より通電
すると、薄膜３と６の接合部に構造の変化した電子放出
部２が形成される（図３（ｄ））。この通電処理により
薄膜３と６を局所的に破壊、変形もしくは変質せしめ、
構造の変化した部位が電子放出部２である。3) Subsequently, an energization process called forming is performed. When electricity is supplied between the device electrodes 4 and 5 from a power source (not shown), an electron-emitting portion 2 having a changed structure is formed at the junction between the thin films 3 and 6 (FIG. 3D). This energization treatment causes the thin films 3 and 6 to be locally destroyed, deformed or deteriorated,
The portion where the structure has changed is the electron emission portion 2.

【００３９】フォーミングの電圧波形の例を図４に示
す。FIG. 4 shows an example of a forming voltage waveform.

【００４０】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図４（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図４（ｂ））とがあ
る。The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse with a constant pulse peak value is continuously applied (FIG. 4A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 4B).

【００４１】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。First, the case where the pulse peak value is a constant voltage will be described with reference to FIG.

【００４２】図４（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔であり、例えば、Ｔ１を１マ
イクロ秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００
ミリ秒とし、波高値（フォーミング時のピーク電圧）を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空度、例えば１０の−５乗ｔｏｒｒ程
度の真空雰囲気下で、数秒から数十分印加する。尚、印
加する電圧波形は、図示される三角波に限定されるもの
ではなく、矩形波等の所望の波形を用いることができ
る。In FIG. 4A, T1 and T2 are the pulse width and pulse interval of the voltage waveform. For example, T1 is 1 microsecond to 10 milliseconds, and T2 is 10 microseconds to 100 microseconds.
In milliseconds, the peak value (peak voltage at the time of forming) is appropriately selected according to the form of the above-described surface conduction electron-emitting device, and is set in an appropriate vacuum degree, for example, in a vacuum atmosphere of about 10 −5 torr. , For several seconds to several tens of minutes. Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【００４３】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.

【００４４】図４（ｂ）におけるＴ１及びＴ２は図４
（ａ）と同様であり、波高値（フォーミング時のピーク
電圧）を、例えば０．１Ｖステップ程度ずつ増加させ、
図４（ａ）の説明と同様の適当な真空雰囲気下で印加す
る。T1 and T2 in FIG.
As in (a), the peak value (peak voltage at the time of forming) is increased by, for example, about 0.1 V steps,
The voltage is applied in an appropriate vacuum atmosphere similar to that described with reference to FIG.

【００４５】薄膜３と６は非オーミック接合を有するた
め、逆バイアスを掛けることにより電界は薄膜３と６の
接合部に集中する。逆バイアスを掛けていくと、ある電
圧付近から電流が急激に流れ始め、フォーミングが始ま
る。Since the thin films 3 and 6 have a non-ohmic junction, the electric field is concentrated on the junction between the thin films 3 and 6 by applying a reverse bias. When a reverse bias is applied, a current starts to flow rapidly from around a certain voltage, and forming starts.

【００４６】尚、パルス間隔Ｔ２中に、薄膜３，６を局
所的に破壊、変形もしくは変質させない程度の電圧、例
えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を
求め、例えば１Ｍオーム以上の抵抗を示したときにフォ
ーミングを終了することが好ましい。During the pulse interval T2, the device current is measured at a voltage that does not locally destroy, deform or alter the thin films 3 and 6, for example, a voltage of about 0.1 V, and the resistance value is obtained. It is preferable that the forming be terminated when the resistance exceeds ohms.

【００４７】上記フォーミング工程からそれ以降の工程
は、図５に示されるような測定評価系内で行われるもの
である。この測定評価系について説明する。The steps after the forming step are performed in a measurement and evaluation system as shown in FIG. This measurement evaluation system will be described.

【００４８】図５において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の薄膜３，６を流れ
る素子電流Ｉｆを測定するための電流計、５４は電子放
出部２より放出される放出電流Ｉｅを捕捉するためのア
ノード電極、５３はアノード電極５４に電圧を印加する
ための高圧電源、５２は電子放出部２より放出される放
出電流Ｉｅを測定するための電流計、５５は真空装置、
５６は排気ポンプである。In FIG. 5, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device; 50, an ammeter for measuring a device current If flowing through the thin films 3, 6 between the device electrodes 4 and 5; An anode electrode for capturing the emission current Ie to be emitted; 53, a high-voltage power supply for applying a voltage to the anode electrode 54; 52, an ammeter for measuring the emission current Ie emitted from the electron emission section 2; Is a vacuum device,
56 is an exhaust pump.

【００４９】表面伝導型電子放出素子及びアノード電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されていて、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。The surface conduction electron-emitting device and the anode electrode 54 are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
Measurement and evaluation of the surface conduction electron-emitting device can be performed under a desired vacuum.

【００５０】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、ヒーターにより２００℃程度まで加熱できる
ようになっている。尚、この測定評価系は、後述するよ
うな表示パネルの組み立て段階において、表示パネル及
びその内部を真空装置５５及びその内部として構成する
ことで、フォーミング工程及び後述するそれ以後の工程
における側定評価及び処理に応用されるものである。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated to about 200 ° C. by a heater. In this measurement evaluation system, the display panel and the inside thereof are configured as a vacuum device 55 and the inside thereof at the stage of assembling the display panel as described later, so that the side panel evaluation in the forming step and the subsequent steps described later are performed. And processing.

【００５１】４）本発明の表面伝導型電子放出素子の場
合、更に活性化工程を施すことが好ましい。4) In the case of the surface conduction electron-emitting device of the present invention, it is preferable to further perform an activation step.

【００５２】活性化工程とは、例えば１０の−４乗〜１
０の−５乗ｔｏｒｒ程度の真空度で、パルス波高値を定
電圧としたパルスの印加を繰り返す処理のことをいい、
真空雰囲気中に存在する有機物質から炭素及び炭素化合
物を電子放出部２に堆積させることで、素子電流、放出
電流の状態を著しく向上させることができる工程であ
る。この活性化工程は、例えば素子電流や放出電流を測
定しながら行って、例えば放出電流が飽和した時点で終
了するようにすれば効果的であるので好ましい。また、
活性化工程でのパルス波高値は、好ましくは駆動電圧の
波高値である。The activation step is, for example, 10 −4 to 1
A process of repeating the application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about 0 to the fifth power torr,
By depositing carbon and a carbon compound from the organic substance existing in the vacuum atmosphere on the electron-emitting portion 2, the state of the device current and the emission current can be significantly improved. This activation step is preferably performed while measuring, for example, the device current and the emission current, and is completed when, for example, the emission current is saturated, since it is effective and is preferable. Also,
The pulse peak value in the activation step is preferably the peak value of the drive voltage.

【００５３】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５００オングストローム以下、より好ましくは３
００オングストローム以下である。The above-mentioned carbon and carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture thereof with polycrystalline graphite). Further, the deposited film thickness is preferably 500 Å or less, more preferably 3 Å.
00 angstrom or less.

【００５４】５）このようにして作成した表面伝導型電
子放出素子を、フォーミング工程、活性化工程での真空
度より高い真空度の真空雰囲気下で動作駆動する、安定
化工程を施すことが好ましい。より好ましくは、この高
い真空度の真空雰囲気下で、８０〜１５０℃の加熱の
後、動作駆動する。5) It is preferable to perform a stabilizing step of operating the surface conduction electron-emitting device thus prepared in a vacuum atmosphere having a higher degree of vacuum than the forming step and the activating step. . More preferably, operation is driven after heating at 80 to 150 ° C. in a vacuum atmosphere with a high degree of vacuum.

【００５５】尚、フォーミング工程、活性化工程の真空
度より高い真空度の真空雰囲気とは、例えば約１０の−
６乗ｔｏｒｒ以上の真空度を有する真空雰囲気であり、
より好ましくは超高真空系であり、炭素及び炭素化合物
が新たにほぼ堆積しない真空度である。The vacuum atmosphere having a degree of vacuum higher than that of the forming step and the activating step is, for example, about 10 −
A vacuum atmosphere having a degree of vacuum of 6 torr or more;
More preferably, it is an ultrahigh vacuum system, and has a degree of vacuum at which carbon and carbon compounds are not substantially newly deposited.

【００５６】即ち、表面伝導型電子放出素子を上記真空
雰囲気中に封入してしまうことにより、これ以上の炭素
及び炭素化合物の堆積を抑制することが可能となり、こ
れによって素子電流Ｉｆ、放出電流Ｉｅが安定する。That is, by encapsulating the surface conduction electron-emitting device in the above-mentioned vacuum atmosphere, it is possible to suppress further deposition of carbon and carbon compounds, and thereby the device current If and the emission current Ie Becomes stable.

【００５７】このようにして得られる表面伝導型電子放
出素子の基本特性を以下に説明する。The basic characteristics of the thus obtained surface conduction electron-emitting device will be described below.

【００５８】以下に述べる表面伝導型電子放出素子の基
本特性は、図５の測定評価系のアノード電極５４の電圧
を１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導
型電子放出素子の距離Ｈを２〜８ｍｍとして行った測定
に基づくものである。The basic characteristics of the surface conduction electron-emitting device described below are as follows. In the measurement and evaluation system shown in FIG. 5, the voltage of the anode electrode 54 is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device is 2 ８8 mm based on measurements made.

【００５９】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆとの関係の典型的な例を図６に示す。尚、
図６において、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さいので、任意単位で示されている。尚、縦軸・
横軸ともリニアスケールである。First, the emission current Ie and the device current If,
FIG. 6 shows a typical example of the relationship with the element voltage Vf. still,
In FIG. 6, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. Note that the vertical axis
Both horizontal axes are linear scales.

【００６０】図６から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。As is apparent from FIG. 6, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【００６１】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図６中のＶｔｈ）を超え
る素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加
し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが殆
ど検出されない。即ち、放出電流Ｉｅに対する明確なし
きい値電圧Ｖｔｈを持った非線形素子である。First, when a device voltage Vf exceeding a certain voltage (referred to as a threshold voltage: Vth in FIG. 6) is applied to the surface conduction electron-emitting device, the emission current Ie sharply increases, whereas Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【００６２】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。Second, since the emission current Ie has a characteristic (referred to as MI characteristic) that monotonically increases with respect to the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【００６３】第３に、アノード電極５４（図５参照）に
補足される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。Third, the emission charge captured by the anode electrode 54 (see FIG. 5) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【００６４】放出電流Ｉｅが素子電圧Ｖｆに対してＭＩ
特性を有すると同時に、素子電流Ｉｆも素子電圧Ｖｆに
対してＭＩ特性を有する場合もある。このような表面伝
導型電子放出素子の特性の例が図６の実線で示す特性で
ある。一方、図６に破線で示すように、素子電流Ｉｆは
素子電圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮ
Ｒ特性と呼ぶ）を示す場合もある。いずれの特性を示す
かは、表面伝導型電子放出素子の製法及び測定時の測定
条件等に依存する。但し、上記実線及び破線で表わされ
る特性のスケールは互いに、縦軸，横軸ともに異なって
いる。素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特
性を有する表面伝導型電子放出素子でも、上記３つの特
性上の特徴を有する。When the emission current Ie is smaller than the device voltage Vf by MI
At the same time as having the characteristics, the device current If may also have the MI characteristics with respect to the device voltage Vf. An example of the characteristics of such a surface conduction electron-emitting device is a characteristic indicated by a solid line in FIG. On the other hand, as shown by the broken line in FIG. 6, the device current If is different from the device voltage Vf by the voltage control type negative resistance characteristic (VCN).
R characteristic). Which characteristic is exhibited depends on the manufacturing method of the surface conduction electron-emitting device, measurement conditions at the time of measurement, and the like. However, the scales of the characteristics represented by the solid line and the broken line are different from each other on both the vertical and horizontal axes. A surface conduction electron-emitting device having a device current If having a VCNR characteristic with respect to a device voltage Vf also has the above three characteristics.

【００６５】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【００６６】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に夫々Ｘ方向配線、Ｙ方向配線
を接続した配置方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。The arrangement of the surface conduction electron-emitting devices in the electron source of the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-direction wirings on m X-direction wirings. There is an arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【００６７】前述した表面伝導型電子放出素子の基本的
特性によれば、単純マトリクス配置された表面伝導型電
子放出素子における放出電子は、しきい値電圧を超える
電圧では、対向する素子電極間に印加するパルス状電圧
の波高値とパルス幅で制御できる。一方、しきい値電圧
以下では殆ど電子は放出されない。従って、多数の表面
伝導型電子放出素子を配置した場合においても、個々の
素子に上記パルス状電圧を適宜印加すれば、入力信号に
応じて表面伝導型電子放出素子を選択し、その電子放出
量が制御でき、単純なマトリクス配線だけで個別の表面
伝導型電子放出素子を選択して独立に駆動可能となる。According to the above-described basic characteristics of the surface conduction electron-emitting device, the emitted electrons in the surface conduction electron-emitting device arranged in a simple matrix are generated between the opposing device electrodes at a voltage exceeding the threshold voltage. It can be controlled by the peak value and pulse width of the pulsed voltage to be applied. On the other hand, below the threshold voltage, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, if the pulse-like voltage is appropriately applied to each of the devices, the surface conduction electron-emitting device is selected according to the input signal, and the electron emission amount is determined. , And individual surface conduction electron-emitting devices can be selected and driven independently with only a simple matrix wiring.

【００６８】単純マトリクス配置はこのような原理に基
づくもので、本発明の電子源の一例である、この単純マ
トリクス配置の電子源の構成について図７に基づいて更
に説明する。The simple matrix arrangement is based on such a principle, and the configuration of the electron source having the simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【００６９】図８において基板１は既に説明したような
ガラス板等であり、この基板１上に配列された本発明の
表面伝導型電子放出素子７４の個数及び形状は用途に応
じて適宜設定されるものである。In FIG. 8, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 74 of the present invention arranged on the substrate 1 are appropriately set according to the application. Things.

【００７０】ｍ本のＸ方向配線７２は、夫々外部端子Ｄ
ｘ１，Ｄｘ２，……，Ｄｘｍを有するもので、基板１上
に、真空蒸着法、印刷法、スパッタ法等で形成した導電
性金属等である。また、多数の表面伝導型電子放出素子
７４にほぼ均等に電圧が供給されるように、材料、膜
厚、配線幅が設定されている。Each of the m X-direction wirings 72 has an external terminal D
.., Dxm, and is a conductive metal or the like formed on the substrate 1 by a vacuum deposition method, a printing method, a sputtering method, or the like. Further, the material, the film thickness, and the wiring width are set so that the voltage is supplied to the many surface conduction electron-emitting devices 74 almost uniformly.

【００７１】ｎ本のＹ方向配線７３は、夫々外部端子Ｄ
ｙ１，Ｄｙ２，……，Ｄｙｎを有するもので、Ｘ方向配
線７２と同様に作成される。Each of the n Y-directional wirings 73 is connected to an external terminal D
., Dyn, and are created in the same manner as the X-directional wiring 72.

【００７２】これらｍ本のＸ方向配線７２とｎ本のＹ方
向配線７３間には、不図示の層間絶縁層が設置され、電
気的に分離されて、マトリクス配線を構成している。
尚、このｍ，ｎは共に正の整数である。An interlayer insulating layer (not shown) is provided between the m X-directional wirings 72 and the n Y-directional wirings 73 and electrically separated to form a matrix wiring.
Note that both m and n are positive integers.

【００７３】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ2 等であり、Ｘ方
向配線７２を形成した基板１の全面或は一部に所望の形
状で形成され、特に、Ｘ方向配線７２とＹ方向配線７３
の交差部の電位差に耐え得るように、膜厚、材料、製法
が適宜設定される。The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 72 is formed. In particular, the X direction wiring 72 and the Y direction wiring 73
The film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of.

【００７４】更に、表面伝導型電子放出素子７４の対向
する素子電極（不図示）が、ｍ本のＸ方向配線７２と、
ｎ本のＹ方向配線７３と、真空蒸着法、印刷法、スパッ
タ法等で形成された導電性金属等からなる結線７５によ
って電気的に接続されているものである。Further, device electrodes (not shown) opposed to the surface conduction electron-emitting device 74 are provided with m X-directional wires 72 and
It is electrically connected to the n Y-directional wirings 73 by a connection 75 made of a conductive metal or the like formed by a vacuum evaporation method, a printing method, a sputtering method, or the like.

【００７５】ここで、ｍ本のＸ方向配線７２と、ｎ本の
Ｙ方向配線７３と、結線７５と、対向する素子電極と
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なっていてもよく、前述の素子電極の材
料等より適宜選択される。これら素子電極への配線は、
素子電極と材料が同一である場合は素子電極と総称する
場合もある。また、表面伝導型電子放出素子７４は、基
板１あるいは不図示の層間絶縁層上どちらに形成しても
よい。Here, the m X-directional wirings 72, the n Y-directional wirings 73, the connection 75, and the opposing device electrodes may have the same or a part of the constituent elements, Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wiring to these device electrodes is
When the material is the same as the device electrode, it may be referred to as a device electrode. The surface conduction electron-emitting device 74 may be formed on either the substrate 1 or an interlayer insulating layer (not shown).

【００７６】また、詳しくは後述するが、前記Ｘ方向配
線７２には、Ｘ方向に配列された表面伝導型電子放出素
子７４の行を入力信号に応じて走査するために、走査信
号を印加する不図示の走査信号印加手段が電気的に接続
されている。As will be described later in detail, a scanning signal is applied to the X-direction wiring 72 in order to scan a row of the surface conduction electron-emitting devices 74 arranged in the X-direction in accordance with an input signal. A scanning signal applying unit (not shown) is electrically connected.

【００７７】一方、Ｙ方向配線７３には、Ｙ方向に配列
された表面伝導型電子放出素子７４の列の各列を入力信
号に応じて変調するために、変調信号を印加する不図示
の変調信号発生手段が電気的に接続されている。更に、
各表面伝導型電子放出素子７４に印加される駆動電圧
は、当該表面伝導型電子放出素子７４に印加される走査
信号と変調信号の差電圧として供給されるものである。On the other hand, in order to modulate each of the rows of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal, a modulation signal (not shown) is applied to the Y-direction wiring 73. The signal generating means is electrically connected. Furthermore,
The driving voltage applied to each surface conduction electron-emitting device 74 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device 74.

【００７８】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図８〜図１０を用いて説明する。尚、図８は表示パ
ネル１０１の基本構成図であり、図９は蛍光膜８４を示
す図であり、図１０は図８の表示パネル１０１で、ＮＴ
ＳＣ方式のテレビ信号に応じてテレビジョン表示を行う
ための駆動回路の一例を示すブロック図である。Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above-described simple matrix arrangement will be described with reference to FIGS. 8 is a diagram showing the basic configuration of the display panel 101, FIG. 9 is a diagram showing the fluorescent film 84, and FIG. 10 is a diagram showing the display panel 101 of FIG.
It is a block diagram which shows an example of the drive circuit for performing television display according to the television signal of SC system.

【００７９】図８において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
８１は基板１を固定したリアプレート、８６はガラス基
板８３の内面に蛍光膜８４とメタルバック８５等が形成
されたフェースプレート、８２は支持枠であり、リアプ
レート８１、支持枠８２及びフェースプレート８６にフ
リットガラス等を塗布し、大気中あるいは窒素中で、４
００〜５００℃で１０分以上焼成することで封着して外
囲器８８を構成している。In FIG. 8, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting device of the present invention is arranged as described above;
81 is a rear plate to which the substrate 1 is fixed, 86 is a face plate in which a fluorescent film 84 and a metal back 85 are formed on the inner surface of a glass substrate 83, 82 is a support frame, and the rear plate 81, the support frame 82 and the face plate 86 is coated with frit glass or the like, and
The envelope 88 is sealed by baking at 00 to 500 ° C. for 10 minutes or more.

【００８０】図８において、２は図１における電子放出
部に相当する。７２、７３は、表面伝導型電子放出素子
７４の一対の素子電極４，５と接続されたＸ方向配線及
びＹ方向配線で、夫々外部端子Ｄｘ１ないしＤｘｍ，Ｄ
ｙ１ないしＤｙｎを有している。In FIG. 8, reference numeral 2 corresponds to the electron-emitting portion in FIG. Numerals 72 and 73 denote X-direction wiring and Y-direction wiring connected to the pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 74, respectively, and external terminals Dx1 to Dxm and D, respectively.
y1 to Dyn.

【００８１】外囲器８８は、上述の如く、フェースープ
レート８６、支持枠８２、リアプレート８１で構成され
ている。しかし、リアプレート８１は主に基板１の強度
を補強する目的で設けられるものであり、基板１自体で
十分な強度を持つ場合は別体のリアプレート８１は不要
で、基板１に直接支持枠８２を封着し、フェースプレー
ト８６、支持枠８２、基板１にて外囲器８８を構成して
もよい。また、フェースプレート８６、リアプレート８
１の間にスぺーサーと呼ばれる不図示の支持体を更に設
置することで、大気圧に対して十分な強度を有する外囲
器８８とすることもできる。The envelope 88 is composed of the face-plate 86, the support frame 82, and the rear plate 81 as described above. However, the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the separate rear plate 81 is unnecessary, and the support frame is directly attached to the substrate 1. The envelope 82 may be formed by sealing the face plate 86, the support frame 82, and the substrate 1. The face plate 86 and the rear plate 8
By further installing a support (not shown) called a spacer between the two, the envelope 88 having sufficient strength against the atmospheric pressure can be obtained.

【００８２】蛍光膜８４は、モノクロームの場合は蛍光
体９２のみからなるが、カラーの蛍光膜８４の場合は、
蛍光体９２の配列により、ブラックストライプ（図９
（ａ））あるいはブラックマトリクス（図９（ｂ））等
と呼ばれる黒色導伝材９１と蛍光体９２とで構成され
る。ブラックストライプ、ブラックマトリクスが設けら
れる目的は、カラー表示の場合必要となる三原色の各蛍
光体９２間の塗り分け部を黒くすることで混色等を目立
たなくすることと、蛍光膜８４における外光反射による
コントラストの低下を抑制することである。黒色導伝材
９１の材料としては、通常良く用いられている黒鉛を主
成分とする材料だけでなく、導電性があり、光の透過及
び反射が少ない材料であれば他の材料を用いることもで
きる。The fluorescent film 84 is composed of only the phosphor 92 in the case of monochrome, but in the case of the color fluorescent film 84,
The black stripes (FIG. 9)
(A)) or a black matrix 91 (FIG. 9 (b)) or the like and a phosphor 92. The purpose of providing the black stripes and the black matrix is to make the color separation between the phosphors 92 of the three primary colors necessary for color display black so that color mixing and the like become inconspicuous, and to reflect external light on the phosphor film 84. Is to suppress a decrease in contrast due to As a material of the black conductive material 91, not only a material mainly containing graphite, which is often used, but also other materials may be used as long as they are conductive and have little light transmission and reflection. it can.

【００８３】ガラス基板８３に蛍光体９２を塗布する方
法としては、モノクローム、カラーによらず、沈澱法や
印刷法が用いられる。As a method of applying the phosphor 92 on the glass substrate 83, a precipitation method or a printing method is used regardless of monochrome or color.

【００８４】また、図８に示されるように、蛍光膜８４
の内面側には通常メタルバック８５が設けられる。メタ
ルバック８５の目的は、蛍光体９２（図９参照）の発光
のうち内面側への光をフェースプレート８６側へ鏡面反
射することにより輝度を向上すること、電子ビーム加速
電圧を印加するための電極として作用すること、外囲器
８８内で発生した負イオンの衝突によるダメージからの
蛍光体９２の保護等である。メタルバック８５は、蛍光
膜８４の作製後、蛍光膜８４の内面側表面の平滑化処理
（通常フィルミングと呼ばれる）を行い、その後Ａｌを
真空蒸着等で堆積することで作製できる。Further, as shown in FIG.
Is usually provided with a metal back 85 on the inner surface side. The purpose of the metal back 85 is to improve luminance by specularly reflecting light toward the inner surface side of the light emitted from the phosphor 92 (see FIG. 9) to the face plate 86 side, and to apply an electron beam acceleration voltage. Acting as an electrode, protecting the phosphor 92 from damage due to collision of negative ions generated in the envelope 88, and the like. The metal back 85 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after manufacturing the fluorescent film 84 and then depositing Al by vacuum evaporation or the like.

【００８５】フェースプレート８６には、更に蛍光膜８
４の導伝性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。The face plate 86 further has the fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to enhance the conductivity of the fluorescent film 84.

【００８６】前述の封着を行う際、カラーの場合は各色
蛍光体９２と表面伝導型電子放出素子７４とを対応させ
なくてはいけないため、十分な位置合わせを行なう必要
がある。At the time of performing the above-mentioned sealing, in the case of color, the phosphors 92 of each color must correspond to the surface conduction electron-emitting device 74, so that it is necessary to perform sufficient alignment.

【００８７】外囲器８８内は、不図示の排気管を通じ、
１０の−７乗ｔｏｒｒ程度の真空度にされ、封止され
る。また、外囲器８８の封止を行う直前あるいは封止後
に、ゲッター処理を行うこともある。これは、外囲器８
８内の所定の位置に配置したゲッター（不図示）を加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ
等が主成分であり、該蒸着膜の吸着作用により、例えば
１×１０の−５乗ないしは１×１０の−７乗ｔｏｒｒの
真空度を維持するためのものである。The inside of the envelope 88 passes through an exhaust pipe (not shown).
The degree of vacuum is set to about 10 −7 torr and sealed. Also, a getter process may be performed immediately before or after sealing the envelope 88. This is the envelope 8
This is a process of heating a getter (not shown) arranged at a predetermined position in 8 to form a deposited film. Getter is usually Ba
And the like are the main components, and are used to maintain a vacuum degree of, for example, 1 × 10 −5 to 1 × 10 −7 torr by the adsorption action of the deposited film.

【００８８】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の各製造工程は、通常、外囲器
８８の封止直前又は封止後に行われるもので、その内容
は前述の通りである。The above-described forming and subsequent manufacturing steps of the surface conduction electron-emitting device are usually performed immediately before or after sealing of the envelope 88, and the contents thereof are as described above. is there.

【００８９】上述の表示パネル１０１は、例えば図１０
に示されるような駆動回路で駆動することができる。
尚、図１０において、１０１は表示パネル、１０２は走
査回路、１０３は制御回路、１０４はシフトレジスタ、
１０５はラインメモリ、１０６は同期信号分離回路、１
０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源であ
る。The display panel 101 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 10, 101 is a display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register,
105 is a line memory, 106 is a synchronization signal separation circuit, 1
07 is a modulation signal generator, and Vx and Va are DC voltage sources.

【００９０】図１０に示されるように、表示パネル１０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ及び高圧端子Ｈｖを介して外部の電気回路と
接続されている。この内、外部端子Ｄｘ１ないしＤｘｍ
には前記表示パネル１０１内に設けられている表面伝導
型電子放出素子、即ちｍ行ｎ列の行列状にマトリクス配
置された表面伝導型電子放出素子群を１行（ｎ素子ず
つ）順次駆動して行くための走査信号が印加される。As shown in FIG. 10, the display panel 10
1 is connected to an external electric circuit via external terminals Dx1 to Dxm, external terminals Dy1 to Dyn, and a high voltage terminal Hv. Of these, the external terminals Dx1 to Dxm
The surface conduction electron-emitting devices provided in the display panel 101, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns are sequentially driven by one row (each n elements). The scanning signal for going forward is applied.

【００９１】一方、端子Ｄｙ１ないし外部端子Ｄｙｎに
は、前記走査信号により選択された１行の各表面伝導型
電子放出素子の出力電子ビームを制御するための変調信
号が印加される。また、高圧端子Ｈｖには、直流電圧源
Ｖａより、例えば１０ｋＶの直流電圧が供給される。こ
れは表面伝導型電子放出素子より出力される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
ための加速電圧である。On the other hand, a modulation signal for controlling the output electron beam of each surface conduction electron-emitting device in one row selected by the scanning signal is applied to the terminal Dy1 to the external terminal Dyn. Further, a DC voltage of, for example, 10 kV is supplied to the high voltage terminal Hv from the DC voltage source Va. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【００９２】走査回路１０２は、内部にｍ個のスイッチ
ング素子（図１０中Ｓ１ないしＳｍで模式的に示す）を
備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流
電圧電源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル１０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路１０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。The scanning circuit 102 is provided with m switching elements (symbols S1 to Sm in FIG. 10), and each of the switching elements S1 to Sm outputs the output voltage of the DC voltage power supply Vx or 0V. (Ground level) to be electrically connected to the external terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm includes a control circuit 103
Operates on the basis of the control signal Tscan output by the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET, for example.

【００９３】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。In the present embodiment, the DC voltage source Vx has a driving voltage applied to the unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the value voltage.

【００９４】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きを持つものである。次に説明する
同期信号分離回路１０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. A synchronization signal Tsyn sent from a synchronization signal separation circuit 106 described below.
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.

【００９５】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分を分離するための回路で、よく知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路１０６
により分離された同期信号は、これもよく知られるよう
に、垂直同期信号と水平同期信号よりなる。ここでは、
説明の便宜上Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ１０４に入力される。The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) With the circuit,
It can be easily configured. Sync signal separation circuit 106
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. here,
It is illustrated as Tsync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is illustrated as an ATA signal. This DATA signal is input to the shift register 104.

【００９６】シフトレジスタ１０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路１０３より送られる制御信号Ｔｓｆｔに基づいて作
動する。この制御信号Ｔｓｆｔは、シフトレジスタ１０
４のシフトクロックであると言い換えてもよい。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ１０４より出力される。The shift register 104 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. Operate. This control signal Tsft is supplied to the shift register 10
4 may be rephrased as the shift clock. Also,
One line of serial / parallel converted image (equivalent to drive data for n elements of surface conduction electron-emitting device)
Are output from the shift register 104 as n parallel signals Id1 to Idn.

【００９７】ラインメモリ１０５は、画像１ライン分の
データを必要時間だけ記憶するための記憶装置であり、
制御回路１０３より送られる制御信号Ｔｍｒｙに従って
適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された
内容は、Ｉｄ’１ないしＩｄ’ｎとして出力され、変調
信号発生器１０７に入力される。The line memory 105 is a storage device for storing data for one line of an image for a required time.
The contents of Id1 to Idn are stored as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 107.

【００９８】変調信号発生器１０７は、前記画像データ
Ｉｄ’１ないしＩｄ’ｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調するための信号源
で、その出力信号は、端子Ｄｏｙ１ないしＤｏｙｎを通
じて表示パネル１０１内の表面伝導型電子放出素子に印
加される。The modulation signal generator 107 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data Id'1 to Id'n. Are applied to the surface conduction electron-emitting devices in the display panel 101 through the terminals Doy1 to Doyn.

【００９９】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては表
面伝導型電子放出素子への印加電圧の変化に応じて放出
電流も変化して行く。表面伝導型電子放出素子の材料、
構成、製造方法を変えることにより、しきい値電圧の値
や印加電圧に対する放出電流の変化度合いが変わる場合
もあるが、いずれにしても以下のことがいえる。As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. Also, for a voltage exceeding the threshold voltage, the emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. Materials for surface conduction electron-emitting devices,
By changing the configuration and the manufacturing method, the value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may change, but in any case, the following can be said.

【０１００】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。That is, when a pulse-like voltage is applied to the surface conduction electron-emitting device, for example, even if a voltage lower than the threshold voltage is applied, electron emission does not occur, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【０１０１】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器１０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器１０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。Therefore, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. When the voltage modulation method is performed, a voltage pulse of a fixed length is generated as the modulation signal generator 107, but a voltage modulation circuit capable of appropriately modulating the peak value of the pulse in accordance with input data is used. In the case of performing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value, but a circuit of the pulse width modulation method capable of appropriately modulating the pulse width according to input data. Used.

【０１０２】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。The shift register 104 and the line memory 10
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【０１０３】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路１０６の出力
部にＡ／Ｄ変換器を設けることで行える。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 106.

【０１０４】また、これと関連して、ラインメモリ１０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器１０７に設けられる回路が若干異なるも
のとなる。In connection with this, the line memory 10
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 107 is slightly different.

【０１０５】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器１０７には、例えばよく知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器１０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 107, and an amplification circuit or the like may be added as necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 107 outputs, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, an output value of the counter, and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.

【０１０６】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器１０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。On the other hand, in the case of the voltage modulation method using an analog signal, an amplification circuit using a well-known operational amplifier or the like may be used as the modulation signal generator 107, and a level shift circuit or the like may be added as necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.

【０１０７】以上のような表示パネル１０１及び駆動回
路を有する本発明の画像形成装置は、端子Ｄｘ１〜Ｄｘ
ｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、
必要な表面伝導型電子放出素子から電子を放出させるこ
とができ、高圧端子Ｈｖを通じて、メタルバック８５あ
るいは透明電極（不図示）に高電圧を印加して電子ビー
ムを加速し、加速した電子ビームを蛍光膜８４に衝突さ
せることで生じる励起・発光によって、ＮＴＳＣ方式の
テレビ信号に応じてテレビジョン表示を行うことができ
るものである。The image forming apparatus of the present invention having the display panel 101 and the driving circuit as described above has terminals Dx1 to Dx
By applying a voltage from m and Dy1 to Dyn,
Electrons can be emitted from the required surface conduction electron-emitting device. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam, and the accelerated electron beam is emitted. Excitation and light emission caused by the collision with the fluorescent film 84 enable television display to be performed according to an NTSC television signal.

【０１０８】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号とし
てＮＴＳＣ方式を挙げたが、本発明に係る画像形成装置
はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方
式等の他の方式でもよく、更にはこれらよりも多数の走
査線からなるＴＶ信号、例えばＭＵＳＥ方式を初めとす
る高品位ＴＶ方式でもよい。The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like. For example, detailed portions such as materials of each member are limited to the above-described contents. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an input signal, the image forming apparatus according to the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【０１０９】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について図１１及び
図１２を用いて説明する。Next, an example of the above-described ladder-shaped electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS.

【０１１０】図１１において、１は基板、７４は表面伝
導型電子放出素子、１１４は表面伝導型電子放出素子７
４を接続する共通配線で１０本設けられており、各々外
部端子Ｄ１〜Ｄ１０を有している。In FIG. 11, 1 is a substrate, 74 is a surface conduction electron-emitting device, and 114 is a surface conduction electron-emitting device.
Four common wirings are provided to connect the four terminals 4, and each has external terminals D1 to D10.

【０１１１】表面伝導型電子放出素子７４は、基板１上
に並列に複数個配置されている。これを素子行と呼ぶ。
そしてこの素子行が複数行配置されて電子源を構成して
いる。A plurality of surface conduction electron-emitting devices 74 are arranged in parallel on the substrate 1. This is called an element row.
These element rows are arranged in a plurality of rows to constitute an electron source.

【０１１２】各素子行の共通配線１１４（例えば外部端
子Ｄ１とＤ２の共通配線１１４）間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線Ｄ２〜Ｄ９について、夫々
相隣接する共通配線１１４、即ち夫々相隣接する外部端
子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の
共通配線１１４を一体の同一配線としても行うことがで
きる。By applying an appropriate drive voltage between the common wiring 114 of each element row (for example, the common wiring 114 of the external terminals D1 and D2), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. The application of such a drive voltage is performed by applying the common wires D2 to D9 located between the element rows to the adjacent common wires 114, that is, the adjacent external terminals D2 and D3, D4 and D5, D6 and D7, D8. The common wiring 114 of D9 and D9 can also be formed as an integrated wiring.

【０１１３】図１２は、本発明の電子源の他の例であ
る、上記梯型配置の電子源を備えた表示パネル１２１の
構造を示す図である。FIG. 12 is a view showing the structure of a display panel 121 provided with the above-mentioned trapezoidal arrangement of electron sources, which is another example of the electron source of the present invention.

【０１１４】図１２中１２２はグリッド電極、１２３は
電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型
電子放出素子に電圧を印加するための外部端子、Ｇ１〜
Ｇｎはグリッド電極１２２に接続された外部端子であ
る。また、各素子行間の共通配線１２４は一体の同一配
線として基板１上に形成されている。In FIG. 12, 122 is a grid electrode, 123 is an opening for passing electrons, D1 to Dm are external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to G1.
Gn is an external terminal connected to the grid electrode 122. Further, the common wiring 124 between the element rows is formed on the substrate 1 as an integrated single wiring.

【０１１５】尚、図１２において図８と同じ符号は同じ
部材を示すものであり、図８に示される単純マトリクス
配置の電子源を用いた表示パネル１０１との大きな違い
は、基板１とフェースプレート８６の間にグリッド電極
１２２を備えている点である。In FIG. 12, the same reference numerals as those in FIG. 8 denote the same members, and the major difference from the display panel 101 using the electron sources in the simple matrix arrangement shown in FIG. The point is that the grid electrode 122 is provided between the electrodes 86.

【０１１６】基板１とフェースプレート８６の間には、
上記のようにグリッド電極１２２が設けられている。こ
のグリッド電極１２２は、表面伝導型電子放出素子７４
から放出された電子ビームを変調することができるもの
で、梯型配置の素子行と直行して設けられたストライプ
状の電極に、電子ビームを通過させるために、各表面伝
導型電子放出素子７４に対応して１個ずつ円形の開口１
２３を設けたものとなっている。Between the substrate 1 and the face plate 86,
The grid electrode 122 is provided as described above. This grid electrode 122 is used for the surface conduction electron-emitting device 74.
Each of the surface conduction electron-emitting devices 74 can be used to modulate an electron beam emitted from the surface conduction electron-emitting device 74 in order to allow the electron beam to pass through a stripe-shaped electrode provided perpendicular to the ladder-shaped device row. 1 circular opening 1 for each
23 are provided.

【０１１７】グリッド電極１２２の形状や配置位置は、
必ずしも図１２に示すようなものでなければならないも
のではなく、開口１２３をメッシュ状に多数設けること
もあり、またグリッド電極１２２を、例えば表面伝導型
電子放出素子７４の周囲や近傍に設けてもよい。The shape and arrangement position of the grid electrode 122
It is not always necessary that the openings 123 are as shown in FIG. 12. A large number of openings 123 may be provided in a mesh shape, and the grid electrodes 122 may be provided, for example, around or near the surface conduction electron-emitting device 74. Good.

【０１１８】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
ずつ順次駆動（走査）して行くのと同期してグリッド電
極１２２の列に画像１ライン分の変調信号を印加するこ
とにより、各電子ビームの蛍光膜８４への照射を制御
し、画像を１ラインずつ表示することができる。The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). Then, by applying a modulation signal for one line of an image to the column of the grid electrode 122 in synchronization with sequentially driving (scanning) the element rows one by one, irradiation of each electron beam onto the fluorescent film 84 is performed. And images can be displayed line by line.

【０１１９】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラムとで構成した光プリンター
の露光装置としても用いることができるものである。As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Furthermore, the present invention can be used as an exposure device of an optical printer including a photosensitive drum.

【０１２０】[0120]

【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。The present invention will be described in more detail with reference to the following examples.

【０１２１】実施例１ 本実施例で用いた表面伝導型電子放出素子の構成は、図
１（ａ），（ｂ）に示されるものと同様である。図１と
同一の符号は同じ部材を示す。Embodiment 1 The configuration of the surface conduction electron-emitting device used in this embodiment is the same as that shown in FIGS. 1 (a) and 1 (b). 1 denote the same members.

【０１２２】表面伝導型電子放出素子の製法は、基本的
には図３で説明した方法と同様である。以下、図１及び
図３を用いて、本実施例で用いた表面伝導型電子放出素
子の基本的な構成及び製造法を説明する。The method of manufacturing the surface conduction electron-emitting device is basically the same as the method described with reference to FIG. Hereinafter, a basic configuration and a manufacturing method of the surface conduction electron-emitting device used in this embodiment will be described with reference to FIGS.

【０１２３】図１において１は基板、４と５は素子電
極、２は電子放出部、３と６は電子放出部２を含む薄膜
である。In FIG. 1, 1 is a substrate, 4 and 5 are device electrodes, 2 is an electron emitting portion, and 3 and 6 are thin films including the electron emitting portion 2.

【０１２４】以下、製造手順を図１及び図３に基づいて
説明する。The manufacturing procedure will be described below with reference to FIGS.

【０１２５】工程−ａ 清浄化したＳｉ基板上に、真空蒸着法等によりＡｌの素
子電極４，５を形成する。素子電極４，５の素子電極間
隔Ｌは３ミクロンメートル、幅Ｗは３００ミクロンメー
トルである。Step-a Al element electrodes 4 and 5 are formed on a cleaned Si substrate by a vacuum evaporation method or the like. The element electrode interval L between the element electrodes 4 and 5 is 3 μm, and the width W is 300 μm.

【０１２６】工程−ｂ 次に、素子電極４，５上に、ＣＶＤ法を用いて膜厚１０
０オングストローム程度のｎ−Ｓｉ膜（ドーピング濃度
１×１０の１８乗ｃｍ-3）を堆積した。そして、ｐｎ接
合部分が電子放出部２を形成しようとする位置にくるよ
うに、６の領域を拡散あるいは不純物打ち込みによりド
ーピング濃度１×１０の１８乗ｃｍ-3のｐ型領域とし
た。Step-b Next, a film thickness of 10 was formed on the device electrodes 4 and 5 by CVD.
An n-Si film of about 0 Å (doping concentration 1 × 10 18 cm −3 ) was deposited. Then, the region 6 was made into a p-type region having a doping concentration of 1 × 10 18 cm −3 by diffusion or implantation of an impurity such that the pn junction was located at a position where the electron-emitting portion 2 was to be formed.

【０１２７】工程−ｃ 電子放出部形成用の薄膜３，６を酸エッチャントにより
エッチングして所望のパターンを形成した。Step-c The thin films 3 and 6 for forming electron-emitting portions were etched with an acid etchant to form a desired pattern.

【０１２８】以上の工程により、基板１上に素子電極
４，５及び電子放出部形成用の薄膜３，６等を形成し
た。Through the above steps, the device electrodes 4 and 5 and the thin films 3 and 6 for forming the electron-emitting portions were formed on the substrate 1.

【０１２９】工程−ｄ 次に、上記基板１を図５の測定評価系に設置し、真空ポ
ンプにて排気して、２×１０の−６乗ｔｏｒｒの真空度
に達した後、素子電圧Ｖｆを印加するための電源５１よ
り各素子電極４，５間に夫々電圧を印加し、通電処理
（フォーミング処理）を施した。Step-d Next, the substrate 1 was set in the measurement and evaluation system shown in FIG. 5, evacuated by a vacuum pump, and after reaching a degree of vacuum of 2 × 10 −6 torr, the device voltage Vf A voltage was applied between the element electrodes 4 and 5 from a power supply 51 for applying a voltage, and a current applying process (forming process) was performed.

【０１３０】本実施例の薄膜３，６は電界印加方向に対
して垂直な方向にｐｎ接合を有するため、逆バイアスを
印加すると逆方向の耐圧までは殆ど電流が流れない。逆
方向の耐圧付近から電流は急激に流れ始める。電界はｐ
ｎ接合部分に集中するため、ｐｎ接合面に沿うようにし
てフォーミング処理が行われる。通常、フォーミング処
理では、亀裂が蛇行したり、亀裂の入らない領域が生じ
たりする場合があり、これが素子特性の均一性を低下さ
せる大きな原因となっていた。しかし、本発明では、ｐ
ｎ接合を利用してフォーミング処理を行うため、所望の
任意位置に亀裂を生じさせることが可能となった。従っ
て、電極間ギャップが広い場合には、通常のフォーミン
グ処理に対する有効性が大きい。また、本発明の表面伝
導型電子放出素子では、亀裂を生じさせたい部分（ｐｎ
接合部）に電界が集中するため、低パワーで亀裂を生じ
させることができる。Since the thin films 3 and 6 of this embodiment have a pn junction in a direction perpendicular to the direction in which an electric field is applied, almost no current flows up to the reverse breakdown voltage when a reverse bias is applied. The current starts to flow rapidly near the reverse breakdown voltage. The electric field is p
In order to concentrate on the n-junction, a forming process is performed along the pn-junction surface. Usually, in the forming process, cracks meander or a region where no crack is formed may occur, and this has been a major cause of deteriorating the uniformity of element characteristics. However, in the present invention, p
Since the forming process is performed using the n-junction, a crack can be generated at a desired arbitrary position. Therefore, when the gap between the electrodes is wide, the effectiveness for the ordinary forming process is large. In the surface conduction electron-emitting device of the present invention, a portion where cracks are to be generated (pn
Since the electric field is concentrated at the junction, a crack can be generated with low power.

【０１３１】フォーミング処理の電圧波形は図４（ｂ）
に示されるような波形とした。The voltage waveform of the forming process is shown in FIG.
The waveform was as shown in FIG.

【０１３２】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角波の波高値（フォー
ミング時のピーク電圧）は０．１Ｖステップで昇圧させ
てフォーミング処理を行なった。また、フォーミング処
理中は、同時に、０．１Ｖの電圧でＴ２間に抵抗測定パ
ルスを挿入して抵抗を測定した。尚、フォーミング処理
の終了は、抵抗測定パルスでの測定値が約１Ｍオーム以
上になった時とし、同時に、表面伝導型電子放出素子へ
の電圧の印加を終了した。In FIG. 4 (b), T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 millisecond, T2 is 10 milliseconds, and the peak value of the triangular wave (at the time of forming). The peak voltage was raised in 0.1 V steps to perform the forming process. During the forming process, a resistance measurement pulse was simultaneously inserted between T2 at a voltage of 0.1 V to measure the resistance. The forming process was terminated when the measured value of the resistance measurement pulse became about 1 M ohm or more, and at the same time, the application of the voltage to the surface conduction electron-emitting device was terminated.

【０１３３】工程−ｅ 続いて、フォーミング処理した表面伝導型電子放出素子
に、活性化電圧印加駆動を行った。電圧パルス印加は、
波高値１４Ｖの矩形波、パルス幅１００マイクロ秒、繰
り返し周波数１０Ｈｚで行った。Step-e Subsequently, the surface conduction electron-emitting device subjected to the forming treatment was driven to apply an activation voltage. Voltage pulse application
The measurement was performed with a rectangular wave having a peak value of 14 V, a pulse width of 100 microseconds, and a repetition frequency of 10 Hz.

【０１３４】更に、上述の工程で作成した表面伝導型電
子放出素子の電子放出特性を、上述の図５の測定評価系
を用いて測定した。この測定は、真空オイルを使用しな
いイオンポンプ等の超高真空排気装置を用いて排気し、
有機物質の混入を極力防止した条件下で行った。Further, the electron emission characteristics of the surface conduction electron-emitting device prepared in the above-described steps were measured by using the above-described measurement evaluation system shown in FIG. This measurement is performed by using an ultra-high vacuum exhaust device such as an ion pump that does not use vacuum oil,
The test was performed under the condition that contamination of organic substances was minimized.

【０１３５】尚、図５におけるアノード電極５４と表面
伝導型電子放出素子の距離を４ｍｍ、アノード電極５４
の電位を１ｋＶ、電子放出特性測定時の真空装置内の真
空度は１×１０の−６．５乗ｔｏｒｒとした。The distance between the anode 54 and the surface conduction electron-emitting device in FIG.
Was 1 kV, and the degree of vacuum in the vacuum apparatus at the time of measuring the electron emission characteristics was 1 × 10 −6.5 torr.

【０１３６】図５の測定評価系を用いて、素子電極４，
５間にフォーミング時と逆の順方向電圧を素子電圧とし
て印加し、その時に流れる素子電流Ｉｆ及び放出電流Ｉ
ｅを測定したところ図６に示したような電流電圧特性が
得られた。従来よりも素子間のばらつきが小さくなり、
特に複数の表面伝導型電子放出素子を同一基体上に作製
した場合に、電子放出特性の均一性が大きく向上した。
また、フォーミング時のパワーが減少した。Using the measurement evaluation system shown in FIG.
5, a forward voltage reverse to that at the time of forming is applied as an element voltage, and the element current If and emission current I flowing at that time are applied.
When e was measured, current-voltage characteristics as shown in FIG. 6 were obtained. Variation between elements is smaller than before,
In particular, when a plurality of surface conduction electron-emitting devices were manufactured on the same substrate, the uniformity of electron emission characteristics was greatly improved.
Also, the power during forming has been reduced.

【０１３７】以上説明した実施例において、電子放出部
２を形成する際に素子電極４，５間に三角波パルスを印
加してフォーミング処理を行い、矩形波パルスを印加し
て活性化処理を行っているが、素子電極４，５間に印加
する波形は上記に限定するものではなく、矩形波、三角
波、台形波、正弦波等の所望の波形を用いても良い。ま
た、波高値、パルス幅及びパルス間隔等についても上記
値に限定するものではなく、所望の値を選択することが
できる。In the embodiment described above, when forming the electron-emitting portion 2, a forming process is performed by applying a triangular pulse between the device electrodes 4 and 5, and an activation process is performed by applying a rectangular pulse. However, the waveform applied between the device electrodes 4 and 5 is not limited to the above, and a desired waveform such as a rectangular wave, a triangular wave, a trapezoidal wave, and a sine wave may be used. Also, the peak value, pulse width, pulse interval, and the like are not limited to the above values, and a desired value can be selected.

【０１３８】実施例２ 本実施例は、垂直型の表面伝導型電子放出素子からなる
電子源に関する。Embodiment 2 This embodiment relates to an electron source composed of a vertical surface conduction electron-emitting device.

【０１３９】本実施例の表面伝導型電子放出素子の断面
図を図２に示す。図２において、１は絶縁性の基板、２
は電子放出部、３と６は電子放出部を含む薄膜、４と５
は素子電極を示す。また、２１は段差形成部材であり、
本実施例ではＳｉＯ2 よりなる。FIG. 2 is a sectional view of the surface conduction electron-emitting device of this embodiment. In FIG. 2, 1 is an insulating substrate, 2
Is an electron-emitting portion, 3 and 6 are thin films containing an electron-emitting portion, 4 and 5
Indicates an element electrode. 21 is a step forming member,
In this embodiment, it is made of SiO 2 .

【０１４０】本実施例の表面伝導型電子放出素子は、以
下のように作製された。The surface conduction electron-emitting device of this example was manufactured as follows.

【０１４１】ＳｉＯ2 基板１を有機溶剤により充分に洗
浄後、この基板１の面上に真空蒸着により厚さ１０００
オングストロームのＡｌを積層し、フォトリソグラフィ
およびエッチングプロセスによってパターニングして下
部素子電極４を形成した。その上に、最終的に段差形成
部材２１となるＳｉＯ2 をＣＶＤ法により２マイクロメ
ートル積層した。更に、この段差形成部材２１の上に、
リフトオフ法で厚さ１０００オングストロームのＡｌか
らなる上部素子電極５（真空蒸着法により堆積）を形成
した。その後、上部素子電極５をマスクとしてドライエ
ッチング法によりＳｉＯ2 を部分的に除去して、段差形
成部材２１とした。尚、上述の素子電極４，５の幅Ｗ
は、５００マイクロメートルとした。After sufficiently cleaning the SiO 2 substrate 1 with an organic solvent, a thickness of 1000
Angstrom Al was laminated and patterned by photolithography and etching processes to form lower device electrodes 4. On top of that, SiO 2 , which finally becomes the step forming member 21, was laminated by 2 μm by the CVD method. Further, on the step forming member 21,
The upper element electrode 5 (deposited by the vacuum evaporation method) made of Al having a thickness of 1000 angstroms was formed by the lift-off method. Thereafter, SiO 2 was partially removed by a dry etching method using the upper element electrode 5 as a mask to obtain a step forming member 21. Note that the width W of the device electrodes 4 and 5 described above.
Was 500 micrometers.

【０１４２】次に、ｎ−Ｓｉ薄膜（ドーピング濃度１×
１０の１８乗ｃｍ-3）３を素子電極４，５間に位置する
段差形成部材２１の端面を被覆するように形成し、更
に、ｎ−Ｓｉ薄膜中に熱拡散あるいはイオン打ち込みに
より電子放出形成用の薄膜６の領域をｐ型とした。電子
放出形成用の薄膜３，６の素子幅Ｗは、３００マイクロ
メートルとした。Next, an n-Si thin film (doping concentration 1 ×
10 18 cm −3 ) 3 is formed so as to cover the end surface of the step forming member 21 located between the device electrodes 4 and 5, and further, electron emission is formed by thermal diffusion or ion implantation into the n-Si thin film. The region of the thin film 6 for use was p-type. The element width W of the thin films 3 and 6 for forming the electron emission was 300 micrometers.

【０１４３】その後、素子電極４，５間に電圧を印加
し、電子放出形成用の薄膜３，６を通電処理（フォーミ
ング処理）することにより、電子放出部２を作製した。
フォーミング処理の電圧波形を図４（ｂ）に示す。After that, a voltage was applied between the device electrodes 4 and 5, and the thin films 3 and 6 for forming the electron emission were subjected to an energization process (forming process), whereby the electron emission portion 2 was manufactured.
FIG. 4B shows a voltage waveform of the forming process.

【０１４４】図４（ｂ）中、Ｔ１及びＴ２は電圧波形の
パルス幅とパルス間隔であり、本実施例ではＴ１を１ミ
リ秒、Ｔ２を１０ミリ秒とし、三角形の波高値（フォー
ミング時のピーク電圧）をＶｆｏｒｍとし、０．１Ｖ／
秒の昇電圧速度で８Ｖまで増加させた。フォーミング処
理は、約１×１０の−６乗ｔｏｒｒの真空雰囲気下で行
った。In FIG. 4 (b), T1 and T2 are the pulse width and pulse interval of the voltage waveform. In this embodiment, T1 is 1 millisecond, T2 is 10 milliseconds, and the peak value of the triangle (at the time of forming). The peak voltage is defined as Vform, and 0.1 V /
The voltage was increased to 8 V at a voltage rising rate of seconds. The forming process was performed under a vacuum atmosphere of about 1 × 10 −6 torr.

【０１４５】以上のように作製された表面伝導型電子放
出素子の電子放出特性を、実施例１で用いた測定評価系
（図５参照）を用いて測定した。この測定は、１×１０
の−６．５乗ｔｏｒｒの高真空下にて、アノード電極５
４と表面伝導型電子放出素子の距離を４ｍｍ、アノード
電極５４の電位を１ｋＶとして行った。素子電極４，５
間に電圧を印加し、その時に流れる素子電流Ｉｆおよび
放出電流Ｉｅを測定したところ、図６に示したような電
流電圧特性が得られた。従来よりも素子間の特性のばら
つきが小さくなり、特に複数の表面伝導型電子放出素子
を同一基体上に作製した場合に、電子放出特性の均一性
が大きく向上した。The electron emission characteristics of the surface conduction electron-emitting device manufactured as described above were measured using the measurement evaluation system used in Example 1 (see FIG. 5). This measurement is 1 × 10
Of the anode electrode 5 under a high vacuum of -6.5 torr.
4 and the surface conduction electron-emitting device were set at a distance of 4 mm, and the potential of the anode electrode 54 was set at 1 kV. Device electrodes 4, 5
When a voltage was applied in between and the device current If and emission current Ie flowing at that time were measured, current-voltage characteristics as shown in FIG. 6 were obtained. Variations in characteristics between the devices are smaller than in the past, and the uniformity of the electron emission characteristics is greatly improved, especially when a plurality of surface conduction electron-emitting devices are manufactured on the same substrate.

【０１４６】実施例３ 本実施例は、多数の表面伝導型電子放出素子を単純マト
リクス配置した電子源を用いた画像形成装置の例であ
る。Embodiment 3 This embodiment is an example of an image forming apparatus using an electron source in which a large number of surface conduction electron-emitting devices are arranged in a simple matrix.

【０１４７】電子源の一部の平面図を図１３に示す。ま
た、図中のＡ−Ａ’断面図を図１４に、製造手順を図１
５及び図１６に示す。但し、図１３、図１４、図１５及
び図１６において同じ符号は同じ部材を示す。FIG. 13 is a plan view of a part of the electron source. FIG. 14 is a sectional view taken along the line AA ′ in FIG.
5 and FIG. However, the same reference numerals in FIGS. 13, 14, 15 and 16 denote the same members.

【０１４８】ここで１は基板、７２はＸ方向配線（下配
線とも呼ぶ）、７３はＹ方向配線（上配線とも呼ぶ）、
３，６は電子放出部を含む薄膜、４，５は素子電極、１
３１は層間絶縁層、１３２は素子電極５と下配線７２と
電気的接続のためのコンタクトホールである。Here, 1 is a substrate, 72 is an X-direction wiring (also called lower wiring), 73 is a Y-direction wiring (also called upper wiring),
Reference numerals 3 and 6 denote thin films including an electron emitting portion, 4 and 5 denote device electrodes, 1
31 is an interlayer insulating layer, 132 is a contact hole for electrical connection between the device electrode 5 and the lower wiring 72.

【０１４９】次に製造方法を、図１５及び図１６に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程ａ〜ｈは図１５及び図１６の（ａ）〜（ｈ）に対応す
るものである。Next, the manufacturing method will be specifically described in the order of steps with reference to FIGS. The following steps a to h correspond to (a) to (h) in FIGS. 15 and 16.

【０１５０】工程−ａ 清浄化した青板ガラス上に厚さ０．５マイクロメートル
のシリコン酸化膜をスパッタ法で形成した基板１上に、
真空蒸着により、厚さ５ナノメートルのＣｒ、厚さ６０
０ナノメートルのＡｕを順次積層した後、ホトレジスト
（ＡＺ１３７０・ヘキスト社製）をスピンナーにより回
転塗布し、ベークした後、ホトマスク像を露光、現像し
て、下配線７２のレジストパターンを形成し、Ａｕ／Ｃ
ｒ堆積膜をウエットエッチングして、所望の形状の下配
線７２を形成した。Step-a On a substrate 1 in which a 0.5 μm thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method.
5 nm thick Cr, 60 thick by vacuum evaporation
After sequentially laminating Au of 0 nm, a photoresist (AZ1370, manufactured by Hoechst) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the lower wiring 72. / C
The r-deposited film was wet-etched to form a lower wiring 72 having a desired shape.

【０１５１】工程−ｂ 次に、厚さ１．０マイクロメートルのシリコン酸化膜か
らなる層間絶縁層１３１をＲＦスパッタ法により堆積し
た。Step-b Next, an interlayer insulating layer 131 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering.

【０１５２】工程−ｃ 工程ｂで堆積したシリコン酸化膜にコンタクトホール１
３２を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層１３１をエッチングしてコ
ンタクトホール１３２を形成した。エッチングはＣＦ4
とＨ2 ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ・Ｉｏｎ
・Ｅｔｃｈｉｎｇ）法によった。Step-c The contact hole 1 was formed in the silicon oxide film deposited in the step b.
A photoresist pattern for forming 32 was formed, and using this as a mask, the interlayer insulating layer 131 was etched to form a contact hole 132. Etching is CF 4
(Reactive Ion) using H2 and H 2 gas
Etching) method.

【０１５３】工程−ｄ その後、素子電極５と素子電極間ギャップＧとなるべき
パターンをホトレジスト（ＲＤ−２０００Ｎ−４１・日
立化成社製）で形成し、真空蒸着法により、Ａｌを堆積
した。ホトレジストパターンを有機溶剤で溶解し、Ａｌ
堆積膜をリフトオフし、素子電極間隔Ｌが３マイクロメ
ートル、幅Ｗが３００マイクロメートルの素子電極４，
５を形成した。Step-d After that, a pattern to be the element electrode 5 and the gap G between the element electrodes was formed with a photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.), and Al was deposited by a vacuum evaporation method. Dissolve the photoresist pattern with an organic solvent,
The deposited film is lifted off, and the device electrodes 4 having a device electrode interval L of 3 micrometers and a width W of 300 micrometers are used.
5 was formed.

【０１５４】工程−ｅ 素子電極４，５の上に上配線７３のホトレジストパター
ンを形成した後、厚さ５ナノメートルのＴｉ、厚さ５０
０ナノメートルのＡｕを順次真空蒸着により堆積し、リ
フトオフにより不要の部分を除去して、所望の形状の上
配線７３を形成した。Step-e After forming a photoresist pattern of the upper wiring 73 on the device electrodes 4 and 5, Ti having a thickness of 5 nm and a thickness of 50 nm
Au having a thickness of 0 nm was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off, thereby forming an upper wiring 73 having a desired shape.

【０１５５】工程−ｆ その上に、ｎ−Ｓｉ膜（ドーピング濃度１×１０の１８
乗ｃｍ-3）３をＣＶＤ法により、１０ナノメートル程度
成膜した。ｐｎ接合部分が２の位置にくるようにインプ
ランテーションでＢを打ち込み、６の領域をドーピング
濃度約１×１０の１８乗ｃｍ-3のｐ型領域とした。Step-f An n-Si film (18 with a doping concentration of 1 × 10) was formed thereon.
A power of cm −3 ) 3 was formed to a thickness of about 10 nm by a CVD method. B was implanted by implantation so that the pn junction was at position 2, and the region 6 was a p-type region with a doping concentration of about 1 × 10 18 cm −3 .

【０１５６】工程−ｇ 焼成後の電子放出部形成用の薄膜３，６を酸エッチャン
トによりエッチングして所望のパターンを形成した。Step-g The desired patterns were formed by etching the thin films 3 and 6 for forming the electron emission portions after firing with an acid etchant.

【０１５７】工程−ｈ コンタクトホール１３２部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ５ナノメートル
のＴｉ、厚さ５００ナノメートルのＡｕを順次堆積し
た。リフトオフにより不要の部分を除去することによ
り、コンタクトホール１３２を埋め込んだ。Step-h A resist was applied to portions other than the contact hole 132 to form a pattern, and 5 nm thick Ti and 500 nm thick Au were sequentially deposited by vacuum evaporation. Unnecessary portions were removed by lift-off to fill the contact holes 132.

【０１５８】以上の工程により、絶縁性基板１上に下配
線７２、層間絶縁層１３２、上配線７３、素子電極４，
５、電子放出部形成用の薄膜３，６等を形成した。Through the above steps, the lower wiring 72, the interlayer insulating layer 132, the upper wiring 73, the element electrode 4,
5. Thin films 3, 6 and the like for forming electron-emitting portions were formed.

【０１５９】次に、以上のようにして作成した未フォー
ミングの電子源を用いて画像形成装置を構成した例を、
図８と図９を用いて説明する。Next, an example in which an image forming apparatus is configured using an unformed electron source created as described above will be described.
This will be described with reference to FIGS.

【０１６０】上述のようにして多数の表面伝導型電子放
出素子７４を設けた基板１をリアプレート８１上に固定
した後、基板１の５ｍｍ上方に、フェースプレート８６
（ガラス基板８３の内面に蛍光膜８４とメタルバック８
５が形成されて構成される）を支持枠８２を介して配置
し、フェースプレート８６、支持枠８２、リアプレート
８１の接合部にフリットガラスを塗布し、大気中で４０
０℃で１０分焼成することで封着した。またリアプレー
ト８１への基板１の固定もフリットガラスで行った。After fixing the substrate 1 provided with a large number of surface conduction electron-emitting devices 74 on the rear plate 81 as described above, the face plate 86 is placed 5 mm above the substrate 1.
(The fluorescent film 84 and the metal back 8 are formed on the inner surface of the glass substrate 83.
5 is formed via a support frame 82, and frit glass is applied to a joint between the face plate 86, the support frame 82, and the rear plate 81.
It sealed by baking at 0 degreeC for 10 minutes. The fixing of the substrate 1 to the rear plate 81 was also performed with frit glass.

【０１６１】図８において、７２，７３は夫々Ｘ方向及
びＹ方向配線である。In FIG. 8, 72 and 73 are wirings in the X and Y directions, respectively.

【０１６２】蛍光膜８４は、モノクロームの場合は蛍光
体９２のみからなるが、本実施例では蛍光体９２はスト
ライプ形状（図９（ａ））を採用し、先にブラックスト
ライプを形成し、その間隙部に各色蛍光体９２を塗布し
て蛍光膜８４を作製した。ブラックストライプの材料と
しては、通常よく用いられている黒鉛を主成分とする材
料を用いた。The phosphor film 84 is composed of only the phosphor 92 in the case of monochrome, but in this embodiment, the phosphor 92 adopts a stripe shape (FIG. 9A), and a black stripe is formed first. The phosphors 92 of the respective colors were applied to the gaps to form the phosphor films 84. As a material of the black stripe, a material mainly containing graphite, which is generally used, was used.

【０１６３】ガラス基板８３に蛍光体９２を塗布する方
法としてはスラリー法を用いた。また、蛍光膜８４の内
面側にはメタルバック８５を設けた。メタルバック８５
は、蛍光膜８４の作製後、蛍光膜８４の内面側表面の平
滑化処理（通常フィルミングと呼ばれる）を行い、その
後、Ａｌを真空蒸着することで作製した。A slurry method was used as a method of applying the phosphor 92 on the glass substrate 83. Further, a metal back 85 is provided on the inner surface side of the fluorescent film 84. Metal back 85
Was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after the formation of the fluorescent film 84, and then performing vacuum deposition of Al.

【０１６４】フェースプレート８６には、更に蛍光膜８
４の導伝性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）が設けられる場合もあるが、本実施例で
は、メタルバック８５のみで十分な導伝性が得られたの
で省略した。The face plate 86 is further provided with a fluorescent film 8.
In some cases, a transparent electrode (not shown) is provided on the outer surface side of the fluorescent film 84 in order to improve the conductivity of the metal film 4. However, in the present embodiment, only the metal back 85 provided sufficient conductivity. Omitted.

【０１６５】前述の封着を行う際、カラーの場合は各色
蛍光体９２と表面伝導型電子放出素子７４とを対応させ
なくてはいけないため、十分な位置合わせを行った。At the time of performing the above-mentioned sealing, in the case of color, since the phosphors 92 of each color must correspond to the surface conduction electron-emitting device 74, sufficient alignment was performed.

【０１６６】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Ｄｘ１ないしＤ
ｘｍとＤｙ１ないしＤｙｎを通じ、表面伝導型電子放出
素子７４の素子電極４，５間に電圧を印加し、電子放出
部形成用の薄膜３，６をフォーミング処理することによ
り電子放出部２を作成した。The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dx1
A voltage was applied between the device electrodes 4 and 5 of the surface-conduction electron-emitting device 74 through xm and Dy1 to Dyn, and the thin-films 3 and 6 for forming the electron-emitting portion were formed by forming the electron-emitting portion 2. .

【０１６７】フォーミング処理の電圧波形は、図４
（ｂ）と同様とした。また、本実施例ではＴ１を１ミリ
秒、Ｔ２を１０ミリ秒とし、約１×１０の−５乗ｔｏｒ
ｒの真空雰囲気下で行った。The voltage waveform of the forming process is shown in FIG.
Same as (b). In this embodiment, T1 is 1 millisecond, T2 is 10 milliseconds, and about 1 × 10 −5 tor.
r under a vacuum atmosphere.

【０１６８】次に、フォーミングと同一の矩形波、波高
値１４Ｖで、素子電極４，５間に電圧を印加して、素子
電流Ｉｆ、放出電流Ｉｅを測定しながら、活性化処理を
行なった。電圧印加はフォーミングと同様に、容器外端
子Ｄｘ１ないしＤｘｍとＤｙ１ないしＤｙｎを通じて素
子電極４，５間に電圧を印加し、電子放出部２の周囲に
カーボンを積層させる。この際、各表面伝導型電子放出
素子７４ごとの素子電極４，５間に同一の電圧が印加さ
れるように、配線抵抗を考慮した電圧を外部より印加す
る。このため、時間的に電圧印加を順次走査することに
よって複数の表面伝導型電子放出素子７４の活性化を行
い、各表面伝導型電子放出素子７４の特性が均一になる
ようにすると良い。Next, a voltage was applied between the device electrodes 4 and 5 at the same rectangular wave and a peak value of 14 V as in the forming, and the activation process was performed while measuring the device current If and the emission current Ie. As in the case of the forming, a voltage is applied between the device electrodes 4 and 5 through the external terminals Dx1 to Dxm and Dy1 to Dyn, and carbon is laminated around the electron emitting portion 2. At this time, a voltage considering the wiring resistance is applied from the outside so that the same voltage is applied between the device electrodes 4 and 5 of each surface conduction electron-emitting device 74. For this reason, it is preferable that the plurality of surface conduction electron-emitting devices 74 be activated by sequentially scanning the voltage application temporally to make the characteristics of each surface conduction electron-emitting device 74 uniform.

【０１６９】以上のようにフォーミング工程、活性化工
程を行い、電子放出部２を有する電表面伝導型電子放出
素子７４を作製した。The forming step and the activating step were performed as described above, and an electro-surface conduction electron-emitting device 74 having the electron-emitting portion 2 was manufactured.

【０１７０】その後、１０の−６．５乗ｔｏｒｒ程度の
真空度まで排気し、不図示の排気管をガスバーナーで熱
することで溶着し、外囲器の封止を行い、更に封止後の
真空度を維持するために、高周波加熱法でゲッター処理
を行った。Thereafter, the gas was evacuated to a degree of vacuum of about 10 −6.5 torr, and an exhaust pipe (not shown) was welded by heating with a gas burner, and the envelope was sealed. In order to maintain the vacuum degree, gettering was performed by a high-frequency heating method.

【０１７１】以上のように完成した本発明の画像形成装
置において、外部端子Ｄｘ１ないしＤｘｍとＤｙ１ない
しＤｙｎを通じ、走査信号及び変調信号を不図示の信号
発生手段より夫々の表面伝導型電子放出素子７４に印加
することにより電子放出させると共に、高圧端子Ｈｖを
通じてメタルバック８５に数ｋＶ以上の高圧を印加し
て、電子ビームを加速し、蛍光膜８４に衝突させ、励起
・発光させることで画像の表示が得られた。In the image forming apparatus of the present invention completed as described above, the scanning signal and the modulation signal are supplied to the respective surface conduction electron-emitting devices 74 by the signal generating means (not shown) through the external terminals Dx1 to Dxm and Dy1 to Dyn. And applying a high voltage of several kV or more to the metal back 85 through the high voltage terminal Hv to accelerate the electron beam, collide with the fluorescent film 84, and excite and emit light to display an image. was gotten.

【０１７２】実施例４ 図１７は、前述の表面伝導型電子放出素子を電子源とし
て用いたディスプレイパネルに、例えばテレビジョン放
送を初めとする種々の画像情報源より提供される画像情
報を表示できるように構成した本発明の画像形成装置の
一例を示す図である。Embodiment 4 FIG. 17 shows that a display panel using the above-mentioned surface conduction electron-emitting device as an electron source can display image information provided from various image information sources such as television broadcasting. FIG. 1 is a diagram illustrating an example of an image forming apparatus of the present invention configured as described above.

【０１７３】図中１７００はディスプレイパネル、１７
０１はディスプレイパネルの駆動回路、１７０２はディ
スプレイコントローラ、１７０３はマルチプレクサ、１
７０４はデコーダ、１７０５は入出力インターフェース
回路、１７０６はＣＰＵ、１７０７は画像生成回路、１
７０８及び１７０９及び１７１０は画像メモリーインタ
ーフェース回路、１７１１は画像入力インターフェース
回路、１７１２及び１７１３はＴＶ信号受信回路、１７
１４は入力部である。In the figure, reference numeral 1700 denotes a display panel;
01 is a display panel driving circuit, 1702 is a display controller, 1703 is a multiplexer,
704 is a decoder, 1705 is an input / output interface circuit, 1706 is a CPU, 1707 is an image generation circuit, 1
708, 1709 and 1710 are image memory interface circuits, 1711 is an image input interface circuit, 1712 and 1713 are TV signal receiving circuits,
Reference numeral 14 denotes an input unit.

【０１７４】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。When the present image forming apparatus receives a signal including both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.

【０１７５】以下、画像信号の流れに沿って各部の機能
を説明する。Hereinafter, the function of each section will be described along the flow of image signals.

【０１７６】まず、ＴＶ信号受信回路１７１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。First, the TV signal receiving circuit 1713 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.

【０１７７】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。[0177] The system of the received TV signal is not particularly limited. For example, NTSC system, PAL system, SEC
Any method such as the AM method may be used. Further, a TV signal comprising a larger number of scanning lines than these, for example, a so-called high-definition TV including the MUSE system is a signal suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Source.

【０１７８】ＴＶ信号受信回路１７１３で受信されたＴ
Ｖ信号は、デコーダ１７０４に出力される。T received by TV signal receiving circuit 1713
The V signal is output to the decoder 1704.

【０１７９】ＴＶ信号受信回路１７１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１７１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１７０４に出力される。The TV signal receiving circuit 1712 is a circuit for receiving a TV signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similarly to the TV signal receiving circuit 1713, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1704.

【０１８０】画像入力インターフェース回路１７１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１７０４に出
力される。Image input interface circuit 1711
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 1704.

【０１８１】画像メモリーインターフェース回路１７１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１７０４に出力される。Image memory interface circuit 171
Reference numeral 0 denotes a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 1704.

【０１８２】画像メモリーインターフェース回路１７０
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
７０４に出力される。Image memory interface circuit 170
Reference numeral 9 denotes a circuit for capturing an image signal stored in the video disk.
704.

【０１８３】画像メモリーインターフェース回路１７０
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１７０４に入力さ
れる。Image memory interface circuit 170
Reference numeral 8 denotes a circuit for taking in an image signal from a device storing still image data, such as a still image disk. The taken still image data is input to the decoder 1704.

【０１８４】入出力インターフェース回路１７０５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１７０６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。The input / output interface circuit 1705 is
A circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 1706 provided in the image forming apparatus and the outside in some cases. .

【０１８５】画像生成回路１７０７は、前記入出力イン
ターフェース回路１７０５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１７０
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。The image generation circuit 1707 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 1705, or the CPU 170.
6 is a circuit for generating display image data based on the image data and character / graphic information output from 6. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, etc. And other circuits necessary for generating an image.

【０１８６】本回路により生成された表示用画像データ
は、デコーダ１７０４に出力されるが、場合によっては
前記入出力インターフェース回路１７０５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。The display image data generated by this circuit is output to the decoder 1704. In some cases, the display image data can be output to an external computer network or printer via the input / output interface circuit 1705.

【０１８７】ＣＰＵ１７０６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。The CPU 1706 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【０１８８】例えば、マルチプレクサ１７０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
７０２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１７０７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１７０５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。For example, a control signal is output to the multiplexer 1703, and image signals to be displayed on the display panel are appropriately selected or combined. In that case, the display panel controller 1
A control signal is generated for the display device 702 to appropriately control the operation of the display device such as the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen. Further, image data and character / graphic information are directly output to the image generation circuit 1707, or an external computer or memory is accessed via the input / output interface circuit 1705 to output image data or character / graphic information. input.

【０１８９】尚、ＣＰＵ１７０６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１７０５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。It should be noted that the CPU 1706 may be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 1705
The computer may be connected to an external computer network via a computer, and work such as numerical calculation may be performed in cooperation with an external device.

【０１９０】入力部１７１４は、前記ＣＰＵ１７０６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。The input unit 1714 is for the user to input commands, programs, data, and the like to the CPU 1706. For example, in addition to a keyboard and a mouse, various inputs such as a joystick, a barcode reader, and a voice recognition device. Input devices can be used.

【０１９１】デコーダ１７０４は、前記１７０７ないし
１７１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１７０
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。The decoder 1704 converts the various image signals input from the signals 1707 to 1713 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by the dotted line in FIG.
4 preferably has an image memory inside. This is for handling a television signal that requires an image memory when performing inverse conversion, such as the MUSE method.

【０１９２】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１７０７
及びＣＰＵ１７０６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。マルチプレクサ１７０３
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、表示画像を適宜選択するものである。即ち、マルチ
プレクサ１７０３はデコーダ１７０４から入力される逆
変換された画像信号の内から所望の画像信号を選択して
駆動回路１７０１に出力する。その場合には、一画面表
示時間内で画像信号を切り換えて選択することにより、
所謂多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。The provision of the image memory facilitates the display of a still image. Alternatively, the image generation circuit 1707
And cooperate with the CPU 1706 to perform image thinning, interpolation,
There is an advantage that image processing and editing including enlargement, reduction, and composition become easy. Multiplexer 1703
Is for appropriately selecting a display image based on a control signal input from the CPU 1706. That is, the multiplexer 1703 selects a desired image signal from the inversely converted image signals input from the decoder 1704 and outputs the selected image signal to the drive circuit 1701. In that case, by switching and selecting the image signal within one screen display time,
As in a so-called multi-screen television, it is also possible to divide one screen into a plurality of regions and display different images depending on the regions.

【０１９３】ディスプレイパネルコントローラ１７０２
は、前記ＣＰＵ１７０６より入力される制御信号に基づ
き、駆動回路１７０１の動作を制御するための回路であ
る。ディスプレイパネルの基本的な動作に関わるものと
して、例えばディスプレイパネルの駆動用電源（図示せ
ず）の動作シーケンスを制御するための信号を駆動回路
１７０１に対して出力する。ディスプレイパネルの駆動
方法に関わるものとして、例えば画面表示周波数や走査
方法（例えばインターレースかノンインターレースか）
を制御するための信号を駆動回路１７０１に対して出力
する。また、場合によっては、表示画像の輝度やコント
ラストや色調やシャープネスといった画質の調整に関わ
る制御信号を駆動回路１７０１に対して出力する場合も
ある。駆動回路１７０１は、ディスプレイパネル１７０
０に印加する駆動信号を発生するための回路であり、前
記マルチプレクサ１７０３から入力される画像信号と、
前記ディスプレイパネルコントローラ１７０２より入力
される制御信号に基づいて動作するものである。Display panel controller 1702
Is a circuit for controlling the operation of the drive circuit 1701 based on a control signal input from the CPU 1706. As a signal related to the basic operation of the display panel, a signal for controlling an operation sequence of a power supply (not shown) for driving the display panel is output to the driving circuit 1701. As for the driving method of the display panel, for example, the screen display frequency and the scanning method (for example, interlaced or non-interlaced)
Is output to the drive circuit 1701. In some cases, a control signal related to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driving circuit 1701. The driving circuit 1701 includes a display panel 170
A circuit for generating a drive signal to be applied to 0, an image signal input from the multiplexer 1703,
It operates based on a control signal input from the display panel controller 1702.

【０１９４】本発明では、電子源が半導体基板上に構成
できるので、駆動回路の全部あるいは一部を電子源に集
積化することが可能であり、小型化・安定化が図れる。In the present invention, since the electron source can be formed on the semiconductor substrate, all or a part of the driving circuit can be integrated in the electron source, and the size and stability can be reduced.

【０１９５】以上、各部の機能を説明したが、図１７に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル１７００に表示することが可能である。即ち、テレビ
ジョン放送を初めとする各種の画像信号は、デコーダ１
７０４におて逆変換された後、マルチプレクサ１７０３
において適宜選択され、駆動回路１７０１に入力され
る。一方、デイスプレイコントローラ１７０２は、表示
する画像信号に応じて駆動回路１７０１の動作を制御す
るための制御信号を発生する。駆動回路１７０１は、上
記画像信号と制御信号に基づいてディスプレイパネル１
７００に駆動信号を印加する。これにより、ディスプレ
イパネル１７００において画像が表示される。これらの
一連の動作は、ＣＰＵ１７０６により統括的に制御され
る。The function of each section has been described above. With the configuration illustrated in FIG. 17, in the present image forming apparatus, image information input from various image information sources can be displayed on the display panel 1700. . That is, various image signals including a television broadcast are transmitted to the decoder 1.
After the inverse conversion at 704, the multiplexer 1703
Are appropriately selected and input to the driving circuit 1701. On the other hand, the display controller 1702 generates a control signal for controlling the operation of the drive circuit 1701 according to the image signal to be displayed. The drive circuit 1701 controls the display panel 1 based on the image signal and the control signal.
A drive signal is applied to 700. Thus, an image is displayed on display panel 1700. These series of operations are totally controlled by the CPU 1706.

【０１９６】本画像形成装置においては、前記デコーダ
１７０４に内蔵する画像メモリや、画像生成回路１７０
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。In the present image forming apparatus, an image memory incorporated in the decoder 1704, an image generation circuit 170
7 and information selected from the information, as well as, for example, enlargement, reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc., for the image information to be displayed. It is also possible to perform image processing such as initial image processing and image editing such as combining, erasing, connecting, exchanging, and fitting. Although not specifically mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【０１９７】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。Therefore, the present image forming apparatus can be used as a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device,
It can be equipped with the functions of a word processor and other office terminal equipment, game machines, and the like, and has a very wide range of applications for industrial or consumer use.

【０１９８】尚、図１７は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。FIG. 17 shows only an example of the configuration of an image forming apparatus using a display panel using a surface conduction electron-emitting device as an electron beam source. It goes without saying that the present invention is not limited to this.

【０１９９】例えば図１７の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。For example, of the components shown in FIG. 17, circuits relating to functions not required for the purpose of use may be omitted.
Conversely, additional components may be added depending on the purpose of use. For example, when this display device is applied as a video phone, a TV camera, a voice microphone,
It is preferable to add an illuminator, a transmitting / receiving circuit including a modem, and the like to the components.

【０２００】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。In the present image forming apparatus, since the surface conduction electron-emitting device is used as the electron source, the display panel can be easily made thinner and the depth of the image forming apparatus can be reduced. In addition, a display panel using a surface conduction electron-emitting device as an electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus is full of a sense of reality and has a powerful image. Can be displayed with good visibility.

【０２０１】[0201]

【発明の効果】以上説明したように、本発明によれば、
基体上に形成された対向する一対の素子電極と電子放出
部を有する薄膜からなる表面伝導型電子放出素子におい
て、素子電極間の薄膜中に非オーミック接合を設け、そ
の接合を介して逆バイアス電圧を印加してフォーミング
処理を行うことにより、従来困難であった亀裂の形状や
位置の制御が可能となった。その結果、電子放出特性の
ばらつきが減少し、同一基体上に複数の表面伝導型電子
放出素子を作製した場合の均一性が向上した。また、ｐ
ｎ接合近傍のみに電界が集中するため、低パワーでのフ
ォーミング処理が可能となった。さらに、半導体基板を
用いた場合、駆動回路を同一基板上に集積化することが
可能となり、小型化が図れる。As described above, according to the present invention,
In a surface conduction electron-emitting device including a pair of opposing device electrodes formed on a substrate and a thin film having an electron-emitting portion, a non-ohmic junction is provided in the thin film between the device electrodes, and a reverse bias voltage is applied through the junction. By performing the forming process by applying the pressure, it is possible to control the shape and position of the crack, which has been difficult in the past. As a result, variations in electron emission characteristics were reduced, and uniformity when a plurality of surface conduction electron-emitting devices were manufactured on the same substrate was improved. Also, p
Since the electric field is concentrated only in the vicinity of the n-junction, it is possible to perform a forming process with low power. Further, in the case where a semiconductor substrate is used, the driving circuit can be integrated on the same substrate, and downsizing can be achieved.

【０２０２】入力信号に応じて電子を放出する電子源に
おいては、同一基体上に上記の表面伝導型電子放出素子
を複数個配置した電子源であって、同一基体上に複数の
表面伝導型電子放出素子を複数個並列に配置し、個々の
素子の両端を配線に接続した表面伝導型電子放出素子の
行を複数もち、更に、変調手段を有している配置法、あ
るいは基体に互いに電気的に絶縁されたｍ本のＸ方向配
線とｎ本のＹ方向配線とに、該表面伝導型電子放出素子
の一対の素子電極とを接続した表面伝導型電子放出素子
を複数個配列した配置とする電子源とすることで、安定
かつ歩留り良く作製できるようになった。また、均一性
の向上により、周辺回路等の負担も軽減され、安価な装
置を提供することができる。An electron source that emits electrons in response to an input signal is an electron source in which a plurality of the above-described surface conduction electron-emitting devices are arranged on the same substrate, and a plurality of surface conduction electron-emitting devices are disposed on the same substrate. A plurality of emission devices are arranged in parallel, a plurality of rows of surface conduction electron-emitting devices in which both ends of each device are connected to wiring are provided, and furthermore, an arrangement method having a modulation means, or an electrical connection to a base is provided. And a plurality of surface conduction electron-emitting devices in which a pair of device electrodes of the surface conduction electron-emitting device are connected to m X-directional wires and n Y-directional wires insulated from each other. The use of an electron source has made it possible to manufacture the device stably and with good yield. In addition, by improving the uniformity, the burden on peripheral circuits and the like is reduced, and an inexpensive device can be provided.

【０２０３】画像形成装置においては、入力信号に基づ
いて画像を形成する装置であって、少なくとも画像形成
部材と前記電子源により構成されたことを特徴とする電
子源であるため、安定で制御された電子放出特性の均一
性の向上がなされ、例えば蛍光体を画像形成部材とする
画像形成装置においては、低電流で明るい高品位な画像
形成装置、例えばカラーフラットテレビが実現された。The image forming apparatus is an apparatus that forms an image based on an input signal, and is an electron source characterized by comprising at least an image forming member and the electron source. For example, in an image forming apparatus using a phosphor as an image forming member, a high-quality image forming apparatus with low current and high brightness, such as a color flat television, has been realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の平面型表面伝導型電子放出素子を示す
概略的構成図である。FIG. 1 is a schematic configuration diagram showing a planar surface conduction electron-emitting device of the present invention.

【図２】本発明の垂直型表面伝導型電子放出素子を示す
概略的構成図である。FIG. 2 is a schematic configuration diagram illustrating a vertical surface conduction electron-emitting device of the present invention.

【図３】本発明の表面伝導型電子放出素子の製造方法を
示す図である。FIG. 3 is a diagram illustrating a method of manufacturing a surface conduction electron-emitting device according to the present invention.

【図４】フォーミング波形の例を示す図である。FIG. 4 is a diagram illustrating an example of a forming waveform.

【図５】本発明の表面伝導型電子放出素子の測定評価系
の一例を示す概略的構成図である。FIG. 5 is a schematic configuration diagram showing an example of a measurement evaluation system for a surface conduction electron-emitting device according to the present invention.

【図６】本発明の表面伝導型電子放出素子の放出電流−
素子電圧特性（Ｉ−Ｖ特性）を示す図である。FIG. 6 shows emission current of a surface conduction electron-emitting device according to the present invention.
It is a figure which shows an element voltage characteristic (IV characteristic).

【図７】単純マトリクス配置の本発明の電子源の概略的
構成図である。FIG. 7 is a schematic configuration diagram of the electron source of the present invention in a simple matrix arrangement.

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略的構成図であるFIG. 8 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using an electron source having a simple matrix arrangement.

【図９】図８の表示パネルにおける蛍光膜を示す図であ
る。FIG. 9 is a diagram showing a fluorescent film in the display panel of FIG.

【図１０】図８の表示パネルを駆動する駆動回路の一例
を示す図である。FIG. 10 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG. 8;

【図１１】梯型配置の電子源の概略的平面図である。FIG. 11 is a schematic plan view of an electron source in a trapezoidal arrangement.

【図１２】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。FIG. 12 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using a trapezoidal arrangement of electron sources.

【図１３】実施例３における電子源を示す概略的平面図
である。FIG. 13 is a schematic plan view showing an electron source according to a third embodiment.

【図１４】図１３におけるＡ−Ａ’断面図である。14 is a sectional view taken along line A-A 'in FIG.

【図１５】実施例３における電子源の製造手順を示す図
である。FIG. 15 is a diagram illustrating a manufacturing procedure of the electron source according to the third embodiment.

【図１６】実施例３における電子源の製造手順を示す図
である。FIG. 16 is a diagram illustrating a procedure for manufacturing an electron source according to the third embodiment.

【図１７】実施例４における画像形成装置を示すブロッ
ク図である。FIG. 17 is a block diagram illustrating an image forming apparatus according to a fourth embodiment.

【符号の説明】[Explanation of symbols]

１ 基体 ２ 電子放出部 ３，６ 薄膜 ４，５ 素子電極 ２１ 段差形成部材 ５０ 素子電流Ｉｆを測定するための電流計 ５１ 電源 ５２ 放出電流Ｉｅを測定するための電流計 ５３ 高圧電源 ５４ アノード電極 ５５ 真空装置 ５６ 排気ポンプ ７２ Ｘ方向配線（下配線） ７３ Ｙ方向配線（上配線） ７４ 表面伝導型電子放出素子 ７５ 結線 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８８ 外囲器 ９１ 黒色導伝材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 １１４ 共通配線 １２１ 表示パネル １２２ グリッド電極 １２３ 開口 １３１ 層間絶縁層 １３２ コンタクトホール １７００ ディスプレイパネル １７０１ 駆動回路 １７０２ ディスプレイコントローラ １７０３ マルチプレクサ １７０４ デコーダ １７０５ 入出力インターフェース回路 １７０６ ＣＰＵ １７０７ 画像生成回路 １７０８ 画像メモリーインターフェース回路 １７０９ 画像メモリーインターフェース回路 １７１０ 画像メモリーインターフェース回路 １７１１ 画像入力インターフェース回路 １７１２ ＴＶ信号受信回路 １７１３ ＴＶ信号受信回路 １７１４ 入力部 DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3, 6 Thin film 4, 5 Element electrode 21 Step forming member 50 Ammeter for measuring element current If 51 Power supply 52 Ammeter for measuring emission current Ie 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Evacuation pump 72 X-direction wiring (lower wiring) 73 Y-direction wiring (upper wiring) 74 Surface conduction electron-emitting device 75 connection 81 rear plate 82 support frame 83 glass substrate 84 fluorescent film 85 metal back 86 face plate 88 outside Enclosure 91 Black conductive material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generator 114 Common wiring 121 Display panel 122 Grid electrode 123 Opening 131 Interlayer insulating layer 132 Contact Ho 1700 display panel 1701 drive circuit 1702 display controller 1703 multiplexer 1704 decoder 1705 input / output interface circuit 1706 CPU 1707 image generation circuit 1708 image memory interface circuit 1709 image memory interface circuit 1710 image memory interface circuit 1711 image input interface circuit 1712 TV signal receiving circuit 1713 TV signal receiving circuit 1714 Input unit

Claims (26)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 基板上に設けられた一対の素子電極間を
連絡する薄膜に電子放出部を有する電子放出素子におい
て、 基板上に対向する一対の素子電極を形成し、 素子電極間に電子放出部形成用の薄膜を形成すると共
に、薄膜中に非オーミック接合を形成し、 素子電極間に非オーミック接合を介して逆バイアス電圧
を印加してフォーミング処理することにより、薄膜の非
オーミック接合部に電子放出部を形成したことを特徴と
する電子放出素子。 A pair of device electrodes provided on a substrate;
In an electron-emitting device with an electron-emitting portion in the communicating thin film
Forming a pair of opposing device electrodes on the substrate, forming a thin film for forming an electron-emitting portion between the device electrodes, forming a non-ohmic junction in the thin film, and interposing a non-ohmic junction between the device electrodes. a reverse bias voltage is applied Te by forming processing, wherein the <br/> be that electronic emitting element to the formation of the electron-emitting region to the non-ohmic contact of the thin film. 【請求項２】 薄膜中に形成した非オーミック接合が、
半導体のｐｎ接合であることを特徴とする請求項１の電
子放出素子。2. A non-ohmic junction formed in a thin film,
The electron-emitting device according to claim 1 , wherein the electron- emitting device is a pn junction of a semiconductor. 【請求項３】 フォーミング処理より高い真空度下で電
圧を印加して安定化処理したことを特徴とする請求項１
又は２の電子放出素子。3. A stabilizing process by applying a voltage under a higher degree of vacuum than the forming process.
Or two electron-emitting devices. 【請求項４】 有機物質の存在下で電圧を印加して活性
化処理したことを特徴とする請求項１又は２の電子放出
素子。4. A by applying a voltage in the presence of organic material, characterized in that the activation treatment according to claim 1 or 2 electron-emitting device. 【請求項５】 フォーミング処理及び活性化処理より高
い真空度下で電圧を印加して安定化処理したことを特徴
とする請求項４の電子放出素子。5. The forming process and the child-emitting device electrodeposition according to claim 4, characterized in that the stabilizing treatment by applying a voltage with a high degree of vacuum than the activation process. 【請求項６】 素子電極が同一面上に形成された平面型
であることを特徴とする請求項１ないし５いずれかの電
子放出素子。6. The electron- emitting device according to claim 1, wherein the device electrodes are of a planar type formed on the same surface. 【請求項７】 素子電極が絶縁層を介して上下に位置
し、該絶縁層の側面に電子放出部を含む薄膜が形成され
た垂直型であることを特徴とする請求項１ないし５いず
れかの電子放出素子。7. The device according to claim 1, wherein the element electrodes are vertically arranged with an insulating layer interposed therebetween, and a thin film including an electron emission portion is formed on a side surface of the insulating layer. child-emitting device power of. 【請求項８】 電子放出素子が表面伝導型電子放出素子
であることを特徴とする請求項１ないし７いずれかの電
子放出素子。 8. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device.
8. The electronic device according to claim 1, wherein
Element. 【請求項９】 基板上に設けられた一対の素子電極間を
連絡する薄膜に電子放出部を有する電子放出素子の製造
方法において、 基板上に素子電極を形成すると共に、素子電極間を連絡
する電子放出部形成用の薄膜を形成する工程と、 薄膜に非オーミック接合を形成する工程と、 素子電極間に非オーミック接合を介して逆バイアス電圧
を印加して、薄膜に電子放出部を形成するフォーミング
工程とを有することを特徴とする電 子放出素子の製造方
法。9. A device according to claim 1, wherein a pair of device electrodes provided on the substrate is
Manufacture of an electron-emitting device having an electron-emitting portion in a communicating thin film
In the method, the device electrodes are formed on the substrate and the device electrodes are connected.
Forming a thin film for forming an electron emitting portion, forming a non-ohmic junction in the thin film, and applying a reverse bias voltage between the device electrodes via the non-ohmic junction.
To form an electron-emitting portion in a thin film
Method of manufacturing for electron-emitting device; and a step. 【請求項１０】 フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項９の電子
放出素子の製造方法。After 10. forming process, Fomin
Voltage to the electron-emitting device under a higher vacuum than the
Method of manufacturing electron-emitting device according to Claim 9, characterized in that it comprises a that stabilization process. 【請求項１１】 フォーミング工程の後に、有機物質の
存在下で電子放出素子に電圧を印加する活性化工程を有
することを特徴とする請求項９の電子放出素子の製造方
法。11. The method according to claim 11, further comprising the step of :
Method of manufacturing electron-emitting device according to Claim 9, characterized in that it comprises an activation step of applying a voltage to the electron-emitting device in the presence. 【請求項１２】 活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で電子放出素子に電圧
を印加する安定化工程を有することを特徴とする請求項
１１の電子放出素子の製造方法。 12. A forming step after the activating step.
Voltage to the electron-emitting device under a higher vacuum than the activation process
Claims: A stabilizing step of applying
11. The method for manufacturing an electron-emitting device according to item 11. 【請求項１３】 一対の素子電極間を連絡する薄膜に電
子放出部を有する電子放出素子を、基板上に複数備える
電子源の製造方法において、 基板上に複数対の素子電極を形成すると共に、各対の素
子電極間を連絡する電子放出部形成用の薄膜を形成する
工程と、 各薄膜に非オーミック接合を形成する工程と、 各対の素子電極間に非オーミック接合を介して逆バイア
ス電圧を印加して、薄膜に電子放出部を形成するフォー
ミング工程とを有することを特徴とする 電子源の製造方
法。13. A thin film connecting between a pair of device electrodes is electrically charged.
A plurality of electron-emitting devices having electron-emitting portions on a substrate
In a method of manufacturing an electron source , a plurality of pairs of element electrodes are formed on a substrate, and each pair of element electrodes is formed.
To form a thin film for forming electron emission parts that connect between the daughter electrodes
A step of forming a non-ohmic junction in each thin film, and a step of forming a reverse via via a non-ohmic junction between each pair of device electrodes.
Force to form an electron-emitting region in the thin film
And a method for manufacturing an electron source. 【請求項１４】 フォーミング工程の後に、フォーミン
グ工程より高い真空度下で電子放出素子に電圧を印加す
る安定化工程を有することを特徴とする請求項１３の電
子源の製造方法。After 14. forming process, Fomin
Voltage to the electron-emitting device under a higher vacuum than the
14. The method for manufacturing an electron source according to claim 13 , further comprising a stabilization step . 【請求項１５】 フォーミング工程の後に、有機物質の
存在下で各表面伝導型電子放出素子に電圧を印加する活
性化工程を有することを特徴とする請求項１３の電子源
の製造方法。15. The method according to claim 15, further comprising the step of :
Activity to apply a voltage to each surface conduction electron-emitting device in the presence of
The method for manufacturing an electron source according to claim 13 , further comprising a crystallization step . 【請求項１６】 活性化工程の後に、フォーミング工程
及び活性化工程より高い真空度下で各電子放出素子に電
圧を印加する安定化工程を有することを特徴とする請求
項１５の電子源の製造方法。 16. A forming step after the activating step.
To each electron-emitting device under a higher vacuum than the activation process.
Having a stabilizing step of applying pressure.
Item 16. A method for manufacturing an electron source according to Item 15. 【請求項１７】 請求項１３ないし１６いずれかの方法
で製造されたことを特徴とする電子源。17. The method according to claim 13, wherein:
An electron source manufactured by: 【請求項１８】 電子放出素子が、その素子電極が同一
面上に形成された平面型であることを特徴とする請求項
１７の電子源。18. An electron-emitting device in which the device electrodes are the same.
A flat type formed on a surface.
17 electron sources. 【請求項１９】 電子放出素子が、その素子電極が絶縁
層を介して上下に位置し、該絶縁層の側面に電子放出部
を含む薄膜が形成された垂直型であることを特徴とする
請求項１６の電子源。19. An electron-emitting device, wherein the device electrode is insulated.
The electron emission portion is located on the side of the insulating layer,
The electron source according to claim 16, wherein the electron source is a vertical type on which a thin film containing is formed . 【請求項２０】 電子放出素子が表面伝導型電子放出素
子であることを特徴とする請求項１７ないし１９いずれ
かの電子源。20. An electron-emitting device comprising : a surface conduction electron-emitting device;
One of the electron source according to claim 17 to 19 characterized in that it is a child. 【請求項２１】 複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がマトリクス配置されていることを特徴とす
る請求項１７ないし２０いずれかの電子源。 21. An element array in which a plurality of electron-emitting devices are arranged.
To drive each electron-emitting device.
Are arranged in a matrix.
21. The electron source according to any one of claims 17 to 20. 【請求項２２】 複数の電子放出素子を配列した素子列
を少なくとも１列以上有し、各電子放出素子を駆動する
ための配線がはしご状配置されていることを特徴とする
請求項１７ないし２０いずれかの電子源。 22. An element array in which a plurality of electron-emitting devices are arranged
To drive each electron-emitting device.
Characterized by ladder-like wiring
The electron source according to claim 17. 【請求項２３】 請求項１７ないし２２いずれかの電子
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。 23. An electron according to claim 17, wherein
Forming an image by irradiating an electron beam from the electron source.
Image forming apparatus having an image forming member
Place. 【請求項２４】 請求項１７ないし２２いずれかの電子
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。 24. An electron according to claim 17, wherein
A source and an electron beam emitted from the electron source according to an information signal.
Modulating means for irradiating an electron beam from the electron source.
And an image forming member for forming an image.
Image forming apparatus. 【請求項２５】 請求項１７ないし２２いずれかの電子25. An electron according to claim 17, wherein
源と、該電子源からの電子線の照射により画像を形成すForming an image by irradiating an electron beam from the electron source.
る画像形成部材とを組み合わせることを特徴とする画像Image characterized by combining with an image forming member
形成装置の製造方法。Manufacturing method of forming apparatus. 【請求項２６】 請求項１７ないし２２いずれかの電子26. An electron according to claim 17, wherein
源と、該電子源から放出される電子線を情報信号に応じA source and an electron beam emitted from the electron source according to an information signal.
て変調する変調手段と、該電子源からの電子線の照射にModulating means for irradiating an electron beam from the electron source.
より画像を形成する画像形成部材とを組み合わせることCombine with an image forming member that forms more images
を特徴とする画像形成装置の製造方法。A method for manufacturing an image forming apparatus, comprising:
JP33515894A 1994-12-21 1994-12-21 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof Expired - Fee Related JP2850104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33515894A JP2850104B2 (en) 1994-12-21 1994-12-21 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33515894A JP2850104B2 (en) 1994-12-21 1994-12-21 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH08180802A JPH08180802A (en) 1996-07-12
JP2850104B2 true JP2850104B2 (en) 1999-01-27

Family

ID=18285422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33515894A Expired - Fee Related JP2850104B2 (en) 1994-12-21 1994-12-21 Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2850104B2 (en)

Also Published As

Publication number Publication date
JPH08180802A (en) 1996-07-12

Similar Documents

Publication Publication Date Title
JP3072825B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
KR100321455B1 (en) Methods for producing electron-emitting device, electron source, and image-forming apparatus
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JP3305143B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2903291B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2850104B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2859823B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3185082B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2946181B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3087008B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2961494B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2946177B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus using the same
JP2946178B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JPH08329829A (en) Surface conduction type electron emitting element, electron source using the same, image forming device, and their method of manufacture
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981006

LAPS Cancellation because of no payment of annual fees