JP2903291B2 - Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、表面伝導型電子放出素
子、該素子を複数備えた電子源、及び該電子源を用いて
構成した表示装置や露光装置等の画像形成装置に関わ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source having a plurality of such devices, and an image forming apparatus such as a display device or an exposure device using the electron source.

【０００２】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【０００３】表面伝導型電子放出素子の典型的な構成例
としては、絶縁性の基板上に設けた一対の素子電極間を
連絡する金属酸化物等の導電性薄膜に、予めフォーミン
グと称される通電処理により電子放出部を形成したもの
が挙げられる。フォーミングは、導電性薄膜の両端に、
電圧を印加通電することで通常行われ、導電性薄膜を局
所的に破壊、変形もしくは変質させて構造を変化させ、
電気的に高抵抗な状態の電子放出部を形成する処理であ
る。電子放出は、上記電子放出部が形成された導電性薄
膜に電圧を印加して電流を流すことにより、電子放出部
に発生した亀裂付近から行われる。As a typical configuration example of a surface conduction electron-emitting device, a conductive thin film such as a metal oxide which connects a pair of device electrodes provided on an insulating substrate is referred to as forming in advance. One in which an electron-emitting portion is formed by an energization process is exemplified. Forming is performed on both ends of the conductive thin film.
It is usually performed by applying a voltage and energizing, locally breaking, deforming or altering the conductive thin film to change the structure,
This is a process for forming an electron emission portion in an electrically high resistance state. The electron emission is performed from the vicinity of a crack generated in the electron emission portion by applying a voltage to the conductive thin film on which the electron emission portion is formed and causing a current to flow.

【０００４】上記表面伝導型電子放出素子は、構造が単
純で製造も比較的容易であることから、大面積にわたり
多数配列形成できる利点がある。そこで、この特徴を活
かすための種々の応用が研究されている。例えば、荷電
ビーム源、表示装置等の画像形成装置への利用が挙げら
れる。The above-mentioned surface conduction electron-emitting device has an advantage that it can be formed in a large number over a large area since it has a simple structure and is relatively easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a charged beam source and a display device.

【０００５】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて各々結線した
行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げ
られる（特開昭６４−３１３３２号公報、特開平１−２
８３７４９号公報、特開平２−２５７５５２号公報）。Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows connected by a plurality of rows (also referred to as a common wiring) are arranged in a large number of rows (also referred to as a trapezoidal arrangement) (JP-A-64-31332, JP-A-1-2302).
83749, JP-A-2-257552).

【０００６】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、上述の
表面伝導型電子放出素子を製造する際、電子放出部形成
の工程で通電フォーミングの手法を用いるため、次のよ
うな問題点があった。However, when the above-mentioned surface conduction electron-emitting device is manufactured, the following problems arise because an energization forming method is used in the step of forming the electron-emitting portion.

【０００８】（１）通電により発生するジュール熱によ
る、導電性薄膜の部分的な変質・変形による高抵抗化を
利用するため、電子放出部の位置，形状などを制御する
ことが難しく、多数の素子を作製したとき、素子の特性
を均一にすることが難しい。このため、多数の電子放出
素子を配置して、マルチ電子源あるいはそれを用いた画
像形成装置を作製する場合、電子放出量のバラツキ、画
面の輝度ムラが生じ、高品位の画像を要求される装置な
どには用いることができなかった。(1) Since the resistance of the conductive thin film is increased due to Joule heat generated by energization, the resistance and position of the electron emitting portion are difficult to control. When a device is manufactured, it is difficult to make the characteristics of the device uniform. For this reason, when a multi-electron source or an image forming apparatus using the same is manufactured by arranging a large number of electron-emitting devices, variations in the amount of emitted electrons and uneven brightness of the screen occur, and a high-quality image is required. It could not be used for devices and the like.

【０００９】（２）上記電子放出部の位置，形状などの
制御は、素子電極の間隔を広くするととりわけ困難にな
る。具体的には、電子放出部が大きく蛇行した形状にな
り、電子放出特性の不均一性が顕著になる。これは、大
面積の電子源の生産技術として、配線の形成をスクリー
ン印刷などの手法により行う場合に深刻な問題となる。(2) It is particularly difficult to control the position, shape, and the like of the electron-emitting portion when the distance between the device electrodes is widened. Specifically, the electron emitting portion has a large meandering shape, and the non-uniformity of the electron emitting characteristics becomes remarkable. This is a serious problem when wiring is formed by a technique such as screen printing as a production technique for a large-area electron source.

【００１０】（３）１素子当たりのフォーミングに要す
る電流が大きいため、多数の素子をまとめてフォーミン
グする場合、各素子を結ぶ配線において電圧降下が起こ
る。これに起因して、素子毎にフォーミングの状況が異
なり、電子放出特性の違いを生じる。(3) Since a large amount of current is required for forming per element, when a large number of elements are formed together, a voltage drop occurs in a wiring connecting the elements. Due to this, the forming situation differs for each element, and the electron emission characteristics differ.

【００１１】（４）フォーミング時には、通常の駆動時
よりも大きな電流が必要なため、配線の電流容量を大き
くする必要があり、装置設計上の自由度が大きく制限さ
れる。(4) At the time of forming, a larger current is required than at the time of normal driving. Therefore, it is necessary to increase the current capacity of the wiring, which greatly restricts the degree of freedom in device design.

【００１２】以上のような問題点があることから、従来
のフォーミング方式に代わる新たな電子放出部形成方法
の開発が望まれていた。[0012] Because of the above-mentioned problems, development of a new method for forming an electron-emitting portion instead of the conventional forming method has been desired.

【００１３】本発明は、上述したような表面伝導型電子
放出素子の電子放出部形成の際の問題点を解決し、表面
伝導型電子放出素子を多数配列形成した電子源、及びこ
の電子源を用いた画像形成装置の大面積化，高品位化を
実現することを目的とする。The present invention solves the above-described problems in forming the electron emitting portion of the surface conduction electron-emitting device, and provides an electron source having a large number of surface conduction electron-emitting devices arranged in an array. It is an object of the present invention to realize a large-area and high-quality image forming apparatus used.

【００１４】[0014]

【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明の構成は以下の通りである。The structure of the present invention made to achieve the above object is as follows.

【００１５】本発明の第一は、基板上に形成した一対の
素子電極間に跨がる導電性薄膜に電子放出部を有する電
子放出素子において、該一対の素子電極の該導電性薄膜
と接する部分の材質が、一方は加熱することにより温度
Ｔ_A 以上の温度で該導電性薄膜と合金化反応を示す材質
であり、他方は該導電性薄膜と合金化反応を示さない
か、あるいは該温度Ｔ_A よりも高い温度Ｔ_B 以上の温度
でのみ合金化反応を示す材質であり、温度Ｔ _A 以上の温
度で該導電性薄膜と合金化反応を示す材質のみが該導電
性薄膜と合金化反応を生じており、しかも該電子放出部
が、該導電性薄膜と接する部分の材質が温度Ｔ_A 以上の
温度で該導電性薄膜と合金化反応を示す材質となった素
子電極のエッジ部近傍に形成されていることを特徴とす
る電子放出素子にある。According to a first aspect of the present invention, in an electron-emitting device having an electron-emitting portion in a conductive thin film formed between a pair of device electrodes formed on a substrate, the electron-emitting device is in contact with the conductive thin film of the pair of device electrodes. or the material of the part, one is at a temperature T _a temperature above the material <br/> showing a conductive thin film and alloying reaction by heating, the other is not shown the conductive thin film and alloying reaction or a material showing an alloying reaction only at a temperature T _B above temperature than said temperature T _a, or more temperature temperature T _a
Only those materials that show an alloying reaction with the conductive thin film
Element has occurred sex film and alloying reaction, moreover the electron-emitting portion, the material of the portion in contact with the conductive thin film becomes a material showing a conductive thin film and the alloying at a temperature T _A temperature above An electron-emitting device is formed near an edge of a child electrode.

【００１６】上記本発明第一は、さらにその特徴とし
て、前記導電性薄膜が、Ｐｄ又はＰｄＯ又は両者の混合
物からなり、前記電子放出部がそのエッジ部近傍に形成
されている素子電極の内、少なくとも上記導電性薄膜と
接する部分が、Ａｕよりなること、また、更に加えて、
前記電子放出部がそのエッジ部近傍に形成されている素
子電極と対向する他方の素子電極の内、少なくとも前記
導電性薄膜と接する部分が、Ｐｔ又はＮｉよりなるこ
と、前記電子放出部がそのエッジ部近傍に形成されてい
る素子電極の内、少なくとも前記導電性薄膜と接する部
分が、Ａｕよりなり、上記導電性薄膜ともう一方の素子
電極が、Ｐｔよりなること、一対の素子電極が同一面上
に形成された平面型であること、一方の素子電極に隣接
して設けられた絶縁層上に他方の素子電極が位置し、該
絶縁層の側面に電子放出部を含む導電性薄膜が形成され
た垂直型であること、表面伝導型電子放出素子であるこ
と、をも含む。The first feature of the present invention is further characterized in that, in the device electrode, the conductive thin film is made of Pd or PdO or a mixture of both, and the electron-emitting portion is formed near an edge portion thereof. At least a portion in contact with the conductive thin film is made of Au.
Among other element electrode to which the electron emission portion is opposed to the element electrodes are formed near the edge portion, the portion in contact with at least the conductive thin film, that of Pt or Ni, the electron emission portion is the edge At least a portion of the device electrodes formed in the vicinity of the portion, which is in contact with the conductive thin film, is made of Au, the conductive thin film and the other device electrode are made of Pt, and the pair of device electrodes are on the same surface. It is a planar type formed on the top, adjacent to one device electrode
The other element electrode is located on the insulating layer provided as above, and a vertical type in which a conductive thin film including an electron emitting portion is formed on a side surface of the insulating layer, and a surface conduction type electron emitting element.
And

【００１７】本発明の第二は、上記本発明第一の電子放
出素子を、基板上に複数配置したことを特徴とする電子
源にある。[0017] The second invention is the invention first electronic emission device, the electron source, characterized in that a plurality disposed on a substrate.

【００１８】上記本発明第二は、さらにその特徴とし
て、前記電子源は、複数の電子放出素子を配列した素子
列を少なくとも１列以上有し、各電子放出素子を駆動す
るための配線がマトリクス配置されていること、前記電
子源は、複数の電子放出素子を配列した素子列を少なく
とも１列以上有し、各電子放出素子を駆動するための配
線が梯状配置されていること、をも含む。[0018] The present invention second further as its features, the electron source includes element array in which a plurality of electron-emitting devices at least one row or more, the wiring for driving the electron-emitting devices There it has been arranged in a matrix, the electron source includes element array in which a plurality of electron-emitting devices at least one row or more, the wiring for driving the electron-emitting devices are arranged ladder-like Including.

【００１９】本発明の第三は、上記本発明第二の電子源
と、該電子源からの電子線の照射により画像を形成する
画像形成部材とを具備することを特徴とする画像形成装
置にある。According to a third aspect of the present invention, there is provided an image forming apparatus comprising the above-mentioned second electron source of the present invention and an image forming member for forming an image by irradiating an electron beam from the electron source. is there.

【００２０】上記本発明第三は、さらにその特徴とし
て、前記画像形成部材が、蛍光体膜であることをも含
む。The third aspect of the present invention further includes, as a feature thereof, that the image forming member is a phosphor film.

【００２１】本発明の第四は、基板上に形成した一対の
素子電極間に跨がる導電性薄膜に電子放出部を有する電
子放出素子の製造方法において、 該一対の素子電極の該
導電性薄膜と接する部分の材質を、一方は加熱すること
により温度Ｔ _A 以上の温度で該導電性薄膜と合金化反応
を示す材質とし、他方は該導電性薄膜と合金化反応を示
さないか、あるいは該温度Ｔ _A よりも高い温度Ｔ _B 以上
の温度でのみ合金化反応を示す材質として該一対の素子
電極を形成する工程と、 上記一対の素子電極間に跨がる
導電性薄膜を形成する工程と、加熱処理により、温度Ｔ
_A 以上の温度で該導電性薄膜と合金化反応を示す材質の
みを該導電性薄膜と合金化反応させることで電子放出部
を形成する工程とを有することを特徴とする電子放出素
子の製造方法にある。A fourth aspect of the present invention is that a pair of a pair formed on a substrate is provided.
An electrode with an electron-emitting portion on a conductive thin film straddling between device electrodes
In the method of manufacturing an electron-emitting device, the method includes:
Heat the material in contact with the conductive thin film, one of which is heated
Conductive thin alloyed at a temperature T _A temperature above the
The other shows the alloying reaction with the conductive thin film.
Or not less than the temperature T _B higher than the temperature T _A
The pair of elements as a material exhibiting an alloying reaction only at a temperature of
A step of forming an electrode, a step of forming a conductive thin film spanning between the pair of element electrodes, and a heat treatment to obtain a temperature T.
_A material that shows an alloying reaction with the conductive thin film at a temperature of _A or higher
The electron emitting portion is formed by alloying only the conductive thin film with the conductive thin film.
Forming an electron-emitting device.

【００２２】上記本発明第四は、さらにその特徴とし
て、前記導電性薄膜を形成する工程が、有機金属化合物
溶液を塗布し、有機金属化合物薄膜を形成する工程と、
該有機金属化合物薄膜を熱処理して金属又は金属酸化物
の微粒子からなる導電性薄膜を形成する工程からなるこ
と、また、更に加えて、前記有機金属化合物が、有機Ｐ
ｄ錯体であること、前記一対の素子電極を形成する工程
が、同一材質で素子電極対を形成する工程と、該素子電
極対の一方に電解メッキ法により被覆層を形成する工程
からなること、前記電子放出部を形成する工程が、非酸
化性あるいは還元性雰囲気の下で行われること、また、
更に加えて、前記還元性雰囲気が、水素を含有する雰囲
気であること、前記電子放出部を形成する際の加熱処理
が、加熱手段によって素子全体を概略均一な温度に加熱
するものであること、前記電子放出部を形成する際の加
熱処理が、該電子放出部を形成する領域の近傍に局所的
に光を照射することによって、局所的に加熱するもので
あること、前記電子放出部を形成する際の加熱処理が、
前記一対の素子電極の間に電圧を印加して、通電により
加熱するものであること、をも含む。The fourth aspect of the present invention is further characterized in that the step of forming the conductive thin film includes a step of applying an organometallic compound solution to form an organometallic compound thin film;
A step of heat-treating the organometallic compound thin film to form a conductive thin film composed of fine particles of a metal or a metal oxide.
being a d-complex, the step of forming the pair of device electrodes comprises the steps of forming a device electrode pair with the same material, and forming a coating layer on one of the device electrode pairs by electrolytic plating. The step of forming the electron emitting portion is performed in a non-oxidizing or reducing atmosphere,
In addition, the reducing atmosphere is an atmosphere containing hydrogen, and the heat treatment at the time of forming the electron-emitting portion is to heat the entire element to a substantially uniform temperature by a heating means. The heat treatment at the time of forming the electron-emitting portion is performed by locally irradiating light near a region where the electron-emitting portion is formed, thereby locally heating the region. Heat treatment when
Applying a voltage between the pair of element electrodes and heating by energization.

【００２３】本発明の第五は、前記本発明第二の電子源
を製造する方法であって、前記基板上に配置される複数
の電子放出素子を、前記本発明第四の製造方法によって
製造することを特徴とする電子源の製造方法にある。A fifth aspect of the present invention is a method of manufacturing the second electron source according to the second aspect of the present invention, wherein the plurality of electron sources are arranged on the substrate.
The electron-emitting device, in the manufacturing method of the electron source, characterized in that produced by the present invention a fourth manufacturing method.

【００２４】本発明の第六は、前記本発明第三の画像形
成装置を製造する方法であって、前記本発明第五の製造
方法によって電子源を製造し、得られた電子源を、前記
画像形成部材と組み合わせることを特徴とする画像形成
装置の製造方法にある。A sixth aspect of the present invention is a method for manufacturing the image forming apparatus according to the third aspect of the present invention, wherein an electron source is manufactured by the fifth manufacturing method of the present invention, and A method for manufacturing an image forming apparatus characterized by combining with an image forming member.

【００２５】上記本発明においては、電子放出素子の一
対の素子電極の少なくとも導電性薄膜と接する部分の材
質を、互いに異なるように選ぶ。この一対の素子電極の
材質の選び方は、具体的には、一方は加熱することによ
り温度Ｔ_A 以上で導電性薄膜と反応性を示すものとし、
他方は導電性薄膜と反応性を示さないか、あるいは温度
Ｔ_A よりも高い温度Ｔ_B 以上でのみ反応性を示すものと
する _。 [0025] In the present invention, the material of the portion in contact with at least the conductive thin film of the pair of device electrodes of the electron-emitting device, chosen so as to be different from each other. The method of selecting the material of the pair of element electrodes is, specifically, one of which shows reactivity with the conductive thin film at a temperature T _A or more by heating,
The other is either non-reactive with the conductive thin film, or those only are reactive at high temperature T _B or than the temperature T _A and
I do _.

【００２６】このように一対の素子電極の材質を選び、
Ｔ_A ＜Ｔ＜Ｔ_B なる温度Ｔで熱処理することにより、一
方の素子電極と導電性薄膜とがその接触部で反応を起こ
し、この素子電極のエッジ部に沿って、導電性薄膜の一
部に高抵抗化した電子放出部が形成される。As described above, the materials of the pair of element electrodes are selected.
By performing the heat treatment at a temperature T satisfying T _A <T <T _B , a reaction occurs between one element electrode and the conductive thin film at a contact portion thereof, and a part of the conductive thin film is formed along the edge of the element electrode. Thus, an electron emission portion having a high resistance is formed.

【００２７】また、上記導電性薄膜と素子電極の材質を
適当に選び、さらに適当な雰囲気下で熱処理をすれば、
十分な低温、例えば４００℃程度で十分に早い固相反応
がこれらの間で生じ、基板等にダメージを与えることな
くフォーミングを行うことができる。Further, if the materials of the conductive thin film and the device electrode are appropriately selected and further heat-treated in an appropriate atmosphere,
A sufficiently fast solid phase reaction occurs at a sufficiently low temperature, for example, at about 400 ° C., and forming can be performed without damaging a substrate or the like.

【００２８】また、表面伝導型電子放出素子を多数配置
した電子源において、上記熱処理時の温度分布を十分に
均一化すれば、各素子の電子放出部の位置，形状を均一
化でき、電子放出特性のバラツキを抑制できる。In an electron source in which a large number of surface conduction electron-emitting devices are arranged, if the temperature distribution during the heat treatment is sufficiently uniform, the position and shape of the electron-emitting portion of each device can be uniform, and the electron emission can be improved. Variations in characteristics can be suppressed.

【００２９】また、電子放出部が素子電極のエッジ部に
沿って形成されるため、素子電極の間隔が広い場合に
も、従来のように電子放出部が蛇行することがないた
め、これによる素子特性のバラツキも低減される。Further, since the electron-emitting portion is formed along the edge of the device electrode, the electron-emitting portion does not meander unlike the conventional device even when the interval between the device electrodes is wide. Variations in characteristics are also reduced.

【００３０】更に、フォーミング処理に通電は必須では
なく、また上記熱処理後に通電を用いる場合にも、従来
の方法に比べて少ない電力でフォーミングを完了するこ
とができ、配線の電流容量の問題も解消される。Further, the energization is not indispensable for the forming process, and even when the energization is used after the above-mentioned heat treatment, the forming can be completed with less power than the conventional method, and the problem of the current capacity of the wiring is solved. Is done.

【００３１】以上のように、本発明は表面伝導型電子放
出素子、該表面伝導型電子放出素子を複数配列形成した
電子源、該電子源を用いた画像形成装置に係るもので、
各発明の構成及び作用を以下に更に説明する。As described above, the present invention relates to a surface conduction electron-emitting device, an electron source in which a plurality of the surface conduction electron-emitting devices are formed, and an image forming apparatus using the electron source.
The configuration and operation of each invention will be further described below.

【００３２】本発明に係る表面伝導型電子放出素子の基
本的な構成としては、一対の素子電極が同一面上に形成
された平面型と、一対の素子電極が絶縁層を介して上下
に位置する垂直型の２つの構成が挙げられる。The basic structure of the surface conduction electron-emitting device according to the present invention is a flat type in which a pair of device electrodes are formed on the same surface, and a pair of device electrodes which are vertically positioned via an insulating layer. There are two vertical configurations.

【００３３】先ず、平面型の表面伝導型電子放出素子に
ついて説明する。First, a plane type surface conduction electron-emitting device will be described.

【００３４】図１は、平面型表面伝導型電子放出素子の
基本的な一構成例を示す図であり、（ａ）は上面図、
（ｂ）はＸ−Ｘ’面での断面図である。FIG. 1 is a diagram showing one basic configuration example of a planar surface conduction electron-emitting device, wherein FIG.
(B) is a sectional view on the XX 'plane.

【００３５】図１中、１は基板、２は電子放出部、３は
電子放出部を含む導電性薄膜、４と５は素子電極であ
り、素子電極５のエッジ部に沿って導電性薄膜３の一部
に電子放出部２が形成されている。In FIG. 1, 1 is a substrate, 2 is an electron-emitting portion, 3 is a conductive thin film including an electron-emitting portion, 4 and 5 are device electrodes, and the conductive thin film 3 extends along the edge of the device electrode 5. The electron emission part 2 is formed in a part of.

【００３６】この平面型表面伝導型電子放出素子は、基
板１上に、素子電極４，５、導電性薄膜３の順に積層さ
れたものとなっているが、基板１上に、導電性薄膜３、
素子電極４，５の順に積層したものとしてもよい。The planar surface conduction electron-emitting device is formed by laminating element electrodes 4 and 5 and a conductive thin film 3 on a substrate 1 in this order. ,
The device electrodes 4 and 5 may be stacked in this order.

【００３７】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりＳｉＯ₂ を積層した積層
体、アルミナ等のセラミックス等が挙げられる。As the substrate 1, for example, quartz glass, Na
And glass having reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO ₂ on a blue plate glass by a sputtering method or the like, and ceramics such as alumina.

【００３８】対向する素子電極４，５の材料としては、
一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，
Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は
合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂ ，Ｐｄ−Ａｇ等の
金属或は金属酸化物とガラス等から構成される印刷導
体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体、及びポリシ
リコン等の半導体導体材料等から適宜選択される。The materials of the opposing device electrodes 4 and 5 are as follows.
A general conductor material is used, for example, Ni, Cr, Au,
A printed conductor composed of a metal or alloy such as Mo, W, Pt, Ti, Al, Cu, Pd and a metal or metal oxide such as Pd, Ag, Au, RuO ₂ , Pd-Ag and glass; It is appropriately selected from a transparent conductor such as In ₂ O ₃ —SnO ₂ and a semiconductor conductor material such as polysilicon.

【００３９】導電性薄膜３を構成する主な材料として
は、例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，
Ａｌ，Ｃｕ，Ｐｄ等の金属或は合金、或はその酸化物等
が使用可能である。The main materials constituting the conductive thin film 3 include, for example, Ni, Cr, Au, Mo, W, Pt, Ti,
Metals or alloys such as Al, Cu, Pd, or oxides thereof can be used.

【００４０】本発明において、上記素子電極４，５と導
電性薄膜３の材料の組み合わせは重要であって、一方の
素子電極（図１では素子電極５）と導電性薄膜３の材料
は、後述の温度制御された熱処理によって急激な反応を
生じ、導電性薄膜３の一部に高抵抗化した電子放出部２
を形成するものでなくてはならない。一方、他方の素子
電極（図１では素子電極４）と導電性薄膜３の材料は、
上記熱処理によって反応を生じないような組み合わせ、
あるいは両者に同じ材料を用いることが必要である。In the present invention, the combination of the materials of the device electrodes 4 and 5 and the material of the conductive thin film 3 is important, and the material of one of the device electrodes (device electrode 5 in FIG. 1) and the material of the conductive thin film 3 will be described later. A rapid reaction is caused by the temperature-controlled heat treatment of (a), and the electron-emitting portion 2 having a high resistance in a part of the conductive thin film 3
Must be formed. On the other hand, the material of the other element electrode (the element electrode 4 in FIG. 1) and the conductive thin film 3 is as follows.
A combination that does not cause a reaction by the heat treatment,
Alternatively, it is necessary to use the same material for both.

【００４１】図２は、上記のように、一方の素子電極５
は熱処理によって導電性薄膜３と反応するもの、他方の
素子電極４は導電性薄膜３と同じ材料を用いた場合の例
である。図２に示されるように、素子電極４はその一部
が突出して導電性薄膜３を成して、その一部は素子電極
５と重なっている。そして、導電性薄膜３には、素子電
極５のエッジ部に沿った電子放出部５が形成されてい
る。FIG. 2 shows one element electrode 5 as described above.
Is an example in which the same material as that of the conductive thin film 3 is used for the other element electrode 4 which reacts with the conductive thin film 3 by heat treatment. As shown in FIG. 2, a part of the device electrode 4 protrudes to form the conductive thin film 3, and a portion thereof overlaps the device electrode 5. The conductive thin film 3 has an electron emission portion 5 formed along the edge of the device electrode 5.

【００４２】図１，図２に示した本発明の平面型表面伝
導型電子放出素子において、素子電極間隔Ｌ１、素子電
極長さＷ１、導電性薄膜３の形状等は、応用される形態
等によって、適宜設計される。In the plane type surface conduction electron-emitting device of the present invention shown in FIGS. 1 and 2, the device electrode interval L1, the device electrode length W1, the shape of the conductive thin film 3 and the like depend on the applied form and the like. Is designed as appropriate.

【００４３】素子電極間隔Ｌ１は、数百ｎｍ〜数百μｍ
であることが好ましく、より好ましくは、素子電極４，
５間に印加する電圧等により、数μｍ〜数十μｍであ
る。The element electrode interval L1 is several hundred nm to several hundred μm.
And more preferably, the device electrodes 4,
It is several μm to several tens μm depending on the voltage applied between the five.

【００４４】素子電極長さＷ１及び膜厚ｄは、電極の抵
抗値，電子放出特性などを考慮して適宜設定され、通常
は、素子電極長さＷ１は数μｍ〜数百μｍであり、素子
電極の膜厚ｄは、数十ｎｍ〜数μｍである。The device electrode length W1 and the film thickness d are appropriately set in consideration of the resistance value of the electrode, the electron emission characteristics, etc. Usually, the device electrode length W1 is several μm to several hundred μm. The thickness d of the electrode is several tens nm to several μm.

【００４５】次に、本発明の垂直型の表面伝導型電子放
出素子について説明する。Next, a vertical surface conduction electron-emitting device of the present invention will be described.

【００４６】図３は、垂直型表面伝導型電子放出素子の
基本的な一構成例を示す図であり、図中２１は段差形成
部材、その他図１と同じ符号は同じ部材を示すものであ
る。FIG. 3 is a diagram showing an example of a basic structure of a vertical surface conduction electron-emitting device. In FIG. 3 , reference numeral 21 denotes a step forming member, and the same reference numerals as those in FIG. 1 denote the same members. .

【００４７】基板１、電子放出部を含む導電性薄膜３、
素子電極４，５は、前述した平面型表面伝導型電子放出
素子と同様の材料で構成されたものである。A substrate 1, a conductive thin film 3 including an electron emitting portion,
The device electrodes 4 and 5 are made of the same material as that of the above-mentioned flat surface conduction electron-emitting device.

【００４８】段差形成部材２１は、例えば真空蒸着法，
印刷法，スパッタ法等で付設されたＳｉＯ₂ 等の絶縁性
材料で構成されたものである。この段差形成部材２１の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔Ｌ１（図１，図２参照）に対応するもので、
段差形成部材２１の作成法や素子電極４，５間に印加す
る電圧と電子放出し得る電界強度等により設定される
が、好ましくは数十ｎｍ〜数十μｍであり、特に好まし
くは数十ｎｍ〜数μｍである。The step forming member 21 is formed by, for example, a vacuum evaporation method,
It is made of an insulating material such as SiO ₂ provided by a printing method, a sputtering method or the like. The film thickness of the step forming member 21 corresponds to the element electrode interval L1 (see FIGS. 1 and 2) of the flat surface conduction electron-emitting device described above.
It is set by the method of forming the step forming member 21, the voltage applied between the device electrodes 4 and 5, the electric field strength capable of emitting electrons, and the like, but is preferably several tens nm to several tens μm, and particularly preferably several tens nm. ~ Several μm.

【００４９】次に、図１に示した構成の表面伝導型電子
放出素子を例に、図４の製造工程図に基づいて本発明の
製造方法の一例を以下に説明する。尚、以下に示す工程
ａ〜ｃは図４の（ａ）〜（ｃ）に対応する。Next, an example of the manufacturing method of the present invention will be described below with reference to the manufacturing process diagram of FIG. 4 using the surface conduction electron-emitting device having the structure shown in FIG. 1 as an example. Steps a to c shown below correspond to (a) to (c) in FIG.

【００５０】工程ａ：基板１を洗剤、純水および有機溶
剤により十分に洗浄した後、真空蒸着，スパッタリング
などの真空成膜法、ＣＶＤなどの気相成長法、メッキ法
などにより素子電極材料を堆積させた後、フォトリソグ
ラフィー技術などによりパターニングする方法、あるい
は、スクリーン印刷などにより、基板１の面上に素子電
極４，５を形成する。Step a: After sufficiently washing the substrate 1 with a detergent, pure water, and an organic solvent, the device electrode material is removed by a vacuum film forming method such as vacuum evaporation or sputtering, a vapor phase growth method such as CVD, or a plating method. After the deposition, the device electrodes 4 and 5 are formed on the surface of the substrate 1 by a method of patterning by photolithography or the like, or by screen printing.

【００５１】工程ｂ：素子電極４，５を形成した基板１
上に、両方の素子電極に跨がる導電性薄膜３を形成す
る。この形成法も、上記素子電極の形成法と同様の方法
を用いることができ、さらには有機金属化合物溶液の塗
布法を用いることもできる。Step b: Substrate 1 on which device electrodes 4 and 5 are formed
On top, a conductive thin film 3 is formed over both device electrodes. This forming method may be the same as the above-described method for forming the device electrode, and further may be a method of applying an organometallic compound solution.

【００５２】具体的には、有機金属化合物溶液を塗布し
て有機金属化合物薄膜を形成した後、該薄膜を熱処理し
て金属又は金属酸化物の微粒子からなる導電性薄膜３を
形成する。尚、有機金属化合物溶液とは、前述の導電性
薄膜３の構成材料の金属を主元素とする有機化合物の溶
液である。Specifically, an organic metal compound solution is applied to form an organic metal compound thin film, and then the thin film is heat-treated to form a conductive thin film 3 made of fine particles of metal or metal oxide. Note that the organic metal compound solution is a solution of an organic compound containing a metal as a constituent element of the conductive thin film 3 as a main element.

【００５３】工程ｃ：上記基板１を所定の温度に加熱
し、素子電極５と導電性薄膜３の反応を起こし、この素
子電極５のエッジ部に沿って、導電性薄膜３の一部に高
抵抗化した電子放出部２を形成する。加熱の方法は、電
気炉，ホットプレートなどで全体を加熱しても良いし、
レーザースポットで素子電極５と導電性薄膜３が接する
部分を走査し、局所的に加熱を行っても良い。Step c: The substrate 1 is heated to a predetermined temperature to cause a reaction between the device electrode 5 and the conductive thin film 3. Along the edge of the device electrode 5, a portion of the conductive thin film 3 becomes high. An electron emitting portion 2 having resistance is formed. As for the heating method, the whole may be heated with an electric furnace, a hot plate, etc.
A portion where the element electrode 5 and the conductive thin film 3 are in contact with each other may be scanned with a laser spot to locally perform heating.

【００５４】また、このときの雰囲気は、真空、不活性
ガス、還元雰囲気（Ｈ₂ 含有雰囲気など）が望ましい。
Ｈ₂ 含有雰囲気中で加熱処理することにより、反応の温
度を低下させられる場合がある。一方、酸化性雰囲気の
場合、素子電極５あるいは導電性薄膜３の表面に酸化物
層が形成され、これらの反応、即ち合金化を妨げる場合
ある。The atmosphere at this time is desirably a vacuum, an inert gas, or a reducing atmosphere (such as an H ₂ -containing atmosphere).
By performing the heat treatment in an H ₂ -containing atmosphere, the reaction temperature may be lowered in some cases. On the other hand, in the case of an oxidizing atmosphere, an oxide layer is formed on the surface of the device electrode 5 or the conductive thin film 3 and may hinder these reactions, that is, alloying.

【００５５】上記加熱処理温度は、素子電極５及び導電
性薄膜３の材質や、処理雰囲気に強く依存するが、１０
０℃〜１０００℃程度の範囲において、電子放出部２と
なる所望の構造が得られるように最適化するのが好まし
い。また、この加熱処理温度で、素子電極４，５及び導
電性薄膜３の本体はなんらダメージを受けないような材
料を選ぶ必要がある。The temperature of the heat treatment strongly depends on the material of the element electrode 5 and the conductive thin film 3 and the treatment atmosphere.
It is preferable to optimize the temperature in the range of about 0 ° C. to 1000 ° C. so as to obtain a desired structure to be the electron emission portion 2. Further, it is necessary to select a material that does not damage the device electrodes 4 and 5 and the main body of the conductive thin film 3 at this heat treatment temperature.

【００５６】本発明の表面伝導型電子放出素子の製造方
法では、上記加熱処理により一方の素子電極５と導電性
薄膜３とを反応させるという、いわゆる第一のフォーミ
ング工程の後、必要に応じて第二のフォーミング工程と
して通電処理を行う場合もある。この時に印加する電圧
波形の例を図５に示す。In the method of manufacturing a surface conduction electron-emitting device according to the present invention, if necessary, after the so-called first forming step of causing one of the device electrodes 5 to react with the conductive thin film 3 by the above-mentioned heat treatment, An energization process may be performed as a second forming step. FIG. 5 shows an example of the voltage waveform applied at this time.

【００５７】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合（図５（ａ））と、パルス波高値を増加させな
がら電圧パルスを印加する場合（図５（ｂ））がある。The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse with a constant pulse peak value is applied continuously (FIG. 5A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 5B).

【００５８】まず、パルス波高値を定電圧とした場合に
ついて説明する。図５（ａ）におけるＴ１及びＴ２は電
圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を
１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１００ｍ秒とし、
三角波の波高値（通電フォ−ミング時のピ−ク電圧）を
前述した表面伝導型電子放出素子の形態に応じて適宜選
択して、適当な真空分囲気下で、数秒から数十分印加す
る。尚、印加する電圧波形は、図示される三角波に限定
されるものではなく、矩形波等の所望の波形を用いるこ
とができる。First, the case where the pulse peak value is a constant voltage will be described. T1 and T2 in FIG. 5A are the pulse width and pulse interval of the voltage waveform, for example, T1 is 1 μsec to 10 msec, T2 is 10 μsec to 100 msec,
The peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the above-mentioned surface conduction electron-emitting device, and is applied for several seconds to several tens of minutes under an appropriate vacuum environment. . Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used.

【００５９】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図５（ｂ）に
おけるＴ１及びＴ２は図５（ａ）と同様であり、三角波
の波高値（通電フォ−ミング時のピ−ク電圧）を、例え
ば０．１Ｖステップ程度づつ増加させ、図５（ａ）の説
明と同様の適当な真空雰囲気下で印加する。Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described. T1 and T2 in FIG. 5B are the same as those in FIG. 5A, and the peak value of the triangular wave (peak voltage at the time of energization forming) is increased by, for example, about 0.1 V steps. The application is performed under an appropriate vacuum atmosphere as described in (a).

【００６０】尚、パルス間隔Ｔ２中で、導電性薄膜３
（図１参照）を局所的に破壊、変形もしくは変質させな
い程度の電圧、例えば０．１Ｖ程度の電圧で素子電流を
測定して抵抗値を求め、例えば１Ｍオーム以上の抵抗を
示した時に通電フォーミングを終了する。Note that, during the pulse interval T2, the conductive thin film 3
(See FIG. 1) The element current is measured at a voltage that does not cause local destruction, deformation, or alteration of the element, for example, a voltage of about 0.1 V, and the resistance value is obtained. To end.

【００６１】尚、前記第一のフォーミング工程（加熱処
理による反応工程）によって、導電性薄膜３には既に高
抵抗化した部分（電子放出部２となる部分）がある程度
形成されているため、上記いずれのパルス波形を用いる
場合にも、印加するパルスの電圧，電力は、従来の表面
伝導型電子放出素子を形成する際の通電フォーミングの
場合よりも遥かに小さい。Since the conductive thin film 3 already has a high resistance portion (a portion serving as the electron emission portion 2) formed to some extent by the first forming step (reaction step by heat treatment), Regardless of which pulse waveform is used, the voltage and power of the pulse to be applied are much smaller than in the case of energization forming when forming a conventional surface conduction electron-emitting device.

【００６２】この後、更に活性化工程を施すことが好ま
しい。After that, it is preferable to further perform an activation step.

【００６３】活性化工程とは、例えば１０^-4〜１０^-5Ｔ
ｏｒｒ程度の真空度で、通電フォーミング同様、パルス
波高値を定電圧としたパルスの印加を繰り返す処理のこ
とをいい、真空雰囲気中に存在する有機物質から炭素及
び炭素化合物を電子放出部２（図１参照）に堆積させる
ことで、素子電流、放出電流の状態を著しく向上させる
ことができる工程である。この活性化工程は、例えば素
子電流や放出電流を測定しながら行って、例えば放出電
流が飽和した時点で終了するようにすれば効果的である
ので好ましい。また、活性化工程でのパルス波高値は、
好ましくは素子を駆動する際に印加する駆動電圧の波高
値である。The activation step is, for example, 10 ^-4 to 10 ^-5 T
Similar to energization forming, a process of repeating application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about orr, and converts carbon and a carbon compound from an organic substance existing in a vacuum atmosphere into an electron emission portion 2 (see FIG. This is a process in which the state of the device current and the emission current can be significantly improved by depositing on the substrate. This activation step is preferably performed while measuring, for example, the device current and the emission current, and is completed when, for example, the emission current is saturated, since it is effective and is preferable. Also, the pulse peak value in the activation step is
Preferably, it is a peak value of a driving voltage applied when driving the element.

【００６４】尚、上記炭素及び炭素化合物とは、グラフ
ァイト（単結晶及び多結晶の双方を指す）、非晶質カー
ボン（非晶質カーボン及びこれと多結晶グラファイトと
の混合物を指す）である。また、その堆積膜厚は、好ま
しくは５０ｎｍ以下、より好ましくは３０ｎｍ以下であ
る。The above-mentioned carbon and carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture thereof with polycrystalline graphite). The deposited film thickness is preferably 50 nm or less, more preferably 30 nm or less.

【００６５】以上のようにして作製した本発明の表面伝
導型電子放出素子は、好ましくは、前記活性化処理時の
真空度より高い真空度の真空雰囲気、即ち約１０^-6Ｔｏ
ｒｒよりも高い真空度、より好ましくは、超高真空系で
駆動するのが好ましい。これにより、素子電流及び放出
電流の変動の無い、安定した駆動を行うことができる。The surface conduction electron-emitting device of the present invention manufactured as described above is preferably a vacuum atmosphere having a degree of vacuum higher than the degree of vacuum at the time of the activation treatment, that is, about 10 ⁻⁶ To.
It is preferable to drive with a degree of vacuum higher than rr, more preferably with an ultrahigh vacuum system. As a result, it is possible to perform stable driving without fluctuation of the element current and the emission current.

【００６６】次に、本発明の表面伝導型電子放出素子の
基本特性を以下に説明する。Next, the basic characteristics of the surface conduction electron-emitting device of the present invention will be described below.

【００６７】図６は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。FIG. 6 is a schematic configuration diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement evaluation system will be described.

【００６８】図６において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖｆを印加するた
めの電源、５０は素子電極４，５間の導電性薄膜３を流
れる素子電流Ｉｆを測定するための電流計、５４は電子
放出部２より放出される放出電流Ｉｅを捕捉するための
アノ−ド電極、５３はアノ−ド電極５４に電圧を印加す
るための高圧電源、５２は電子放出部２より放出される
放出電流Ｉｅを測定するための電流計、５５は真空装
置、５６は排気ポンプである。In FIG. 6, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the device; 50, an ammeter for measuring a device current If flowing through the conductive thin film 3 between the device electrodes 4 and 5; An anode electrode 53 for capturing the emission current Ie generated, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and a reference numeral 52 for measuring the emission current Ie emitted from the electron emission portion 2. An ammeter, 55 is a vacuum device, and 56 is an exhaust pump.

【００６９】表面伝導型電子放出素子及びアノ−ド電極
５４等は真空装置５５内に設置され、この真空装置５５
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。The surface conduction type electron-emitting device and the anode electrode 54 are installed in a vacuum device 55.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
Measurement and evaluation of the surface conduction electron-emitting device can be performed under a desired vacuum.

【００７０】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５５全体及び表面伝導型電子放出素子の
基板１は、不図示のヒーターにより加熱できるようにな
っている。従って、この測定評価系は、前述の通電フォ
ーミングを含め、これ以降の工程に応用することができ
るものである。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
The entire vacuum device 55 and the substrate 1 of the surface conduction electron-emitting device can be heated by a heater (not shown). Therefore, this measurement and evaluation system can be applied to the subsequent steps including the energization forming described above.

【００７１】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノ−ド電極５４の電圧を
１ｋＶ〜１０ｋＶとし、アノ−ド電極５４と表面伝導型
電子放出素子の距離Ｈを２ｍｍ〜８ｍｍとして通常測定
を行う。The basic characteristics of the surface conduction electron-emitting device described below are as follows. The voltage of the anode electrode 54 of the above-mentioned measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 54 and the surface conduction electron-emitting device. Is usually set to 2 mm to 8 mm.

【００７２】まず、放出電流Ｉｅ及び素子電流Ｉｆと、
素子電圧Ｖｆの関係の典型的な例を図７（図中の実線）
に示す。尚、図７において、放出電流Ｉｅは素子電流Ｉ
ｆに比べて著しく小さいので、任意単位で示されてい
る。First, the emission current Ie and the device current If,
FIG. 7 shows a typical example of the relationship between element voltages Vf (solid line in FIG. 7).
Shown in In FIG. 7, the emission current Ie is the device current I
Since it is significantly smaller than f, it is shown in arbitrary units.

【００７３】図７から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉｅに対する次の３つの特徴的特
性を有する。As is clear from FIG. 7, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【００７４】まず第１に、表面伝導型電子放出素子はあ
る電圧（しきい値電圧と呼ぶ：図７中のＶｔｈ）以上の
素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加
し、一方、しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが
殆ど検出されない。即ち、放出電流Ｉｅに対する明確な
しきい値電圧Ｖｔｈを持った非線形素子である。First, when a device voltage Vf higher than a certain voltage (referred to as a threshold voltage: Vth in FIG. 7) is applied to the surface conduction electron-emitting device, the emission current Ie rapidly increases. Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【００７５】第２に、放出電流Ｉｅが素子電圧Ｖｆに対
して単調増加する特性（ＭＩ特性と呼ぶ）を有するた
め、放出電流Ｉｅは素子電圧Ｖｆで制御できる。Second, since the emission current Ie has a characteristic (referred to as MI characteristic) that monotonically increases with respect to the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【００７６】第３に、アノード電極５４（図６参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖｆを印加する時間により制御できる。Thirdly, the amount of charge discharged captured by the anode electrode 54 (see FIG. 6) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【００７７】図７に実線で示した特性は、放出電流Ｉｅ
が素子電圧Ｖｆに対してＭＩ特性を有すると同時に、素
子電流Ｉｆも素子電圧Ｖｆに対してＭＩ特性を有してい
るが、図７に破線で示すように、素子電流Ｉｆは素子電
圧Ｖｆに対して電圧制御型負性抵抗特性（ＶＣＮＲ特性
と呼ぶ）を示す場合もある。いずれの特性を示すかは、
素子の製法及び測定時の測定条件等に依存する。但し、
素子電流Ｉｆが素子電圧Ｖｆに対してＶＣＮＲ特性を有
する素子でも、放出電流Ｉｅは素子電圧Ｖｆに対してＭ
Ｉ特性を有する。The characteristic shown by the solid line in FIG.
Has the MI characteristic with respect to the element voltage Vf, and the element current If also has the MI characteristic with respect to the element voltage Vf. However, as shown by a broken line in FIG. On the other hand, a voltage control type negative resistance characteristic (referred to as VCNR characteristic) may be exhibited. Which property is shown
It depends on the manufacturing method of the element and the measurement conditions at the time of measurement. However,
Even if the device current If has a VCNR characteristic with respect to the device voltage Vf, the emission current Ie is M with respect to the device voltage Vf.
It has an I characteristic.

【００７８】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。Because of the characteristic characteristics of the surface conduction electron-emitting device of the present invention as described above, even in an electron source or an image forming apparatus in which a plurality of devices are arranged, the amount of emitted electrons can be easily adjusted in accordance with an input signal. It can be controlled and can be applied to various fields.

【００７９】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【００８０】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々Ｘ方向配線、Ｙ方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。The arrangement of the surface conduction electron-emitting devices in the electron source of the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-directions on m X-direction wirings. An arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【００８１】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Ｖｆがしきい値電圧
Ｖｔｈを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Ｖｔｈ以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。According to the above-mentioned basic characteristics of the surface conduction electron-emitting device, when the applied device voltage Vf exceeds the threshold voltage Vth, the electron is expressed by the peak value and pulse width of the applied pulse voltage. The amount of release can be controlled. On the other hand, below the threshold voltage Vth, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, it becomes possible to apply a pulse-like voltage controlled in accordance with an input signal with only a simple matrix wiring and to select individual devices to be driven independently. .

【００８２】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図８に基づいて更に説明
する。The simple matrix arrangement is based on the above principle, and the structure of an electron source having a simple matrix arrangement as an example of the electron source of the present invention will be further described with reference to FIG.

【００８３】図８において、基板１は既に説明したよう
なガラス板等であり、この基板１上に配列された表面伝
導型電子放出素子１０４の個数及び形状は用途に応じて
適宜設定されるものである。In FIG. 8, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. It is.

【００８４】ｍ本のＸ方向配線１０２は、各々外部端子
Ｄｘ１，Ｄｘ２，・・・Ｄｘｍを有するもので、基板１
上に、真空蒸着法，印刷法，スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子１０４にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。Each of the m X-direction wirings 102 has external terminals Dx1, Dx2,.
A conductive metal formed by a vacuum deposition method, a printing method, a sputtering method, or the like is provided thereon. In addition, the material and the material are so set that the voltage is supplied to the many surface conduction electron-emitting devices 104 almost uniformly.
The film thickness and the wiring width are set.

【００８５】ｎ本のＹ方向配線１０３は、各々外部端子
Ｄｙ１，Ｄｙ２，・・・Ｄｙｎを有するもので、Ｘ方向
配線１０２と同様に作成される。Each of the n Y-directional wirings 103 has external terminals Dy1, Dy2,... Dyn, and is formed in the same manner as the X-directional wiring 102.

【００８６】これらｍ本のＸ方向配線１０２とｎ本のＹ
方向配線１０３間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このｍ，ｎは共に正の整数である。The m X-directional wires 102 and the n Y wires 102
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【００８７】不図示の層間絶縁層は、真空蒸着法，印刷
法，スパッタ法等で形成されたＳｉＯ₂ 等であり、Ｘ方
向配線１０２を形成した基板１の全面或は一部に所望の
形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線
１０３の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。The interlayer insulating layer (not shown) is made of SiO ₂ or the like formed by a vacuum evaporation method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103.

【００８８】更に、表面伝導型電子放出素子１０４の対
向する素子電極（不図示）が、ｍ本のＸ方向配線１０２
と、ｎ本のＹ方向配線１０３と、真空蒸着法，印刷法，
スパッタ法等で形成された導電性金属等からなる結線１
０５によって電気的に接続されているものである。Further, the device electrodes (not shown) opposed to the surface conduction electron-emitting device 104 are provided with m X-direction wirings 102.
And n Y-directional wirings 103, vacuum deposition method, printing method,
Connection 1 made of conductive metal or the like formed by sputtering or the like
05 are electrically connected.

【００８９】ここで、ｍ本のＸ方向配線１０２と、ｎ本
のＹ方向配線１０３と、結線１０５と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
１０４は、基板１あるいは不図示の層間絶縁層上どちら
に形成してもよい。Here, the m X-directional wires 102, the n Y-directional wires 103, the connection 105, and the opposing element electrodes may have the same or a part of the constituent elements. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. The surface conduction electron-emitting device 104 may be formed on either the substrate 1 or an interlayer insulating layer (not shown).

【００９０】また、詳しくは後述するが、前記Ｘ方向配
線１０２には、Ｘ方向に配列された表面伝導型電子放出
素子１０４の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。As will be described in detail later, a scanning signal is applied to the X-direction wiring 102 in order to scan a row of the surface conduction electron-emitting devices 104 arranged in the X-direction in accordance with an input signal. A scanning signal applying unit (not shown) is electrically connected.

【００９１】一方、Ｙ方向配線１０３には、Ｙ方向に配
列された表面伝導型電子放出素子１０４の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子１０４に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。On the other hand, a modulation signal (not shown) for applying a modulation signal is applied to the Y-direction wiring 103 in order to modulate each of the rows of the surface conduction electron-emitting devices 104 arranged in the Y direction according to an input signal. The signal applying means is electrically connected. The drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device.

【００９２】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図９〜図１１を用いて説明する。尚、図９は表示パ
ネル２０１の基本構成図であり、図１０は蛍光膜１１４
を示す図であり、図１１は図９の表示パネル２０１でＮ
ＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行
うための駆動回路の一例を示すブロック図である。Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above-described simple matrix arrangement will be described with reference to FIGS. FIG. 9 is a basic configuration diagram of the display panel 201, and FIG.
FIG. 11 shows N in the display panel 201 of FIG.
FIG. 2 is a block diagram illustrating an example of a driving circuit for performing television display in accordance with a TSC television signal.

【００９３】図９において、１は上述のようにして本発
明の表面伝導型電子放出素子を配置した電子源の基板、
１１１は基板１を固定したリアプレ−ト、１１６はガラ
ス基板１１３の内面に画像形成部材であるところの蛍光
膜１１４とメタルバック１１５等が形成されたフェ−ス
プレ−ト、１１２は支持枠である。リアプレ−ト１１
１，支持枠１１２及びフェ−スプレ−ト１１６は、これ
らの接合部分にフリットガラス等を塗布し、大気中ある
いは窒素雰囲気中で４００℃〜５００℃で１０分間以上
焼成することで封着して、外囲器１１８を構成してい
る。In FIG. 9, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting device of the present invention is arranged as described above;
Reference numeral 111 denotes a rear plate to which the substrate 1 is fixed, 116 denotes a face plate in which a fluorescent film 114 serving as an image forming member and a metal back 115 are formed on the inner surface of a glass substrate 113, and 112 denotes a support frame. . Rear plate 11
1. The support frame 112 and the face plate 116 are sealed by applying frit glass or the like to these joints and firing at 400 to 500 ° C. for 10 minutes or more in air or nitrogen atmosphere. , An envelope 118.

【００９４】図９において、１０２，１０３は表面伝導
型電子放出素子１０４の一対の素子電極４，５（図１参
照）に接続されたＸ方向配線及びＹ方向配線で、各々外
部端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを有し
ている。In FIG. 9, reference numerals 102 and 103 denote X-direction wirings and Y-direction wirings connected to a pair of device electrodes 4 and 5 (see FIG. 1) of the surface conduction electron-emitting device 104, respectively, and external terminals Dx1 to Dxm, respectively. , Dy1 to Dyn.

【００９５】外囲器１１８は、上述の如く、フェ−スプ
レ−ト１１６、支持枠１１２、リアプレ−ト１１１で構
成されている。しかし、リアプレ−ト１１１は主に基板
１の強度を補強する目的で設けられるものであり、基板
１自体で十分な強度を持つ場合は別体のリアプレ−ト１
１１は不要であり、基板１に直接支持枠１１２を封着
し、フェ−スプレ−ト１１６、支持枠１１２、基板１に
て外囲器１１８を構成しても良い。また、フェースプレ
ート１１６とリアプレート１１１の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器１１８とすることも
できる。The envelope 118 includes the face plate 116, the support frame 112, and the rear plate 111 as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1, and if the substrate 1 itself has sufficient strength, the rear plate 1
11 is unnecessary, and the support frame 112 may be directly sealed to the substrate 1, and the envelope 118 may be constituted by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【００９６】蛍光膜１１４は、モノクロ−ムの場合は蛍
光体１２２のみから成るが、カラ−の場合は、蛍光体１
２２の配列により、ブラックストライプ（図１０
（ａ））あるいはブラックマトリクス（図１０（ｂ））
等と呼ばれる黒色導電材１２１と、蛍光体１２２とで構
成される。ブラックストライプ、ブラックマトリクスを
設ける目的は、カラ−表示の場合必要となる三原色の各
蛍光体１２２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜１１４における外光反射
によるコントラストの低下を抑制することである。黒色
導電材１２１の材料としては、通常よく用いられている
黒鉛を主成分とする材料だけでなく、導電性があり、光
の透過及び反射が少ない材料であれば他の材料を用いる
こともできる。The fluorescent film 114 is composed of only the phosphor 122 in the case of a monochrome, but is composed of the phosphor 1 in the case of a color.
The black stripes (FIG. 10)
(A)) or black matrix (FIG. 10 (b))
Etc. and a phosphor 122. The purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 122 of the three primary colors necessary for color display black so that mixed colors and the like become inconspicuous, and to reflect external light on the fluorescent film 114. Is to suppress a decrease in contrast due to the above. As a material of the black conductive material 121, not only a material mainly containing graphite, which is often used, but also other materials can be used as long as they are conductive and have little light transmission and reflection. .

【００９７】ガラス基板１１３に蛍光体１２２を塗布す
る方法としては、モノクロ−ム、カラ−によらず、沈殿
法や印刷法が用いられる。As a method of applying the fluorescent substance 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【００９８】また、図９に示されるように、蛍光膜１１
４の内面側には通常メタルバック１１５が設けられる。
メタルバック１１５の目的は、蛍光体１２２（図１０参
照）の発光のうち内面側への光をフェ−スプレ−ト１１
６側へ鏡面反射することにより輝度を向上すること、高
圧端子Ｈｖから電子ビ−ム加速電圧を印加するための電
極として作用すること、外囲器１１８内で発生した負イ
オンの衝突によるダメ−ジからの蛍光体１２２の保護等
である。メタルバック１１５は、蛍光膜１１４の作製
後、蛍光膜１１４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着
等で堆積することで作製できる。Further, as shown in FIG.
A metal back 115 is usually provided on the inner surface side of 4.
The purpose of the metal back 115 is to convert the light emitted from the phosphor 122 (see FIG. 10) toward the inner surface into the face plate 11.
Improving the brightness by specular reflection to the 6th side, acting as an electrode for applying an electron beam accelerating voltage from the high voltage terminal Hv, and damaging by the collision of negative ions generated in the envelope 118. Protection of the phosphor 122 from the laser beam. The metal back 115 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after the fluorescent film 114 is manufactured, and then depositing Al by vacuum evaporation or the like.

【００９９】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）を設けてもよい。In the face plate 116, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114.

【０１００】前述の封着を行う際、カラ−の場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。When the above-mentioned sealing is performed, in the case of a color, the phosphors 122 of each color must correspond to the surface-conduction electron-emitting devices 104, so that it is necessary to perform sufficient alignment.

【０１０１】外囲器１１８内は、不図示の排気管を通
じ、１０^-6〜１０^-7Ｔｏｒｒ程度の真空度にされ、封止
される。The inside of the envelope 118 is evacuated to a degree of vacuum of about 10 ^-6 to 10 ^-7 Torr through an exhaust pipe (not shown) and sealed.

【０１０２】尚、不図示の排気管を通じ、例えば、ロー
タリーポンプ、ターボポンプをポンプ系とするような通
常の真空装置系で、外囲器１１８内を１０^-6Ｔｏｒｒ程
度の真空度とした状態で、容器外端子Ｄｘ１〜Ｄｘｍと
Ｄｙ１〜Ｄｙｎを通じ素子電極４，５間に電圧を印加
し、前述の活性化工程を行った後、８０〜１５０℃でベ
ーキングを３〜１５時間行いながら、例えば、イオンポ
ンプ等をポンプ系とする超高真空装置系に切り替える場
合もある。また、外囲器１１８の封止を行う直前あるい
は封止後に、ゲッタ−処理を行う場合もある。これは、
抵抗加熱あるいは高周波加熱等の加熱法により、外囲器
１１８内の所定の位置に配置したゲッタ−（不図示）を
加熱し、蒸着膜を形成する処理である。ゲッタ−は通常
Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例
えば１０^-5〜１０^-7Ｔｏｒｒの真空度を維持するための
ものである。[0103] A state in which the inside of the envelope 118 is set to a degree of vacuum of about 10 ^-6 Torr through an exhaust pipe (not shown) using, for example, an ordinary vacuum system such as a rotary pump or a turbo pump as a pump system. Then, after applying a voltage between the device electrodes 4 and 5 through the external terminals Dx1 to Dxm and Dy1 to Dyn and performing the above-described activation step, baking is performed at 80 to 150 ° C. for 3 to 15 hours. In some cases, the system is switched to an ultra-high vacuum system using an ion pump as a pump system. In addition, getter processing may be performed immediately before or after sealing the envelope 118. this is,
This is a process of heating a getter (not shown) disposed at a predetermined position in the envelope 118 by a heating method such as resistance heating or high-frequency heating to form a vapor-deposited film. The getter is usually composed mainly of Ba or the like, and is used for maintaining a vacuum degree of, for example, 10 ^-5 to 10 ^-7 Torr by the adsorption action of the deposited film.

【０１０３】上述の表示パネル２０１は、例えば図１１
に示されるような駆動回路で駆動することができる。
尚、図１１において、２０１は前記表示パネルであり、
２０２は走査回路、２０３は制御回路、２０４はシフト
レジスタ、２０５はラインメモリ、２０６は同期信号分
離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流
電圧源である。The display panel 201 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 11, reference numeral 201 denotes the display panel;
202 is a scanning circuit, 203 is a control circuit, 204 is a shift register, 205 is a line memory, 206 is a synchronization signal separation circuit, 207 is a modulation signal generator, and Vx and Va are DC voltage sources.

【０１０４】図１１に示されるように、表示パネル２０
１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１な
いしＤｙｎ、及び高圧端子Ｈｖを介して外部の電気回路
と接続されている。このうち、外部端子Ｄｘ１ないしＤ
ｘｍには、前記表示パネル２０１内に設けられている表
面伝導型電子放出素子、すなわちｍ行ｎ列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を１行
（ｎ素子）づつ順次駆動して行くための走査信号が印加
される。As shown in FIG. 11, the display panel 20
1 is connected to an external electric circuit via external terminals Dx1 to Dxm, external terminals Dy1 to Dyn, and a high voltage terminal Hv. Of these, the external terminals Dx1 to Dx1
In xm, surface conduction electron-emitting devices provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns are sequentially arranged in a row (n elements). A scanning signal for driving is applied.

【０１０５】一方、外部端子Ｄｙ１ないしＤｙｎには、
前記走査信号により選択された１行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶ
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。On the other hand, external terminals Dy1 to Dyn have
A modulation signal for controlling an output electron beam of each element in one row selected by the scanning signal is applied. The high voltage terminal Hv is connected to a DC voltage source Va at, for example, 10 kV.
Is supplied. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【０１０６】走査回路２０２は、内部にｍ個のスイッチ
ング素子（図１１中、Ｓ１ないしＳｍで模式的に示す）
を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直
流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベ
ル）のいずれか一方を選択して、表示パネル２０１の外
部端子Ｄｘ１ないしＤｘｍと電気的に接続するものであ
る。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３
が出力する制御信号Ｔｓｃａｎに基づいて動作するもの
で、実際には、例えばＦＥＴのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。The scanning circuit 202 has m switching elements therein (schematically indicated by S1 to Sm in FIG. 11).
Each of the switching elements S1 to Sm selects either the output voltage of the DC voltage source Vx or 0 V (ground level) and is electrically connected to the external terminals Dx1 to Dxm of the display panel 201. Things. Each of the switching elements S1 to Sm includes a control circuit 203
Operates on the basis of the control signal Tscan output by the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET, for example.

【０１０７】本例における前記直流電圧源Ｖｘは、前記
表面伝導型電子放出素子の特性（しきい値電圧）に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。In the present embodiment, the DC voltage source Vx has a threshold drive voltage applied to the unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the value voltage.

【０１０８】制御回路２０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路２０６より送られる同期信号Ｔｓｙｎ
ｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及び
Ｔｍｒｙの各制御信号を発生する。The control circuit 203 has a function of coordinating the operation of each unit so that an appropriate display is performed based on an image signal input from the outside. A synchronization signal Tsyn sent from a synchronization signal separation circuit 206 described below.
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.

【０１０９】同期信号分離回路２０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離（フィルター）回路を用いれば、
容易に構成できるものである。同期信号分離回路２０６
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Ｔｓｙｎｃとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上Ｄ
ＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジ
スタ２０４に入力される。The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. ) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. Here, it is illustrated as Tsync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is illustrated as an ATA signal. This DATA signal is input to the shift register 204.

【０１１０】シフトレジスタ２０４は、時系列的にシリ
アル入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路２０３より送られる制御信号Ｔｓｆｔに基づいて動
作する。この制御信号Ｔｓｆｔは、シフトレジスタ２０
４のシフトクロックであると言い換えても良い。また、
シリアル／パラレル変換された画像１ライン分（表面伝
導型電子放出素子のｎ素子分の駆動データに相当する）
のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号とし
て前記シフトレジスタ２０４より出力される。The shift register 204 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Operate. This control signal Tsft is supplied to the shift register 20
4 may be rephrased as the shift clock. Also,
One line of serial / parallel converted image (equivalent to drive data for n elements of surface conduction electron-emitting device)
Are output from the shift register 204 as n parallel signals of Id1 to Idn.

【０１１１】ラインメモリ２０５は、画像１ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路２０３より送られる制御信号Ｔｍｒｙに従って適
宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内
容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信
号発生器２０７に入力される。The line memory 205 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 203. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 207.

【０１１２】変調信号発生器２０７は、前記画像データ
Ｉ’ｄ１ないしＩ’ｄｎの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Ｄｙ１ないしＤｙｎを通じて
表示パネル２０１内の表面伝導型電子放出素子に印加さ
れる。The modulation signal generator 207 is a signal line for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I'd1 to I'dn.
The output signal is applied to the surface conduction electron-emitting devices in the display panel 201 through the external terminals Dy1 to Dyn.

【０１１３】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法を変える事により、しきい値電圧の値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のような事が言え
る。As described above, the surface conduction electron-emitting device has a clear threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. For voltages exceeding the threshold voltage,
The emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. By changing the material, configuration, and manufacturing method of the surface conduction electron-emitting device, the value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may be changed. I can say the thing.

【０１１４】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第１には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第２には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。That is, when a pulse-like voltage is applied to the surface conduction electron-emitting device, for example, when a voltage lower than the threshold voltage is applied, no electron emission occurs, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【０１１５】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器２０７としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器２０７としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。Therefore, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【０１１６】シフトレジスタ２０４やラインメモリ２０
５は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル／パラレル変換や記憶が
所定の速度で行えるものであればよい。The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【０１１７】デジタル信号式を用いる場合には、同期信
号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化
する必要がある。これは同期信号分離回路２０６の出力
部にＡ／Ｄ変換器を設けることで行える。In the case of using a digital signal system, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【０１１８】また、これと関連して、ラインメモリ２０
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器２０７に設けられる回路が若干異なるも
のとなる。In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【０１１９】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器２０７には、例えば良く知られてい
るＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器２０７は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。That is, in the case of a voltage modulation system using a digital signal, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. In the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, and an output value of the counter and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.

【０１２０】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器２０７には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路（ＶＣＯ）を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。On the other hand, in the case of the voltage modulation method using an analog signal, for example, an amplification circuit using a well-known operational amplifier or the like may be used as the modulation signal generator 207, and a level shift circuit or the like may be added if necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.

【０１２１】以上のような表示パネル２０１及び駆動回
路を有する本発明の画像形成装置は、外部端子Ｄｘ１〜
Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することによ
り、任意の表面伝導型電子放出素子１０４から電子を放
出させることができ、高圧端子Ｈｖを通じてメタルバッ
ク１１５あるいは透明電極（不図示）に高電圧を印加し
て電子ビ−ムを加速し、加速した電子ビームを蛍光膜１
１４に衝突させることで生じる励起・発光によって、Ｎ
ＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行
うことができるものである。The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has the external terminals Dx1 to Dx1.
By applying a voltage from Dxm and Dy1 to Dyn, electrons can be emitted from any surface conduction electron-emitting device 104, and a high voltage is applied to the metal back 115 or the transparent electrode (not shown) through the high voltage terminal Hv. To accelerate the electron beam and apply the accelerated electron beam to the fluorescent film 1
14 by the excitation and emission generated by the collision with
A television display can be performed according to a TSC television signal.

【０１２２】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してＮＴＳＣ方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるＴＶ信号、例えばＭＵＳＥ方式をはじめとす
る高品位ＴＶ方式でもよい。The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like, and detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an example of the input signal, the image forming apparatus of the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【０１２３】次に、前述の梯型配置の電子源及びこれを
用いた本発明の画像形成装置の一例について、図１２及
び図１３を用いて説明する。Next, an example of the above-described ladder-shaped electron source and an image forming apparatus of the present invention using the same will be described with reference to FIGS.

【０１２４】図１２において、１は基板、１０４は表面
伝導型電子放出素子、３０４は表面伝導型電子放出素子
１０４を接続する共通配線で１０本設けられており、各
々外部端子Ｄ１〜Ｄ１０を有している。In FIG. 12, reference numeral 1 denotes a substrate; 104, a surface conduction electron-emitting device; and 304, common wirings for connecting the surface conduction electron-emitting devices 104, each having ten external terminals D1 to D10. doing.

【０１２５】表面伝導型電子放出素子１０４は、基板１
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。各素子行の共通配線３０４（例えば外部端子Ｄ１と
Ｄ２の共通配線３０４）間に適宜の駆動電圧を印加する
ことで、各素子行を独立に駆動することが可能である。
即ち、電子ビームを放出させたい素子行にはしきい値電
圧を超える電圧を印加し、電子ビームを放出させたくな
い素子行にはしきい値電圧以下の電圧を印加するように
すればよい。このような駆動電圧の印加は、各素子行間
に位置する共通配線Ｄ２〜Ｄ９について、各々相隣接す
る共通配線３０４、即ち相隣接する外部端子Ｄ２とＤ
３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通配線３
０４を一体の同一配線としても行うことができる。The surface conduction electron-emitting device 104 is
A plurality is arranged in parallel on the top. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source. By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2), each element row can be driven independently.
That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. Such a drive voltage is applied to the common wirings D2 to D9 located between the element rows, and the common wiring 304 adjacent to each other, that is, the external terminals D2 and D2 adjacent to each other.
3, D4 and D5, D6 and D7, D8 and D9 common wiring 3
04 can be formed as one and the same wiring.

【０１２６】図１３は、上記梯型配置の電子源を備えた
表示パネル３０１の構造を示す図である。FIG. 13 is a view showing the structure of a display panel 301 provided with the above-described trapezoidal arrangement of electron sources.

【０１２７】図１３において、３０２はグリッド電極、
３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された端子
である。また、各素子行間の共通配線３０４は一体の同
一配線として基板１上に形成されている。In FIG. 13, reference numeral 302 denotes a grid electrode,
Reference numeral 303 denotes an opening through which electrons pass, D1 to Dm denote external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to Gn denote terminals connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【０１２８】尚、図１３において図９と同じ符号は同じ
部材を示すものであり、図９に示される単純マトリクス
配置の電子源を用いた表示パネル２０１との大きな違い
は、基板１とフェースプレート１１６の間にグリッド電
極３０２を備えている点である。In FIG. 13, the same reference numerals as in FIG. 9 denote the same members, and the major difference between the display panel 201 using the electron sources in the simple matrix arrangement shown in FIG. The point is that a grid electrode 302 is provided between the electrodes 116.

【０１２９】基板１とフェースプレート１１６の間に
は、上記のようにグリッド電極３０２が設けられてい
る。このグリッド電極３０２は、表面伝導型電子放出素
子１０４から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子１０４に対応して１個づつ円
形の開口３０３を設けたものとなっている。The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating an electron beam emitted from the surface conduction electron-emitting device 104. The grid electrode 302 applies the electron beam to a stripe-shaped electrode provided orthogonally to the ladder-shaped element rows. In order to pass
A circular opening 303 is provided one by one corresponding to each surface conduction electron-emitting device 104.

【０１３０】グリッド電極３０２の形状や配置位置は、
必ずしも図１３に示すようなものでなくともよく、開口
３０３をメッシュ状に多数設けることもあり、またグリ
ッド電極３０２を、例えば表面伝導型電子放出素子１０
４の周囲や近傍に設けてもよい。The shape and arrangement position of the grid electrode 302
It is not always necessary that the openings 303 are provided as shown in FIG. 13, and a large number of openings 303 may be provided in a mesh shape.
4 may be provided around or in the vicinity.

【０１３１】外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図
示の駆動回路に接続されている。そして、素子行を１列
づつ順次駆動（走査）していくのと同期して、グリッド
電極３０２の列に画像１ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜１１４への照射を制
御し、画像を１ラインづつ表示することができる。The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). A modulation signal for one line of an image is applied to the column of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one by one, so that each electron beam is applied to the fluorescent film 114. The irradiation can be controlled and the image can be displayed line by line.

【０１３２】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
−の露光装置としても用いることができるものである。As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Further, it can be used as an exposure device of an optical printer including a photosensitive drum and the like.

【０１３３】[0133]

【実施例】以下に実施例を挙げ、本発明を更に説明す
る。The present invention will be further described with reference to the following examples.

【０１３４】［実施例１］本実施例は、図１に示した構
成の本発明の表面伝導型電子放出素子を作製したもので
ある。Example 1 In this example, a surface conduction electron-emitting device of the present invention having the structure shown in FIG. 1 was manufactured.

【０１３５】先ず、図４を用いて本実施例の表面伝導型
電子放出素子の製造方法を説明する。尚、以下の工程ａ
〜ｃは、図４の（ａ）〜（ｃ）に対応する。First, a method of manufacturing the surface conduction electron-emitting device of this embodiment will be described with reference to FIG. In addition, the following step a
To c correspond to FIGS. 4A to 4C.

【０１３６】工程ａ：清浄化した青板ガラス上に厚さ
０．５μｍのシリコン酸化膜をスパッタ法で形成した基
板１上に、第一の素子電極４となるべきパターンをホト
レジスト（ＲＤ−２０００Ｎ−４１・日立化成社製）で
形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１
００ｎｍのＮｉを順次堆積した。上記ホトレジストパタ
ーンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオ
フして、素子電極４を形成した。Step a: A pattern to be the first device electrode 4 is formed on a substrate 1 in which a silicon oxide film having a thickness of 0.5 μm is formed on a cleaned blue plate glass by a sputtering method, using a photoresist (RD-2000N- 41, manufactured by Hitachi Chemical Co., Ltd.), 5 nm thick Ti, 1
00 nm of Ni was sequentially deposited. The photoresist pattern was dissolved in an organic solvent, and the Ni / Ti deposited film was lifted off to form the device electrode 4.

【０１３７】次に同様にして、第二の素子電極５となる
べきパターンをホトレジストで形成し、真空蒸着法によ
り、厚さ５ｎｍのＣｒ、厚さ１００ｎｍのＡｕを順次堆
積し、ホトレジストパターンを有機溶剤で溶解し、Ａｕ
／Ｃｒ堆積膜をリフトオフして、素子電極５を形成し
た。Next, in the same manner, a pattern to become the second device electrode 5 is formed of a photoresist, and 5 nm thick Cr and 100 nm thick Au are sequentially deposited by a vacuum evaporation method. Dissolve in solvent, Au
The element electrode 5 was formed by lifting off the / Cr deposited film.

【０１３８】尚、素子電極間隔Ｌ１は３０μｍとし、素
子電極の長さＷ１を３００μｍとした。The element electrode interval L1 was 30 μm, and the element electrode length W1 was 300 μm.

【０１３９】工程ｂ：続いて、素子電極間ギャップＬ１
及びこの近傍に開口を有するマスクを用い、その上に膜
厚１００ｎｍのＣｒ膜を真空蒸着により堆積、パターニ
ングし、その上に有機Ｐｄ（ｃｃｐ４２３０・奥野製薬
（株）製）をスピンナーにより回転塗布し、３００℃で
１０分間の加熱焼成処理をした。次に、上記Ｃｒ膜及び
焼成後の薄膜を酸エッチャントによりエッチングして所
望のパターンの導電性薄膜３を形成した。Step b: Subsequently, the gap L1 between the device electrodes
Using a mask having an opening in the vicinity thereof, a Cr film having a thickness of 100 nm is deposited thereon by vacuum evaporation and patterned, and organic Pd (ccp4230, manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated thereon with a spinner. At 300 ° C. for 10 minutes. Next, the Cr film and the fired thin film were etched with an acid etchant to form a conductive thin film 3 having a desired pattern.

【０１４０】こうして形成された、主として酸化パラジ
ウム（ＰｄＯ）よりなる微粒子からなる導電性薄膜３の
膜厚は１０ｎｍ、シート抵抗値は２×１０⁴ Ω／□であ
った。尚、ここで述べる微粒子膜とは、前述したよう
に、複数の微粒子が集合した膜であり、その微細構造と
して、微粒子が個々に分散配置した状態のみならず、微
粒子が互いに隣接、あるいは、重なり合った状態（島状
も含む）の膜を指す。The thus-formed conductive thin film 3 mainly composed of fine particles of palladium oxide (PdO) had a thickness of 10 nm and a sheet resistance of 2 × 10 ⁴ Ω / □. The fine particle film described here is a film in which a plurality of fine particles are aggregated, as described above, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also when the fine particles are adjacent to each other or overlap each other. Refers to a film in an inclined state (including an island shape).

【０１４１】工程ｃ：次に、素子電極４，５及び導電性
薄膜３を形成した上記基板１を図６の測定評価系の真空
装置５５内に設置し、排気ポンプ５６にて排気して、真
空装置５５内を１×１０^-5Ｔｏｒｒの真空度とした後、
真空中にて基板１を加熱して、４５０℃で１時間保持し
た後、室温に戻した。Step c: Next, the substrate 1 on which the device electrodes 4 and 5 and the conductive thin film 3 have been formed is set in a vacuum apparatus 55 of the measurement and evaluation system shown in FIG. After the inside of the vacuum device 55 has a degree of vacuum of 1 × 10 ⁻⁵ Torr,
The substrate 1 was heated in a vacuum, kept at 450 ° C. for 1 hour, and then returned to room temperature.

【０１４２】加熱処理前の素子抵抗は１ｋΩであった
が、昇温の途中２５０℃においてＰｄＯはＰｄに還元さ
れて一旦低抵抗化するが、４５０℃で加熱すると一方の
電極際で亀裂が生成し、室温に戻すと２００Ωとなっ
た。Although the element resistance before the heat treatment was 1 kΩ, PdO was reduced to Pd at 250 ° C. during the temperature rise and once decreased in resistance, but when heated at 450 ° C., a crack was formed near one electrode. Then, when the temperature was returned to room temperature, it became 200Ω.

【０１４３】上記抵抗値の変化は、Ｐｄの熱凝集による
形態変化と、Ａｕ電極（素子電極５）側での合金反応に
よる電極エッジ部での亀裂の生成によるものと考えられ
る。It is considered that the change in the resistance value is due to a change in the form due to thermal aggregation of Pd and the generation of a crack at the electrode edge due to an alloy reaction on the Au electrode (element electrode 5) side.

【０１４４】本実施例では、確実に電子放出部２を形成
するため、引き続き上記真空装置５５内の真空雰囲気下
で、素子電圧Ｖｆを印加するための電源５１により素子
電極４，５間に電圧を印加し、通電フォ−ミング処理を
行い、電子放出部２を形成した。フォ−ミング処理には
図５（ｂ）に示した電圧波形を用いた。In this embodiment, in order to reliably form the electron-emitting portion 2, the power supply 51 for applying the device voltage Vf continuously applies a voltage between the device electrodes 4 and 5 in a vacuum atmosphere in the vacuum device 55. To form an electron-emitting portion 2. The voltage waveform shown in FIG. 5B was used for the forming process.

【０１４５】本実施例では、図５（ｂ）中のＴ１を１ｍ
秒、Ｔ２を１０ｍ秒とし、三角波ではなく矩形波を用
い、矩形波の波高値（フォ−ミング時のピ−ク電圧）は
０．１Ｖステップで昇圧させてフォーミング処理を行っ
た。また、フォーミング処理中は、同時に、０．１Ｖの
電圧でＴ２間に抵抗測定パルスを挿入して抵抗を測定し
た。尚、フォーミング処理の終了は、抵抗測定パルスで
の測定値が約１ＭΩ以上になった時とし、同時に、素子
への電圧の印加を終了した。その結果、本実施例の素子
ではフォーミング時の電圧Ｖｆが１．０Ｖで、素子電流
Ｉｆは５ｍＡであった。In this embodiment, T1 in FIG.
Seconds and T2 were set to 10 ms, a rectangular wave was used instead of a triangular wave, and the peak value of the rectangular wave (peak voltage at the time of forming) was raised in 0.1 V steps to perform the forming process. During the forming process, a resistance measurement pulse was simultaneously inserted between T2 at a voltage of 0.1 V to measure the resistance. Note that the forming process was terminated when the measured value of the resistance measurement pulse became about 1 MΩ or more, and at the same time, the application of the voltage to the element was terminated. As a result, in the device of this example, the voltage Vf during forming was 1.0 V, and the device current If was 5 mA.

【０１４６】工程ｄ：引き続き上記真空装置５５内で、
上記通電フォーミングと同じ周期Ｔ２，パルス幅Ｔ１
で、波高値１４Ｖの矩形波を印加して、素子電流Ｉｆ及
び放出電流Ｉｅを測定しながら、活性化処理を行った。
尚、印加電圧の極性は、電子放出部２が形成された側の
素子電極５を負極とした。また、この時の真空装置５５
内の真空度は１×１０^-5Ｔｏｒｒであった。その結果、
約３０分で放出電流Ｉｅが安定し、活性化処理を終了し
た。Step d: Subsequently, in the vacuum device 55,
The same cycle T2 and pulse width T1 as the above energization forming
Then, an activation process was performed while applying a rectangular wave having a peak value of 14 V and measuring the device current If and the emission current Ie.
The polarity of the applied voltage was such that the element electrode 5 on the side where the electron-emitting portion 2 was formed was a negative electrode. At this time, the vacuum device 55
The degree of vacuum inside was 1 × 10 ⁻⁵ Torr. as a result,
The emission current Ie was stabilized in about 30 minutes, and the activation process was completed.

【０１４７】以上のようにして作製した本発明の表面伝
導型電子放出素子の特性及び形態を把握するために、電
子放出特性の測定を、引き続き上記の測定評価系を用い
て行い、測定後、電子顕微鏡で観察した。In order to grasp the characteristics and morphology of the surface conduction electron-emitting device of the present invention manufactured as described above, the measurement of the electron emission characteristics was continuously performed by using the above-described measurement and evaluation system. Observed with an electron microscope.

【０１４８】尚、測定条件は、アノ−ド電極５４と表面
伝導型電子放出素子の距離Ｈを４ｍｍ、アノ−ド電極５
４の電位を１ｋＶ、真空装置５５内の真空度を１×１０
^-6Ｔｏｒｒとした。The measurement conditions were as follows: the distance H between the anode electrode 54 and the surface conduction electron-emitting device was 4 mm;
4 was 1 kV, and the degree of vacuum in the vacuum device 55 was 1 × 10
^-6 Torr.

【０１４９】その結果、本実施例の製造方法を経た素子
は、１０回の作製に対して、図７中の実線で示したよう
な電流−電圧特性が安定して得られた。素子電極４，５
間に素子電圧を１４Ｖ印加したところ、代表的な素子で
は素子電流Ｉｆが２．０ｍＡ、放出電流Ｉｅが１．０μ
Ａとなり、電子放出効率η＝Ｉｅ／Ｉｆ（％）は０．０
５％であった。また、この時の各素子の放出電流Ｉｅの
バラツキは約５％と小さかった。As a result, the current-voltage characteristics as shown by the solid line in FIG. 7 were stably obtained for the device manufactured by the manufacturing method of this embodiment after ten times of manufacture. Device electrodes 4, 5
When a device voltage of 14 V was applied between the devices, the device current If was 2.0 mA and the emission current Ie was 1.0 μm in a typical device.
A, and the electron emission efficiency η = Ie / If (%) is 0.0
5%. At this time, the variation of the emission current Ie of each element was as small as about 5%.

【０１５０】また、電子顕微鏡で素子を観察したとこ
ろ、電子放出部２はＡｕ電極（素子電極５）のエッジ部
に沿って直線状に形成されており、また、活性化処理時
の素子への電圧の印加方向に依存して、特に電子放出部
２よりも高電位側の導電性薄膜３部分に被膜が形成され
ていた。When the device was observed with an electron microscope, it was found that the electron-emitting portion 2 was formed linearly along the edge of the Au electrode (device electrode 5). Depending on the direction in which the voltage is applied, a coating is formed particularly on the portion of the conductive thin film 3 on the higher potential side than the electron-emitting portion 2.

【０１５１】また、さらに高倍率のＦＥＳＥＭで観察す
ると、この被膜は、導電性薄膜３を構成しているＰｄ微
粒子の周囲及び微粒子間にも形成されているようであっ
た。さらに、この被膜をＴＥＭ，ラマン等で観察する
と、グラファイト，アモルファスカーボンからなる炭素
被膜であることが確認された。Further, when observed by FESEM at a higher magnification, this coating seemed to be formed also around and between the fine Pd particles constituting the conductive thin film 3. Further, when this coating was observed by TEM, Raman, or the like, it was confirmed that the coating was a carbon coating composed of graphite and amorphous carbon.

【０１５２】以上のように本実施例では、加熱処理によ
り、主にＰｄ微粒子からなる導電性薄膜３と、これに接
する部分がＡｕからなる素子電極５との合金反応を行わ
しめることにより、素子電極５のエッジ部に沿った直線
状の電子放出部２を形成することができ、電子放出部２
の位置及び形状を制御することができた。As described above, in the present embodiment, the heat treatment causes an alloy reaction between the conductive thin film 3 mainly composed of Pd fine particles and the element electrode 5 whose contacting part is made of Au, thereby performing the element reaction. A linear electron emission portion 2 along the edge of the electrode 5 can be formed.
Position and shape could be controlled.

【０１５３】［比較例１］実施例１の工程ｃにおいて、
加熱処理によるフォーミングを行わず、通電フォーミン
グのみによって電子放出部２を形成した以外は、実施例
１と全く同様にして表面伝導型電子放出素子を１０個作
製した。本比較例の素子では、フォーミング電圧は約
５．０Ｖ、素子電流は２５ｍＡであった。[Comparative Example 1] In step c of Example 1,
Ten surface-conduction electron-emitting devices were produced in exactly the same manner as in Example 1 except that the electron-emitting portion 2 was formed only by energization forming without performing forming by heat treatment. In the device of this comparative example, the forming voltage was about 5.0 V, and the device current was 25 mA.

【０１５４】これらの素子に素子電圧を１４Ｖ印加して
実施例１と同様に電子放出特性を測定した結果、平均的
な放出電流Ｉｅは実施例１の素子と同程度であったが、
各素子の放出電流Ｉｅのバラツキは約１０％と大きかっ
た。The device was applied with a device voltage of 14 V, and the electron emission characteristics were measured in the same manner as in Example 1. As a result, the average emission current Ie was almost the same as that of the device of Example 1.
The variation of the emission current Ie of each element was as large as about 10%.

【０１５５】また、電子放出特性の評価を行った後、電
子放出部近傍を走査電子顕微鏡により観察したところ、
電子放出部は両方の素子電極間で大きく蛇行し、蛇行幅
は２０μｍ程度であった。After the electron emission characteristics were evaluated, the vicinity of the electron emission portion was observed with a scanning electron microscope.
The electron emitting portion meandered greatly between both device electrodes, and the meandering width was about 20 μm.

【０１５６】以上、実施例１及び比較例１から判るよう
に、本発明により、素子電極間隔が３０μｍと比較的大
きい場合でも、蛇行しない電子放出部を形成でき、電子
放出特性のバラツキを低減することができた。また、通
電フォーミング時の電力を大幅に低減することができ
た。As described above, as can be seen from Example 1 and Comparative Example 1, according to the present invention, even when the element electrode interval is relatively large, ie, 30 μm, it is possible to form an electron emitting portion which does not meander, thereby reducing variations in electron emission characteristics. I was able to. In addition, the power during energization forming could be significantly reduced.

【０１５７】［実施例２］本実施例の表面伝導型電子放
出素子の製造方法を図１４を用いて説明する。尚、以下
の工程ａ〜ｄは、図１４の（ａ）〜（ｄ）に対応する。[Embodiment 2] A method of manufacturing a surface conduction electron-emitting device of this embodiment will be described with reference to FIGS. The following steps a to d correspond to (a) to (d) in FIG.

【０１５８】工程ａ：清浄化した青板ガラス上に厚さ
０．５μｍのシリコン酸化膜をスパッタ法で形成した基
板１上に、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ
５０ｎｍのＰｔを順次堆積し、通常のフォトリソグラフ
ィーのプロセスによりパターニングして、素子電極４，
５を形成した。尚、素子電極間隔Ｌ１は実施例１と同様
３０μｍである。Step a: On a substrate 1 in which a 0.5 μm-thick silicon oxide film was formed on a cleaned blue plate glass by a sputtering method, 5 nm-thick Ti and 50 nm-thick Pt were deposited by vacuum evaporation. It is sequentially deposited and patterned by a normal photolithography process to form the device electrodes 4.
5 was formed. The element electrode interval L1 is 30 μm as in the first embodiment.

【０１５９】工程ｂ：素子電極５上に電解メッキ法によ
りＡｕを成膜した。具体的には、市販のＡｕメッキ溶液
を用い、定格析出速度、定格電流密度、定格走査温度に
おいて、素子電極５を負極とし、Ｐｔ網電極を正極にし
て、厚さ０．１μｍのＡｕ膜を析出させ、素子電極５の
表面にＡｕ被覆層９を形成した。Step b: Au was formed on the device electrode 5 by electrolytic plating. Specifically, using a commercially available Au plating solution, at a rated deposition rate, a rated current density, and a rated scanning temperature, an Au film having a thickness of 0.1 μm was formed by using the element electrode 5 as a negative electrode and the Pt net electrode as a positive electrode. The Au coating layer 9 was formed on the surface of the device electrode 5 by deposition.

【０１６０】工程ｃ：実施例１の工程ｂと同様にして導
電性薄膜３を形成した。Step c: A conductive thin film 3 was formed in the same manner as in Step b of Example 1.

【０１６１】工程ｄ：続いて、Ｎ₂ −２％Ｈ₂ 混合ガス
１気圧気流中、３００℃で２０分間の熱処理を行い、電
子放出部２を形成した。この時、熱処理前の素子の抵抗
値は約１ｋΩであったが、熱処理後は測定レンジを超え
て大きくなり、実質的に抵抗無限大と見なせる状態にな
った。Step d: Subsequently, a heat treatment was performed at 300 ° C. for 20 minutes in a stream of N ₂ -2% H ₂ mixed gas at 1 atm to form the electron-emitting portion 2. At this time, the resistance value of the element before the heat treatment was about 1 kΩ, but after the heat treatment, it became larger than the measurement range and became a state where the resistance could be regarded as substantially infinite.

【０１６２】続いて、実施例１の工程ｄと同様の活性化
処理を行った後、実施例１と同様にして電子放出特性の
測定を行った。Subsequently, after performing the same activation treatment as in step d of Example 1, the electron emission characteristics were measured in the same manner as in Example 1.

【０１６３】その結果、本実施例の製造方法を経た素子
は、１０回の作製に対して、図７中の実線で示したよう
な電流−電圧特性が安定して得られた。素子電極４，５
間に、電子放出部２が形成された側の素子電極が負極と
なるようにして素子電圧を１４Ｖ印加したところ、各素
子の放出電流Ｉｅのバラツキは５％以内に収まり、実施
例１と同様の効果が確認された。また、走査型電子顕微
鏡により電子放出部を観察したところ、実施例１と同
様、素子電極５のエッジ部に沿って直線状に形成されて
いた。As a result, the current-voltage characteristics as shown by the solid line in FIG. 7 were stably obtained for the device manufactured by the manufacturing method of this embodiment after ten times of manufacture. Device electrodes 4, 5
In the meantime, when a device voltage of 14 V was applied such that the device electrode on the side on which the electron-emitting portion 2 was formed became a negative electrode, the variation of the emission current Ie of each device was within 5%, similar to the first embodiment. The effect was confirmed. When the electron-emitting portion was observed with a scanning electron microscope, it was found that the electron-emitting portion was formed linearly along the edge of the element electrode 5 as in Example 1.

【０１６４】［実施例３］本実施例の表面伝導型電子放
出素子の製造方法を、実施例２と同様に図１４用いて説
明する。尚、以下の工程ａ〜ｄは、図１４の（ａ）〜
（ｄ）に対応する。[Embodiment 3] A method of manufacturing a surface conduction electron-emitting device of this embodiment will be described with reference to FIG. Note that the following steps a to d correspond to (a) to
(D).

【０１６５】工程ａ〜ｃ：実施例２における工程ａ〜ｃ
と全く同様にして、基板１上に素子電極４，５及び導電
性薄膜３を形成した。Steps ac: Steps ac in Example 2
The device electrodes 4 and 5 and the conductive thin film 3 were formed on the substrate 1 in exactly the same manner as described above.

【０１６６】工程ｄ：続いて、水素雰囲気下において、
通電により素子部を加熱した。具体的には、水素雰囲気
置換後、電流電圧制御装置と電源を用いて素子電極４，
５間に通電し、０．５Ｖで定電圧保持すると、約１０分
で抵抗は１ＭΩ以上になり、フォーミングが完了した。Step d: Subsequently, under a hydrogen atmosphere,
The element portion was heated by energization. Specifically, after the replacement of the hydrogen atmosphere, the device electrodes 4 and
When a constant voltage was maintained at 0.5 V, the resistance became 1 MΩ or more in about 10 minutes, and the forming was completed.

【０１６７】実施例２と同様に真空中で電圧印加駆動し
たところ、素子電圧１６Ｖでは素子電流Ｉｆが２．０ｍ
Ａ、放出電流Ｉｅが１．５μＡとなり、電子放出効率η
＝Ｉｅ／Ｉｆ（％）は０．０７５％であった。When the voltage was applied and driven in a vacuum in the same manner as in Example 2, the device current If was 2.0 m at a device voltage of 16 V.
A, the emission current Ie becomes 1.5 μA, and the electron emission efficiency η
= Ie / If (%) was 0.075%.

【０１６８】電子顕微鏡で観察した素子の形態は実施例
１と同様で、電子放出部２はＡｕ被覆層９を形成した素
子電極５のエッジ部に沿って形成されており、素子電極
４側には導電性薄膜の不連続部分は見られなかった。The form of the element observed by an electron microscope is the same as that of the first embodiment. The electron emission portion 2 is formed along the edge of the element electrode 5 on which the Au coating layer 9 is formed. No discontinuous portion of the conductive thin film was observed.

【０１６９】以上のように、本実施例では、加熱処理に
よるフォーミングの際に、素子電極間に通電することに
よって発生するジュール熱を用いて、その表面が低融点
材料からなる素子電極５と導電性薄膜材料との合金反応
を生じさせることにより、素子電極５のエッジ部に沿っ
た直線状の電子放出部２を形成することができた。As described above, in this embodiment, in the forming by the heat treatment, the surface of the device electrode 5 made of the low melting point material is electrically connected to the device electrode 5 by using the Joule heat generated by applying a current between the device electrodes. By causing an alloy reaction with the conductive thin film material, it was possible to form the linear electron-emitting portion 2 along the edge of the device electrode 5.

【０１７０】また、本実施例では、従来よりも小さな電
力でフォーミングが完了すると共に、安定かつ効率の良
い電子放出特性を有する素子を得ることができた。Further, in this embodiment, it was possible to obtain an element having a stable and efficient electron emission characteristic while forming was completed with a smaller power than in the prior art.

【０１７１】［実施例４］本実施例では図２に示したよ
うな表面伝導型電子放出素子を作製した例を示す。先
ず、本実施例の表面伝導型電子放出素子の製造方法を、
以下に説明する。[Embodiment 4] This embodiment shows an example in which a surface conduction electron-emitting device as shown in FIG. 2 is manufactured. First, a method for manufacturing the surface conduction electron-emitting device of the present embodiment is described.
This will be described below.

【０１７２】（１）基板１として石英ガラスを用い、こ
の上に真空蒸着法により、厚さ５ｎｍのＣｒ、厚さ５０
ｎｍのＡｕを順次堆積し、通常のフォトリソグラフィー
のプロセスによりパターニングして、素子電極５を形成
した。(1) Quartz glass was used as the substrate 1, and a 5 nm-thick Cr film and a 50-mm thick
nm of Au was sequentially deposited and patterned by a normal photolithography process to form a device electrode 5.

【０１７３】（２）全面にレジストを塗布し、マスク露
光・現像プロセスにより素子電極４及び導電性薄膜３用
の窓を形成した。(2) A resist was applied to the entire surface, and a window for the element electrode 4 and the conductive thin film 3 was formed by a mask exposure and development process.

【０１７４】（３）真空蒸着法により、厚さ５ｎｍのＴ
ｉ、厚さ３０ｎｍのＰｔを順次堆積し、リフトオフによ
り、同一材料からなる素子電極４及び導電性薄膜３を同
時に形成した。尚、素子電極間隔Ｌ１は３０μｍ、Ｌ２
は５０μｍとした。(3) A 5 nm-thick T
i, Pt having a thickness of 30 nm was sequentially deposited, and an element electrode 4 and a conductive thin film 3 made of the same material were simultaneously formed by lift-off. The element electrode interval L1 is 30 μm, L2
Was 50 μm.

【０１７５】（４）Ｎ₂ ガス気流中で、６００℃、１時
間の熱処理を行った。これにより、素子電極５と導電性
薄膜３の重なった際の部分に亀裂が生じ、電子放出部２
が形成された。(4) Heat treatment was performed at 600 ° C. for 1 hour in a stream of N ₂ gas. As a result, a crack is generated in a portion where the element electrode 5 and the conductive thin film 3 overlap, and the electron emitting portion 2
Was formed.

【０１７６】続いて、実施例１の工程ｄと同様の活性化
処理を行った後、実施例１と同様にして電子放出特性の
測定を行った。Subsequently, after performing the same activation treatment as in step d of Example 1, the electron emission characteristics were measured in the same manner as in Example 1.

【０１７７】その結果、本実施例の製造方法を経た素子
は、１０回の作製に対して、図７中の実線で示したよう
な電流−電圧特性が安定して得られた。素子電極４，５
間に、電子放出部２が形成された側の素子電極が負極と
なるようにして素子電圧を１４Ｖ印加したところ、代表
的な素子では素子電流Ｉｆが１．８ｍＡ、放出電流Ｉｅ
が０．９μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ
（％）は０．０５％であった。また、この時の各素子の
放出電流Ｉｅのバラツキは約６％と小さかった。As a result, in the device manufactured by the manufacturing method of this example, the current-voltage characteristics as shown by the solid line in FIG. Device electrodes 4, 5
In the meantime, when a device voltage of 14 V was applied such that the device electrode on the side where the electron emission portion 2 was formed became a negative electrode, the device current If was 1.8 mA and the emission current Ie was a typical device.
Becomes 0.9 μA, and the electron emission efficiency η = Ie / If
(%) Was 0.05%. At this time, the variation of the emission current Ie of each element was as small as about 6%.

【０１７８】［実施例５］本実施例では、図１に示した
ような本発明の表面伝導型電子放出素子の多数個を単純
マトリクス配置した図８に示したような電子源を用い
て、図９に示したような画像形成装置を作製した例を説
明する。[Embodiment 5] In this embodiment, an electron source as shown in FIG. 8 in which a large number of the surface conduction electron-emitting devices of the present invention as shown in FIG. 1 are arranged in a simple matrix is used. An example in which an image forming apparatus as shown in FIG. 9 is manufactured will be described.

【０１７９】電子源の一部の平面図を図１５に示す。ま
た、図中のＡ−Ａ’断面図を図１６に示す。但し、図
８，図９，図１５，図１６において同じ符号は同じ部材
を示す。FIG. 15 is a plan view of a part of the electron source. FIG. 16 is a sectional view taken along the line AA ′ in the figure. However, the same reference numerals in FIGS. 8, 9, 15, and 16 indicate the same members.

【０１８０】ここで、１は基板、１０２はＸ方向配線
（下配線とも呼ぶ）、１０３はＹ方向配線（上配線とも
呼ぶ）、３は導電性薄膜、４，５は素子電極、、４０１
は層間絶縁層、４０２は素子電極４と下配線１０２との
電気的接続のためのコンタクトホ−ルである。Here, 1 is a substrate, 102 is an X-direction wiring (also called a lower wiring), 103 is a Y-direction wiring (also called an upper wiring), 3 is a conductive thin film, 4 and 5 are device electrodes, and 401
And 402, a contact hole for electrical connection between the element electrode 4 and the lower wiring 102.

【０１８１】まず、本実施例の電子源の製造方法を、図
１７及び図１８を用いて工程順に従って具体的に説明す
る。尚、以下の工程ａ〜ｈは、図１７の（ａ）〜（ｄ）
及び図１８の（ｅ）〜（ｈ）に対応する。First, a method of manufacturing an electron source according to the present embodiment will be specifically described with reference to FIGS. Note that the following steps a to h are performed in (a) to (d) of FIG.
18 (e) to 18 (h).

【０１８２】工程ａ：清浄化した青板ガラス上に厚さ
０．５μｍのシリコン酸化膜をスパッタ法で形成した基
板１上に、真空蒸着法により、厚さ５ｎｍのＣｒ、厚さ
６００ｎｍのＡｕを順次積層した後、ホトレジスト（Ａ
Ｚ１３７０ ヘキスト社製）を塗布、露光、現像して、
レジストパタ−ンを形成し、Ａｕ／Ｃｒ積層膜をウエッ
トエッチングして、所望の形状の下配線１０２を形成し
た。Step a: A 5-nm thick Cr film and a 600-nm thick Au film are formed on a substrate 1 having a 0.5 μm thick silicon oxide film formed on a cleaned blue plate glass by a sputtering method. After laminating sequentially, the photoresist (A
Z1370, manufactured by Hoechst Co.)
A resist pattern was formed, and the Au / Cr laminated film was wet-etched to form a lower wiring 102 having a desired shape.

【０１８３】工程ｂ：次に、厚さ１．０μｍのシリコン
酸化膜からなる層間絶縁層４０１をＲＦスパッタ法によ
り堆積した。続いて、堆積したシリコン酸化膜にコンタ
クトホ−ル４０２を形成するため、レジストパタ−ンを
作成し、これをマスクとして、ＲＩＥ（Ｒｅａｃｔｉｖ
ｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によりコンタクトホ−
ル４０２を形成した。エッチングガスとしてはＣＦ₄ と
Ｈ₂ を用いた。Step b: Next, an interlayer insulating layer 401 made of a silicon oxide film having a thickness of 1.0 μm was deposited by RF sputtering. Subsequently, in order to form a contact hole 402 on the deposited silicon oxide film, a resist pattern is formed, and using this as a mask, RIE (Reactive) is performed.
e Ion Etching)
A metal 402 was formed. CF ₄ and H ₂ were used as etching gases.

【０１８４】工程ｃ：続いて、素子電極４，５のレジス
トパターンを形成し、真空蒸着法により、厚さ５ｎｍの
Ｔｉ、厚さ１００ｎｍのＰｔを順次堆積した。レジスト
パターンを有機溶剤で溶解し、リフトオフにより、素子
電極４，５を形成した。尚、素子電極間ギャップＧは３
０μｍとした。Step c: Subsequently, resist patterns for the device electrodes 4 and 5 were formed, and Ti having a thickness of 5 nm and Pt having a thickness of 100 nm were sequentially deposited by vacuum evaporation. The resist pattern was dissolved with an organic solvent, and the device electrodes 4 and 5 were formed by lift-off. The gap G between the device electrodes is 3
It was set to 0 μm.

【０１８５】工程ｄ：上述と同様のリフトオフ法によ
り、厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕよりなる
上配線１０３を形成した。Step d: An upper wiring 103 made of 5 nm thick Ti and 500 nm thick Au was formed by the same lift-off method as described above.

【０１８６】工程ｅ：続いて、素子電極５上に電解メッ
キ法によりＡｕ被覆層４０３を形成した。これには市販
のＡｕメッキ溶液を用い、定格析出速度、定格電流密
度、定格走査温度において、素子電極５を負極として、
Ｐｔ網電極を正極として、定電流電源を用いて、厚さ
０．１μｍのＡｕ被覆層４０３を析出させた。Step e: Subsequently, an Au coating layer 403 was formed on the device electrode 5 by electrolytic plating. For this, using a commercially available Au plating solution, at a rated deposition rate, a rated current density, and a rated scanning temperature, the element electrode 5 was used as a negative electrode,
Using a Pt net electrode as a positive electrode, a 0.1 μm-thick Au coating layer 403 was deposited using a constant current power supply.

【０１８７】工程ｆ：Ｃｒ薄膜をマスクとして、導電性
薄膜３を形成した。手順は以下の通り。Step f: The conductive thin film 3 was formed using the Cr thin film as a mask. The procedure is as follows.

【０１８８】膜厚１００ｎｍのＣｒ膜を真空蒸着法によ
り堆積し、通常のフォトリソグラフィーの手法により、
素子電極４，５間のギャップ及びその近傍に開口を有す
るようにパターニングし、マスクを形成した。A Cr film having a thickness of 100 nm is deposited by a vacuum evaporation method, and is subjected to a usual photolithography method.
The mask was formed by patterning so as to have a gap between the device electrodes 4 and 5 and an opening in the vicinity thereof.

【０１８９】続いて、有機Ｐｄ錯体溶液（ｃｃｐ−４２
３０ 奥野製薬（株）製）をスピンナーコートし、３０
０℃で１０分間の加熱処理を行った。このようにして形
成されたＰｄＯを主成分とする微粒子からなる導電性薄
膜３は、膜厚１０ｎｍ、シート抵抗値は５×１０⁴ Ω／
□であった。尚、ここで言う微粒子膜とは、先述したよ
うに、複数の微粒子が集合した膜であり、その微細構造
として、微粒子が個々に分散配置した状態のみならず、
微粒子が互いに隣接、あるいは、重なり合った状態（島
状も含む）の膜を指す。Subsequently, an organic Pd complex solution (ccp-42
30 Okuno Pharmaceutical Co., Ltd.) and spinner coat
Heat treatment was performed at 0 ° C. for 10 minutes. The thus formed conductive thin film 3 composed of fine particles containing PdO as a main component has a thickness of 10 nm and a sheet resistance of 5 × 10 ⁴ Ω /.
It was □. The fine particle film referred to here is a film in which a plurality of fine particles are aggregated, as described above, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged,
A film in which fine particles are adjacent to each other or overlapped (including islands).

【０１９０】続いて、Ｃｒ膜及び焼成後のＰｄＯ微粒子
膜をＣｒエッチャントによりリフトオフして、所望の形
状の導電性薄膜３を形成した。Subsequently, the Cr film and the fired PdO fine particle film were lifted off with a Cr etchant to form a conductive thin film 3 having a desired shape.

【０１９１】工程ｇ：コンタクトホール４０２の部分以
外にレジストパターンを形成し、真空蒸着により、厚さ
５ｎｍのＴｉ、厚さ５００ｎｍのＡｕを順次積層し、リ
フトオフにより不要な部分を取り除きコンタクトホール
４０２を埋め込んだ。Step g: A resist pattern is formed except for the portion of the contact hole 402, 5 nm thick Ti and 500 nm thick Au are sequentially laminated by vacuum evaporation, and unnecessary portions are removed by lift-off to form the contact hole 402. Embedded.

【０１９２】工程ｈ：上記の通り作成した素子に熱処理
を施した。熱処理は、Ｎ₂ −２％Ｈ₂ 混合ガス中で３０
０℃２０分間行った。この処理により、導電性薄膜３と
素子電極５のＡｕ被覆層の際で合金化反応が生じ、素子
電極５の際に沿って亀裂が生じ電子放出部２が形成され
た。Step h: The device prepared as described above was subjected to a heat treatment. The heat treatment is performed in an N ₂ -2% H ₂ mixed gas for 30 minutes.
Performed at 0 ° C. for 20 minutes. By this treatment, an alloying reaction occurred between the conductive thin film 3 and the Au coating layer of the device electrode 5, and a crack was formed along the device electrode 5 to form the electron emission portion 2.

【０１９３】以上の工程により、絶縁性基板１上に下配
線１０２、層間絶縁層４０１、上配線１０３、素子電極
４，５、電子放出部２を含む導電性薄膜３等を形成し、
電子源を得た。By the above steps, the lower wiring 102, the interlayer insulating layer 401, the upper wiring 103, the element electrodes 4 and 5, the conductive thin film 3 including the electron emitting portion 2, and the like are formed on the insulating substrate 1.
I got an electron source.

【０１９４】以上のようにして作製した電子源を用いて
画像形成装置を作製した。作製手順を図９及び図１０を
参照して以下に説明する。An image forming apparatus was manufactured using the electron source manufactured as described above. The manufacturing procedure will be described below with reference to FIGS.

【０１９５】まず、上記電子源の基板１をリアプレ−ト
１１１に固定した後、基板１の５ｍｍ上方に、フェ−ス
プレ−ト１１６（ガラス基板１１３の内面に画像形成部
材であるところの蛍光膜１１４とメタルバック１１５が
形成されて構成される。）を支持枠１１２を介し配置
し、フェ−スプレ−ト１１６、支持枠１１２、リアプレ
−ト１１１の接合部にフリットガラスを塗布し、大気中
で４１０℃で、１０分間焼成することで封着した。ま
た、リアプレ−ト１１１への基板１の固定もフリットガ
ラスで行った。First, after fixing the substrate 1 of the electron source on the rear plate 111, a face plate 116 (a fluorescent film which is an image forming member on the inner surface of the glass substrate 113) is placed 5 mm above the substrate 1. 114 and a metal back 115 are formed), and a frit glass is applied to the joint of the face plate 116, the support frame 112, and the rear plate 111 with the support frame 112 interposed therebetween. At 410 ° C. for 10 minutes for sealing. The fixing of the substrate 1 to the rear plate 111 was also performed using frit glass.

【０１９６】画像形成部材であるところの蛍光膜１１４
は、カラーを実現するために、ストライプ形状（図１０
（ａ）参照）の蛍光体とし、先にブラックストライプを
形成し、その間隙部にスラリー法により各色蛍光体１２
２を塗布して蛍光膜１１４を作製した。ブラックストラ
イプの材料として通常よく用いられている黒鉛を主成分
とする材料を用いた。Fluorescent film 114 serving as an image forming member
Is a stripe shape (FIG. 10) to realize color.
(Refer to (a)), a black stripe is formed first, and each color phosphor 12
2 was applied to form a fluorescent film 114. As a material for the black stripe, a material mainly containing graphite, which is generally used, was used.

【０１９７】また、蛍光膜１１４の内面側にはメタルバ
ック１１５を設けた。メタルバック１１５は、蛍光膜１
１４の作製後、蛍光膜１１４の内面側表面の平滑化処理
（通常、フィルミングと呼ばれる）を行い、その後、Ａ
ｌを真空蒸着することで作製した。A metal back 115 was provided on the inner surface side of the fluorescent film 114. The metal back 115 is the fluorescent film 1
After the fabrication of 14, a smoothing process (usually called filming) of the inner surface of the fluorescent film 114 is performed, and then A
1 was produced by vacuum evaporation.

【０１９８】フェ−スプレ−ト１１６には、更に蛍光膜
１１４の導電性を高めるため、蛍光膜１１４の外面側に
透明電極（不図示）が設けられる場合もあるが、本実施
例では、メタルバック１１５のみで十分な導電性が得ら
れたので省略した。In the face plate 116, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 114 in order to further enhance the conductivity of the fluorescent film 114. Since sufficient conductivity was obtained only with the back 115, it was omitted.

【０１９９】前述の封着を行う際、カラーの場合は各色
蛍光体１２２と表面伝導型電子放出素子１０４とを対応
させなくてはいけないため、十分な位置合わせを行っ
た。At the time of the above-mentioned sealing, in the case of color, since the phosphors 122 of each color must correspond to the surface conduction electron-emitting devices 104, sufficient alignment was performed.

【０２００】以上のようにして完成した外囲器１１８内
の雰囲気を排気管（不図示）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｘ１ないし
ＤｘｍとＤｙ１ないしＤｙｎを通じ、表面伝導型電子放
出素子１０４の素子電極４，５間に電圧を印加し、前述
の活性化処理を行った。活性化処理には図５（ｂ）に示
した電圧波形（但し、三角波ではなく矩形波）を用い
た。本実施例ではＴ１を１ｍ秒、Ｔ２を１０ｍ秒、波高
１４Ｖで、１×１０^-5Ｔｏｒｒの真空雰囲気下で行っ
た。[0200] The atmosphere in the envelope 118 completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dxm and Dy1 to Dy1 to Dx1. Through Dyn, a voltage was applied between the device electrodes 4 and 5 of the surface conduction electron-emitting device 104 to perform the above-described activation process. The voltage waveform shown in FIG. 5B (however, a rectangular wave instead of a triangular wave) was used for the activation process. In this embodiment, T1 was performed for 1 ms, T2 was performed for 10 ms, and the wave height was 14 V in a vacuum atmosphere of 1 × 10 ⁻⁵ Torr.

【０２０１】この後、不図示の排気管を通じ、外囲器１
１８内を１０^-6.5Ｔｏｒｒ程度の真空度とし、該排気管
をガスバ−ナで熱することで溶着し、外囲器１１８の封
止を行った。最後に、封止後の真空度を維持するため
に、高周波加熱法でゲッタ−処理を行った。Thereafter, the envelope 1 is passed through an exhaust pipe (not shown).
The inside of the vessel 18 was evacuated to a degree of vacuum of about 10 ^−6.5 Torr, and the exhaust pipe was heated and welded with a gas burner to seal the envelope 118. Finally, gettering was performed by a high-frequency heating method in order to maintain the degree of vacuum after sealing.

【０２０２】以上のようにして完成した表示パネル２０
１（図９参照）において、容器外端子Ｄｘ１ないしＤｘ
ｍとＤｙ１ないしＤｙｎを通じ、走査信号及び変調信号
を不図示の信号発生手段により各々電子放出素子１０４
に印加することにより電子放出させると共に、高圧端子
Ｈｖを通じてメタルバック１１５に数ｋＶ以上の高圧を
印加して、電子ビ−ムを加速し、蛍光膜１１４に衝突さ
せ、励起・発光させることで画像表示を行った。その結
果、輝度むらが少なく、品位の高い画像の表示がなされ
た。The display panel 20 completed as described above
1 (see FIG. 9), terminals Dx1 to Dx
Through m and Dy1 to Dyn, the scanning signal and the modulation signal are respectively converted into electron emission elements 104 by a signal generation unit (not shown).
And applying a high voltage of several kV or more to the metal back 115 through the high-voltage terminal Hv to accelerate the electron beam, collide with the fluorescent film 114, and excite and emit light to cause an image. Displayed. As a result, a high-quality image was displayed with little luminance unevenness.

【０２０３】［実施例６］図１９は、実施例５の表示パ
ネル（ディスプレイパネル）２０１（図９参照）を、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した本
発明の画像表示装置の一例を示す図である。[Embodiment 6] FIG. 19 shows a display panel (display panel) 201 (see FIG. 9) of the embodiment 5 using image information provided from various image information sources such as television broadcasting. FIG. 1 is a diagram illustrating an example of an image display device of the present invention configured to be able to display.

【０２０４】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８，１００９及び１０１０は画像メモリインターフェ
ース回路、１０１１は画像入力インターフェース回路、
１０１２及び１０１３はＴＶ信号受信回路、１０１４は
入力部である。In the figure, reference numeral 201 denotes a display panel;
1 is a display panel driving circuit, 1002 is a display controller, 1003 is a multiplexer, 10
04 is a decoder, 1005 is an input / output interface circuit, 1006 is a CPU, 1007 is an image generation circuit, 10
08, 1009 and 1010 are image memory interface circuits, 1011 is an image input interface circuit,
1012 and 1013 are TV signal receiving circuits, and 1014 is an input unit.

【０２０５】尚、本表示装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信、分離、再生、処理、記憶などに関する回路やス
ピーカーなどについては説明を省略する。When the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.

【０２０６】以下、画像信号の流れに沿って各部を説明
してゆく。Hereinafter, each part will be described along the flow of the image signal.

【０２０７】先ず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。First, the TV signal receiving circuit 1013 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.

【０２０８】受信するＴＶ信号の方式は特に限られるも
のではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥ
ＣＡＭ方式などの諸方式でも良い。また、これらよりさ
らに多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式をはじめとするいわゆる高品位ＴＶは、大面積化や大
画素数化に適した前記ディスプレイパネル２０１の利点
を生かすのに好適な信号源である。The format of the received TV signal is not particularly limited. For example, NTSC, PAL, SE
Various systems such as the CAM system may be used. Further, a TV signal composed of a larger number of scanning lines than these, for example, a so-called high-definition TV including the MUSE system is suitable for taking advantage of the display panel 201 suitable for a large area and a large number of pixels. Signal source.

【０２０９】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。The T signal received by the TV signal receiving circuit 1013
The V signal is output to the decoder 1004.

【０２１０】画像ＴＶ信号受信回路１０１２は、例えば
同軸ケーブルや光ファイバーなどのような有線伝送系を
用いて伝送されるＴＶ画像信号を受信するための回路で
ある。前記ＴＶ信号受信回路１０１３と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＴＶ信号もデコーダ１００４に出力さ
れる。[0210] The image TV signal receiving circuit 1012 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similarly to the TV signal receiving circuit 1013, the system of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1004.

【０２１１】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読取スキャナーなどの画像
入力装置から供給される画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１００４に出力さ
れる。Image input interface circuit 1011
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 1004.

【０２１２】画像メモリインターフェース回路１０１０
は、ビデオテープレコーダー（以下ＶＴＲと略す）に記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ１００４に出力される。Image memory interface circuit 1010
Is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 1004.

【０２１３】画像メモリインターフェース回路１００９
は、ビデオディスクに記憶されている画像信号を取り込
むための回路で、取り込まれた画像信号はデコーダ１０
０４に出力される。Image memory interface circuit 1009
Is a circuit for taking in an image signal stored in a video disk.
04 is output.

【０２１４】画像メモリ−インターフェース回路１００
８は、いわゆる静止画ディスクのように、静止画像デー
タを記憶している装置から画像信号を取り込むための回
路で、取り込まれた静止画像データはデコーダ１００４
に出力される。Image memory-interface circuit 100
Reference numeral 8 denotes a circuit for capturing an image signal from a device storing still image data, such as a so-called still image disk.
Is output to

【０２１５】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータ、コンピュータネッ
トワークもしくはプリンタなどの出力装置とを接続する
ための回路である。画像データや文字・図形情報の入出
力を行なうのはもちろんのこと、場合によっては本表示
装置の備えるＣＰＵ１００６と外部との間で制御信号や
数値データの入出力などを行なうことも可能である。The input / output interface circuit 1005 comprises:
This is a circuit for connecting the present display device to an output device such as an external computer, computer network, or printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 1006 of the display device and the outside in some cases.

【０２１６】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ１００６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。The image generation circuit 1007 includes image data and character / graphic information input from the outside via the input / output interface circuit 1005, or the CPU 1006.
This is a circuit for generating display image data based on the image data and character / graphic information output from the display unit. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code,
A circuit necessary for generating an image such as a processor for performing image processing is incorporated therein.

【０２１７】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。The display image data generated by this circuit is output to the decoder 1004, but may be output to an external computer network or printer via the input / output interface circuit 1005 in some cases.

【０２１８】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成、選択、編集に関わる作業
を行なう。The CPU 1006 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【０２１９】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネル２０１に表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ１００２に対して制御信号を発生し、画面表
示周波数や走査方法（例えばインターレースかノンイン
ターレースか）や一画面の走査線の数など表示装置の動
作を適宜制御する。また、前記画像生成回路１００７に
対して画像データや文字・図形情報を直接出力したり、
或いは前記入出力インターフェース回路１００５を介し
て外部のコンピュータやメモリをアクセスして画像デー
タや文字・図形情報を入力する。For example, a control signal is output to the multiplexer 1003, and image signals to be displayed on the display panel 201 are appropriately selected or combined. At that time, a control signal is generated for the display panel controller 1002 in accordance with an image signal to be displayed, and a display frequency, a scanning method (for example, interlaced or non-interlaced), and the number of scanning lines per screen are displayed. The operation of the device is appropriately controlled. Further, image data and character / graphic information are directly output to the image generation circuit 1007,
Alternatively, an external computer or memory is accessed via the input / output interface circuit 1005 to input image data and character / graphic information.

【０２２０】尚、ＣＰＵ１００６は、むろんこれ以外の
目的の作業にも関わるものであっても良い。例えば、パ
ーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。或いは前述したように、入出力インターフェース回
路１００５を介して外部のコンピューターネットワーク
と接続し、例えば数値計算などの作業を外部機器と協同
して行なっても良い。The CPU 1006 may, of course, be involved in work for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 1005 to perform operations such as numerical calculations in cooperation with external devices.

【０２２１】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、或いはデータなどを入力す
るためのものであり、例えばキーボードやマウスの他、
ジョイスティック、バーコードリーダー、音声認識装置
など多様な入力機器を用いることが可能である。The input unit 1014 is for the user to input commands, programs, data, and the like to the CPU 1006. For example, in addition to a keyboard and a mouse,
Various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【０２２２】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ１
００４は内部に画像メモリを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。The decoder 1004 converts various image signals input from the above 1007 to 1013 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by the dotted line in FIG.
004 preferably has an internal image memory. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method.

【０２２３】画像メモリを備えることにより、静止画の
表示が容易になる。或いは前記画像生成回路１００７及
びＣＰＵ１００６と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
なるという利点が得られる。The provision of the image memory facilitates the display of a still image. Alternatively, in cooperation with the image generation circuit 1007 and the CPU 1006, there is obtained an advantage that image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis become easy.

【０２２４】マルチプレクサ１００３は前記ＣＰＵ１０
０６より入力される制御信号に基づき表示画像を適宜選
択するものである。即ち、マルチプレクサ１００３はデ
コーダ１００４から入力される逆変換された画像信号の
うちから所望の画像信号を選択して駆動回路１００１に
出力する。その場合には、一画面表示時間内で画像信号
を切り換えて選択することにより、いわゆる多画面テレ
ビのように、一画面を複数の領域に分けて領域によって
異なる画像を表示することも可能である。A multiplexer 1003 is connected to the CPU 10
A display image is appropriately selected based on a control signal input from the controller 06. That is, the multiplexer 1003 selects a desired image signal from the inversely converted image signals input from the decoder 1004 and outputs the selected image signal to the drive circuit 1001. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【０２２５】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き駆動回路１００１の動作を制御するための回路であ
る。Display panel controller 1002
Is a circuit for controlling the operation of the drive circuit 1001 based on a control signal input from the CPU 1006.

【０２２６】ディスプレイパネル２０１の基本的な動作
に関わるものとして、例えばディスプレイパネル２０１
の駆動用電源（不図示）の動作シーケンスを制御するた
めの信号を駆動回路１００１に対して出力する。ディス
プレイパネル２０１の駆動方法に関わるものとして、例
えば画面表示周波数や走査方法（例えばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１００１に対して出力する。また、場合によって
は、表示画像の輝度、コントラスト、色調、シャープネ
スといった画質の調整に関わる制御信号を駆動回路１０
０１に対して出力する場合もある。[0226] As the elements related to the basic operation of the display panel 201, for example, the display panel 201
A signal for controlling the operation sequence of the driving power supply (not shown) is output to the driving circuit 1001. As a method related to the driving method of the display panel 201, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 1001. In some cases, a control signal relating to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image is supplied to the driving circuit 10.
01 may be output.

【０２２７】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。The drive circuit 1001 is a circuit for generating a drive signal to be applied to the display panel 201, based on an image signal input from the multiplexer 1003 and a control signal input from the display panel controller 1002. It works.

【０２２８】以上、各部の機能を説明したが、図１９に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
０１に表示することが可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ１００４
において逆変換された後、マルチプレクサ１００３にお
いて適宜選択され、駆動回路１００１に入力される。一
方、ディスプレイコントローラ１００２は、表示する画
像信号に応じて駆動回路１００１の動作を制御するため
の制御信号を発生する。駆動回路１００１は、上記画像
信号と制御信号に基づいてディスプレイパネル２０１に
駆動信号を印加する。これにより、ディスプレイパネル
２０１において画像が表示される。これらの一連の動作
は、ＣＰＵ１００６により統括的に制御される。The function of each unit has been described above. With the configuration illustrated in FIG. 19, in the present display device, image information input from various image information sources is displayed on the display panel 2.
01 can be displayed. That is, various image signals including television broadcasting are supplied to the decoder 1004.
After being inversely converted in, the signal is appropriately selected in the multiplexer 1003 and input to the drive circuit 1001. On the other hand, the display controller 1002 generates a control signal for controlling the operation of the driving circuit 1001 according to the image signal to be displayed. The drive circuit 1001 applies a drive signal to the display panel 201 based on the image signal and the control signal. Thus, an image is displayed on the display panel 201. These series of operations are totally controlled by the CPU 1006.

【０２２９】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及びＣＰＵ１００６が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換などをはじめとする画像処理や、合成、消
去、接続、入れ替え、はめ込みなどをはじめとする画像
編集を行なうことも可能である。また、本実施例の説明
では、特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行なうための
専用回路を設けても良い。In the present image forming apparatus, the image memory built in the decoder 1004, the image generation circuit 100
7 and the CPU 1006 involve not only displaying a selected one of a plurality of pieces of image information but also enlarging, reducing, rotating, moving, edge emphasizing, thinning out, and interpolating the image information to be displayed. It is also possible to perform image processing such as color conversion, image aspect ratio conversion and the like, and image editing such as synthesis, erasure, connection, replacement, and fitting. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【０２３０】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピューターの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用或いは民生用として極めて応用範囲が広い。Therefore, the present image forming apparatus can be used for a television broadcast display device, a video conference terminal device, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor,
It is possible to combine functions such as game machines with one unit,
It has a very wide range of applications for industrial or consumer use.

【０２３１】尚、図１９は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。FIG. 19 shows only an example of the configuration of an image forming apparatus using a display panel using a surface conduction electron-emitting device as an electron beam source. It goes without saying that the present invention is not limited to this.

【０２３２】例えば図１９の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加しても良い。例えば、本画像形成装置をテレビ電
話機として応用する場合には、テレビカメラ、音声マイ
ク、照明機、モデムを含む送受信回路などを構成要素に
追加するのが好適である。For example, among the components shown in FIG. 19, circuits relating to functions that are not necessary for the purpose of use may be omitted.
Conversely, additional components may be added depending on the purpose of use. For example, when the present image forming apparatus is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【０２３３】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル２０１の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能である。In the present image forming apparatus, in particular, since the display panel 201 according to the present invention can be easily reduced in thickness, the depth of the display device can be reduced. In addition, since it is easy to enlarge the screen, the brightness is high, and the viewing angle characteristics are excellent, it is possible to display an image full of a sense of reality and full of power with good visibility.

【０２３４】[0234]

【発明の効果】以上説明したように、本発明によれば、
表面伝導型電子放出素子の一対の素子電極の材料を互い
に異ならせ、加熱処理することで、両素子電極に跨がる
導電性薄膜と一方の素子電極とを選択的に反応させるこ
とにより、電子放出部を、その一方の素子電極のエッジ
部に沿わせることができる。このため、電子放出部の位
置，形状を制御でき、素子の特性を均一化できる。As described above, according to the present invention,
The material of the pair of device electrodes of the surface conduction electron-emitting device is made different from each other, and heat treatment is performed to selectively react the conductive thin film extending over both device electrodes with one of the device electrodes. The emission portion can be along the edge of one of the device electrodes. For this reason, the position and shape of the electron emitting portion can be controlled, and the characteristics of the element can be made uniform.

【０２３５】また、通電フォーミングが必須ではなく、
また、通電による熱フォーミングを用いる場合において
も、その際の印加電力を著しく低減できるため、従来の
通電フォーミングによる問題点、即ち、複数素子の配線
の電圧降下による電子放出特性のばらつき、配線材料に
高価な材料を用いなければならないこと、フォーミング
の際の通電するための高価な駆動装置の必要性等が、解
決される。Also, the energization forming is not essential,
In addition, even when thermal forming by energization is used, the applied power at that time can be significantly reduced.Therefore, problems caused by conventional energizing forming, namely, variations in electron emission characteristics due to a voltage drop in wiring of a plurality of elements, wiring materials, etc. The need to use expensive materials, the need for expensive driving devices for energizing during forming, and the like are solved.

【０２３６】また、多数の表面伝導型電子放出素子を配
列形成した大面積電子源においては、各表面伝導型電子
放出素子の電子放出特性の均一化が実現され、上記電子
源を用いた画像形成装置においては、輝度むら等の画像
品位の低下及び電子放出部の蛇行による電子ビームの広
がりの問題も解決され、画像品位が大幅に向上した。In a large-area electron source in which a large number of surface conduction electron-emitting devices are arranged, the electron emission characteristics of each surface conduction electron-emitting device can be made uniform, and image formation using the above-mentioned electron source can be achieved. In the apparatus, the problem of deterioration in image quality such as uneven brightness and the problem of the spread of the electron beam due to the meandering of the electron-emitting portion were solved, and the image quality was greatly improved.

【０２３７】以上のように、本発明によれば、カラー画
像に対応可能で、高精細かつ表示品位の高い大面積フラ
ットディスプレーが、実現される。As described above, according to the present invention, a large-area flat display which is compatible with a color image, has high definition, and has high display quality is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の平面型表面伝導型電子放出素子の基本
的な一構成例を示す図である。FIG. 1 is a diagram showing a basic configuration example of a flat surface conduction electron-emitting device according to the present invention.

【図２】本発明の平面型表面伝導型電子放出素子の他の
構成例を示す図である。FIG. 2 is a diagram showing another configuration example of the flat surface conduction electron-emitting device of the present invention.

【図３】本発明の垂直型表面伝導型電子放出素子の基本
的な一構成例を示す図である。FIG. 3 is a diagram showing a basic configuration example of a vertical surface conduction electron-emitting device of the present invention.

【図４】図１の平面型表面伝導型電子放出素子の製造方
法の一例を説明するための断面図である。FIG. 4 is a cross-sectional view for explaining an example of a method for manufacturing the flat surface conduction electron-emitting device of FIG.

【図５】通電処理に用いる電圧波形の一例である。FIG. 5 is an example of a voltage waveform used for energization processing.

【図６】本発明の表面伝導型電子放出素子の電子放出特
性を測定するための測定評価系の概略図である。FIG. 6 is a schematic diagram of a measurement evaluation system for measuring electron emission characteristics of the surface conduction electron-emitting device of the present invention.

【図７】本発明の表面伝導型電子放出素子の、放出電流
Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆの関係の典型的
な例を示す図である。FIG. 7 is a diagram showing a typical example of the relationship between the emission current Ie and the device current If and the device voltage Vf of the surface conduction electron-emitting device of the present invention.

【図８】単純マトリクス配置の電子源の概略図である。FIG. 8 is a schematic diagram of an electron source having a simple matrix arrangement.

【図９】単純マトリクス配置の電子源を備えた表示パネ
ルの概略構成を示す部分切り欠き斜視図である。FIG. 9 is a partially cutaway perspective view illustrating a schematic configuration of a display panel including an electron source in a simple matrix arrangement.

【図１０】表示パネルに用いる蛍光膜の構成例を示す図
である。FIG. 10 is a diagram illustrating a configuration example of a fluorescent film used for a display panel.

【図１１】ＮＴＳＣ方式のテレビ信号に応じて画像表示
を行う画像形成装置の駆動回路の一例を示すブロック図
である。FIG. 11 is a block diagram illustrating an example of a drive circuit of an image forming apparatus that performs image display in accordance with an NTSC television signal.

【図１２】梯型配置の電子源の概略図である。FIG. 12 is a schematic view of a trapezoidal arrangement of electron sources.

【図１３】梯型配置の電子源を備えた表示パネルの概略
構成を示す部分切り欠き斜視図である。FIG. 13 is a partially cutaway perspective view showing a schematic configuration of a display panel provided with a trapezoidal arrangement of electron sources.

【図１４】実施例２にて示す表面伝導型電子放出素子の
製造工程を説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process of the surface conduction electron-emitting device shown in Example 2.

【図１５】実施例５にて示す単純マトリクス配置の電子
源の部分平面図である。FIG. 15 is a partial plan view of an electron source having a simple matrix arrangement shown in the fifth embodiment.

【図１６】図１５の電子源の部分断面図である。16 is a partial sectional view of the electron source shown in FIG.

【図１７】図１５の電子源の製造工程を説明するための
断面図である。FIG. 17 is a cross-sectional view for describing a manufacturing step of the electron source in FIG.

【図１８】図１５の電子源の製造工程を説明するための
断面図である。18 is a cross-sectional view for explaining a manufacturing process of the electron source in FIG.

【図１９】実施例６にて示す画像形成装置のブロック図
である。FIG. 19 is a block diagram of an image forming apparatus according to a sixth embodiment.

【符号の説明】[Explanation of symbols]

１ 基板 ２ 電子放出部 ３ 導電性薄膜 ４，５ 素子電極 ９ 被覆層 ２１ 段差形成部材 ５０ 導電性薄膜３を流れる素子電流Ｉｆを測定するた
めの電流計 ５１ 表面伝導型電子放出素子に素子電圧Ｖｆを印加す
るための電源 ５２ 電子放出部２より放出される放出電流Ｉｅを測定
するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部２より放出される電子を捕捉するため
のアノ−ド電極 ５５ 真空装置 ５６ 排気ポンプ １０２ Ｘ方向配線 １０３ Ｙ方向配線 １０４ 表面伝導型電子放出素子 １０５ 結線 １１１ リアプレ−ト １１２ 支持枠 １１３ ガラス基板 １１４ 蛍光膜 １１５ メタルバック １１６ フェ−スプレ−ト Ｈｖ 高圧端子 １１８ 外囲器 １２１ 黒色導電材 １２２ 蛍光体 ２０１ 表示パネル ２０２ 走査回路 ２０３ 制御回路 ２０４ シフトレジスタ ２０５ ラインメモリ ２０６ 同期信号分離回路 ２０７ 変調信号発生器 Ｖａ 直流電圧源 Ｖｘ 直流電圧源 ３０１ 表示パネル ３０２ グリッド電極 ３０３ 電子が通過するための開口 ３０４ 表面伝導型電子放出素子１０４を配線する共通
配線 ４０１ 層間絶縁膜 ４０２ コンタクトホール ４０３ Ａｕ被覆層 １００１ ディスプレイパネル２０１の駆動回路 １００２ ディスプレイコントローラ １００３ マルチプレクサ １００４ デコーダ １００５ 入出力インターフェース回路 １００６ ＣＰＵ １００７ 画像生成回路 １００８，１００９，１０１０ 画像メモリインターフ
ェース回路 １０１１ 画像入力インターフェース回路 １０１２，１０１３ ＴＶ信号受信回路 １０１４ 入力部DESCRIPTION OF SYMBOLS 1 Substrate 2 Electron emission part 3 Conductive thin film 4, 5 Device electrode 9 Covering layer 21 Step forming member 50 Ammeter for measuring device current If flowing through conductive thin film 3 51 Device voltage Vf for surface conduction type electron emitting device 52 An ammeter for measuring the emission current Ie emitted from the electron emission section 2 53 A high voltage power supply for applying a voltage to the anode electrode 54 54 Capturing the electrons emitted from the electron emission section 2 Anode electrode 55 Vacuum device 56 Exhaust pump 102 X-direction wiring 103 Y-direction wiring 104 Surface conduction electron-emitting device 105 Connection 111 Rear plate 112 Support frame 113 Glass substrate 114 Fluorescent film 115 Metal back 116 Face spray -G Hv high voltage terminal 118 envelope 121 black conductive material 122 phosphor 201 display panel 20 Scanning circuit 203 Control circuit 204 Shift register 205 Line memory 206 Synchronous signal separation circuit 207 Modulation signal generator Va DC voltage source Vx DC voltage source 301 Display panel 302 Grid electrode 303 Opening for passing electrons 304 Surface conduction electron-emitting device Common wiring for wiring 104 401 Interlayer insulating film 402 Contact hole 403 Au covering layer 1001 Display panel 201 drive circuit 1002 Display controller 1003 Multiplexer 1004 Decoder 1005 Input / output interface circuit 1006 CPU 1007 Image generation circuit 1008, 1009, 1010 Image memory interface Circuit 1011 Image input interface circuit 1012, 1013 TV signal receiving circuit 1014 Input unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂野 嘉和 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 三道 和宏 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 河手 信一 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 野村 一郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平６−20590（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01J 1/30 H01J 9/02 H01J 31/12 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshikazu Sakano 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Kazuhiro Mitomo 3-30-2 Shimomaruko, Ota-ku, Tokyo Within Canon Inc. (72) Inventor Shinichi Kawate 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Ichiro Nomura 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Stocks In-company (56) References JP-A-6-20590 (JP, A) (58) Fields investigated (Int. Cl. ⁶ , DB name) H01J 1/30 H01J 9/02 H01J 31/12

Claims (23)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 基板上に形成した一対の素子電極間に跨
がる導電性薄膜に電子放出部を有する電子放出素子にお
いて、 該一対の素子電極の該導電性薄膜と接する部分の材質
が、一方は加熱することにより温度Ｔ_A 以上の温度で該
導電性薄膜と合金化反応を示す材質であり、他方は該導
電性薄膜と合金化反応を示さないか、あるいは該温度Ｔ
_A よりも高い温度Ｔ_B 以上の温度でのみ合金化反応を示
す材質であり、温度Ｔ _A 以上の温度で該導電性薄膜と合金化反応を示す
材質のみが該導電性薄膜と合金化反応を生じており、し
かも 該電子放出部が、該導電性薄膜と接する部分の材質
が温度Ｔ_A 以上の温度で該導電性薄膜と合金化反応を示
す材質となった素子電極のエッジ部近傍に形成されてい
ることを特徴とする電子放出素子。1. An electron-emitting device having an electron-emitting portion in a conductive thin film extending between a pair of device electrodes formed on a substrate, wherein a material of a portion of the pair of device electrodes in contact with the conductive thin film is: one is a material showing a conductive thin film and the alloying at a temperature T _a temperature above by heating, or the other is not shown the conductive thin film and the alloying reaction, or the temperature T
A material showing only alloying reaction at a temperature T _B above temperature than _A, shows a conductive thin film and alloyed at a temperature T _A temperature above
Only the material undergoes an alloying reaction with the conductive thin film,
Duck electron emitting portion, the material of the portion in contact with the conductive thin film
It indicates but conductive thin alloyed at a temperature T _A temperature above
An electron-emitting device, wherein the electron-emitting device is formed in the vicinity of an edge of a device electrode made of a material . 【請求項２】 請求項１に記載の電子放出素子におい
て、 前記導電性薄膜が、Ｐｄ又はＰｄＯ又は両者の混合物か
らなり、前記電子放出部がそのエッジ部近傍に形成され
ている素子電極の内、少なくとも上記導電性薄膜と接す
る部分が、Ａｕよりなることを特徴とする電子放出素
子。2. The element electrode according to claim 1, wherein said conductive thin film is made of Pd or PdO or a mixture of both, and said electron emitting portion is formed in the vicinity of an edge portion thereof. An electron-emitting device wherein at least a portion in contact with the conductive thin film is made of Au. 【請求項３】 請求項２に記載の電子放出素子におい
て、 前記電子放出部がそのエッジ部近傍に形成されている素
子電極に対向する他方の素子電極の内、少なくとも前記
導電性薄膜と接する部分が、Ｐｔ又はＮｉよりなること
を特徴とする電子放出素子。3. The electron-emitting device according to claim 2, wherein the electron-emitting portion is in contact with at least the conductive thin film out of the other device electrode facing the device electrode formed near an edge portion thereof. Is made of Pt or Ni. 【請求項４】 請求項１に記載の電子放出素子におい
て、 前記電子放出部がそのエッジ部近傍に形成されている素
子電極の内、少なくとも前記導電性薄膜と接する部分
が、Ａｕよりなり、 上記導電性薄膜ともう一方の素子電極が、Ｐｔよりなる
ことを特徴とする電子放出素子。4. The electron-emitting device according to claim 1, wherein at least a portion of the device electrode in which the electron-emitting portion is formed in the vicinity of an edge portion thereof is in contact with the conductive thin film; An electron-emitting device, wherein the conductive thin film and the other device electrode are made of Pt. 【請求項５】 前記電子放出素子は、一対の素子電極が
同一面上に形成された平面型であることを特徴とする請
求項１〜４のいずれかに記載の電子放出素子。5. The electron-emitting device according to claim 1, wherein the electron-emitting device is of a planar type in which a pair of device electrodes are formed on the same surface. 【請求項６】 前記電子放出素子は、一方の素子電極に
隣接して設けられた絶縁層上に他方の素子電極が位置
し、該絶縁層の側面に導電性薄膜が形成された垂直型で
あることを特徴とする請求項１〜４のいずれかに記載の
電子放出素子。6. The device according to claim 1, wherein the electron-emitting device is provided on one of the device electrodes.
5. The vertical type wherein the other element electrode is located on an adjacently provided insulating layer, and a conductive thin film is formed on a side surface of the insulating layer. Electron-emitting device. 【請求項７】 前記電子放出素子は、表面伝導型電子放
出素子であることを特徴とする請求項１〜６のいずれか
に記載の電子放出素子。7. The electron-emitting device according to claim 1, wherein the electron-emitting device is a surface conduction electron-emitting device. 【請求項８】 請求項１〜７のいずれかに記載の電子放
出素子を、基板上に複数配置したことを特徴とする電子
源。8. An electron source, wherein a plurality of the electron-emitting devices according to claim 1 are arranged on a substrate. 【請求項９】 前記電子源は、複数の電子放出素子を配
列した素子列を少なくとも１列以上有し、各電子放出素
子を駆動するための配線がマトリクス配置されているこ
とを特徴とする請求項８に記載の電子源。9. The electron source has at least one element row in which a plurality of electron-emitting devices are arranged, and wirings for driving each electron-emitting element are arranged in a matrix. Item 9. An electron source according to item 8. 【請求項１０】 前記電子源は、複数の電子放出素子を
配列した素子列を少なくとも１列以上有し、各電子放出
素子を駆動するための配線が梯状配置されていることを
特徴とする請求項８に記載の電子源。10. The electron source has at least one element array in which a plurality of electron-emitting devices are arranged, and wiring for driving each electron-emitting element is arranged in a ladder configuration. An electron source according to claim 8. 【請求項１１】 請求項８〜１０のいずれかに記載の電
子源と、該電子源からの電子線の照射により画像を形成
する画像形成部材とを具備することを特徴とする画像形
成装置。11. An image forming apparatus comprising: the electron source according to claim 8; and an image forming member that forms an image by irradiating an electron beam from the electron source. 【請求項１２】 請求項１１に記載の画像形成装置にお
いて、前記画像形成部材が、蛍光体膜であることを特徴
とする画像形成装置。12. The image forming apparatus according to claim 11, wherein said image forming member is a phosphor film. 【請求項１３】 基板上に形成した一対の素子電極間に
跨がる導電性薄膜に電子放出部を有する電子放出素子の
製造方法において、 該一対の素子電極の該導電性薄膜と接する部分の材質
を、一方は加熱することにより温度Ｔ _A 以上の温度で該
導電性薄膜と合金化反応を示す材質とし、他方は該導電
性薄膜と合金化反応を示さないか、あるいは該温度Ｔ _A
よりも高い温度Ｔ _B 以上の温度でのみ合金化反応を示す
材質として該一対の素子電極を形成する工程と、 上記一対の 素子電極間に跨がる導電性薄膜を形成する工
程と、加熱処理により、温度Ｔ _A 以上の温度で該導電性薄膜と
合金化反応を示す材質のみを該導電性薄膜と合金化反応
させることで電子放出部を形成する工程 とを有すること
を特徴とする電子放出素子の製造方法。13. A method according to claim 1, wherein the device electrode is formed on a substrate.
Of an electron-emitting device having an electron-emitting portion in a conductive thin film
In the manufacturing method, a material of a portion of the pair of element electrodes in contact with the conductive thin film
The other is heated at a temperature equal to or higher than the temperature T _A.
A material that shows an alloying reaction with the conductive thin film
Does not show an alloying reaction with the conductive thin film or the temperature T _A
Alloying reaction only at temperatures higher than T _B
Forming the pair of device electrodes as the material, forming a straddle conductive thin film between the pair of element electrodes, by heat treatment, the conductive thin film at a temperature T _A temperature above
Only materials that show alloying reaction are alloyed with the conductive thin film
Forming an electron emitting portion by causing the electron emitting portion to be formed . 【請求項１４】 請求項１３に記載の電子放出素子の製
造方法において、 前記導電性薄膜を形成する工程が、 有機金属化合物溶液を塗布し、有機金属化合物薄膜を形
成する工程と、 該有機金属化合物薄膜を熱処理して金属又は金属酸化物
の微粒子からなる導電性薄膜を形成する工程からなるこ
とを特徴とする電子放出素子の製造方法。14. The method for manufacturing an electron-emitting device according to claim 13, wherein the step of forming the conductive thin film comprises: applying an organometallic compound solution to form an organometallic compound thin film; A method for producing an electron-emitting device, comprising a step of heat-treating a compound thin film to form a conductive thin film made of fine particles of metal or metal oxide. 【請求項１５】 請求項１４に記載の電子放出素子の製
造方法において、 前記有機金属化合物が、有機Ｐｄ錯体であることを特徴
とする電子放出素子の製造方法。15. The method for manufacturing an electron-emitting device according to claim 14, wherein the organometallic compound is an organic Pd complex. 【請求項１６】 請求項１３〜１５のいずれかに記載の
電子放出素子の製造方法において、 前記一対の素子電極を形成する工程が、 同一材質で素子電極対を形成する工程と、 該素子電極対の一方に電解メッキ法により被覆層を形成
する工程からなることを特徴とする電子放出素子の製造
方法。16. The method for manufacturing an electron-emitting device according to claim 13, wherein said step of forming said pair of device electrodes comprises: forming a pair of device electrodes of the same material; A method for manufacturing an electron-emitting device, comprising a step of forming a coating layer on one of a pair by electrolytic plating. 【請求項１７】 請求項１３〜１６のいずれかに記載の
電子放出素子の製造方法において、 前記電子放出部を形成する工程が、非酸化性あるいは還
元性雰囲気の下で行われることを特徴とする電子放出素
子の製造方法。17. The method of manufacturing an electron-emitting device according to claim 13, wherein the step of forming the electron-emitting portion is performed in a non-oxidizing or reducing atmosphere. Of manufacturing an electron-emitting device. 【請求項１８】 請求項１７に記載の電子放出素子の製
造方法において、 前記還元性雰囲気が、水素を含有する雰囲気であること
を特徴とする電子放出素子の製造方法。18. The method of manufacturing an electron-emitting device according to claim 17, wherein the reducing atmosphere is an atmosphere containing hydrogen. 【請求項１９】 請求項１３〜１８のいずれかに記載の
電子放出素子の製造方法において、 前記電子放出部を形成する際の加熱処理が、加熱手段に
よって素子全体を加熱するものであることを特徴とする
電子放出素子の製造方法。19. The method for manufacturing an electron-emitting device according to claim 13, wherein the heat treatment for forming the electron-emitting portion is performed by heating the entire device by a heating unit. A method for manufacturing an electron-emitting device. 【請求項２０】 請求項１３〜１８のいずれかに記載の
電子放出素子の製造方法において、 前記電子放出部を形成する際の加熱処理が、該電子放出
部を形成する領域の近傍に局所的に光を照射することに
よって、局所的に加熱するものであることを特徴とする
電子放出素子の製造方法。20. The method for manufacturing an electron-emitting device according to claim 13, wherein the heat treatment for forming the electron-emitting portion is performed locally near a region where the electron-emitting portion is formed. A method for manufacturing an electron-emitting device, wherein the device is locally heated by irradiating light on the device. 【請求項２１】 請求項１３〜１８のいずれかに記載の
電子放出素子の製造方法において、 前記電子放出部を形成する際の加熱処理が、前記一対の
素子電極の間に電圧を印加して、通電により加熱するも
のであることを特徴とする電子放出素子の製造方法。21. The method for manufacturing an electron-emitting device according to claim 13, wherein the heat treatment for forming the electron-emitting portion includes applying a voltage between the pair of device electrodes. And a method of heating by energization. 【請求項２２】 請求項８〜１０のいずれかに記載の電
子源を製造する方法であって、 前記基板上に配置される複数の電子放出素子を、請求項
１３〜２１のいずれかに記載の製造方法によって製造す
ることを特徴とする電子源の製造方法。22. The method of manufacturing an electron source according to claim 8, wherein the plurality of electron-emitting devices disposed on the substrate are provided. A method for producing an electron source, characterized in that the electron source is produced by the method described in (1). 【請求項２３】 請求項１１又は１２に記載の画像形成
装置を製造する方法であって、 請求項２２に記載の電子源の製造方法によって電子源を
製造し、得られた電子源を、前記画像形成部材と組み合
わせることを特徴とする画像形成装置の製造方法。23. A method for manufacturing the image forming apparatus according to claim 11, wherein the electron source is manufactured by the method for manufacturing an electron source according to claim 22, wherein the obtained electron source is A method for manufacturing an image forming apparatus, which is combined with an image forming member.