JP2847719B2 - Data transfer device - Google Patents
Data transfer deviceInfo
- Publication number
- JP2847719B2 JP2847719B2 JP63224560A JP22456088A JP2847719B2 JP 2847719 B2 JP2847719 B2 JP 2847719B2 JP 63224560 A JP63224560 A JP 63224560A JP 22456088 A JP22456088 A JP 22456088A JP 2847719 B2 JP2847719 B2 JP 2847719B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- data
- data transfer
- false
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ転送装置に関し、特にデータ転送装置
に下位装置を接続することなく、上位装置からデータ転
送装置の試験ができるデータ転送装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer device, and more particularly, to a data transfer device capable of testing a data transfer device from an upper device without connecting a lower device to the data transfer device.
［従来の技術］ 従来、情報処理システムにおけるデータ転送装置を試
験する場合は、データ転送装置にデータ転送を行なう入
出力装置等または試験器を接続して試験を行なってい
る。また希に、データ転送装置内にデータ折返しの機能
を設けてデータパスの試験を行なっている。2. Description of the Related Art Conventionally, when testing a data transfer device in an information processing system, an input / output device or the like for performing data transfer or a tester is connected to the data transfer device for testing. In rare cases, a data path test is performed by providing a data return function in the data transfer device.
［発明が解決しようとする課題］ しかし、情報処理システムの規模によっては、主記憶
装置の接続されたシステムバスに入出力専用のプロセッ
サを接続し、このプロセッサの下位に数100台ものデー
タ転送装置とこれに接続された入出力装置が設けられる
ことがある。この様なシステムの製造時において、デー
タ転送装置の全てに入出力装置や試験器を接続して試験
を行なうことは、試験準備のために多大の経費と床面積
とを必要とすると云う問題点がある。また入出力装置等
を接続して試験を行ない、障害が検出されたとき、その
障害がデータ転送装置側にあるのか、入出力装置側にあ
るのかの切分けが容易でなく、別の入出力装置あるいは
試験器等と入替えての試験を要し、このためにはシステ
ムを停止し、電源を落してケーブルの接続替えを行なわ
なければならない煩雑さがある。また前述のデータの折
返しによるデータパスの試験では、一連の動作シーケン
スの試験ができないと云う欠点を有している。[Problems to be Solved by the Invention] However, depending on the scale of the information processing system, an input / output dedicated processor is connected to a system bus connected to a main storage device, and several hundred data transfer devices are provided below the processor. And an input / output device connected thereto. At the time of manufacturing such a system, connecting all of the data transfer devices to the input / output device and the tester to perform the test requires a large amount of cost and floor space for test preparation. There is. In addition, when a test is performed by connecting an input / output device or the like and a failure is detected, it is not easy to determine whether the failure is on the data transfer device side or the input / output device side. It is necessary to perform a test by replacing the device with a tester or the like. For this purpose, the system must be stopped, the power must be turned off, and the cable connection must be changed. In addition, the above-described data path test by folding data has a drawback that a series of operation sequences cannot be tested.
本発明の目的は、入出力装置には閉塞中としておき、
データ転送装置を折返し状態として、上位装置からのコ
マンドと内部に格納しているコマンドとを実行すること
により、あたかも入出力装置を接続してデータ転送装置
を介して入出力装置との一連の動作シーケンスが行なわ
れているように、データ転送装置が動作して試験を行な
えるデータ転送装置を提供することにある。The object of the present invention is to leave the input / output device closed.
By executing the command from the host device and the command stored inside with the data transfer device in the folded state, a series of operations with the input / output device via the data transfer device as if the I / O device was connected An object of the present invention is to provide a data transfer device in which a data transfer device operates and performs a test as if a sequence were performed.
［課題を解決するための手段］ 本発明のデータ転送装置は、情報処理システムの主記
憶装置と周辺装置との間のデータの転送を行なうデータ
転送装置において、前記周辺装置から送出される一連の
コマンド群を予め診断用のコマンドとして格納するコマ
ンド格納手段と、前記主記憶装置と前記データ転送装置
との間を転送する診断用データを格納するデータ格納手
段と、上位装置から送られる周辺装置用のコマンドを受
信するコマンド受信手段と、前記上位装置から試験モー
ドの指示が与えられたとき、前記周辺装置に閉塞信号を
与えて上位装置からの起動信号により前記格納手段に格
納されたコマンドと前記コマンド受信手段が受信したコ
マンドとを実行し、前記データ格納手段に前記主記憶装
置からのデータを格納、又は格納されたデータを前記主
記憶装置へ転送する試験モード制御手段とを有してい
る。[Means for Solving the Problems] A data transfer device according to the present invention is a data transfer device for transferring data between a main storage device and a peripheral device of an information processing system. Command storage means for storing a command group as a diagnostic command in advance; data storage means for storing diagnostic data to be transferred between the main storage device and the data transfer device; Command receiving means for receiving a command of the test mode, and when a test mode instruction is given from the higher-level device, a command stored in the storage means by a start signal from the higher-level device by giving a blockage signal to the peripheral device, and The command receiving means executes the received command and stores the data from the main storage device in the data storage means, or stores the stored data. Test mode control means for transferring data to the main storage device.
又、本発明のデータ転送装置は、情報処理システムの
主記憶装置と周辺装置との間のデータの転送を行なうデ
ータ転送装置において、前記周辺装置から送出される一
連のコマンド群を予め診断用のコマンドとして格納する
コマンド格納手段と、前記周辺装置へ転送するデータと
比較する比較データを格納するデータ格納手段と、前記
データ格納手段に格納された比較データと前記主記憶装
置から前記周辺装置へ転送するデータとを比較する比較
手段と、上位装置から送られる周辺装置用のコマンドを
受信するコマンド受信手段と、前記上位装置から試験モ
ードの指示が与えられたとき、前記周辺装置に閉塞信号
を与えて上位装置からの起動信号により前記コマンド格
納手段に格納されたコマンドと前記コマンド受信手段が
受信したコマンドとを実行し、前記データ格納手段に格
納された比較データと前記主記憶装置から前記周辺装置
へ転送するデータとを前記比較手段により比較する試験
モード制御手段とを有している。Further, the data transfer device of the present invention is a data transfer device for transferring data between a main storage device and a peripheral device of an information processing system. Command storage means for storing as commands, data storage means for storing comparison data to be compared with data to be transferred to the peripheral device, comparison data stored in the data storage means and transfer from the main storage device to the peripheral device Comparing means for comparing data to be transmitted with the command, means for receiving a command for a peripheral device sent from a higher-level device, and a command for shutting down the peripheral device when an instruction of a test mode is given from the higher-level device. A command stored in the command storage means and a command received by the command reception means by a start signal from a host device. Run, and the data to be transferred stored as comparison data in said data storage means from said main memory to said peripheral device and a test mode control means for comparing the said comparison means.
更に、本発明のデータ転送装置は、情報処理システム
の主記憶装置と周辺装置との間のデータの転送を行なう
データ転送装置において、前記周辺装置から送出される
一連のコマンド及び前記データ転送装置内の障害を発生
させる擬障コマンド群を予め診断用のコマンドとして格
納するコマンド格納手段と、前記コマンド格納手段に格
納されている擬障コマンドにより、前記データ転送装置
内に障害を発生させる擬障発生手段と、上位装置から送
られる周辺装置用のコマンドを受信するコマンド受信手
段と、前記上位装置から試験モードの指示が与えられた
とき、前記周辺装置に閉塞信号を与えて上位装置からの
起動信号により前記コマンド格納手段に格納されたコマ
ンドと前記コマンド受信手段が受信したコマンドとを実
行し、前記擬障発生手段により前記データ転送装置内の
障害を発生させる試験モード制御手段とを有している。Further, the data transfer device of the present invention is a data transfer device for transferring data between a main storage device and a peripheral device of an information processing system. Command storage means for preliminarily storing, as a diagnostic command, a group of pseudo-failure commands that cause a fault, and a pseudo-failure that causes a fault in the data transfer device by a pseudo-failure command stored in the command storage means. Means, a command receiving means for receiving a command for a peripheral device sent from a higher-level device, and, when an instruction of a test mode is given from the higher-level device, a blockage signal to the peripheral device to give a start signal from the higher-level device. Executes the command stored in the command storage means and the command received by the command receiving means, and And a test mode control means for generating a fault in the data transfer apparatus by the step.
本発明のデータ転送装置は、情報処理システムの主記
憶装置と周辺装置との間のデータの転送を行なうデータ
転送装置において、前記周辺装置から送出される一連の
コマンド及び前記データ転送装置内の障害を発生させる
擬障コマンド群を予め診断用のコマンドとして格納する
コマンド格納手段と、前記コマンド格納手段に格納され
ている擬障コマンドにより、前記データ転送装置内に障
害を発生させる擬障発生手段と、前記擬障発生手段に擬
障発生のタイミングをあたえる擬障タイミング生成手段
と、上位装置から送られる周辺装置用のコマンドを受信
するコマンド受信手段と、前記上位位置から試験モード
の指示が与えられたとき、前記周辺装置に閉塞信号を与
えて上位装置からの起動信号により前記コマンド格納手
段に格納されたコマンドと前記コマンド受信手段が受信
したコマンドとを実行し、前記擬障発生手段と前記擬障
タイミング生成手段によって任意のタイミングで前記デ
ータ転送装置内に障害を発生させる試験モード制御手段
とを有している。A data transfer device according to the present invention is a data transfer device for transferring data between a main storage device and a peripheral device of an information processing system, wherein a series of commands transmitted from the peripheral device and a failure in the data transfer device are performed. Command storage means for storing a group of pseudo-failure commands for generating a command as a diagnostic command in advance, and a pseudo-failure generation means for generating a fault in the data transfer device by the pseudo-failure command stored in the command storage means. A false timing generating means for giving a false fault timing to the false fault generating means; a command receiving means for receiving a command for a peripheral device sent from a higher-level device; and a test mode instruction from the higher-level position. In response to this, a blockage signal is given to the peripheral device, and a command stored in the command storage means is transmitted by a start signal from a host device. Test mode control means for executing a command and a command received by the command receiving means, and causing a fault in the data transfer device at an arbitrary timing by the false fault generating means and the false timing generating means. ing.
又、本発明のデータ転送装置は、情報処理システムの
主記憶装置と周辺装置との間のデータの転送を行なうデ
ータ転送装置において、前記周辺装置から送出される一
連のコマンド及び前記データ転送装置内の障害を発生さ
せる擬障コマンド群を予め診断用のコマンドとして格納
するコマンド格納手段と、前記コマンド格納手段に格納
されている擬障コマンドにより、前記データ転送装置内
に障害を発生させる擬障発生手段と、前記擬障発生手段
に擬障発生のタイミングを与える擬障タイミング生成手
段と、前記主記憶装置と前記データ転送装置との間を転
送する診断用のデータを格納するデータ格納手段と、上
位装置から送られる周辺装置用のコマンドを受信するコ
マンド受信手段と、前記上位装置から試験モードの指示
が与えられたとき、前記周辺装置に閉塞信号を与えて、
上位装置からの起動信号により前記コマンド格納手段に
格納されているコマンドと前記コマンド受信手段が受信
したコマンドとを実行し、前記データ格納手段に前記主
記憶装置からのデータを格納、又は格納されたデータを
前記主記憶装置へ転送し、前記擬障発生手段と前記擬障
タイミング生成手段によって任意のタイミングで前記デ
ータ転送装置内に障害を発生させる試験モード制御手段
とを有している。Further, the data transfer device of the present invention is a data transfer device for transferring data between a main storage device and a peripheral device of an information processing system, wherein a series of commands sent from the peripheral device and the Command storage means for preliminarily storing, as a diagnostic command, a group of pseudo-failure commands that cause a fault, and a pseudo-failure that causes a fault in the data transfer device by a pseudo-failure command stored in the command storage means. Means, a false timing generating means for giving the timing of false fault occurrence to the false fault generating means, a data storage means for storing diagnostic data to be transferred between the main storage device and the data transfer device, Command receiving means for receiving a command for a peripheral device sent from a higher-level device, and when a test mode instruction is given from the higher-level device, Serial given a blockage signal to the peripheral device,
The command stored in the command storage unit and the command received by the command reception unit are executed by a start signal from a host device, and the data from the main storage device is stored or stored in the data storage unit. Test mode control means for transferring data to the main storage device and causing a fault in the data transfer device at an arbitrary timing by the false fault generating means and the false fault timing generating means is provided.
［実施例］ 以下、本発明の実施例について図面を参照して説明す
る。[Example] Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図は本発明の第１の実施例の構成を示すブロック
図で、データ転送装置が入出カプロセッサに接続された
チャネル装置である場合を示している。FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention, in which a data transfer device is a channel device connected to an input / output processor.
第１図において、システムバスに主プロセッサ1,主記
憶装置2,入出力プロセッサ３および診断プロセッサ４が
接続されていて、さらに入出力プロセッサ３には複数の
チャネル装置５が接続され、チャネル装置５のそれぞれ
に入出力制御装置６を介して入出力装置７が接続されて
いる。In FIG. 1, a main processor 1, a main storage device 2, an input / output processor 3, and a diagnostic processor 4 are connected to a system bus, and a plurality of channel devices 5 are connected to the input / output processor 3, Are connected to an input / output device 7 via an input / output control device 6.
チャネル装置５は、従来から設けられている、チャネ
ル制御回路50と、システムバス幅と同バイトの送信バッ
ファ51と、送信バッファ51に接続されたセレクタ52と、
セレクタ52に接続された１バイトの送信レジスタ53と、
送信レジスタ53の内容を入出力制御装置６との間のデー
タ送受線に送出する１バイトのドライバDRと、このデー
タ送受線に接続された１バイトのレシーバREと、レシー
バREからの出力を受ける１バイトの受信レジスタ55と、
受信レジスタ55の内容をシステムバス幅と同バイト分蓄
積して出力する受信バッフア54とを有する。The channel device 5 includes a conventionally provided channel control circuit 50, a transmission buffer 51 having the same byte as the system bus width, a selector 52 connected to the transmission buffer 51,
A one-byte transmission register 53 connected to the selector 52,
A one-byte driver DR for transmitting the contents of the transmission register 53 to a data transmission / reception line with the input / output control device 6, a one-byte receiver RE connected to the data transmission / reception line, and receiving an output from the receiver RE. A 1-byte receive register 55,
A reception buffer 54 for accumulating and outputting the contents of the reception register 55 for the same bytes as the system bus width.
チャネル装置５は、新らしく、送信バッファ51への入
力を並列に引込んで送信されるコマンドを受信するコマ
ンド受信回路56と、入出力制御装置６が送出する一連の
コマンド群を試験用として保持する診断コマンドバッフ
ァ57と、転送するデータを保持する診断データバッファ
60と、チャネル制御回路50の入出力線を並列に引込んだ
試験モード制御回路58と、レシーバREと受信レジスタ55
との間に設けられ試験モード制御回路58の制御により、
レシーバREの出力と診断コマンドバッファ57からの出力
と診断データバッファ60からの出力とを切替えて受信レ
ジスタ55に出力するセレクタ59とを有している。The channel device 5 newly holds a command receiving circuit 56 for receiving a command transmitted by pulling in the input to the transmission buffer 51 in parallel and a series of commands transmitted by the input / output control device 6 for testing. Diagnostic command buffer 57 and diagnostic data buffer for holding data to be transferred
60, a test mode control circuit 58 in which input / output lines of the channel control circuit 50 are drawn in parallel, a receiver RE and a reception register 55
Under the control of the test mode control circuit 58,
A selector 59 that switches between the output of the receiver RE, the output from the diagnostic command buffer 57, and the output from the diagnostic data buffer 60 and outputs the output to the reception register 55.
なお、チャネル制御回路50は、入出力プロセッサ３を
介して与えられる試験モード指定信号と試験モード解除
信号との２つの信号は無視するが、他の制御信号ならび
に制御は総て試験モード中であっても実行する。また、
試験モード制御回路58は、入出力プロセッサ３との間で
は試験モード指定信号と試験モード解除信号との２つの
信号の受信を行なって、この指定と解除との期間は、入
出力制御装置６へ閉塞信号（例えばローレベル）を送出
し、入出力制御装置６に代ってチャネル制御回路50との
制御信号の送受、コマンド受信回路56の受信コマンドの
実行、本来入出力制御装置６から入出力プロセッサ３へ
送られるべきコマンドを診断コマンドバッファ57からセ
レクタ59を介して送出させる等の逐次制御動作を行な
う。The channel control circuit 50 ignores the two signals of the test mode designation signal and the test mode release signal provided via the input / output processor 3, but all other control signals and control are in the test mode. Even run. Also,
The test mode control circuit 58 receives two signals, a test mode designation signal and a test mode release signal, between the input / output processor 3 and the input / output processor 3. Sends a closing signal (for example, low level), sends and receives a control signal to and from the channel control circuit 50 in place of the input / output control device 6, executes a received command by the command receiving circuit 56, and performs input / output from the input / output control device 6 A sequential control operation such as sending a command to be sent to the processor 3 from the diagnostic command buffer 57 via the selector 59 is performed.
第２図は第１図の試験モード中におけるデータ転送動
作の一例を示すシーケンス図である。第２図において、
チャネル装置と入出力装置（入出力制御装置を含む）と
の間の点線は、試験モード中でない場合送受されること
を示している。以下、第２図を参照して第１図の動作に
ついて説明する。FIG. 2 is a sequence diagram showing an example of a data transfer operation during the test mode of FIG. In FIG.
The dotted line between the channel device and the input / output device (including the input / output control device) indicates that the data is transmitted / received when not in the test mode. Hereinafter, the operation of FIG. 1 will be described with reference to FIG.
先ず、主プロセッサ１または診断プロセッサ４からチ
ャネル装置５のアドレスを指定して試験モード指定が行
なわれると、入出力プロセッサ３は、この情報を受けて
指定されたアドレスのチャネル装置５に制御信号線を介
して試験モード指定を行なう。First, when the test mode is specified by specifying the address of the channel device 5 from the main processor 1 or the diagnostic processor 4, the input / output processor 3 receives this information and sends the control signal line to the channel device 5 of the specified address. The test mode is specified via.
試験モード制御回路58は、この指定を受けて、入出力
制御装置６に閉塞信号を送出して、チャネル装置５との
間の全ての接続線を開放状態とさせる。Upon receiving this designation, the test mode control circuit 58 sends a closing signal to the input / output control device 6 to open all the connection lines with the channel device 5.
次に、主プロセッサ１または診断プロセッサ４は、デ
ータ転送に必要な情報が主記憶装置２上に揃えられる
と、入出力プロセッサ３にデータ転送の指示を与える。Next, when the information necessary for the data transfer is arranged in the main storage device 2, the main processor 1 or the diagnostic processor 4 gives the input / output processor 3 a data transfer instruction.
そこで、入出力プロセッサ３は、主記憶装置２の指定
された制御情報から指定されているチャネル装置５のア
ドレスを知り、このチャネル装置５に起動信号を送る。
この起動信号は、チャネル制御回路50を介して入出力制
御回路６へ送出されようとするが、入出力制御回路６は
受けることができず、代りに試験モード制御回路58が受
ける。Then, the input / output processor 3 knows the address of the designated channel device 5 from the designated control information of the main storage device 2 and sends an activation signal to the channel device 5.
This start signal is to be transmitted to the input / output control circuit 6 through the channel control circuit 50, but cannot be received by the input / output control circuit 6, but is received by the test mode control circuit 58 instead.
試験モード制御回路58は、起動信号を受けると、診断
コマンドバッファ57に指示して、診断コマンドバッファ
57に格納されている制御情報読出しのコマンドを読出さ
せ、セレクタ59,受信レジスタ55,受信バッファ54を介し
て、このコマンドを入出力プロセッサ３に割込み信号と
して与える。When receiving the start signal, the test mode control circuit 58 instructs the diagnostic command buffer 57 to
The control information read command stored in 57 is read, and this command is supplied to the input / output processor 3 as an interrupt signal via the selector 59, the reception register 55, and the reception buffer 54.
そこで、入出力プロセッサ３は、再び通常の方法で、
上記の主記憶装置２の指定された制御情報から、送受信
の指定、主記憶装置２の転送データのアドレス等の情報
を含んだデータコントロールワードを送信する。このデ
ータコントロールワードは、コマンド受信回路56で受信
され、この受信が試験モード制御回路58に伝えられる
と、試験モード制御回路58は、再び診断コマンドバッフ
ァ57に指示して、診断コマンドバッファ57に格納されて
いるデータ転送要求コマンドを読出させ、前回と同様に
セレクタ59等を介して入出力プロセッサ３に割込み信号
として与える。Then, the input / output processor 3 again uses the normal method,
From the control information specified in the main storage device 2, a data control word including information such as designation of transmission and reception and an address of transfer data of the main storage device 2 is transmitted. This data control word is received by the command receiving circuit 56, and when this reception is transmitted to the test mode control circuit 58, the test mode control circuit 58 instructs the diagnostic command buffer 57 again and stores it in the diagnostic command buffer 57. The read data transfer request command is read and applied to the input / output processor 3 via the selector 59 and the like as an interrupt signal as in the previous case.
その結果、入出力プロセッサ３は、通常の方法で主記
憶装置２の指定されたアドレスからのデータを送信バッ
ファ51へ転送する。As a result, the input / output processor 3 transfers the data from the specified address of the main storage device 2 to the transmission buffer 51 in a usual manner.
このとき、チャネル制御回路50は、試験モード制御回
路58との間で制御信号の送受を行ないつつ、転送データ
を送信バッファ51に受信させ、受信されたデータをセレ
クタ52,送信レジスタ53,ドライバDR,レシーバーREを介
して診断データバッファ60に格納する。At this time, the channel control circuit 50 causes the transmission buffer 51 to receive the transfer data while transmitting and receiving the control signal to and from the test mode control circuit 58, and transmits the received data to the selector 52, the transmission register 53, and the driver DR. , Stored in the diagnostic data buffer 60 via the receiver RE.
次いで所定のデータ転送後、試験モード制御回路58は
診断コマンドバッファ57に指示して、診断コマンドバッ
ファ57から終了ステータス要求コマンドを送出させ、制
御線を介してチャネル制御回路50を受けた確認信号を受
けて、再び診断コマンドバッファ57に指示して、診断コ
マンドバッファ57から終了ステータスおよび終了コマン
ドを前回と同様にセレクタ59等を介して入出力プロセッ
サ３に送出させて一連の転送動作を終了する。Next, after a predetermined data transfer, the test mode control circuit 58 instructs the diagnostic command buffer 57 to transmit an end status request command from the diagnostic command buffer 57, and outputs a confirmation signal received by the channel control circuit 50 via the control line. Upon receiving the instruction, the diagnostic command buffer 57 is again instructed to send an end status and an end command from the diagnostic command buffer 57 to the input / output processor 3 via the selector 59 and the like as in the previous case, thereby ending a series of transfer operations.
なお、上記のデータ転送では、入出力装置への送信の
場合について述べたが、受信の試験では送信で診断デー
タバッファ60に格納したデータをセレクタ59,受信レジ
スタ55,受信バッファ54を介して主記憶装置２へ送出す
ればよい。In the above data transfer, the case of transmission to the input / output device has been described. However, in the reception test, data stored in the diagnostic data buffer 60 by transmission is mainly transmitted through the selector 59, the reception register 55, and the reception buffer 54. What is necessary is just to send to the storage device 2.
第３図は本発明の第２の実施例の構成を示すブロック
図で、診断データバッファ60の代わりに、比較データバ
ッファ61と比較器62が設けられている点を除いて、第１
図のものと同様の構成を有する。比較データバッファ61
は、主記憶装置２から転送されてくるデータと比較する
データを格納するためのものである。比較器62は、主記
憶装置から転送されてくるデータと比較データバッファ
61に格納されたデータとを比較するためのものである。FIG. 3 is a block diagram showing the configuration of the second embodiment of the present invention. The first embodiment differs from the first embodiment in that a comparison data buffer 61 and a comparator 62 are provided instead of the diagnostic data buffer 60.
It has a configuration similar to that of the figure. Comparison data buffer 61
Is for storing data to be compared with data transferred from the main storage device 2. The comparator 62 includes a data transferred from the main storage device and a comparison data buffer.
It is for comparing with the data stored in 61.
第４図は第３図の試験モード中におけるデータ転送動
作の一例を示すシーケンス図である。以下、第２図と相
違する点についてのみ、説明する。FIG. 4 is a sequence diagram showing an example of a data transfer operation during the test mode of FIG. Hereinafter, only differences from FIG. 2 will be described.
チャネル制御回路50は、試験モード制御回路58との間
で制御信号の送受を行ないつつ、転送データを送信バッ
ファ51に受信させ、受信されたデータをセレクタ52,送
信レジスタ53,ドライバDR,レシーバーREを介し比較デー
タバッファ61に格納された比較データとの比較を比較器
62で行なう。比較データバッファ１には予め主記憶装置
２に格納されているデータと同じデータを格納してお
く。受信の試験では、予め診断コマンドバッファ57に特
定のデータを格納しておいて、これを送出してもよい
し、データコントロールワードに折返し情報を含ませ、
この折返し情報を受けた試験モード制御回路58は、送信
バッファ51が受けたデータをドライバDR,レシーバーRE
を介して受信バッファ54に蓄積させ、チャネル制御回路
50に指示して返送させてもよい。The channel control circuit 50 causes the transmission buffer 51 to receive the transfer data while transmitting and receiving the control signal to and from the test mode control circuit 58, and transmits the received data to the selector 52, the transmission register 53, the driver DR, and the receiver RE. The comparison with the comparison data stored in the comparison data buffer 61 via the comparator
Perform at 62. The same data as the data stored in the main storage device 2 is stored in the comparison data buffer 1 in advance. In the reception test, specific data may be stored in the diagnostic command buffer 57 in advance and transmitted, or the data control word may include return information,
The test mode control circuit 58 receiving the return information converts the data received by the transmission buffer 51 into the driver DR and the receiver RE.
Is stored in the reception buffer 54 through the channel control circuit.
You may instruct 50 to return it.
第５図は本発明の第３の実施例の構成を示すブロック
図で、診断データバッファ60の代わりに、擬障発生回路
63が設けられている点を除いて、第１図のものと同様の
構成を有する。診断コマンドバッファ57は、データ転送
装置内の障害を発生させる擬障コマンド群をも試験用と
して保持する。擬障発生回路63は、診断コマンドバッフ
ァ57に格納されている擬障コマンドで試験モード制御回
路58の指示によりチャネル装置５内に障害を発生させ
る。試験モード制御回路58は、擬障発生回路63へ指示を
送出し、チャネル装置５内に障害を発生させる。FIG. 5 is a block diagram showing the configuration of a third embodiment of the present invention.
It has the same configuration as that of FIG. 1 except that 63 is provided. The diagnostic command buffer 57 also holds a group of pseudo-failure commands that cause a failure in the data transfer device for testing. The false fault generating circuit 63 generates a fault in the channel device 5 in accordance with an instruction of the test mode control circuit 58 by a false fault command stored in the diagnostic command buffer 57. The test mode control circuit 58 sends an instruction to the false failure generating circuit 63 to cause a failure in the channel device 5.
第５図の試験モード中におけるデータ転送動作は、第
４図に示した第３図のものと同様である。以下、第２の
実施例と相違する点についてのみ説明する。The data transfer operation during the test mode in FIG. 5 is the same as that in FIG. 3 shown in FIG. Hereinafter, only differences from the second embodiment will be described.
試験モード制御回路58がデータ転送中にコマンドバッ
ファ57にチャネル装置５内に障害を発生させる擬障コマ
ンドを見つけると、擬障発生回路63へ擬障発生の指示を
送出する。擬障発生回路63は、擬障コマンドをデコード
し、指定されたチャネル装置５内の回路の障害を発生さ
せる。When the test mode control circuit 58 finds a false fault command that causes a fault in the channel device 5 in the command buffer 57 during data transfer, it sends out a false fault instruction to the false fault generating circuit 63. The false fault generating circuit 63 decodes the false fault command and generates a fault in a circuit in the designated channel device 5.
第６図は本発明の第４の実施例の構成を示すブロック
図で、擬障タイミング生成回路64が付加されている点を
除いて、第５図のものと同様の構成を有する。擬障タイ
ミング生成回路64は、試験モード制御回路58の指示によ
り、擬障発生回路63で擬障を発生させるタイミングを生
成する。擬障発生回路63は、診断コマンドバッファ57に
格納されている診断コマンドをデコードし、擬障タイミ
ング生成回路64の指示により、チャネル装置５内に障害
を発生させる。試験モード制御回路58は、擬障タイミン
グ生成回路64へ指示を送出し、チャネル装置５内で障害
を発生させるタイミングを生成させる。FIG. 6 is a block diagram showing the configuration of the fourth embodiment of the present invention, which has the same configuration as that of FIG. 5 except that a false timing generator 64 is added. The false fault timing generation circuit 64 generates a timing at which the false fault generation circuit 63 generates a false fault according to an instruction from the test mode control circuit 58. The false fault generating circuit 63 decodes the diagnostic command stored in the diagnostic command buffer 57 and generates a fault in the channel device 5 according to an instruction from the false fault timing generating circuit 64. The test mode control circuit 58 sends an instruction to the false fault timing generation circuit 64 to generate a timing at which a fault occurs in the channel device 5.
第４の実施例では、試験モード制御回路58がデータ転
送中に診断コマンドバッファ57にチャネル装置５内に障
害を発生させる擬障コマンドを見つけると、擬障タイミ
ング生成回路64へタイミングの生成の指示を送出する。
擬障タイミング生成回路64は、試験モード制御回路58の
指示に従って、擬障発生のタイミングを生成し、擬障発
生回路63へ送出する。擬障発生回路63は診断コマンドバ
ッファ57の出力をデコードし、擬障タイミング生成回路
64からのタイミングで、チャネル装置５の任意の回路の
障害を発生させる。In the fourth embodiment, when the test mode control circuit 58 finds a false fault command that causes a fault in the channel device 5 in the diagnostic command buffer 57 during data transfer, it instructs the false fault timing generating circuit 64 to generate timing. Is sent.
The false fault timing generation circuit 64 generates a false fault occurrence timing according to the instruction of the test mode control circuit 58, and sends it to the false fault generation circuit 63. The false fault generating circuit 63 decodes the output of the diagnostic command buffer 57 and generates a false fault timing generating circuit.
At timing from 64, a failure of an arbitrary circuit of the channel device 5 is generated.
第７図は本発明の第５の実施例の構成を示すブロック
図で、第１の実施例で設けられた診断データバッファ60
が付加されている点を除いて、第６図のものと同様の構
成を有する。FIG. 7 is a block diagram showing the configuration of a fifth embodiment of the present invention. The diagnostic data buffer 60 provided in the first embodiment is shown in FIG.
6 has the same configuration as that of FIG. 6 except that.
第５の実施例の動作は、第１の実施例と第４の実施例
の動作を合わせたものなので、その説明を省略する。The operation of the fifth embodiment is a combination of the operations of the first and fourth embodiments, and a description thereof will be omitted.
なお、上記の実施例では、入出力プロセッサ３とチャ
ネル装置５との間に送受されるコマンドは、データバス
を介して行なわれるものとしたが、これらのコマンドが
制御線を介して行なわれる場合にはコマンド受信回路56
および診断コマンドバッファ57は共に入出力プロセッサ
３との間の制御線に並列に接続されることになる。In the above embodiment, the commands transmitted and received between the input / output processor 3 and the channel device 5 are performed via the data bus. However, when these commands are performed via the control line, Has a command receiving circuit 56
The diagnostic command buffer 57 and the diagnostic command buffer 57 are both connected in parallel to a control line with the input / output processor 3.
［発明の効果］ 以上詳細に説明したように、本発明によればデータ転
送装置内に入出力装置へのコマンドとデータの受信と、
入出力装置からのコマンドを格納していて、これらのコ
マンドを実行することにより、あたかも入出力装置を接
続し、入出力装置との一連の動作シーケンスを行なって
いるようにすることができるので、データ転送装置に入
出力装置または試験器を接続せずに、データ転送装置の
試験を行なうことができ、試験工数が大幅に節減される
という効果がある。[Effects of the Invention] As described in detail above, according to the present invention, reception of a command and data to an input / output device in a data transfer device,
By storing commands from the input / output device and executing these commands, it is possible to connect the input / output device and perform a series of operation sequences with the input / output device. The test of the data transfer device can be performed without connecting the input / output device or the tester to the data transfer device, which has the effect of significantly reducing the number of test steps.
第１図は本発明の第１の実施例の構成を示すブロック
図、第２図は第１図の試験モード中におけるデータ転送
動作の一例を示すシーケンス図、第３図は本発明の第２
の実施例の構成を示すブロック図、第４図は第３図の試
験モード中におけるデータ転送動作の一例を示すシーケ
ンス図、第５図は本発明の第３の実施例の構成を示すブ
ロック図、第６図は本発明の第４の実施例の構成を示す
ブロック図、第７図は本発明の第５の実施例の構成を示
すブロック図である。 １……主プロセッサ、２……主記憶装置、３……入出力
プロセッサ、４……診断プロセッサ、５……チャネル装
置、６……入出力制御装置、７……入出力装置、50……
チャネル制御装置、51……送信バッファ、52,59……セ
レクタ、53……送信レジスタ、55……受信レジスタ、56
……コマンド受信回路、57……診断コマンドバッファ、
58……試験モード制御回路、60……診断データバッフ
ァ、61……比較データバッファ、62……比較器、63……
擬障発生回路、64……擬障タイミング生成回路。FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention, FIG. 2 is a sequence diagram showing an example of a data transfer operation during the test mode of FIG. 1, and FIG. 3 is a second embodiment of the present invention.
FIG. 4 is a block diagram showing an example of a data transfer operation in the test mode of FIG. 3, and FIG. 5 is a block diagram showing a configuration of a third embodiment of the present invention. FIG. 6 is a block diagram showing the configuration of the fourth embodiment of the present invention, and FIG. 7 is a block diagram showing the configuration of the fifth embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... Main processor, 2 ... Main storage device, 3 ... Input / output processor, 4 ... Diagnostic processor, 5 ... Channel device, 6 ... Input / output control device, 7 ... Input / output device, 50 ...
Channel control device, 51 transmission buffer, 52, 59 selector, 53 transmission register, 55 reception register, 56
…… Command receiving circuit, 57 …… Diagnostic command buffer,
58 ... test mode control circuit, 60 ... diagnostic data buffer, 61 ... comparison data buffer, 62 ... comparator, 63 ...
False fault generation circuit, 64 ... False fault timing generation circuit.
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 11/22 - 11/26 G06F 13/00 301Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) G06F 11/22-11/26 G06F 13/00 301
Claims (5)
との間のデータの転送を行なうデータ転送装置におい
て、 前記周辺装置から送出される一連のコマンド群を予め診
断用のコマンドとして格納するコマンド格納手段と、 前記主記憶装置と前記データ転送装置との間を転送する
診断用データを格納するデータ格納手段と、 上位装置から送られる周辺装置用のコマンドを受信する
コマンド受信手段と、 前記上位装置から試験モードの指示が与えられたとき、
前記周辺装置に閉塞信号を与えて、上位装置からの起動
信号により前記コマンド格納手段に格納されたコマンド
と前記コマンド受信手段が受信したコマンドとを実行
し、前記データ格納手段に前記主記憶装置からのデータ
を格納、又は格納されたデータを前記主記憶装置へ転送
する試験モード制御手段とを有することを特徴とするデ
ータ転送装置。1. A data transfer device for transferring data between a main storage device and a peripheral device of an information processing system, wherein a series of commands sent from the peripheral device are stored in advance as diagnostic commands. Storage means; data storage means for storing diagnostic data transferred between the main storage device and the data transfer device; command receiving means for receiving a command for a peripheral device sent from a higher-level device; When the test mode instruction is given from the device,
By giving a blockage signal to the peripheral device, a command stored in the command storage means and a command received by the command reception means are executed by a start signal from a higher-level device, and the data storage means is transmitted from the main storage device. And a test mode control unit for storing the data or transferring the stored data to the main storage device.
との間のデータの転送を行なうデータ転送装置におい
て、 前記周辺装置から送出される一連のコマンド群を予め診
断用のコマンドとして格納するコマンド格納手段と、 前記周辺装置へ転送するデータと比較する比較データを
格納するデータ格納手段と、 前記データ格納手段に格納された比較データと前記主記
憶装置から前記周辺装置へ転送するデータとを比較する
比較手段と、 上位装置から送られる周辺装置用のコマンドを受信する
コマンド受信手段と、 前記上位装置から試験モードの指示が与えられたとき、
前記周辺装置に閉塞信号を与えて、上位装置からの起動
信号により前記コマンド格納手段に格納されたコマンド
と前記コマンド受信手段が受信したコマンドとを実行
し、前記データ格納手段に格納された比較データと前記
主記憶装置から前記周辺装置へ転送するデータとを前記
比較手段により比較する試験モード制御手段とを有する
ことを特徴とするデータ転送装置。2. A data transfer device for transferring data between a main storage device and a peripheral device of an information processing system, wherein a command group for storing a series of commands sent from the peripheral device as a diagnostic command in advance. Storage means; data storage means for storing comparison data to be compared with data to be transferred to the peripheral device; comparison data stored in the data storage means with data to be transferred from the main storage device to the peripheral device A comparing unit, a command receiving unit that receives a command for a peripheral device sent from a higher-level device, and when a test mode instruction is given from the higher-level device,
A blockage signal is given to the peripheral device, a command stored in the command storage unit and a command received by the command reception unit are executed by a start signal from a host device, and the comparison data stored in the data storage unit is executed. And a test mode control means for comparing the data to be transferred from the main storage device to the peripheral device by the comparing means.
との間のデータの転送を行なうデータ転送装置におい
て、 前記周辺装置から送出される一連のコマンド及び前記デ
ータ転送装置内の障害を発生させる擬障コマンド群を予
め診断用のコマンドとして格納するコマンド格納手段
と、 前記コマンド格納手段に格納されている擬障コマンドに
より、前記データ転送装置内に障害を発生させる擬障発
生手段と、 上位装置から送られる周辺装置用のコマンドを受信する
コマンド受信手段と、 前記上位装置から試験モードの指示が与えられたとき、
前記周辺装置に閉塞信号を与えて、上位装置からの起動
信号により前記コマンド格納手段に格納されたコマンド
と前記コマンド受信手段が受信したコマンドとを実行
し、前記擬障発生手段により前記データ転送装置内の障
害を発生させる試験モード制御手段とを有することを特
徴とするデータ転送装置。3. A data transfer device for transferring data between a main storage device and a peripheral device of an information processing system, wherein a series of commands sent from the peripheral device and a fault in the data transfer device are generated. Command storage means for storing a false command group as a diagnostic command in advance; false fault generating means for causing a fault in the data transfer device by the false command stored in the command storage means; Command receiving means for receiving a command for a peripheral device sent from the host device, when an instruction of a test mode is given from the higher-level device,
The peripheral device is provided with a blockage signal, a command stored in the command storage unit and a command received by the command receiving unit are executed by a start signal from a higher-level device, and the data transfer device is executed by the pseudo failure generating unit. And a test mode control means for generating a failure in the data transfer apparatus.
との間のデータの転送を行なうデータ転送装置におい
て、 前記周辺装置から送出される一連のコマンド及び前記デ
ータ転送装置内の障害を発生させる擬障コマンド群を予
め診断用のコマンドとして格納するコマンド格納手段
と、 前記コマンド格納手段に格納されている擬障コマンドに
より、前記データ転送装置内に障害を発生させる擬障発
生手段と、 前記擬障発生手段に擬障発生のタイミングをあたえる擬
障タイミング生成手段と、 上位装置から送られる周辺装置用のコマンドを受信する
コマンド受信手段と、 前記上位置から試験モードの指示が与えられたとき、前
記周辺装置に閉塞信号を与えて、上位装置からの起動信
号により前記コマンド格納手段に格納されたコマンドと
前記コマンド受信手段が受信したコマンドとを実行し、
前記擬障発生手段と前記擬障タイミング生成手段によっ
て任意のタイミングで前記データ転送装置内に障害を発
生させる試験モード制御手段とを有することを特徴とす
るデータ転送装置。4. A data transfer device for transferring data between a main storage device and a peripheral device of an information processing system, wherein a series of commands sent from the peripheral device and a failure in the data transfer device are generated. Command storage means for storing a false command group as a diagnostic command in advance; false fault generating means for causing a fault in the data transfer device by the false command stored in the command storage means; A false timing generating means for giving a false fault timing to the fault generating means, a command receiving means for receiving a command for a peripheral device sent from a higher-level device, and when a test mode instruction is given from the upper position, A command stored in the command storage means is provided by a start signal from a higher-level device by giving a blockage signal to the peripheral device. Run the command to command received by the receiving means,
A data transfer device, comprising: a test failure control means for causing a fault in the data transfer device at an arbitrary timing by the pseudo-failure generating means and the pseudo-failure timing generating means.
との間のデータの転送を行なうデータ転送装置におい
て、 前記周辺装置から送出される一連のコマンド及び前記デ
ータ転送装置内の障害を発生させる擬障コマンド群を予
め診断用のコマンドとして格納するコマンド格納手段
と、 前記コマンド格納手段に格納されている擬障コマンドに
より、前記データ転送装置内に障害を発生させる擬障発
生手段と、 前記擬障発生手段に擬障発生のタイミングをあたえる擬
障タイミング生成手段と、 前記主記憶装置と前記データ転送装置との間を転送する
診断用のデータを格納するデータ格納手段と、 上位装置から送られる周辺装置用のコマンドを受信する
コマンド受信手段と、 前記上位装置から試験モードの指示が与えられたとき、
前記周辺装置に閉塞信号を与えて、上位装置からの起動
信号により前記コマンド格納手段に格納されているコマ
ンドと前記コマンド受信手段が受信したコマンドとを実
行し、前記データ格納手段に前記主記憶装置からのデー
タを格納、又は格納されたデータを前記主記憶装置へ転
送し、前記擬障発生手段と前記擬障タイミング生成手段
によって任意のタイミングで前記データ転送装置内に障
害を発生させる試験モード制御手段とを有することを特
徴とするデータ転送装置。5. A data transfer device for transferring data between a main storage device and a peripheral device of an information processing system, wherein a series of commands sent from the peripheral device and a failure in the data transfer device are generated. Command storage means for storing a false command group as a diagnostic command in advance; false fault generating means for causing a fault in the data transfer device by the false command stored in the command storage means; A false timing generating means for giving a false fault timing to the fault generating means; a data storage means for storing diagnostic data to be transferred between the main storage device and the data transfer device; Command receiving means for receiving a command for a peripheral device, and when a test mode instruction is given from the higher-level device,
A blockage signal is given to the peripheral device, a command stored in the command storage unit and a command received by the command reception unit are executed by a start signal from a higher-level device, and the main storage device is stored in the data storage unit. Test mode control for storing data from the data transfer device, or transferring the stored data to the main storage device, and causing a fault in the data transfer device at an arbitrary timing by the false fault generating means and the false timing generating means. And a data transfer device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224560A JP2847719B2 (en) | 1988-09-09 | 1988-09-09 | Data transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224560A JP2847719B2 (en) | 1988-09-09 | 1988-09-09 | Data transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273433A JPH0273433A (en) | 1990-03-13 |
| JP2847719B2 true JP2847719B2 (en) | 1999-01-20 |
Family
ID=16815693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224560A Expired - Lifetime JP2847719B2 (en) | 1988-09-09 | 1988-09-09 | Data transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847719B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5285436A (en) * | 1976-01-09 | 1977-07-15 | Nec Corp | Data channel device |
| JPS6051744B2 (en) * | 1978-12-08 | 1985-11-15 | 株式会社日立製作所 | Simulated failure generation method |
| JPS62284446A (en) * | 1986-06-02 | 1987-12-10 | Nec Corp | Data transfer device |
| JPS6368950A (en) * | 1986-09-10 | 1988-03-28 | Hitachi Ltd | Testing system for processing channel fault |
-
1988
- 1988-09-09 JP JP63224560A patent/JP2847719B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0273433A (en) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1263759A (en) | Arrangement for on-line diagnostic testing of an off- line standby processor in a duplicated processor configuration | |
| WO1985003151A1 (en) | Method of and apparatus for diagnosing channel control unit | |
| Whetsel | A Proposed Method of Accessing 1149.1 in a Backplane Environment. | |
| JP2847719B2 (en) | Data transfer device | |
| JPH01211043A (en) | Data transfer equipment | |
| JPH0376352A (en) | Simulating test equipment | |
| JP2710777B2 (en) | Test circuit for intermediate control unit | |
| JP2776679B2 (en) | Information processing system | |
| JPH079635B2 (en) | Data transfer device | |
| JPH0319055A (en) | Data transfer device | |
| US4327409A (en) | Control system for input/output apparatus | |
| JPS5844523A (en) | Interface adaptor device | |
| JP3615306B2 (en) | Storage device access system | |
| JPH1011370A (en) | Multiple system | |
| JP3095060B2 (en) | ATM switch device | |
| JPS6010379A (en) | Data transfer system of data processing system | |
| JPH04223733A (en) | Serial communication system | |
| JPS6027054B2 (en) | Input/output control method | |
| JPH05160879A (en) | Diagnostic method for data transfer equipment | |
| JPS5850380B2 (en) | Control system testing equipment | |
| JPS6137658B2 (en) | ||
| JPS6160164A (en) | Data transfer device | |
| JPH0441859B2 (en) | ||
| JPH0813040B2 (en) | I / O control LSI with folding function | |
| JPS6113845A (en) | Communication control equipment |