JP2847645B2 - 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置 - Google Patents
半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置Info
- Publication number
- JP2847645B2 JP2847645B2 JP8357095A JP35709596A JP2847645B2 JP 2847645 B2 JP2847645 B2 JP 2847645B2 JP 8357095 A JP8357095 A JP 8357095A JP 35709596 A JP35709596 A JP 35709596A JP 2847645 B2 JP2847645 B2 JP 2847645B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- ticl
- reactor
- sih
- titanium silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 229910021341 titanium silicide Inorganic materials 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000007789 gas Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910008484 TiSi Inorganic materials 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 230000003993 interaction Effects 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000007598 dipping method Methods 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- KWGKDLIKAYFUFQ-UHFFFAOYSA-M lithium chloride Chemical compound [Li+].[Cl-] KWGKDLIKAYFUFQ-UHFFFAOYSA-M 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
の製造に関し、特に、ＴｉＣｌ２を使用して、ゲート電
極上にチタニウムシリサイドを形成する技術に関するも
のであり、ソース／ドレイン領域、ポリシリコン配線お
よび他の構造を製造することに適用することができる。
の製造に関し、特に、ＴｉＣｌ２を使用して、ゲート電
極上にチタニウムシリサイドを形成する技術に関するも
のであり、ソース／ドレイン領域、ポリシリコン配線お
よび他の構造を製造することに適用することができる。
【０００２】
【従来の技術】チタニウムシリサイドをゲート電極の上
に形成することによって、ゲート電極の比抵抗を減少さ
せる種々の技術が提示されている。しかし、このような
技術はチタニウムシリサイドを形成するために、しばし
ば、ゲート電極から多量のシリコンを消耗する。幾つか
の場合においては、このような技術によって、ゲート電
極が甚大な損傷（即ち、大きな溝、溝条）を受ける。ま
た、このような技術によっては、原料ガスの調節が灘し
くて、ゲート電極が甚大な損傷を受ける。
に形成することによって、ゲート電極の比抵抗を減少さ
せる種々の技術が提示されている。しかし、このような
技術はチタニウムシリサイドを形成するために、しばし
ば、ゲート電極から多量のシリコンを消耗する。幾つか
の場合においては、このような技術によって、ゲート電
極が甚大な損傷（即ち、大きな溝、溝条）を受ける。ま
た、このような技術によっては、原料ガスの調節が灘し
くて、ゲート電極が甚大な損傷を受ける。
【０００３】また、このような技術は、しばしば、高温
に依存するようになるが、これによって、不純物がゲー
ト電極からチタニウムシリサイド層に拡散する問題が惹
起されることもある。チタニウムシリサイド層にある、
このような不純物は、しばしば、素子の信頼性を低下す
るなどの問題を惹起する。したがって、ゲート電極上に
チタニウムシリサイドを形成するための従来の技術は、
数多い制限を受けられるので、大部分の場合において、
好ましくない。
に依存するようになるが、これによって、不純物がゲー
ト電極からチタニウムシリサイド層に拡散する問題が惹
起されることもある。チタニウムシリサイド層にある、
このような不純物は、しばしば、素子の信頼性を低下す
るなどの問題を惹起する。したがって、ゲート電極上に
チタニウムシリサイドを形成するための従来の技術は、
数多い制限を受けられるので、大部分の場合において、
好ましくない。
【０００４】前述した内容から、ゲート電極の形成技術
において、容易に実行でき、比抵抗を減少させ、低温で
履行できることが好ましいものであることを分かる。
において、容易に実行でき、比抵抗を減少させ、低温で
履行できることが好ましいものであることを分かる。
【０００５】
【発明が解決しようとする課題】本発明は、半導体素子
の製造において、シリコン上にチタニウム金属を形成す
る技術を、この使用が容易で、種々のトポロジカル枠住
についてカバーできる、改善された段階を備えた製造方
法、構造および製造装置を提供する。更に、本発明の技
術では、下部シリコン層においてのシリコン消耗を減少
させる。
の製造において、シリコン上にチタニウム金属を形成す
る技術を、この使用が容易で、種々のトポロジカル枠住
についてカバーできる、改善された段階を備えた製造方
法、構造および製造装置を提供する。更に、本発明の技
術では、下部シリコン層においてのシリコン消耗を減少
させる。
【０００６】
【課題を解決するための手段】このため、本発明では、
半導体基板が反応器に提供される段階；ＴｉＣｌ４のソ
ースと水素含有ガスのソースが前記反応器に供給される
段階；ＴｉＣｌ２が、少なくともＴｉＣｌ４と水素含有
ガスとの相互作用によってチャンバー（これは反応器と
水素およびＴｉＣｌ４のソースの間に連結されている）
で形成される段階；ＴｉＣｌ２とシリコン含有ガスとを
含むガス混合物が前記反応器に流入される段階；半導体
基板上にチタニウムシリサイド層が、少なくともＴｉＣ
ｌ２とシリコン含有ガスとの相互作用によって形成され
る段階を含んでいることを特徴とする。
半導体基板が反応器に提供される段階；ＴｉＣｌ４のソ
ースと水素含有ガスのソースが前記反応器に供給される
段階；ＴｉＣｌ２が、少なくともＴｉＣｌ４と水素含有
ガスとの相互作用によってチャンバー（これは反応器と
水素およびＴｉＣｌ４のソースの間に連結されている）
で形成される段階；ＴｉＣｌ２とシリコン含有ガスとを
含むガス混合物が前記反応器に流入される段階；半導体
基板上にチタニウムシリサイド層が、少なくともＴｉＣ
ｌ２とシリコン含有ガスとの相互作用によって形成され
る段階を含んでいることを特徴とする。
【０００７】また、本発明では、半導体基板、前記半導
体基板上に覆われたゲート電極誘電層、前記ゲート誘電
層上に覆われたシリコン原子を含むゲート電極およびゲ
ート電極上に覆われたチタニウムシリサイド層を含み、
ここで、シリサイド層とゲート電極間の界面が比較的平
坦で、該界面には、ゲート電極で所定量のシリコン原子
の再分布によって形成された溝条から実質的に自在であ
ることを特徴とする半導体集積回路素子である。
体基板上に覆われたゲート電極誘電層、前記ゲート誘電
層上に覆われたシリコン原子を含むゲート電極およびゲ
ート電極上に覆われたチタニウムシリサイド層を含み、
ここで、シリサイド層とゲート電極間の界面が比較的平
坦で、該界面には、ゲート電極で所定量のシリコン原子
の再分布によって形成された溝条から実質的に自在であ
ることを特徴とする半導体集積回路素子である。
【０００８】更に、本発明では、上部にパターニングさ
れた層が形成された半導体基板が装入される低圧化学気
相蒸着用反応器と、前記反応器にＴｉＣｌ２ガス、Ｓｉ
を含むガス、および、Ｈ２ガスを供給するためのガス供
給部と、前記反応器の圧力を制御するための圧力制御部
を含むことを特徴とする半導体素子のチタニウムシリサ
イド形成装置を提供する。
れた層が形成された半導体基板が装入される低圧化学気
相蒸着用反応器と、前記反応器にＴｉＣｌ２ガス、Ｓｉ
を含むガス、および、Ｈ２ガスを供給するためのガス供
給部と、前記反応器の圧力を制御するための圧力制御部
を含むことを特徴とする半導体素子のチタニウムシリサ
イド形成装置を提供する。
【０００９】
【発明の実施の形態】以下、本発明の好ましい実施の形
態例を、添付した図を参照して説明する。まず、本発明
の半導体集積回路素子を構成するための、チタニウムシ
リサイド形成方法は、チタニウムシリサイド形成のため
に反応チャンバーに供給されるＴｉのソースとして、Ｔ
ｉＣｌ４から変換されたＴｉＣｌ２が使用され、前記の
ような変換のために、Ｈ２ガスが使用されることが特徴
となる。
態例を、添付した図を参照して説明する。まず、本発明
の半導体集積回路素子を構成するための、チタニウムシ
リサイド形成方法は、チタニウムシリサイド形成のため
に反応チャンバーに供給されるＴｉのソースとして、Ｔ
ｉＣｌ４から変換されたＴｉＣｌ２が使用され、前記の
ような変換のために、Ｈ２ガスが使用されることが特徴
となる。
【００１０】チタニウムシリサイドを形成するために、
反応ガスが供給された反応初期にはシラン（ｓｉｌａｎ
ｅ）からＳｉ原子が提供されるものではなく、基板から
Ｓｉ原子が提供される。
反応ガスが供給された反応初期にはシラン（ｓｉｌａｎ
ｅ）からＳｉ原子が提供されるものではなく、基板から
Ｓｉ原子が提供される。
【００１１】本発明の反応を示せば、下記の式１は、反
応初期にＴｉＣｌ４をＴｉのソースとして、反応器に供
給する場合、シリコンの消耗量を知ることができる反応
式であり、式２は、ＴｉのソースとしてＴｉＣｌ２を反
応器に供給する場合の反応式である。 ＴｉＣｌ４＋３Ｓｉ→ＴｉＳｉ２＋ＳｉＣｌ４ ・・・・・・・・（１） ＴｉＣｌ２＋（５／２）Ｓｉ→ＴｉＳｉ２＋（１／２）ＳｉＣｌ４・（２）
応初期にＴｉＣｌ４をＴｉのソースとして、反応器に供
給する場合、シリコンの消耗量を知ることができる反応
式であり、式２は、ＴｉのソースとしてＴｉＣｌ２を反
応器に供給する場合の反応式である。 ＴｉＣｌ４＋３Ｓｉ→ＴｉＳｉ２＋ＳｉＣｌ４ ・・・・・・・・（１） ＴｉＣｌ２＋（５／２）Ｓｉ→ＴｉＳｉ２＋（１／２）ＳｉＣｌ４・（２）
【００１２】式（１）から、ＴｉＣｌ４が使用される場
合、１分子のＴｉＳｉ２を形成するために、３Ｓｉ原子
が消耗される反面、式（２）から、ＴｉＣｌ２が使用さ
れる場合、１分子のＴｉＳｉ２を形成するために５／２
Ｓｉ原子が消耗される。
合、１分子のＴｉＳｉ２を形成するために、３Ｓｉ原子
が消耗される反面、式（２）から、ＴｉＣｌ２が使用さ
れる場合、１分子のＴｉＳｉ２を形成するために５／２
Ｓｉ原子が消耗される。
【００１３】それで、ＴｉＣｌ４の代わりにＴｉＣｌ２
を使用すると、反応初期にシリコン基板の消耗を減らす
ことができる。
を使用すると、反応初期にシリコン基板の消耗を減らす
ことができる。
【００１４】特に、水素を共に供給する場合はＳｉＯ２
上にＴｉＳｉ２が形成されないので選択的な蒸着が可能
になる。
上にＴｉＳｉ２が形成されないので選択的な蒸着が可能
になる。
【００１５】図１〜図４は、本発明による半導体素子の
製造方法の実施の形態例を順次、示す半導体素子の断面
図である。
製造方法の実施の形態例を順次、示す半導体素子の断面
図である。
【００１６】図１を参照すると、シリコンの半導体基板
１に、通常的な方法によって、ＮまたはＰ形のウェル
（図示しない）が形成され、継続して、素子分離用フィ
ールド酸化膜２、ゲート酸化膜３、ゲート電極４および
スペーサー酸化膜５が順次的に形成される。ＨＦ溶液を
使用して、半導体基板上に形成された自然酸化膜を除去
することによって、前記段階の工程で完了された第１状
態のウェハーが提供される。
１に、通常的な方法によって、ＮまたはＰ形のウェル
（図示しない）が形成され、継続して、素子分離用フィ
ールド酸化膜２、ゲート酸化膜３、ゲート電極４および
スペーサー酸化膜５が順次的に形成される。ＨＦ溶液を
使用して、半導体基板上に形成された自然酸化膜を除去
することによって、前記段階の工程で完了された第１状
態のウェハーが提供される。
【００１７】次に、前記第１状態のウェハーをクリーニ
ングのため、反応器内に装着し、残留ＨＦ溶液をクリー
ニングする。クリーニングのために反応器内に供給され
るガスには、Ｈ２ガスやＳｉＨ４ガスが使用される。前
記自然酸化膜の除去と残留ＨＦ熔液のクリーニング段階
は、チタニウムシリサイド形成のための反応温度を低め
るために、イン−シツ方式で行われる。なお、このイン
−シツ（ｉｎ−ｓｉｔｓｕ）方式とは、場所の移動なし
に本来の位置でそのまま処理する方法である。
ングのため、反応器内に装着し、残留ＨＦ溶液をクリー
ニングする。クリーニングのために反応器内に供給され
るガスには、Ｈ２ガスやＳｉＨ４ガスが使用される。前
記自然酸化膜の除去と残留ＨＦ熔液のクリーニング段階
は、チタニウムシリサイド形成のための反応温度を低め
るために、イン−シツ方式で行われる。なお、このイン
−シツ（ｉｎ−ｓｉｔｓｕ）方式とは、場所の移動なし
に本来の位置でそのまま処理する方法である。
【００１８】図２を参照すると、クリーニングされた前
記第１状態のウェハーに、３価用ドーパントの硼素また
はＢＦ２や、５価用ドーパントの砒素（Ａｓ）をイオン
注入した後、所定温度で熱処理することによって、ソー
ス／ドレインが形成された第２状態のウェハーが提供さ
れる。この第２状態のウェハーは、基本ＭＯＳＦＥＴ構
造（Ｂａｓｉｃ ＭＯＳＦＥＴ Ｓｔｒｕｃｔｕｒｅ）
と云われている。
記第１状態のウェハーに、３価用ドーパントの硼素また
はＢＦ２や、５価用ドーパントの砒素（Ａｓ）をイオン
注入した後、所定温度で熱処理することによって、ソー
ス／ドレインが形成された第２状態のウェハーが提供さ
れる。この第２状態のウェハーは、基本ＭＯＳＦＥＴ構
造（Ｂａｓｉｃ ＭＯＳＦＥＴ Ｓｔｒｕｃｔｕｒｅ）
と云われている。
【００１９】図３を参照すると、第２状態のウェハーを
ＬＰＣＶＤのための反応器に装入し、ＴｉＣｌ４、Ｓｉ
Ｈ３Ｃｌ２、ＳｉＨ４、Ｈ２を反応器チャンバー内に供
給して、チタニウムシリサイド７を、その上に選択的に
形成する。このことによって第３状態のウェハーが提供
される。
ＬＰＣＶＤのための反応器に装入し、ＴｉＣｌ４、Ｓｉ
Ｈ３Ｃｌ２、ＳｉＨ４、Ｈ２を反応器チャンバー内に供
給して、チタニウムシリサイド７を、その上に選択的に
形成する。このことによって第３状態のウェハーが提供
される。
【００２０】次に、図４を参照すると、第２状態のウェ
ハーの全面には、チタニウムシリサイド７が形成された
ソース、ドレインおよびゲート電極を絶縁するための絶
縁膜８が形成される。
ハーの全面には、チタニウムシリサイド７が形成された
ソース、ドレインおよびゲート電極を絶縁するための絶
縁膜８が形成される。
【００２１】一方、図５は、図３に示されたチタニウム
シリサイドを形成するためのＬＰＣＶＤのための反応器
の構成図であり、これを参照して、第３状態のウェハー
に形成されるシリサイドの形成方法を説明すると、次の
ようである。
シリサイドを形成するためのＬＰＣＶＤのための反応器
の構成図であり、これを参照して、第３状態のウェハー
に形成されるシリサイドの形成方法を説明すると、次の
ようである。
【００２２】まず、本発明で適用される図５のＬＰＣＶ
Ｄの反応器は、反応用ガスを供給するためのガス供給部
１００と、ガス供給部１００を通して供給されたガスが
反応する反応器チャンバー２００と、反応器チャンバー
２００を低真空状態に作るための真空部３００を含む。
Ｄの反応器は、反応用ガスを供給するためのガス供給部
１００と、ガス供給部１００を通して供給されたガスが
反応する反応器チャンバー２００と、反応器チャンバー
２００を低真空状態に作るための真空部３００を含む。
【００２３】真空部３００は、ラフィング・ポンプ（Ｒ
ｏｕｇｈｉｎｇ ｐｕｍｐ）とターボ分子ポンプで構成
されているので、１×１０−７Ｔｏｒｒまで、反応器チ
ャンバー２００の圧力を低めて、反応器チャンバー２０
０を低真空状態にすることができる。
ｏｕｇｈｉｎｇ ｐｕｍｐ）とターボ分子ポンプで構成
されているので、１×１０−７Ｔｏｒｒまで、反応器チ
ャンバー２００の圧力を低めて、反応器チャンバー２０
０を低真空状態にすることができる。
【００２４】また、ガス供給部１００は、ＳｉＨ４ガス
供給ライン１０１と、Ｈ２ガス供給ライン１０２と、液
状のＴｉＣｌ４の蒸発器１０３と、蒸発器１０３で蒸発
されたＴｉＣｌ４ガスを供給する供給ライン１０４と、
Ｈ２ガス供給ライン１０２とＴｉＣｌ４ガス供給ライン
１０４を通して流入されたガスを反応させるブレーキン
グチャンバー１０５と、ブレーキングチャンバー１０５
とＳｉＨ４供給ライン１０１から流入されたガスでＨＣ
ｌガスを充分に除去するためのＨＣｌ除去チャンバー１
０６を含む。
供給ライン１０１と、Ｈ２ガス供給ライン１０２と、液
状のＴｉＣｌ４の蒸発器１０３と、蒸発器１０３で蒸発
されたＴｉＣｌ４ガスを供給する供給ライン１０４と、
Ｈ２ガス供給ライン１０２とＴｉＣｌ４ガス供給ライン
１０４を通して流入されたガスを反応させるブレーキン
グチャンバー１０５と、ブレーキングチャンバー１０５
とＳｉＨ４供給ライン１０１から流入されたガスでＨＣ
ｌガスを充分に除去するためのＨＣｌ除去チャンバー１
０６を含む。
【００２５】温度調節が可能な蒸発器１０３で蒸発され
たＴｉＣｌ４ガスは、供給ライン１０４を通過して、Ｔ
ｉＣｌ４ブレーキングチャンバー１０５で、Ｈ２ガスと
混合して、下記式３のように、ＴｉＣｌ２ガスを生成す
る。 ＴｉＣｌ４＋Ｈ２ →ＴｉＣｌ２＋ ２ＨＣｌ・・・・・・・（３） 反応生成物のＴｉＣｌ２とＨＣｌは、ＨＣｌ除去チャン
バー１０６で流入され、ＨＣｌ除去チャンバー１０６に
は、ＳｉＨ４供給ライン１０１からＳｉＨ４ガスが追加
的に供給される。
たＴｉＣｌ４ガスは、供給ライン１０４を通過して、Ｔ
ｉＣｌ４ブレーキングチャンバー１０５で、Ｈ２ガスと
混合して、下記式３のように、ＴｉＣｌ２ガスを生成す
る。 ＴｉＣｌ４＋Ｈ２ →ＴｉＣｌ２＋ ２ＨＣｌ・・・・・・・（３） 反応生成物のＴｉＣｌ２とＨＣｌは、ＨＣｌ除去チャン
バー１０６で流入され、ＨＣｌ除去チャンバー１０６に
は、ＳｉＨ４供給ライン１０１からＳｉＨ４ガスが追加
的に供給される。
【００２６】ＨＣｌ除去チャンバー１０６に供給された
ガス中、ＴｉＣｌ４とＳｉＨ４が反応するためには高温
が要求されるが、ＨＣｌ除去チャンバー１０６は、ＨＣ
ｌガスを除去するためのものなので、ＴｉＣｌ４とＳｉ
Ｈ４の反応は不必要であり、ＳｉＨ４とＨＣｌガスの反
応が必要である。ＳｉＨ４とＨＣｌガスは、常温でも反
応性が良いので、ＨＣｌ除去チャンバーを常温状態で維
持するようになり、ＳｉＨ４とＨＣｌが、予め下記式４
のような反応を起こして、ＨＣｌガスを除去させる。 ＳｉＨ４＋ＨＣｌ→ＳｉＨ３Ｃｌ３ ・・・・・・・・（４）
ガス中、ＴｉＣｌ４とＳｉＨ４が反応するためには高温
が要求されるが、ＨＣｌ除去チャンバー１０６は、ＨＣ
ｌガスを除去するためのものなので、ＴｉＣｌ４とＳｉ
Ｈ４の反応は不必要であり、ＳｉＨ４とＨＣｌガスの反
応が必要である。ＳｉＨ４とＨＣｌガスは、常温でも反
応性が良いので、ＨＣｌ除去チャンバーを常温状態で維
持するようになり、ＳｉＨ４とＨＣｌが、予め下記式４
のような反応を起こして、ＨＣｌガスを除去させる。 ＳｉＨ４＋ＨＣｌ→ＳｉＨ３Ｃｌ３ ・・・・・・・・（４）
【００２７】式４の反応を充分に進行させた後、抵抗加
熱方式を用いるか、ＩＲランプ加熱方式を用いて、望む
温度まで反応器チャンバー２００の温度を上げて、基板
温度が安定する際、ＳｉＨｘＣｌｙ、Ｈ２、ＳｉＨ４、
ＴｉＣｌ２のガスが、ＨＣｌ除去チャンバー１０６とＳ
ｉＨ４供給ライン１０１から反応器チャンバー２０１に
供給される。
熱方式を用いるか、ＩＲランプ加熱方式を用いて、望む
温度まで反応器チャンバー２００の温度を上げて、基板
温度が安定する際、ＳｉＨｘＣｌｙ、Ｈ２、ＳｉＨ４、
ＴｉＣｌ２のガスが、ＨＣｌ除去チャンバー１０６とＳ
ｉＨ４供給ライン１０１から反応器チャンバー２０１に
供給される。
【００２８】反応器チャンバー２０１には、シリサイド
を形成すべきウェハーをチャンバー内部に装入するか、
チャンバー外部へ持ち出す際、酸化や汚染を防止するた
めにロッドロックチャンバー（ｒｏｄ ｌｏｃｋ ｃｈ
ａｍｂｅｒ）を使用することが好ましい。
を形成すべきウェハーをチャンバー内部に装入するか、
チャンバー外部へ持ち出す際、酸化や汚染を防止するた
めにロッドロックチャンバー（ｒｏｄ ｌｏｃｋ ｃｈ
ａｍｂｅｒ）を使用することが好ましい。
【００２９】目標値に近接したシリサイド厚さが形成さ
れるまで反応を進行させた後、反応ガスの流入を遮断
し、基板の温度を低めることによって、形成されるシリ
サイドの蒸着厚さを調節することができる。
れるまで反応を進行させた後、反応ガスの流入を遮断
し、基板の温度を低めることによって、形成されるシリ
サイドの蒸着厚さを調節することができる。
【００３０】前記のような構成のＬＰＣＶＤ反応器を用
いて、チタニウムシリサイド中、最も抵抗が低く、安定
したＴｉＳｉ２を形成するための蒸着条件は、次の通り
である。
いて、チタニウムシリサイド中、最も抵抗が低く、安定
したＴｉＳｉ２を形成するための蒸着条件は、次の通り
である。
【００３１】始めに、ソース／ドレイン領域とゲート電
極のシリコン表面に存在する自然酸化膜を除去するため
に、イン−シツ・クリーニングを実施しなければならな
い。この際の供給ガスとしては、水素やシランガスを用
いる。
極のシリコン表面に存在する自然酸化膜を除去するため
に、イン−シツ・クリーニングを実施しなければならな
い。この際の供給ガスとしては、水素やシランガスを用
いる。
【００３２】二番目に、チャンバー内の最初の圧力を１
×１０−７Ｔｏｒｒ以下にして、汚染源を最小化させ
る。
×１０−７Ｔｏｒｒ以下にして、汚染源を最小化させ
る。
【００３３】三番目に、蒸着時の圧力を０．０１ｍＴｏ
ｒｒ〜１０Ｔｏｒｒの範囲にし、ＴｉＣｌ４、Ｓｉ
Ｈ４、Ｈ２の流速を、それぞれ、０．０１ないし１００
ｓｃｃｍ、０．１〜１，０００ｓｃｃｍとし、また、１
〜１０，０００ｓｃｃｍとする。また、基板温度は４０
０〜８００℃とし、蒸着厚さを１００〜１，０００オン
グストロームの範囲で形成する。
ｒｒ〜１０Ｔｏｒｒの範囲にし、ＴｉＣｌ４、Ｓｉ
Ｈ４、Ｈ２の流速を、それぞれ、０．０１ないし１００
ｓｃｃｍ、０．１〜１，０００ｓｃｃｍとし、また、１
〜１０，０００ｓｃｃｍとする。また、基板温度は４０
０〜８００℃とし、蒸着厚さを１００〜１，０００オン
グストロームの範囲で形成する。
【００３４】
【発明の効果】以上で説明したように、本発明の半導体
素子製造方法では、ＴｉＣｌ４ガスの代わりにＴｉＣｌ
２ガスを、Ｔｉに対するソースとして供給することによ
って、蒸着温度を２００℃まで減少させることができ、
ＰＥＣＶＤ方法を用いずに、しかも、所望の箇所にＬＰ
ＣＶＤを形成するので、スペーサー酸化膜とフィールド
酸化膜上にシリサイドが形成されず、工程を減少化させ
ることができる。
素子製造方法では、ＴｉＣｌ４ガスの代わりにＴｉＣｌ
２ガスを、Ｔｉに対するソースとして供給することによ
って、蒸着温度を２００℃まで減少させることができ、
ＰＥＣＶＤ方法を用いずに、しかも、所望の箇所にＬＰ
ＣＶＤを形成するので、スペーサー酸化膜とフィールド
酸化膜上にシリサイドが形成されず、工程を減少化させ
ることができる。
【００３５】なお、前記ＴｉＣｌ２ガスの使用は、蒸着
初期の基板の消耗を減少させ、漏洩電流を減少させるの
で、生産率および素子動作の信頼性を向上させる効果が
得られる。
初期の基板の消耗を減少させ、漏洩電流を減少させるの
で、生産率および素子動作の信頼性を向上させる効果が
得られる。
【図１】本発明の半導体素子の製造方法の実施の形態を
順次に示す半導体素子の部分断面図である。
順次に示す半導体素子の部分断面図である。
【図２】同じく、半導体素子の部分断面図である。
【図３】同じく、半導体素子の部分断面図である。
【図４】同じく、半導体素子の部分断面図である。
【図５】図３のシリサイドを形成するためのＣＶＤ装置
の構成図である。
の構成図である。
１ 半導体基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ スペーサー酸化膜 ７ チタニウムシリサイド ８ 絶縁膜 １００ ガス供給部 １０１ ＳｉＨ４ガス供給ライン １０２ Ｈ２ガス供給ライン １０３ ＴｉＣｌ４の蒸発器 １０４ ＴｉＣｌ４ガスを供給する供給ライン １０５ ブレーキングチャンバー １０６ ＨＣｌ除去チャンバー ２００ 反応器チャンバー ３００ 真空部
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51 C23C 16/00 - 16/56
Claims (18)
- 【請求項１】 半導体基板を反応器に提供する段階； ＴｉＣｌ４のソースと水素含有ガスのソースとを、前記
反応器に供給する段階； 少なくともＴｉＣｌ４と水素含有ガスとの相互作用によ
って前記反応器と水素およびＴｉＣｌ４のソース間に連
結されているチャンバーでＴｉＣｌ２を形成する段階； ＴｉＣｌ２とシリコン含有ガスを含むガス混合物を反応
器に供給する段階；および 少なくともＴｉＣｌ２とシリコン含有ガスとの相互作用
によって半導体基板上にチタニウムシリサイド層を形成
する段階を含むことを特徴とする半導体集積回路素子の
製造方法。 - 【請求項２】 前記半導体基板がソース、ドレイン、ゲ
ートおよびゲートのスペーサーが形成された基本ＭＯＳ
ＦＥＴ構造であることを特徴とする請求項１に記載の半
導体集積回路素子の製造方法。 - 【請求項３】 前記半導体基板が自然酸化膜を除いた
後、前記反応器に装入されることを特徴とする請求項２
に記載の半導体集積回路素子の製造方法。 - 【請求項４】 前記自然酸化膜の除去段階では、半導体
基板をＨＦ溶液に浸す段階と、残留するＨＦ溶液を除去
するために基板を洗浄する段階とを含むことを特徴とす
る請求項３に記載の半導体集積回路素子の製造方法。 - 【請求項５】 前記洗浄段階では乾式エッチング法を用
い、この際の供給ガスはＨ２やＳｉＨ４から選択するこ
とを特徴とする請求項４に記載の半導体集積回路素子の
製造方法。 - 【請求項６】 前記浸す段階と洗浄段階とは、イン−シ
ツ（ｉｎ−ｓｉｔｓｕ）工程で行われることを特徴とす
る請求項３に記載の半導体集積回路素子の製造方法。 - 【請求項７】 前記半導体基板は、ソース、ドレイン、
ゲートおよび前記ゲートのスペーサーを有する基本ＭＯ
ＳＦＥＴ構造上に絶縁層を形成した構造であることを特
徴とする請求項１に記載の半導体集積回路素子の製造方
法。 - 【請求項８】 前記Ｓｉを含有するガスは、ＳｉＨ４で
あることを特徴とする請求項１に記載の半導体集積回路
素子の製造方法。 - 【請求項９】 前記Ｓｉを含有するガスは、ＳｉＨ３Ｃ
ｌ２とＳｉＨ４であることを特徴とする請求項１に記載
の半導体集積回路素子の製造方法。 - 【請求項１０】 前記チタニウムシリサイドは、ＴｉＳ
ｉ２であることを特徴とする請求項１に記載の半導体集
積回路素子の製造方法。 - 【請求項１１】 前記ＴｉＳｉ２の厚さは、１００〜
１，０００オングストロームであることを特徴とする請
求項１０に記載の半導体集積回路素子の製造方法。 - 【請求項１２】 前記ＴｉＳｉ２の形成条件は、反応器
内の供給ガスがＴｉＣ１ ４ 、ＳｉＨ４及びＨ２ガスであ
り、それぞれの供給率が０．０１〜１００ｓｃｃｍ、
０．１〜１，０００ｓｃｃｍ及び１〜１０．０００ｓｃ
ｃｍ、前記反応ガスの供給前チャンバー圧力が１×１０
−７ Ｔｏｒｒ以下、蒸着時の圧力が０．０１ｍＴｏｒｒ
〜１０Ｔｏｒｒ、基板の温度が４００〜８００℃である
ことを特徴とする請求項１０に記載の半導体集積回路素
子の製造方法。 - 【請求項１３】 前記基板は、チタニウムシリサイドの
形成段階で、４００〜８００℃の温度で維持されること
を特徴とする請求項１に記載の半導体集積回路素子の製
造方法。 - 【請求項１４】 半導体基板を反応器に提供する段階；
ＴｉＣｌ ２ とシリコン含有ガスとを含むガス混合物を前
記反応器に供給する段階；および、少なくともＴｉＣｌ
２ と前記シリコン含有ガスとの相互作用によって前記半
導体基板上にチタニウムシリサイドを形成する段階を含
むとともに、前記Ｓｉを含有するガスは、ＳｉＨ ３ Ｃｌ
２ とＳｉＨ ４ であることを特徴とする半導体集積回路素
子の製造方法。 - 【請求項１５】 上部にパターニングされた層が形成さ
れた半導体基板が装入される低圧化学記相蒸着用反応器
と、 前記反応器にＴｉＣｌ２ガス，Ｓｉを含むガス，およ
び、Ｈ２ガスを供給するためのガス供給部と、 前記反応器の圧力を制御するための圧力制御部を含むこ
とを特徴とする半導体素子のチタニウムシリサイド形成
装置。 - 【請求項１６】 前記反応器はロッドロックチャンバー
であることを特徴とする請求項１５に記載の半導体基板
素子のチタニウムシリサイド形成装置。 - 【請求項１７】 前記ガス供給部は、ＳｉＨ４ガス供給
部と、 Ｈ２ガスを供給部と、 液状のＴｉＣｌ４を気相のＴｉＣｌ４に変換するための
蒸発器と、 前記蒸発器で変換されたＴｉＣｌ４ガスとＨ２ガス供給
部を通して流入されたガスを反応させるブレイキングチ
ャンバーと、 前記ブレイキングチャンバーとＳｉＨ４供給部から流入
されたガスで、ＨＣｌガスを除去するためのＨＣｌ除去
チャンバーを構成することを特徴とする請求項１５に記
載の半導体素子のチタニウムシリサイド形成装置。 - 【請求項１８】 前記ＨＣｌ除去チャンバーは、流入ガ
スの反応の間に、常温を維持することを特徴とする請求
項１７に記載の半導体素子のチタニウムシリサイド形道
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P66080 | 1995-12-29 | ||
| KR1019950066080A KR0172559B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074711A JPH1074711A (ja) | 1998-03-17 |
| JP2847645B2 true JP2847645B2 (ja) | 1999-01-20 |
Family
ID=19447242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8357095A Expired - Fee Related JP2847645B2 (ja) | 1995-12-29 | 1996-12-26 | 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5924009A (ja) |
| JP (1) | JP2847645B2 (ja) |
| KR (1) | KR0172559B1 (ja) |
| DE (1) | DE19653493B4 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205457B1 (en) * | 1998-06-22 | 2001-03-20 | Intel Corporation | Ordered ole file structure |
| US7700480B2 (en) * | 2007-04-27 | 2010-04-20 | Micron Technology, Inc. | Methods of titanium deposition |
| US11008505B2 (en) | 2013-01-04 | 2021-05-18 | Carbo Ceramics Inc. | Electrically conductive proppant |
| BR112015015733A2 (pt) | 2013-01-04 | 2017-07-11 | Carbo Ceramics Inc | partículas de areia revestidas com resina eletricamente condutivas e métodos para detectar, localizar e caracterizar as partículas de areia eletricamente condutivas |
| KR102259187B1 (ko) * | 2016-09-15 | 2021-06-01 | 어플라이드 머티어리얼스, 인코포레이티드 | 콘택 집적 및 선택적 실리사이드 형성 방법들 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4803127A (en) * | 1983-02-25 | 1989-02-07 | Liburdi Engineering Limited | Vapor deposition of metal compound coating utilizing metal sub-halides and coated metal article |
| US5393565A (en) * | 1992-06-08 | 1995-02-28 | Fujitsu Limited | Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride |
| US5344792A (en) * | 1993-03-04 | 1994-09-06 | Micron Technology, Inc. | Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi2 |
| US5344793A (en) * | 1993-03-05 | 1994-09-06 | Siemens Aktiengesellschaft | Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation |
-
1995
- 1995-12-29 KR KR1019950066080A patent/KR0172559B1/ko not_active IP Right Cessation
-
1996
- 1996-12-11 US US08/762,030 patent/US5924009A/en not_active Expired - Lifetime
- 1996-12-20 DE DE19653493A patent/DE19653493B4/de not_active Expired - Fee Related
- 1996-12-26 JP JP8357095A patent/JP2847645B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19653493B4 (de) | 2005-03-03 |
| JPH1074711A (ja) | 1998-03-17 |
| US5924009A (en) | 1999-07-13 |
| DE19653493A1 (de) | 1997-07-03 |
| KR0172559B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3720966B2 (ja) | 耐火金属の選択的付着方法 | |
| US6674169B2 (en) | Semiconductor device with titanium silicon oxide layer | |
| US6013575A (en) | Method of selectively depositing a metal film | |
| US7473655B2 (en) | Method for silicon based dielectric chemical vapor deposition | |
| US7858536B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4281082B2 (ja) | 堆積前の表面調整方法 | |
| US5633036A (en) | Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions | |
| US4540607A (en) | Selective LPCVD tungsten deposition by the silicon reduction method | |
| US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| KR20040050073A (ko) | 순차 증착 기술을 이용한 내화 금속 층의 증착 방법 | |
| US6177305B1 (en) | Fabrication of metal-insulator-metal capacitive structures | |
| JPH07230957A (ja) | ボロン含有ポリシリコン膜の形成方法 | |
| US6376340B1 (en) | Methods for forming polycrystalline silicon film | |
| WO2001041544A2 (en) | Deposition of gate stacks including silicon germanium layers | |
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| JP2847645B2 (ja) | 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置 | |
| US6602785B1 (en) | Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| US6174805B1 (en) | Titanium film forming method | |
| KR970005943B1 (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
| JP3793179B2 (ja) | 窒化膜の膜質改善方法、及び半導体装置の製造方法 | |
| US20040259369A1 (en) | Method of forming gate electrode in semiconductor device | |
| JPH07130668A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法と、基板熱処理方法及び化学気相堆積方法 | |
| JPH08227994A (ja) | 半導体装置の製造方法 | |
| JP2003178990A (ja) | 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |