JP2845308B2 - 並列疑似ランダムパターン発生器 - Google Patents
並列疑似ランダムパターン発生器Info
- Publication number
- JP2845308B2 JP2845308B2 JP5077008A JP7700893A JP2845308B2 JP 2845308 B2 JP2845308 B2 JP 2845308B2 JP 5077008 A JP5077008 A JP 5077008A JP 7700893 A JP7700893 A JP 7700893A JP 2845308 B2 JP2845308 B2 JP 2845308B2
- Authority
- JP
- Japan
- Prior art keywords
- random pattern
- pseudo
- bits
- pattern generator
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】この発明はｎ段の疑似ランダムパ
ターン発生器からｋビットシフトさせてｐビットの並列
パターンを取出す並列疑似ランダムパターン発生器に関
する。
ターン発生器からｋビットシフトさせてｐビットの並列
パターンを取出す並列疑似ランダムパターン発生器に関
する。
【０００２】
【従来の技術】従来の並列疑似ランダムパターン発生器
を図２Ａに示す。ｎ段の疑似ランダムパターン発生器１
１からその並列のｐビットがｐビット抽出部１２により
取出され、その取出しごとに制御部１３により疑似ラン
ダムパターン発生器１１がｋ（一般にｋ≧ｐ）ビットシ
フトされる。つまりｐビットを必要とするごとに、ｋビ
ットシフトさせてｐビットを取出すか、疑似ランダムパ
ターン発生器１１を常時シフトさせ、ｋビットシフトす
るごとにｐビットをｐビット抽出部１２にラッチさせ
る。この取出されたｐビットを例えばメモリのアドレス
として用いると、そのメモリをランダムなアドレスでア
クセスすることになる。このようにｐビットを利用する
周期と同期して、ｋビットシフトが行われるようにする
こともある。
を図２Ａに示す。ｎ段の疑似ランダムパターン発生器１
１からその並列のｐビットがｐビット抽出部１２により
取出され、その取出しごとに制御部１３により疑似ラン
ダムパターン発生器１１がｋ（一般にｋ≧ｐ）ビットシ
フトされる。つまりｐビットを必要とするごとに、ｋビ
ットシフトさせてｐビットを取出すか、疑似ランダムパ
ターン発生器１１を常時シフトさせ、ｋビットシフトす
るごとにｐビットをｐビット抽出部１２にラッチさせ
る。この取出されたｐビットを例えばメモリのアドレス
として用いると、そのメモリをランダムなアドレスでア
クセスすることになる。このようにｐビットを利用する
周期と同期して、ｋビットシフトが行われるようにする
こともある。
【０００３】取出されたｐビットの値がなるべくランダ
ムになるためには２n −１とｋとが互いに素である条件
が必要である。これらが互いに素でないと、２n −１ビ
ットより短かい周期で取出されるｐビットの値が繰返さ
れ、それだけランダム性が失われる。適切なシフトビッ
トｋを用いないと、ｐの値の遷移がランダムに行われず
に、ある決まった値の集合内でしか遷移しない。つま
り、ｐビットの現在値から次のｐビットは２p 通りの値
を取ることが望ましいが、適切なｋでないと、それが保
証されない。疑似ランダムパターン発生器１１の発生パ
ターンはその１周期でみれば取り得る全ての値（オール
０を除く）を１通り取り、ランダム性が確保されている
とみなしている。しかしｐビット値が２p 通りの値を取
り得ないことは、ランダム性が損なわれていることにな
る。
ムになるためには２n −１とｋとが互いに素である条件
が必要である。これらが互いに素でないと、２n −１ビ
ットより短かい周期で取出されるｐビットの値が繰返さ
れ、それだけランダム性が失われる。適切なシフトビッ
トｋを用いないと、ｐの値の遷移がランダムに行われず
に、ある決まった値の集合内でしか遷移しない。つま
り、ｐビットの現在値から次のｐビットは２p 通りの値
を取ることが望ましいが、適切なｋでないと、それが保
証されない。疑似ランダムパターン発生器１１の発生パ
ターンはその１周期でみれば取り得る全ての値（オール
０を除く）を１通り取り、ランダム性が確保されている
とみなしている。しかしｐビット値が２p 通りの値を取
り得ないことは、ランダム性が損なわれていることにな
る。
【０００４】例えば４段の疑似ランダムパターン発生器
を考える。これは図２Ｂに示すように、Ｄ形フリップフ
ロップ１４1 〜１４4 が直列に接続されてシフトレジス
タが構成され、その終段１４1 の出力と、初段１４4 の
出力との排他的論理和が回路１５でとられ、その出力が
初段１４4 に入力される。終段１４1 の出力が疑似ラン
ダムパターンとして出力される。シフト段１４1 〜１４
4 の各出力をそれぞれｘ1 〜ｘ4 とすると、この疑似ラ
ンダムパターンはｘ4 ＋ｘ＋１で表わされ、初期値とし
てｘ1 〜ｘ4 がすべて１の場合のビットシーケンスは図
２Ｃに示すようになる。
を考える。これは図２Ｂに示すように、Ｄ形フリップフ
ロップ１４1 〜１４4 が直列に接続されてシフトレジス
タが構成され、その終段１４1 の出力と、初段１４4 の
出力との排他的論理和が回路１５でとられ、その出力が
初段１４4 に入力される。終段１４1 の出力が疑似ラン
ダムパターンとして出力される。シフト段１４1 〜１４
4 の各出力をそれぞれｘ1 〜ｘ4 とすると、この疑似ラ
ンダムパターンはｘ4 ＋ｘ＋１で表わされ、初期値とし
てｘ1 〜ｘ4 がすべて１の場合のビットシーケンスは図
２Ｃに示すようになる。
【０００５】ｘ3 ，ｘ4 がとる値は、図２Ｃにおいて、
ｘ3 ，ｘ4 が１，１となる時はｔ＝１，ｔ＝６，ｔ＝１
４，ｔ＝１５であり、これらからそれぞれ１ビットシフ
トした時、ｔ＝２，ｔ＝７，ｔ＝１５，ｔ＝１の各
ｘ3 ，ｘ4 の値はそれぞれ（１，０），（１，０），
（１，１），（１，１）であるから、ｘ3 ，ｘ4 がそれ
ぞれ１，１となってから、１ビットシフトした時（ｔ′
＝ｔ＋１）に、ｘ3 ，ｘ4 がそれぞれとる値は１，０と
１，１との２通りしかない。同様にｘ3 ，ｘ4 が１，１
となってから２ビットシフトした時（ｔ′＝ｔ＋２）
に、ｘ3 ，ｘ4 がそれぞれとる値は、（０，１），
（０，０），（１，１），（１，０）の４通りとなる。
ｘ3 ，ｘ4 がそれぞれ０，１又は１，０の状態から２ビ
ットシフトした時に、ｘ3 ，ｘ4 がとる値は同様に４通
りとなる。ｘ3 ，ｘ4 がそれぞれ０，０の状態から２ビ
ットシフトした時に、ｘ3 ，ｘ4 がとる値は（１，
０），（０，１），（１，１）の３通りであるが、これ
は疑似ランダムパターンはオール０の値を取らないた
め、４通りではなく３通りとなる。
ｘ3 ，ｘ4 が１，１となる時はｔ＝１，ｔ＝６，ｔ＝１
４，ｔ＝１５であり、これらからそれぞれ１ビットシフ
トした時、ｔ＝２，ｔ＝７，ｔ＝１５，ｔ＝１の各
ｘ3 ，ｘ4 の値はそれぞれ（１，０），（１，０），
（１，１），（１，１）であるから、ｘ3 ，ｘ4 がそれ
ぞれ１，１となってから、１ビットシフトした時（ｔ′
＝ｔ＋１）に、ｘ3 ，ｘ4 がそれぞれとる値は１，０と
１，１との２通りしかない。同様にｘ3 ，ｘ4 が１，１
となってから２ビットシフトした時（ｔ′＝ｔ＋２）
に、ｘ3 ，ｘ4 がそれぞれとる値は、（０，１），
（０，０），（１，１），（１，０）の４通りとなる。
ｘ3 ，ｘ4 がそれぞれ０，１又は１，０の状態から２ビ
ットシフトした時に、ｘ3 ，ｘ4 がとる値は同様に４通
りとなる。ｘ3 ，ｘ4 がそれぞれ０，０の状態から２ビ
ットシフトした時に、ｘ3 ，ｘ4 がとる値は（１，
０），（０，１），（１，１）の３通りであるが、これ
は疑似ランダムパターンはオール０の値を取らないた
め、４通りではなく３通りとなる。
【０００６】乱数は現在の値から一様に次の値をとるこ
とが望ましいので、１ビットシフト（ｋ＝１）の時は、
ランダム性が２ビットシフト（ｋ＝２）の時の半分にな
る。
とが望ましいので、１ビットシフト（ｋ＝１）の時は、
ランダム性が２ビットシフト（ｋ＝２）の時の半分にな
る。
【０００７】
【発明が解決しようとする課題】従来においては適切な
シフトビット数ｋを決定するために、図２Ｃについて説
明したように、ｋの各種の値について取り得る数を調べ
て、最も取り得る数が多いｋを決定していた。このため
シフト段数ｎが多くなると、この確認方法は困難となっ
て来る。
シフトビット数ｋを決定するために、図２Ｃについて説
明したように、ｋの各種の値について取り得る数を調べ
て、最も取り得る数が多いｋを決定していた。このため
シフト段数ｎが多くなると、この確認方法は困難となっ
て来る。
【０００８】
【課題を解決するための手段】請求項１の発明によれ
ば、疑似ランダムパターン発生器が発生する疑似ランダ
ムパターンの特性多項式Ａのｋ乗Ａk から、取出すｐビ
ットと対応するｐ行と、そのｐ行で上記ｐビットと対応
しない（ｎ−ｐ）列とよりなる行列Ｎk の階数がｐとな
るｋを設定するｋ設定手段が設けられる。
ば、疑似ランダムパターン発生器が発生する疑似ランダ
ムパターンの特性多項式Ａのｋ乗Ａk から、取出すｐビ
ットと対応するｐ行と、そのｐ行で上記ｐビットと対応
しない（ｎ−ｐ）列とよりなる行列Ｎk の階数がｐとな
るｋを設定するｋ設定手段が設けられる。
【０００９】請求項２の発明によれば、前記特性多項式
Ａのｋ乗Ａk から、取出すｐビットと対応するｐ行と、
そのｐ行で上記ｐビットと対応しない（ｎ−ｐ）＝ｐ列
とよりなる行列Ｎk の行列式の値が０とならないｋを設
定するｋ設定手段が設けられる。以上のようなｋの設定
が適切な値となることを以下に説明する。図２Ｂ，２Ｃ
に示した４段の疑似ランダムパターンｘ4 ＋ｘ＋１の場
合、図２Ｃからわかるように、１ビットシフトした時の
各段１４i （ｉ＝１，２，３，４）の出力ｘi は次式で
与えられる。
Ａのｋ乗Ａk から、取出すｐビットと対応するｐ行と、
そのｐ行で上記ｐビットと対応しない（ｎ−ｐ）＝ｐ列
とよりなる行列Ｎk の行列式の値が０とならないｋを設
定するｋ設定手段が設けられる。以上のようなｋの設定
が適切な値となることを以下に説明する。図２Ｂ，２Ｃ
に示した４段の疑似ランダムパターンｘ4 ＋ｘ＋１の場
合、図２Ｃからわかるように、１ビットシフトした時の
各段１４i （ｉ＝１，２，３，４）の出力ｘi は次式で
与えられる。
【００１０】 ｘ1 （ｔ＋１）＝ｘ2 （ｔ） ｘ2 （ｔ＋１）＝ｘ3 （ｔ） ｘ3 （ｔ＋１）＝ｘ4 （ｔ） ｘ4 （ｔ＋１）＝ｘ1 （ｔ）＋ｘ4 （ｔ） （１） これを行列で表すと次にようになる。
【００１１】 この左端の行列は疑似ランダムパターンｘ4 ＋ｘ＋１の
特性多項式と呼ばれるものであり、これをＡと記す。
（２）式の行列Ａの次の列ベクトルをｘ（ｔ）、右辺の
列ベクトルをｘ（ｔ＋１）とすると、つまり（２）式を Ａｘ（ｔ）＝ｘ（ｔ＋１） （３） と表わすと、２ビットシフトさせた後の値は ｘ（ｔ＋２）＝Ａｘ（ｔ＋１）＝ＡＡｘ（ｔ）＝Ａ2 ｘ（ｔ） （４） となる。従ってｋビットシフトさせた後の値は次式で表
わせる。
特性多項式と呼ばれるものであり、これをＡと記す。
（２）式の行列Ａの次の列ベクトルをｘ（ｔ）、右辺の
列ベクトルをｘ（ｔ＋１）とすると、つまり（２）式を Ａｘ（ｔ）＝ｘ（ｔ＋１） （３） と表わすと、２ビットシフトさせた後の値は ｘ（ｔ＋２）＝Ａｘ（ｔ＋１）＝ＡＡｘ（ｔ）＝Ａ2 ｘ（ｔ） （４） となる。従ってｋビットシフトさせた後の値は次式で表
わせる。
【００１２】 Ａk ｘ（ｔ）＝ｘ（ｔ＋ｋ） （５） このＡK を４段疑似ランダムパターンｘ4 ＋ｘ＋１のｋ
ビット後の特性多項式と呼ぶ。ｋは２4 −１＝１５と互
いに素でなければならない。一般には前述したように、
ｎ段疑似ランダムパターンではｋは２n −１と互いに素
でなければならない。
ビット後の特性多項式と呼ぶ。ｋは２4 −１＝１５と互
いに素でなければならない。一般には前述したように、
ｎ段疑似ランダムパターンではｋは２n −１と互いに素
でなければならない。
【００１３】４段疑似ランダムパターンで考えると、ｋ
＝８以後はｋ′＝１５−ｋとすればｋとｋ′とでは疑似
ランダムパターンの取り得る値のシーケンスは逆にな
る。図２Ｃにおいて、ｘ3 ，ｘ4 が（１，１）となって
から１３ビットシフト（ｋ＝１３）した時ｔ＝１４，
４，１２，１３であり、ｘ3 ，ｘ4 の値はそれぞれ
（１，１）、（１，０）、（０，０）、（０，１）であ
り、ｋ＝２の時のシーケンスの逆になる。これはｋ′＝
１５−ｋとすると、１周期が１５ビットであるから、ｘ
i （ｔ＋ｋ′）＝ｘi （ｔ＋１５−ｋ）＝ｘi （ｔ−
ｋ） （但しｉ＝１〜４）となるためである。
＝８以後はｋ′＝１５−ｋとすればｋとｋ′とでは疑似
ランダムパターンの取り得る値のシーケンスは逆にな
る。図２Ｃにおいて、ｘ3 ，ｘ4 が（１，１）となって
から１３ビットシフト（ｋ＝１３）した時ｔ＝１４，
４，１２，１３であり、ｘ3 ，ｘ4 の値はそれぞれ
（１，１）、（１，０）、（０，０）、（０，１）であ
り、ｋ＝２の時のシーケンスの逆になる。これはｋ′＝
１５−ｋとすると、１周期が１５ビットであるから、ｘ
i （ｔ＋ｋ′）＝ｘi （ｔ＋１５−ｋ）＝ｘi （ｔ−
ｋ） （但しｉ＝１〜４）となるためである。
【００１４】ｎ段疑似ランダムパターンではｋとｋ′が
（２n −１）／２を中心として互いに対称な関係にある
場合は、疑似ランダムパターンの取り得る値のシーケン
スは逆になる。また特性多項式の各成分をａij（ｉは行
番号、ｊは列番号）とすれば、各ｘiは次式で表わせ
る。
（２n −１）／２を中心として互いに対称な関係にある
場合は、疑似ランダムパターンの取り得る値のシーケン
スは逆になる。また特性多項式の各成分をａij（ｉは行
番号、ｊは列番号）とすれば、各ｘiは次式で表わせ
る。
【００１５】 ｘ1 （ｔ＋ｋ）＝ａ11ｘ1(ｔ）＋ａ12ｘ2(ｔ）＋ａ13ｘ3(ｔ）＋ａ14ｘ4(ｔ） （６−１） ｘ2 （ｔ＋ｋ）＝ａ21ｘ1(ｔ）＋ａ22ｘ2(ｔ）＋ａ23ｘ3(ｔ）＋ａ24ｘ4(ｔ） （６−２） ｘ3 （ｔ＋ｋ）＝ａ31ｘ1(ｔ）＋ａ32ｘ2(ｔ）＋ａ33ｘ3(ｔ）＋ａ34ｘ4(ｔ） （６−３） ｘ4 （ｔ＋ｋ）＝ａ41ｘ1(ｔ）＋ａ42ｘ2(ｔ）＋ａ43ｘ3(ｔ）＋ａ44ｘ4(ｔ） （６−４） 上記例では下位２ビットｘ3 ，ｘ4 を取出すようにして
いるので、ｘ3 ，ｘ4がどのように値をとるか、つまり
（６−３），（６−４）式がどのような値をとるかをみ
ればよい。上位ビットｘ1 ，ｘ2 と対応する列に１が存
在せず、０のみ、つまりａ31，ａ32，ａ41，ａ42がすべ
て０であれば、 ｘ3 （ｔ＋ｋ）＝ａ33ｘ3(ｔ）＋ａ34ｘ4(ｔ） （７−１） ｘ4 （ｔ＋ｋ）＝ａ43ｘ3(ｔ）＋ａ44ｘ4(ｔ） （７−２） となり、ｘ3 （ｔ＋ｋ），ｘ4 （ｔ＋ｋ）はそれぞれ現
在の２ビットｘ3 （ｔ），ｘ4 （ｔ）のみに依存した値
となる。従ってｘ3 （ｔ＋ｋ）がなるべく各種の値（一
様な値）をとるためには、上位ビットと対応するａ31，
ａ32の少くとも１つが１でなければならない。同様にｘ
4 （ｔ＋ｋ）が一様な値をとるためにはａ 41，ａ42の少
くとも何れか一方が１でなければらない。
いるので、ｘ3 ，ｘ4がどのように値をとるか、つまり
（６−３），（６−４）式がどのような値をとるかをみ
ればよい。上位ビットｘ1 ，ｘ2 と対応する列に１が存
在せず、０のみ、つまりａ31，ａ32，ａ41，ａ42がすべ
て０であれば、 ｘ3 （ｔ＋ｋ）＝ａ33ｘ3(ｔ）＋ａ34ｘ4(ｔ） （７−１） ｘ4 （ｔ＋ｋ）＝ａ43ｘ3(ｔ）＋ａ44ｘ4(ｔ） （７−２） となり、ｘ3 （ｔ＋ｋ），ｘ4 （ｔ＋ｋ）はそれぞれ現
在の２ビットｘ3 （ｔ），ｘ4 （ｔ）のみに依存した値
となる。従ってｘ3 （ｔ＋ｋ）がなるべく各種の値（一
様な値）をとるためには、上位ビットと対応するａ31，
ａ32の少くとも１つが１でなければならない。同様にｘ
4 （ｔ＋ｋ）が一様な値をとるためにはａ 41，ａ42の少
くとも何れか一方が１でなければらない。
【００１６】またｘ3 （ｔ＋ｋ），ｘ4 （ｔ＋ｋ）が互
いに無関係（ランダム）に値を取らなければならないか
ら、（６−３），（６−４）式は互いに独立でなければ
ならない。ただ上述したように下位２ビット値のみに依
存しない条件が入るので、結局ａ33，ａ34、及びａ43，
ａ44は除いて考えなければならない。一般にｎ×ｍ行列
の階数がｒであれば、このｎ行のうちｒ個の行が独立で
ある。従って（６−３），（６−４）式が独立であると
いう条件は、Ａk の取出しビットｘ3 ，ｘ4 と対応する
行と、取出しビットｘ3 ，ｘ4 と対応しない列とよりな
る行列 の階数が２であることになる。また一段にｎ×ｎの正方
行列の場合はその階数がｎであることと、この行列の行
列式の値がゼロでないことは等価である。従って、Ｎk
が前記例のように正方行列の場合は（８）式、つまりＮ
k の行列式の値が０でなければよい。
いに無関係（ランダム）に値を取らなければならないか
ら、（６−３），（６−４）式は互いに独立でなければ
ならない。ただ上述したように下位２ビット値のみに依
存しない条件が入るので、結局ａ33，ａ34、及びａ43，
ａ44は除いて考えなければならない。一般にｎ×ｍ行列
の階数がｒであれば、このｎ行のうちｒ個の行が独立で
ある。従って（６−３），（６−４）式が独立であると
いう条件は、Ａk の取出しビットｘ3 ，ｘ4 と対応する
行と、取出しビットｘ3 ，ｘ4 と対応しない列とよりな
る行列 の階数が２であることになる。また一段にｎ×ｎの正方
行列の場合はその階数がｎであることと、この行列の行
列式の値がゼロでないことは等価である。従って、Ｎk
が前記例のように正方行列の場合は（８）式、つまりＮ
k の行列式の値が０でなければよい。
【００１７】一般的にｎ段疑似ランダムパターンから任
意のｐビットを取出す場合に拡張すると、Ａ k 中の取出
すｐビットと対応する行と、その行の前記ｐビットと対
応しない（ｎ−ｐ）列とのｐ×（ｎ−ｐ）行列（＝
Ｎk ）の階数がｐであるか、Ｎkがｐ×ｐの正方行列の
場合はＮk の行列式の値が０でないならば、ｐビットを
ｋビットシフトさせるごとに取出せば２p 通りの値を取
り得ることになり、良好なランダム性が得られる。つま
り、前記関係のｋは最適な値である。
意のｐビットを取出す場合に拡張すると、Ａ k 中の取出
すｐビットと対応する行と、その行の前記ｐビットと対
応しない（ｎ−ｐ）列とのｐ×（ｎ−ｐ）行列（＝
Ｎk ）の階数がｐであるか、Ｎkがｐ×ｐの正方行列の
場合はＮk の行列式の値が０でないならば、ｐビットを
ｋビットシフトさせるごとに取出せば２p 通りの値を取
り得ることになり、良好なランダム性が得られる。つま
り、前記関係のｋは最適な値である。
【００１８】
【実施例】図１にこの発明の実施例を示す。指定手段２
１により、使用する疑似ランダムパターンの生成多項式
又は特性多項式、あるいは予め定められた識別信号でｎ
段の疑似ランダムパターン発生器を指定し、また取出す
ｐビットを指定し、シフトビット数ｋの最大値ｋｍを指
定し、演算部２２から最適なｋが複数入力されると、そ
の中から１つのｋを指定して、これら指定したデータを
演算部２２へ送る。また先に指定された条件と同一で既
に最適なｋが指定され、これが記憶されている場合は、
これを最適ｋとして演算部２２へ送る。
１により、使用する疑似ランダムパターンの生成多項式
又は特性多項式、あるいは予め定められた識別信号でｎ
段の疑似ランダムパターン発生器を指定し、また取出す
ｐビットを指定し、シフトビット数ｋの最大値ｋｍを指
定し、演算部２２から最適なｋが複数入力されると、そ
の中から１つのｋを指定して、これら指定したデータを
演算部２２へ送る。また先に指定された条件と同一で既
に最適なｋが指定され、これが記憶されている場合は、
これを最適ｋとして演算部２２へ送る。
【００１９】演算部２２は指定手段２１により指定され
たデータをもとに、生成多項式が指定された場合は、対
応する特性多項式Ａを導出し、更にＡk を求め、これよ
りｐ×（ｎ−ｐ）の小行列Ｎk を求め、このＮk の階数
がｐとなるｋを次々と求め、つまり、求めたｋがｋｍを
越えない範囲で求める。これら求めた適切なｋを指定手
段２１へ送り、これら適切なｋを表示して、操作員によ
りこれらｋの中から最適なものを選択させて、演算部２
２へ指定送出させる。例えばｋの値と、取出ししたｐビ
ットを利用する側の利用繰返し周期の整数倍と、ｋビッ
トシフト時間とが一致するものを手動又は自動的に選択
する。ｋｍはｋ＞２n-1 のように実用上算出の必要性が
ない適切なｋを除くためである。
たデータをもとに、生成多項式が指定された場合は、対
応する特性多項式Ａを導出し、更にＡk を求め、これよ
りｐ×（ｎ−ｐ）の小行列Ｎk を求め、このＮk の階数
がｐとなるｋを次々と求め、つまり、求めたｋがｋｍを
越えない範囲で求める。これら求めた適切なｋを指定手
段２１へ送り、これら適切なｋを表示して、操作員によ
りこれらｋの中から最適なものを選択させて、演算部２
２へ指定送出させる。例えばｋの値と、取出ししたｐビ
ットを利用する側の利用繰返し周期の整数倍と、ｋビッ
トシフト時間とが一致するものを手動又は自動的に選択
する。ｋｍはｋ＞２n-1 のように実用上算出の必要性が
ない適切なｋを除くためである。
【００２０】ｐ＝ｎ−ｐの場合は、請求項２の発明によ
ってもよく、つまり演算部２２でＮk の行列式の値がゼ
ロにならないｋを順次求めて同様のことを行う。何れの
場合においても上記演算部２２による演算は、予め、各
種のｎ段の疑似ランダムパターン，ｐについてＮk の階
数がｐとなるｋ、又はＮk の行列式の値が０とならない
ｋを求めておき、これらの関係をテーブルとし、このテ
ーブルからｎ段の疑似ランダムパターンと，ｐにより適
切なｋを読出し、これら適切なｋを出力するようにして
もよい。
ってもよく、つまり演算部２２でＮk の行列式の値がゼ
ロにならないｋを順次求めて同様のことを行う。何れの
場合においても上記演算部２２による演算は、予め、各
種のｎ段の疑似ランダムパターン，ｐについてＮk の階
数がｐとなるｋ、又はＮk の行列式の値が０とならない
ｋを求めておき、これらの関係をテーブルとし、このテ
ーブルからｎ段の疑似ランダムパターンと，ｐにより適
切なｋを読出し、これら適切なｋを出力するようにして
もよい。
【００２１】また演算部２２で求めた各適切なｋは、テ
ーブル２３へ供給してｎ段の疑似ランダムパターンごと
にブロック分けされたテーブル２３にｐをアドレスとし
て書込まれる。指定手段２１の指定によりテーブル２３
を読出し、その適切なｋを指定手段２１へ送り、読出す
ｋがない時は、前述したように演算部２２で適切なｋを
求める。指定手段２１により適切なｋ中の１つを選択す
ると、このｋは演算部２２を通じて制御部２４へ供給さ
れ、その他に指定手段２１により指定されたｎ段の疑似
ランダムパターン及びｐが演算部２２を通じて制御部２
４に入力され、制御部２４は疑似ランダムパターン発生
器２５のシフト段ｎを切替え設定し、疑似ランダムパタ
ーン発生器２５からｐビット並列に出力するようにセレ
クタ２６を設定し、更に、そのｐビットを出力するごと
に疑似ランダムパターン発生器２５をｋビットシフトさ
せる。セレクタ２６によるｐビットの取出しは、例えば
最上位から又は最下位からｐビット選択するように予め
決めると簡便である。また疑似ランダムパターン発生器
２５内に複数の疑似ランダムパターン発生器２５を用意
しておき、これらの１つを指定ｎに従って選択し、その
選択したものからセレクタ２６によりｐビットを取出
す。
ーブル２３へ供給してｎ段の疑似ランダムパターンごと
にブロック分けされたテーブル２３にｐをアドレスとし
て書込まれる。指定手段２１の指定によりテーブル２３
を読出し、その適切なｋを指定手段２１へ送り、読出す
ｋがない時は、前述したように演算部２２で適切なｋを
求める。指定手段２１により適切なｋ中の１つを選択す
ると、このｋは演算部２２を通じて制御部２４へ供給さ
れ、その他に指定手段２１により指定されたｎ段の疑似
ランダムパターン及びｐが演算部２２を通じて制御部２
４に入力され、制御部２４は疑似ランダムパターン発生
器２５のシフト段ｎを切替え設定し、疑似ランダムパタ
ーン発生器２５からｐビット並列に出力するようにセレ
クタ２６を設定し、更に、そのｐビットを出力するごと
に疑似ランダムパターン発生器２５をｋビットシフトさ
せる。セレクタ２６によるｐビットの取出しは、例えば
最上位から又は最下位からｐビット選択するように予め
決めると簡便である。また疑似ランダムパターン発生器
２５内に複数の疑似ランダムパターン発生器２５を用意
しておき、これらの１つを指定ｎに従って選択し、その
選択したものからセレクタ２６によりｐビットを取出
す。
【００２２】上述において、適切なｋとしては得られた
ものの、最小値又は、ｋｍ内の最大値を自動的に選択し
てもよい。疑似ランダムバターン発生器２５は１つ、つ
まりシフト段ｎが固定で生成多項式が所定のもので、ｐ
のみを指定するようにしてもよい。ｎを指定し、ｐは固
定とし、セレクタ２６を省略してもよい。ｐ≦ｎ／２に
限らず、ｐ＞ｎ／２としても、Ｎk の階数が最大の（ｎ
−ｐ）となる適切なｋを求めれば、与えられた疑似ラン
ダムパターンが取り得る最大のランダム性が保証され
る。
ものの、最小値又は、ｋｍ内の最大値を自動的に選択し
てもよい。疑似ランダムバターン発生器２５は１つ、つ
まりシフト段ｎが固定で生成多項式が所定のもので、ｐ
のみを指定するようにしてもよい。ｎを指定し、ｐは固
定とし、セレクタ２６を省略してもよい。ｐ≦ｎ／２に
限らず、ｐ＞ｎ／２としても、Ｎk の階数が最大の（ｎ
−ｐ）となる適切なｋを求めれば、与えられた疑似ラン
ダムパターンが取り得る最大のランダム性が保証され
る。
【００２３】
【発明の効果】以上述べたように、この発明によれば適
切なｋが自動的に求まり、従来のように各ｋについて、
適切なものであるか否かを、パターンの変化状態を作っ
て調べる必要がなく、短時間に頗る簡単に得られ、特に
ｎが大きい値の場合でも、容易に求まり、最適ｋを手動
選択又は自動選択により設定することができる。
切なｋが自動的に求まり、従来のように各ｋについて、
適切なものであるか否かを、パターンの変化状態を作っ
て調べる必要がなく、短時間に頗る簡単に得られ、特に
ｎが大きい値の場合でも、容易に求まり、最適ｋを手動
選択又は自動選択により設定することができる。
【図１】この発明の実施例を示すブロック図。
【図２】Ａは従来の並列疑似ランダムパターン発生器を
示すブロック図、Ｂはそのパターン発生器１１の具体例
を示すブロック図、Ｃはそのパターンの変化状態を示す
図である。
示すブロック図、Ｂはそのパターン発生器１１の具体例
を示すブロック図、Ｃはそのパターンの変化状態を示す
図である。
Claims (6)
- 【請求項１】 ｎ段の疑似ランダムパターン発生器から
ｋビットシフトさせてｐビット（ｐ≦ｎ／２）の並列パ
ターンを取出す並列疑似ランダムパターン発生器におい
て、 上記疑似ランダムパターン発生器が発生する疑似ランダ
ムパターンの特性多項式Ａのｋ乗Ａk から、上記取出す
ｐビットと対応するｐ行と、そのｐ行で上記ｐビットと
対応しない（ｎ−ｐ）列とよりなる行列Ｎk の階数がｐ
となる上記ｋを設定するｋ設定手段を具備することを特
徴とする並列疑似ランダムパターン発生器。 - 【請求項２】 ｎ段の疑似ランダムパターン発生器から
ｋビットシフトさせてｐビット（ｐ＝ｎ／２）の並列パ
ターンを取出す並列疑似ランダムパターン発生器におい
て、 上記疑似ランダムパターン発生器が発生する疑似ランダ
ムパターンの特性多項式Ａのｋ乗Ａk から、上記取出す
ｐビットと対応するｐ行と、そのｐ行で上記ｐビットと
対応しない（ｎ−ｐ）＝ｐ列とよりなる行列Ｎk の行列
式の値が０とならない上記ｋを設定するｋ設定手段を具
備することを特徴とする並列疑似ランダムパターン発生
器。 - 【請求項３】 ｎ段の疑似ランダムパターン発生器から
ｋビットシフトさせてｐビット（ｐ＞ｎ／２）の並列パ
ターンを取り出す疑似ランダムパターン発生器におい
て、 上記疑似ランダムパターン発生器が発生する疑似ランダ
ムパターンの特性多項式Ａのｋ乗Ａk から、上記取り出
すｐビットと対応するｐ行と、そのｐ行で上記ｐビット
と対応しない（ｎ−ｐ）列とよりなる行列Ｎk の階数が
（ｎ−ｐ）となる、上記ｋを設定するｋ設定手段を具備
することを特徴とする並列疑似ランダムパターン発生
器。 - 【請求項４】 上記ｋ設定手段は上記Ｎk の階数がｐと
なるｋ又は上記Ｎkの行列式の値が０とならないｋを求
める演算手段と、求めたｋの１つを選択して設定する手
段とからなることを特徴とする請求項１乃至３の何れか
に記載の並列疑似ランダムパターン発生器。 - 【請求項５】 上記ｐを指定する手段を有することを特
徴とする請求項４記載の並列疑似ランダムパターン発生
器。 - 【請求項６】 上記ｎ段の疑似ランダムパターン発生器
を指定する手段を有することを特徴とする請求項５記載
の並列疑似ランダムパターン発生器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077008A JP2845308B2 (ja) | 1993-04-02 | 1993-04-02 | 並列疑似ランダムパターン発生器 |
| US08/221,561 US5434807A (en) | 1993-04-02 | 1994-04-01 | Parallel pseudo-random pattern generating method and pseudo-random pattern generator using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077008A JP2845308B2 (ja) | 1993-04-02 | 1993-04-02 | 並列疑似ランダムパターン発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291619A JPH06291619A (ja) | 1994-10-18 |
| JP2845308B2 true JP2845308B2 (ja) | 1999-01-13 |
Family
ID=13621740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077008A Expired - Fee Related JP2845308B2 (ja) | 1993-04-02 | 1993-04-02 | 並列疑似ランダムパターン発生器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5434807A (ja) |
| JP (1) | JP2845308B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2541480B2 (ja) * | 1993-10-06 | 1996-10-09 | 日本電気株式会社 | 擬似乱数発生装置 |
| JPH0818550A (ja) * | 1994-04-27 | 1996-01-19 | N T T Ido Tsushinmo Kk | 符号系列発生器 |
| JPH0832416A (ja) * | 1994-07-15 | 1996-02-02 | Ando Electric Co Ltd | 疑似ランダムパターン発生回路 |
| US5717535A (en) * | 1995-01-25 | 1998-02-10 | Seagate Technology, Inc. | Block address integrity check for storage medium |
| DE19717110C2 (de) * | 1997-04-23 | 2000-11-23 | Siemens Ag | Schaltungsanordnung zum Erzeugen einer Pseudo-Zufallsfolge |
| KR100404804B1 (ko) * | 1997-05-14 | 2003-11-07 | 시게이트 테크놀로지 엘엘씨 | 시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기 |
| KR100543381B1 (ko) | 1997-08-11 | 2006-01-20 | 시게이트 테크놀로지 엘엘씨 | 시변화 제약들을 갖는 코드를 사용하는 채널들을 위한 스태틱 비터비 검출기 |
| US6493162B1 (en) | 1997-12-05 | 2002-12-10 | Seagate Technology Llc | Frame synchronization for viterbi detector |
| US6404573B1 (en) * | 1998-05-13 | 2002-06-11 | Seagate Technology Llc | Full and half-rate signal space detection for channels with a time-varying MTR |
| US6266331B1 (en) * | 1998-07-01 | 2001-07-24 | Lucent Technologies, Inc. | Device for generating multiple spreading sequences in reverse high speed data channels |
| JP2000307477A (ja) * | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 符号発生装置、その装置を用いた通信装置、通信システム及び符号発生方法 |
| FI107094B (fi) * | 1999-05-10 | 2001-05-31 | Nokia Mobile Phones Ltd | Menetelmä päivittää koodigeneraattorin lineaarinen palautesiirtorekisteri |
| US20030081772A1 (en) * | 2001-10-30 | 2003-05-01 | Blaker David M. | Parallel random number determinations for a stream cipher utilizing a common S-box |
| JP4052480B2 (ja) * | 2002-10-07 | 2008-02-27 | 小林 朗 | 疑似乱数発生方法、疑似乱数発生器、及び疑似乱数発生プログラム |
| US6765506B1 (en) * | 2003-01-06 | 2004-07-20 | Via Technologies Inc. | Scrambler, de-scrambler, and related method |
| US7346817B2 (en) * | 2004-08-23 | 2008-03-18 | Micron Technology, Inc. | Method and apparatus for generating and detecting initialization patterns for high speed DRAM systems |
| KR101517185B1 (ko) * | 2008-04-15 | 2015-05-04 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| JP5314693B2 (ja) | 2008-09-12 | 2013-10-16 | 株式会社アドバンテスト | 試験モジュールおよび試験方法 |
| US20100227687A1 (en) * | 2009-03-05 | 2010-09-09 | Vcat, Llc | Random generated display associated with gaming device |
| JP2014164342A (ja) | 2013-02-21 | 2014-09-08 | Fujitsu Semiconductor Ltd | 擬似乱数生成回路および擬似乱数生成方法 |
| US10708043B2 (en) | 2013-03-07 | 2020-07-07 | David Mayer Hutchinson | One pad communications |
| US9747076B1 (en) * | 2014-12-04 | 2017-08-29 | Altera Corporation | Parallel pseudo random bit sequence generation with adjustable width |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577923B2 (ja) * | 1987-07-31 | 1997-02-05 | クラリオン株式会社 | 擬似ランダム雑音符号発生器 |
| JPH0691440B2 (ja) * | 1987-09-14 | 1994-11-14 | 富士通株式会社 | ランダムパルスパターン発生回路 |
| JPH01258130A (ja) * | 1988-04-08 | 1989-10-16 | Matsushita Electric Ind Co Ltd | 擬似乱数発生装置 |
| US5268949A (en) * | 1990-03-28 | 1993-12-07 | Ando Electric Co., Ltd. | Circuit for generating M-sequence pseudo-random pattern |
| JP2841882B2 (ja) * | 1991-02-04 | 1998-12-24 | 日本電気株式会社 | 疑似乱数パタン発生器 |
| EP0529512A3 (en) * | 1991-08-23 | 1993-06-16 | Fujitsu Limited | Method and system for generating random number sequences |
| JP2797793B2 (ja) * | 1991-11-29 | 1998-09-17 | 日本電気株式会社 | 疑似乱数パタン発生回路 |
| FR2694471A1 (fr) * | 1992-07-29 | 1994-02-04 | Philips Electronics Nv | Procédé pour modifier des séquences pseudo-aléatoires et dispositif servant à embrouiller ou à désembrouiller des informations. |
-
1993
- 1993-04-02 JP JP5077008A patent/JP2845308B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-01 US US08/221,561 patent/US5434807A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5434807A (en) | 1995-07-18 |
| JPH06291619A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845308B2 (ja) | 並列疑似ランダムパターン発生器 | |
| US4085447A (en) | Right justified mask transfer apparatus | |
| Armstrong | A programmed algorithm for assigning internal codes to sequential machines | |
| JP2669582B2 (ja) | 半導体メモリテストシステム | |
| EP0047440A1 (en) | Shift circuit | |
| JP2002023622A5 (ja) | ||
| KR20190024690A (ko) | 연상 메모리에서의 최소값-최대값 계산 방법 | |
| JP3921098B2 (ja) | 試験信号発生装置及び方法並びにポアソン分布エラー信号発生器及び発生方法 | |
| JP2000266815A (ja) | 自己診断機能付き電子システム及び電子システムのシミュレーション装置 | |
| US7307453B1 (en) | Method and system for parallel state machine implementation | |
| US4755969A (en) | Pseudo random sequence generation | |
| US8909510B2 (en) | LFSR emulation | |
| US6067359A (en) | PN sequence generator with bidirectional shift register and Eulerian-graph feedback circuit | |
| JP3032340B2 (ja) | プロセッサのデータメモリ用アドレスジェネレータ | |
| US9389834B2 (en) | Pseudorandom number generating circuit and method | |
| US7668893B2 (en) | Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders | |
| CN112035854B (zh) | 基于比特置换的循环移位和固定置换表的抗功耗攻击方法 | |
| EP1202488B1 (en) | Encryption sub-key generation circuit | |
| JP2014222394A (ja) | 半導体記憶装置および乱数発生器 | |
| KR940012154A (ko) | 기억장치와 그 버스트전송의 연속독출 확대방법 및 그 방법을 이용한 롬(rom) 내장형 마이크로컴퓨터 시스템 | |
| GB2113879A (en) | Improvements in and relating to number generation | |
| CN111600672A (zh) | 生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质 | |
| JP3346204B2 (ja) | 可変長符号復号装置 | |
| JPH0644051A (ja) | マイクロコンピュータ | |
| JP4520103B2 (ja) | スキャンテストパタン入力方法および半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| LAPS | Cancellation because of no payment of annual fees |