JP2840632B2 - 全波整流回路 - Google Patents

全波整流回路

Info

Publication number
JP2840632B2
JP2840632B2 JP1235885A JP23588589A JP2840632B2 JP 2840632 B2 JP2840632 B2 JP 2840632B2 JP 1235885 A JP1235885 A JP 1235885A JP 23588589 A JP23588589 A JP 23588589A JP 2840632 B2 JP2840632 B2 JP 2840632B2
Authority
JP
Japan
Prior art keywords
current
transistor
current mirror
input terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1235885A
Other languages
English (en)
Other versions
JPH02136752A (ja
Inventor
ジーベルガー ギュンター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH02136752A publication Critical patent/JPH02136752A/ja
Application granted granted Critical
Publication of JP2840632B2 publication Critical patent/JP2840632B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of ac into dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Devices For Supply Of Signal Current (AREA)

Description

【発明の詳細な説明】 本発明は、整流すべき入力信号を受信する信号入力端
子を具え、該信号入力端子を、入力信号電流をその一方
の半サイクル中流す半導体接合および入力信号電流をそ
の他方の半サイクル中信号出力端子に流す第１の電流ミ
ラーを具える整流段を経て信号出力端子に結合し、他に
前記整流段の入力端子に結合された入力端子および前記
整流段の入力端子に駆動段を経て負帰還結合された出力
端子を有する差動増幅器と、前記駆動段および前記第１
の電流ミラーのための供給電流を供給する電流源とを具
えた全波整流回路に関するものである。
かかる全波整流回路は既知の集積回路の一部を構成し
ている。第１図はこの回路の回路図を示すものである。
この回路図において、差動増幅器１は基準電圧VRに接続
された入力端子と、駆動段の入力端子に接続された出力
端子を有する。この駆動段はnpnトランジスタQ16を具
え、そのエミッタを負電源電圧端子に接続し、そのコレ
クタをトランジスタQ11のベースに接続し、このトラン
ジスタQ11のエミッタを差動増幅器の他方の入力端子に
接続して負帰還ループを構成する。この入力端子、即
ち、トランジスタQ11のエミッタは信号入力端子２から
整流すべき信号電流を受信する。トランジスタQ11に加
えて、整流段は入力端子２に接続された入力端子とトラ
ンジスタQ11のコレクタに接続された出力端子を有する
電流ミラー３を具え、この出力端子をもって整流器の出
力端子を構成し、或いはこの出力端子に整流器の出力端
子を結合する。
電流ミラー３の供給電流はダイオードQ15を経てトラ
ンジスタQ16のコレクタに接続された直流電流源４によ
り供給する。従って、この直流電流源は電流ミラー３の
供給電流（この供給電流はこの電流ミラーに流入する電
流と流れ出る電流との和に対応する）と駆動段Q15,Q16
の供給電流の両方を供給する。
従来の回路は次のように動作する。入力端子２に供給
される信号電流が正極性の場合には、信号電流はトラン
ジスタQ11のコレクタ・エミッタ通路を経て整流器出力
端子５に流れる。信号電流のこの極性に対しては、電流
ミラー３には何の電流も流れない。負極性の場合には、
信号電流は電流ミラー３の入力回路および電流源４を経
て正電源電圧端子に流れ、これにより正の半サイクル中
と同じ極性の電流が電流ミラー３の出力回路から出力端
子５へ流れる。この結果、入力端子２の入力電流の正負
の極正に対して同じ極正の半波電流が出力端子５に現
れ、これは全波整流に対応する。
電流源４により供給される電流は信号電流が負電極性
で最大振幅の場合に電流ミラー３により供給される電流
よりも少なくとも僅かに大きくして、駆動段Q15,Q16が
無電流にならないようにすると共に、差動増幅器１と、
駆動段と、トランジスタQ11を具える負帰還ループを動
作状態に維持し、このループが差動増幅器の両入力端子
の電位を同じ値（即ち基準電圧VR）に維持するようにす
る必要がある。信号電流の正極性の場合には、直流電流
源４により供給される全電流は駆動段Q15,Q16を経て流
れる。従って、この電流は負の半サクイル中よりも著し
く大きく、これに対応した大きなベース電流を要求す
る。かかるベース電流は差動増幅器の入力端子に電圧オ
フセットを生じ、即ち入力電流の正極性の場合には差動
増幅器の両入力端子の電位がもはや等しくなり得ない。
この電圧オフセットにより、特に入力端子２の入力が等
しい値の正負の半サイクルを有する小信号電流の場合
に、整流段の出力端子５に現れる（同一の極性の）半サ
イクルが等しくならなくなる。この歪みは特に整流信号
を高速応答制御回路の制御信号として用いる場合に不所
望である。
本発明の目的はこの問題を少なくとも緩和する頭書に
記載した種類の全波整流器を提供することにある。
この目的のために、本発明は頭書に記載した種類の全
波整流回路において、前記電流源を前記第１の電流ミラ
ーの出力電流に応じて制御して前記電流源が一定値から
前記第１の電流ミラーに必要とされる電流値へと変化す
る電流を供給するようにしたことを特徴とする。
本発明によれば、制御動作により生じる電流変化が第
１の電流ミラーに必要とされ且つ入力信号振幅に依存す
る供給電流に正確に対応するように制御される可制御電
流源によって供給電流が供給される。この場合駆動段を
流れる直流電流は一定になり、この電流を小さい値に調
整して差動増幅器の入力端子のオフセット電圧を少くと
も相当程度減少させることができる。
可制御電流源は駆動段のための一定の供給電流を供給
すると共に電流ミラーのための変化する供給電流を供給
する必要がある。本発明の一実施例ではこれを簡単に達
成するために、前記可制御電流源は定電流源と、第２の
電流ミラーと、第３の電流ミラーとを具え、第２の電流
ミラーの入力端子を第３の電流ミラーの出力端子に結合
し、第３の電流ミラーの入力端子を第１の電流ミラーの
出力端子に結合した構成にする。
このようにすると、第２の電流ミラーが第１の電流ミ
ラーのための供給電流を供給すると共に定電流源が駆動
段のための供給電流を供給する。
差動増幅器がバイポーラトランジスタを具え、それら
のベースが当該増幅器の入力端子を構成する場合、この
差動増幅器の入力電流は無視できず、追加の電圧オフセ
ットを発生し得る。本発明の他の実施例ではこの問題を
除去するために、前記差動増幅器はバイポーラ入力トラ
ンジスタを具え、それらのベースが当該増幅器の入力端
子を構成するものとし、且つ信号入力端子に結合された
入力トランジスタのベースを第４の電流ミラーの出力端
子に結合し、この電流ミラーの入力端子を入力トランジ
スタのエミッタ電流に比例するエミッタ電流を流す別の
トランジスタのベースに結合した構成にする。この場
合、第４の電流ミラーが入力トランジスタのベース電流
を正確に供給するため、前記電圧オフセットが避けられ
る。
図面につき本発明を説明する。
第２図は本の一実施例の回路図を示す。
第１図の素子に原理的に対応する機能を有する第２図
の素子は同一の符号を付してある。
差動増幅器１は演算増幅器内の慣例のタイプの入力段
で構成する。この差動増幅器はエミッタが正の電源電圧
に接続され、コレクタが２個のトランジスタQ19及びQ20
の相互接続エミッタに接続されたpnpトランジスタQ18を
具える。このトランジスタQ18のベース・エミッタ通路
はトランジスタQ27のベース・エミッタ通路と並列に接
続し、このトランジスタQ27のコレクタ・エミッタ通路
にはトランジスタQ28及び直流電流源６により、例えば1
0μＡの直流電流を供給する。トランジスタの幾何形状
が同一であれば、トランジスタQ18は同一の直流電流を
流し、この電流がトランジスタQ19及びQ20により等しく
分割される。トランジスタQ20のベースは例えば電源電
圧の半値に対応する基準電圧VRに接続する。トランジス
タQ19のベースは数キロオームの値にし得る抵抗R1を経
て入力端子２に接続し、この入力端子２には整流すべき
信号電流が供給される。トランジスタQ19及びQ20のコレ
クタはnpnトランジスタQ21,Q22を具える電流ミラーの入
力端子及び出力端子にそれぞれ接続する。
差動増幅器１の出力端子（トランジスタQ20及びQ22の
コレクタ共通接続点）を駆動段のトランジスタQ16のベ
ースに接続する。トランジスタQ16のコレクタ・ベース
通路は例えば15pFのコンデンサC1により分路してループ
の安定性を保証する。駆動トランジスタQ16のベース電
流がトランジスタQ21又はQ22のベース電流の２倍に等し
く、且つトランジスタQ19及びQ20のベースが同一の電位
のときに駆動トランジスタQ16に直流のベース電流が発
生する。
ベースがトランジスタQ16のコレクタに接続され、エ
ミッタがトランジスタQ19のベースに接続されたトラン
ジスタQ11が負帰還ループを完成し、これによりトラン
ジスタQ19のベース電位がトランジスタQ20のベース電位
に追従せしめられる。これがため、トランジスタQ11の
エミッタとトランジスタQ19のベースとの接続点は見掛
けの零点として作用し、即ちこの接続点は電圧VRの（低
インピーダンス）直流電圧源に接続されているものとみ
なせる。従って、入力端子２の信号電圧は信号電流に変
換される。
電流ミラー３は、コレクタがトランジスタQ11のエミ
ッタに接続されかつエミッタが例えば4.7kΩの抵抗R2を
経て電流源４の出力端子に接続されたpnpトランジスタQ
8を具え、このトランジスタQ8のベースを基準電圧VRに
接続すると共にこのトランジスタと同一の幾何形状のpn
pトランジスタQ9のベースに接続し、トランジスタQ9の
コレクタを抵抗R2と同一の値の抵抗R3を経て電流源４の
出力端子に接続する。トランジスタQ9のコレクタをトラ
ンジスタQ11のコレクタに接続し、これらコレクタの共
通接続点を電流ミラー７の入力端子に接続し、この電流
ミラーの出力端子で全波整流器の出力端子５を構成す
る。
入力端子２の信号電圧の正の半サイクル（基準電圧VR
に対し）に対しては、トランジスタQ11が導通し、抵抗R
1を経て電流ミラーに電流を流す。このときダイオードQ
15が電流源４の出力端子の電位を引き下げるため、トラ
ンジスタQ8及びQ9が正の半サイクル中カットオフする。
入力端子２の信号電圧の負の半サイクル中は、電流源
４の出力端子の電位が、抵抗R1を流れる全信号電流がト
ランジスタQ8を経て電流源４に流れるように正確に変化
する。この結果として同一の値の電流がトランジスタQ9
を経て電流ミラー７へと流れる。従って、負の半サイク
ル中は入力電流が回路３を流れ、この回路が等しい出力
電流を供給する。従って、この回路は電流源４及び関連
の回路と共同して電流ミラーとして作用する。これがた
め、この回路は、それだけでは慣例の電流ミラーを構成
しないが、電流ミラーと称す。
電流源４はベース・エミッタ通路がトランジスタQ18
のベース・エミッタ通路と並列に接続されたpnpトラン
ジスタQ2を具える。トランジスタQ2のコレクタをこの電
流源の出力端子に接続する。トランジスタQ2及びQ18が
同一の幾何形状を有する場合、トランジスタQ2はトラン
ジスタQ18により供給される直流電流に等しく且つトラ
ンジスタQ19,Q20を経て流れる直流電流の２倍に等しい
電流を供給する。
電流源４は、更に、エミッタが正電源電圧に接続され
且つコレクタがこの電流源の出力端子に接続されたpnp
トランジスタQ13を具える。このトランジスタQ13のベー
スを、このトランジスタが電流ミラー３のための供給電
流を正確に供給し得るように制御する。この目的のため
にトランジスタQ13のベース・エミッタ通路をダイオー
ド接続したpnpトランジスタQ14のベース・エミッタ通路
と並列に配置してトランジスタQ13及びQ14が電流源４の
出力端子に接続された出力端子を有する電流ミラーを構
成するようにし、この電流ミラーの入力端子をpnpトラ
ンジスタQ12及びQ19を具える電流ミラーの出力端子に接
続する。この後者の電流ミラーの入力端子、即ちダイオ
ード接続トランジスタQ12をpnpトランジスタ10のコレク
タに接続し、このトランジスタ10のベースをトランジス
タQ8及びQ9のベースに接続すると共に、そのエミッタを
抵抗R2及びR3と同一の値の抵抗R4を経て電流源４の出力
端子に接続する。これがため、トランジスタ10は電流ミ
ラー３の第２出力端子を構成する。
電流源４は次のように制御される。
入力端子２の入力電圧が正の半サイクルの場合には電
流ミラー３内の全てのトランジスタが電流を流さない。
従って、トランジスタQ13は何の電流も流さず、トラン
ジスタQ2のみが直流電流を流し、この直流電流はすべて
駆動段Q16,Q15を経て流れ、この直流電流は大きい（ト
ランジスタQ19又はQ20の直流電流の２倍）ため、差動増
幅器１はこの電流を電圧オフセットを生ずることなく供
給することができる。従って、この差動増幅器の両入力
端子の電位が同一になる。
入力端子２の入力信号電圧が負の半サイクルの場合に
は全信号電流が電流ミラー３のトランジスタ８を経て流
れる。1V以上の入力信号に対してこの電流は200μＡ以
上になり、従ってトランジスタQ2により供給される直流
電流（本例では10μＡ）より著しく大きくなる。このと
き電流ミラー３の供給電流は、トランジスタQ9及びQ10
の電流がトランジスタQ8の電流と同一であるため、トラ
ンジスタQ8の電流の３倍になる。この目的のために電流
ミラーQ12,Q17及びQ13,Q14の一方、特に電流ミラーQ12,
Q17の電流ミラー比を1:3にし、即ちトランジスタQ17が
トランジスタQ12を流れる電流の３倍の電流を供給する
ようにする。これは既知のようにこれらのトランジスタ
のエミッタ領域の大きさを適切に選択することにより達
成される。この結果としてトランジスタQ13がトランジ
スタQ10により供給される電流の３倍の直流電流を供給
し、従ってこれにより電流ミラー３の全供給電流が供給
される。このときトランジスタQ2により供給される直流
電流のみが駆動段Q15,Q16を経て流れるため、差動増幅
器１の入力端子のオフセット電圧が発生し得ない。
増幅器１の入力トランジスタQ19のベース電流は抵抗R
1を経て流れる。従って、負の半サイクル中、Q19のベー
ス電位はベース電流により抵抗R1の両端間に発生する電
圧降下に従ってオフセットし、このオフセットは数拾ミ
リボルトの電圧オフセットに相当する。この不所望な電
圧オフセットは、差動増幅器１の入力電流をこの増幅器
の入力側にダーリントン回路を配置して最小にすること
により最小にすることができるが、第２図に示す回路で
はこれを異なる方法で達成している。
この目的のために、第２図の回路では３個のpnpトラ
ンジスタQ1,Q3,Q4のコレクタ・エミッタ通路をアースと
正の電源端子との間に直列に配置する。トランジスタQ1
のベースをトランジスタQ18のベースに接続して両トラ
ンジスタがトランジスタQ19のコレクタ電流の２倍に等
しい同一のコレクタ電流を流すようにする。このコレク
タ電流をトランジスタQ3を経てトランジスタQ4のエミッ
タに供給し、このトランジスタQ4のコレクタを経てアー
スへ流す。トランジスタQ19のベース電流の２倍に等し
いトランジスタQ14のベース電流を電流ミラー８の入力
端子に供給する。トランジスタの幾何形状の適切な選択
によりこの電流ミラーの出力電流が入力電流の半分に等
しくなるようにする。この出力電流をトランジスタQ19
のベースに供給する。この出力電流は所要のベース電流
に相当する。
【図面の簡単な説明】
第１図は従来の全波整流回路のブロック回路図、 第２図は本発明の全波整流回路の一実施例の回路図であ
る。 １……差動増幅器 ２……信号入力端子 Q11……整流トランジスタ ３……第１の電流ミラー 3,Q11……整流段 Q15,Q16……駆動段 ４……電流源 ５……信号出力端子 Q2……定電流源 Q13,Q14……第２の電流ミラー Q12,Q17……第３の電流ミラー ８……第４の電流ミラー

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】整流すべき入力信号を受信する信号入力端
    子を具え、該信号入力端子を、入力信号電流をその一方
    の半サイクル中流す半導体接合（Q11）および入力信号
    電流をその他方の半サイクル中信号出力端子に流す第１
    の電流ミラー（３）を具える整流段（Q11,3）を経て信
    号出力端子に結合し、他に前記整流段の入力端子に結合
    された入力端子および前記整流段の入力端子に駆動段
    （Q15,Q16）を経て負帰還結合された出力端子を有する
    差動増幅器（Q18,……Q22）と、前記駆動段および前記
    第１の電流ミラーのための供給電流を供給する電流源
    （４）とを具えた全波整流回路において、前記電流源
    （４）を前記第１の電流ミラー（３）の出力電流に応じ
    て制御して前記電流源（４）が一定値から前記第１の電
    流ミラー（３）に必要とされる電流値へと変化する電流
    を供給するようにしたことを特徴とする全波整流回路。
  2. 【請求項２】前記可制御電流源（４）は定電流源（Q2）
    と、第２の電流ミラー（Q13,Q14）と、第３の電流ミラ
    ー（Q12,Q17）とを具え、第２の電流ミラーの入力端子
    を第３の電流ミラーの出力端子に結合し、第３の電流ミ
    ラーの入力端子を第１の電流ミラー（３）の出力端子に
    結合したことを特徴とする請求項１記載の全波整流回
    路。
  3. 【請求項３】見掛けの零点として作用する前記差動増幅
    器（１）の入力端子を抵抗（R1）を経て信号入力端子
    （２）に接続したことを特徴とする請求項１又は２記載
    の全波整流回路。
  4. 【請求項４】前記差動増幅器はバイポーラ入力トランジ
    スタを具え、それらのベースが当該増幅器の入力端子を
    構成するものとし、且つ信号入力端子に結合された入力
    トランジスタ（Q19）のベースを第４の電流ミラー
    （８）の出力端子に結合し、この電流ミラーの入力端子
    を入力トランジスタ（Q19）のエミッタ電流に比例する
    エミッタ電流を流す別のトランジスタ（Q4）のベースに
    結合したことを特徴とする請求項１〜３の何れかに記載
    の全波整流回路。
  5. 【請求項５】前記第１の電流ミラーは少なくとも２個の
    トランジスタ（Q8,……Q10）を具え、それらのエミッタ
    を等しい値の抵抗を経て前記可制御電流源（４）の出力
    端子に接続し、それらのベースを同一の直流電圧に接続
    し、且つこれらのトランジスタの１つのトランジスタの
    コレクタをもって信号入力端子に結合された第１の電流
    ミラーの入力端子を構成し、他のトランジスタのコレク
    タをもって第１の電流ミラーの出力端子を構成したこと
    を特徴とする請求項１〜４の何れかに記載の全波整流回
    路。
JP1235885A 1988-09-16 1989-09-13 全波整流回路 Expired - Fee Related JP2840632B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3831454A DE3831454A1 (de) 1988-09-16 1988-09-16 Vollweg-gleichrichterschaltung
DE3831454.1 1988-09-16

Publications (2)

Publication Number Publication Date
JPH02136752A JPH02136752A (ja) 1990-05-25
JP2840632B2 true JP2840632B2 (ja) 1998-12-24

Family

ID=6363044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235885A Expired - Fee Related JP2840632B2 (ja) 1988-09-16 1989-09-13 全波整流回路

Country Status (6)

Country Link
US (1) US4941080A (ja)
EP (1) EP0359326B1 (ja)
JP (1) JP2840632B2 (ja)
KR (1) KR900005676A (ja)
DE (2) DE3831454A1 (ja)
HK (1) HK44996A (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214372A (en) * 1989-05-11 1993-05-25 Nokia Mobile Phones Ltd. Linearizing circuit for dectection of a RF-power sensor
JP2753422B2 (ja) * 1992-06-15 1998-05-20 三菱電機株式会社 全波整流回路
US5397947A (en) * 1992-10-28 1995-03-14 Samsung Electronics Co., Ltd. Clipper circuitry
CN1051899C (zh) * 1992-10-28 2000-04-26 三星电子株式会社 色同步脉冲检波***
US5381106A (en) * 1992-10-28 1995-01-10 Samsung Electronics Co., Ltd. Clipper circuitry suitable for signals with fractional-volt amplitudes
US5349521A (en) * 1992-11-25 1994-09-20 Sgs-Thomson Microelectronics, Inc. Full wave rectifier using a current mirror bridge
US5276605A (en) * 1993-03-18 1994-01-04 Alliedsignal Inc. Negative half-wave summing rectifier apparatus for a three phase AC voltage
DE4316027A1 (de) * 1993-05-13 1994-11-17 Telefunken Microelectron Schaltungsanordnung zum Gleichrichten von Wechselspannungssignalen
BE1008031A3 (nl) * 1994-01-20 1995-12-12 Philips Electronics Nv Storingsongevoelige inrichting voor opwekken van instelstromen.
US5523940A (en) * 1994-05-20 1996-06-04 Micro Linear Corporation Feedback control circuit for a synchronous rectifier having zero quiescent current
US5747977A (en) * 1995-03-30 1998-05-05 Micro Linear Corporation Switching regulator having low power mode responsive to load power consumption
US5903138A (en) * 1995-03-30 1999-05-11 Micro Linear Corporation Two-stage switching regulator having low power modes responsive to load power consumption
US5757174A (en) * 1995-07-19 1998-05-26 Micro Linear Corporation Current sensing technique using MOS transistor scaling with matched current sources
EP0791706B1 (en) * 1996-01-31 2004-07-14 Texas Instruments Deutschland Gmbh Improvements in or relating to full-wave rectifiers
US5825165A (en) * 1996-04-03 1998-10-20 Micro Linear Corporation Micropower switch controller for use in a hysteretic current-mode switching regulator
US5742151A (en) * 1996-06-20 1998-04-21 Micro Linear Corporation Input current shaping technique and low pin count for pfc-pwm boost converter
US5798635A (en) * 1996-06-20 1998-08-25 Micro Linear Corporation One pin error amplifier and switched soft-start for an eight pin PFC-PWM combination integrated circuit converter controller
US5804950A (en) * 1996-06-20 1998-09-08 Micro Linear Corporation Input current modulation for power factor correction
JP2953383B2 (ja) * 1996-07-03 1999-09-27 日本電気株式会社 電圧電流変換回路
US5808455A (en) * 1996-11-13 1998-09-15 Micro Linear Corporation DC-to-DC converter having hysteretic current limiting
US5818207A (en) * 1996-12-11 1998-10-06 Micro Linear Corporation Three-pin buck converter and four-pin power amplifier having closed loop output voltage control
US5811999A (en) * 1996-12-11 1998-09-22 Micro Linear Corporation Power converter having switching frequency phase locked to system clock
US5894243A (en) * 1996-12-11 1999-04-13 Micro Linear Corporation Three-pin buck and four-pin boost converter having open loop output voltage control
US6075295A (en) * 1997-04-14 2000-06-13 Micro Linear Corporation Single inductor multiple output boost regulator
US6091233A (en) * 1999-01-14 2000-07-18 Micro Linear Corporation Interleaved zero current switching in a power factor correction boost converter
US6166455A (en) * 1999-01-14 2000-12-26 Micro Linear Corporation Load current sharing and cascaded power supply modules
US6344980B1 (en) 1999-01-14 2002-02-05 Fairchild Semiconductor Corporation Universal pulse width modulating power converter
KR100323196B1 (ko) * 1999-09-03 2002-02-20 박종섭 모스 전계효과 트랜지스터를 이용한 정밀전파정류기
US20050024253A1 (en) * 2003-07-30 2005-02-03 Adamiecki Andrew L. Duobinary-to-binary signal converter
US7508882B2 (en) * 2003-12-04 2009-03-24 Alcatel-Lucent Usa Inc. Electrical backplane transmission using duobinary signaling
DE102007035339A1 (de) * 2007-07-27 2009-02-05 Sitronic Ges. für elektrotechnische Ausrüstung GmbH & Co. KG Schaltungsanordnung zur Regelung eines Stroms durch eine Last
US8218345B2 (en) * 2009-03-20 2012-07-10 Cree, Inc. Rectifier with SiC bipolar junction transistor rectifying elements
US8472221B1 (en) 2010-05-07 2013-06-25 Alfred E. Mann Foundation For Scientific Research High voltage rectifier using low voltage CMOS process transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7508771A (nl) * 1975-07-23 1977-01-25 Philips Nv Gelijkrichtschakeling.
US4158882A (en) * 1978-02-27 1979-06-19 Zenith Radio Corporation Full-wave rectifier circuit
NL7902545A (nl) * 1979-04-02 1980-10-06 Philips Nv Gelijkrichtschakeling met nulcorrectie.
JPS5646666A (en) * 1979-09-25 1981-04-27 Toshiba Corp All wave rectifier circuit
JPS5762779A (en) * 1980-09-29 1982-04-15 Toshiba Corp Alwave rectifying circuit
US4360866A (en) * 1980-12-29 1982-11-23 Motorola, Inc. Linear full wave rectifier and method for providing full wave rectified signals
US4336586A (en) * 1980-12-29 1982-06-22 Motorola, Inc. Linear full wave rectifier circuit
US4409500A (en) * 1981-03-26 1983-10-11 Dbx, Inc. Operational rectifier and bias generator
IT1211072B (it) * 1981-06-30 1989-09-29 Ates Componenti Elettron Circuito raddrizzatore a ponte di transistori per uso telefonico.
JPS58202603A (ja) * 1982-04-28 1983-11-25 Toko Inc 両波検波回路
US4523105A (en) * 1982-09-27 1985-06-11 Rca Corporation Full wave rectifier circuit for small signals
JPH0677035B2 (ja) * 1985-03-29 1994-09-28 クラリオン株式会社 Ａｃ−ｄｃ変換回路
US4745395A (en) * 1986-01-27 1988-05-17 General Datacomm, Inc. Precision current rectifier for rectifying input current

Also Published As

Publication number Publication date
DE3831454A1 (de) 1990-03-29
EP0359326A3 (de) 1991-03-27
JPH02136752A (ja) 1990-05-25
EP0359326B1 (de) 1994-02-09
KR900005676A (ko) 1990-04-14
HK44996A (en) 1996-03-22
EP0359326A2 (de) 1990-03-21
DE58906931D1 (de) 1994-03-24
US4941080A (en) 1990-07-10

Similar Documents

Publication Publication Date Title
JP2840632B2 (ja) 全波整流回路
JPS61230411A (ja) 電気回路
GB2217134A (en) Amplifier circuit
JP2533201B2 (ja) Ａｍ検波回路
US5157347A (en) Switching bridge amplifier
JPH0732329B2 (ja) 電力増幅器の出力段
JP3847628B2 (ja) 低電圧駆動回路及び方法
JP3221058B2 (ja) 整流回路
JPH0434567Y2 (ja)
JP3682122B2 (ja) 全波整流回路
JPH09321562A (ja) リミッタ装置
US4450412A (en) Balanced amplifier output stage
GB2046547A (en) Circuit for controlling a current source transistor
JP3243947B2 (ja) 演算増幅器
US5015887A (en) A-B buffer circuit with TTL compatible output drive
JP3656335B2 (ja) 相互コンダクタンス回路
JPS646552Y2 (ja)
JPH0522275B2 (ja)
JPH06103766B2 (ja) レーザダイオード駆動回路
JPH0441612Y2 (ja)
JPH0753297Y2 (ja) 差動増幅回路
JPH024503Y2 (ja)
JPS6141161B2 (ja)
JPH065812B2 (ja) 振幅制限回路
JPH0326564B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees