JP2835434B2 - Cold electron emission device - Google Patents
Cold electron emission deviceInfo
- Publication number
- JP2835434B2 JP2835434B2 JP6762996A JP6762996A JP2835434B2 JP 2835434 B2 JP2835434 B2 JP 2835434B2 JP 6762996 A JP6762996 A JP 6762996A JP 6762996 A JP6762996 A JP 6762996A JP 2835434 B2 JP2835434 B2 JP 2835434B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- semiconductor substrate
- cold electron
- type semiconductor
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、特にフラットパネ
ルディスプレイ（ＦＰＤ）型の画像表示装置や光プリン
タ、電子顕微鏡、電子ビーム露光装置等々、種々の電子
ビーム利用装置の電子源ないし電子銃として用い得る冷
電子放出素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used as an electron source or an electron gun of various electron beam utilizing devices, such as a flat panel display (FPD) type image display device, an optical printer, an electron microscope, and an electron beam exposure device. The present invention relates to a cold electron emission device to be obtained.
【０００２】[0002]
【従来の技術】陰極線管（カソードレイチューブ：ＣＲ
Ｔ）におけるようにカソードに大きな熱エネルギを与え
て熱電子放出を起こすのではなく、金属や半導体等の導
電性部材に対し 106〜107V/cm 以上の強電界を印加し、
量子力学的トンネル現象によりそれら部材の表面から冷
電子（電界放出電子とか強電界放出電子とも呼ばれる）
の放出を起こさせるタイプの電界放出型電子放出素子、
すなわち冷電子放出素子の研究も、昨今、富みに盛んに
なっている。こうしたタイプの素子が各所で実用化され
れば、ＣＲＴ等のように極めて大きな電力消費を伴う熱
エネルギが不要となり、素子自体も極めて小型になり得
るので、応用デバイスの消費電力も大いに低減し、筺体
も飛躍的に小型化（薄型化）、軽量化する。2. Description of the Related Art A cathode ray tube (Cathode Ray Tube: CR)
Instead of giving a large thermal energy to the cathode to cause thermionic emission as in T), a strong electric field of 10 6 to 10 7 V / cm or more is applied to a conductive member such as a metal or a semiconductor.
Cold electrons from the surface of these members due to quantum mechanical tunneling (also called field emission electrons or strong field emission electrons)
Field-emission electron-emitting device that causes the emission of
In other words, research on cold electron-emitting devices has recently become prosperous. If such a type of element is put to practical use in various places, heat energy with extremely large power consumption, such as a CRT, becomes unnecessary, and the element itself can be extremely small, so that the power consumption of applied devices is greatly reduced. The size of the housing will be dramatically reduced (thinner) and lighter.
【０００３】図４には、このような冷電子放出素子の従
来における典型的構造例が示されている。説明すると、
全体としての冷電子放出素子の物理的な支持部材である
基底部材11の上には、一般に高さが数μm 程度の錐形立
体形状、代表的にはコーンエミッタと俗称されるように
円錐形状のエミッタ13が形成されており、これに対して
電界放出のための引き出し電位を印加すべき導電材料製
の電極層である引き出し電極14（ゲート電極とも呼ばれ
る）は基底部材11の上に絶縁層12を介して設けられてい
る。引き出し電極14には直径が数μm 程度の開口15が開
けられており、エミッタ13の自由端である先端、すなわ
ちこの場合は円錐形状の頂点である尖端部POがこの開口
15に臨んでいる。FIG. 4 shows a typical conventional structure of such a cold electron emission device. To explain,
On the base member 11, which is a physical support member of the cold electron emission element as a whole, a cone-shaped three-dimensional shape generally having a height of about several μm, typically a conical shape as commonly called a cone emitter An extraction electrode 14 (also referred to as a gate electrode), which is an electrode layer made of a conductive material to which an extraction potential for field emission is to be applied, is formed on an insulating layer on the base member 11. There are provided through twelve. The extraction electrode 14 has been opened opening 15 of several μm in diameter, a free end of the emitter 13 tip, i.e. tip P O is the opening in this case is the apex of the cone-shaped
We are facing 15.
【０００４】こうした構造により、引き出し電極14に所
定値以上の電圧Vg（普通、ゲート電圧Vgとも呼ばれる
が、本書では後述する電界効果トランジスタにおけるゲ
ート電圧との混同を避ける意味から、これを「引き出し
電圧」Vgと呼ぶ）が印加されるとこの開口15の内周縁と
エミッタ13の尖端部POとの間にエミッタ13から電子を引
き出すに足る高電界が生ずる。なお、高さ方向の相対位
置関係としては、一般に引き出し電極14の方がエミッタ
13の尖端部POより少し高い位置になっている。また、こ
のようなエミッタ13では、錐形の尖端部POを文字通り極
めて鋭い“点状”に加工できれば、エミッタ13と引き出
し電極14間に印加される引き出し電圧Vgにより生成する
電界は当該点状尖端部POに効率良く集中するので、比較
的低い印加電圧でも所期の電界放出現象を生起すること
ができる。With such a structure, a voltage Vg (generally referred to as a gate voltage Vg) which is equal to or higher than a predetermined value is applied to the extraction electrode 14. In order to avoid confusion with a gate voltage in a field-effect transistor described later, this is referred to as an “extraction voltage”. "Vg" is applied, a high electric field is generated between the inner peripheral edge of the opening 15 and the tip PO of the emitter 13 to extract electrons from the emitter 13. As for the relative positional relationship in the height direction, the extraction electrode 14 is generally
It has become slightly higher position than the tip P O of 13. In such an emitter 13, if the conical point P O can be literally processed into a very sharp “point”, the electric field generated by the extraction voltage Vg applied between the emitter 13 and the extraction electrode 14 will be the point-like shape. Since the concentration is efficiently concentrated at the point P O , a desired field emission phenomenon can be caused even at a relatively low applied voltage.
【０００５】そのため、最近では当該エミッタ13を半導
体で構成する提案がなされている。例えば文献１：K.Be
tsui,Technical Digest 4th Int. Vacuum Microelectro
nicsConference, Nagahama, 1991,ｐ.26 では、基底部
材11をｎ型あるいはｐ型単結晶シリコン基板で構成し、
当該基板をプラズマエッチングと熱酸化を併用した尖鋭
化技術を援用して加工し、尖端部POの曲率半径が 5nm程
度と、かなり尖鋭な錐形エミッタを得るに成功してい
る。その結果、比較的低電圧でも大きな放出電流を得る
ことができており、構造の再現性も高いので、現在でも
そうであるが、こうした加工法は、将来的に見ても主流
をなすエミッタ加工法の一つと考えられている。後述の
ように本発明でも、この加工法自体は採用することがで
きる。[0005] Therefore, recently, a proposal has been made to form the emitter 13 from a semiconductor. For example, Reference 1: K.Be
tsui, Technical Digest 4th Int.Vacuum Microelectro
In nicsConference, Nagahama, 1991, p. 26, the base member 11 is composed of an n-type or p-type single-crystal silicon substrate,
The substrate is processed with the aid of a sharpening technique using both plasma etching and thermal oxidation, and a very sharp cone-shaped emitter with a radius of curvature of about 5 nm at the point P O has been successfully obtained. As a result, a large emission current can be obtained even at a relatively low voltage, and the reproducibility of the structure is high. As is the case today, such a processing method will be the mainstream emitter processing in the future. It is considered one of the laws. As will be described later, this processing method itself can be adopted in the present invention.
【０００６】しかし、こうした冷電子放出素子では、ま
た別の問題として、放出電流が大きく揺らぎ、時に大き
く減少するかと思えば時に数倍以上にも増える等の現象
が生ずることがあり、場合によっては多大なる放出電流
のため、素子破壊を招くこともあった。こうした現象
は、主としてエミッタ先端の仕事関数が動作環境におけ
る残留ガスの吸着や作製プロセス中の汚染等によって空
間的にも時間的にも大きく変動するが故と考えられてい
る。However, in such a cold electron-emitting device, as another problem, a phenomenon may occur that the emission current fluctuates greatly and sometimes increases a little more than a few times if it seems to decrease. Due to the large emission current, the device may be destroyed. This phenomenon is considered to be mainly because the work function of the emitter tip largely fluctuates both spatially and temporally due to adsorption of residual gas in the operating environment, contamination during the manufacturing process, and the like.
【０００７】そこで、この問題を解決するには、エミッ
タ先端の仕事関数の完全なる安定化を図るか、あるいは
また放出電流を人為的に制御するかの二つの手立てがあ
る。この中、前者は中々に難しいが、後者に関しては最
近、文献２：A.Ting et al.,Technical Digest 4th In
t. Vacuum Microelectronics Conference, Nagahama,19
91, p.200 や、文献３：K.Yokoo et al., Technical Di
gest 7th Int. VacuumMicroelectronics Conference, G
renoble, France, 1994,p.58 において注目すべき提案
がなされた。対応する構成要素には図４中と同じ符号を
付しながらこの手法に関し、図５に即して説明すると、
要は図５(B) に示すように、冷電子放出素子に対し直列
に電界効果トランジスタ（ＦＥＴ）を接続し、そのドレ
イン電流を制御することでエミッタ13を介する放出電流
を制御せんとするものである。すなわち、ＦＥＴのドレ
イン電流はそのゲート電圧（冷電子放出素子の引き出し
電極14に印加する引き出し電圧Vgとの区別のため、本書
では「制御電圧」と呼び、記号Vcを用いる）により一義
的に制御されるため、結果として冷電子放出素子のエミ
ッタ13から放出される電子流による放出電流はＦＥＴに
印加する制御電圧Vcにより一義的に制御、安定化され得
ることになる。In order to solve this problem, there are two ways to completely stabilize the work function at the tip of the emitter or to artificially control the emission current. Among them, the former is quite difficult, but the latter has recently been described in Reference 2: A. Ting et al., Technical Digest 4th In.
t. Vacuum Microelectronics Conference, Nagahama, 19
91, p.200 and Reference 3: K. Yokoo et al., Technical Di
gest 7th Int.VacuumMicroelectronics Conference, G
A remarkable proposal was made in renoble, France, 1994, p.58. This method will be described with reference to FIG. 5 while giving the same reference numerals as those in FIG.
In short, as shown in FIG. 5 (B), a field effect transistor (FET) is connected in series to the cold electron emitting element, and the emission current through the emitter 13 is controlled by controlling the drain current. It is. In other words, the drain current of the FET is uniquely controlled by its gate voltage (referred to as a “control voltage” in this document and is denoted by Vc in order to distinguish it from the extraction voltage Vg applied to the extraction electrode 14 of the cold electron-emitting device). As a result, the emission current due to the electron current emitted from the emitter 13 of the cold electron emission element can be uniquely controlled and stabilized by the control voltage Vc applied to the FET.
【０００８】しかし、このような原理を満たす素子構造
に関しては、未だ満足するものがない。例えばこのよう
な手法に関しては、図５(A) に示すような構造が併せて
開示された。つまり、基底部材11をｐ型半導体で構成
し、その表面部分に互いに離間するｎ型ソース領域21と
ｎ型ドレイン領域22を形成し、それらの間の基板表面領
域を反転層26が選択的に形成されるチャネル領域とした
上で、このチャネル領域上にＦＥＴ専用に設けられたゲ
ート絶縁膜24を介して当該ＦＥＴの制御電極25を構成す
る。このような構造自体はありきたりのＭＯＳＦＥＴの
基本構成に等しいが、工夫の見られる所は冷電子放出素
子のエミッタ13の構築位置であって、ドレイン領域22の
表面上にエミッタ13を構築し、フィールド絶縁膜を兼ね
る絶縁層12（上述のゲート絶縁膜24とは別途な工程で作
製される）の上に冷電子放出素子の引き出し電極14を形
成してＦＥＴと冷電子放出素子とを言わば平面方向に一
体化し、単位の素子構造としている。However, there is still no satisfactory element structure satisfying such a principle. For example, regarding such a method, a structure as shown in FIG. That is, the base member 11 is made of a p-type semiconductor, and an n-type source region 21 and an n-type drain region 22 which are separated from each other are formed on the surface portion thereof. After forming a channel region to be formed, a control electrode 25 of the FET is formed on the channel region via a gate insulating film 24 provided exclusively for the FET. Such a structure itself is equivalent to the basic structure of a conventional MOSFET, but the place where the device is devised is a construction position of the emitter 13 of the cold electron emission element, and the emitter 13 is constructed on the surface of the drain region 22, The extraction electrode 14 of the cold electron-emitting device is formed on the insulating layer 12 also serving as a field insulating film (manufactured in a separate process from the gate insulating film 24 described above). It is integrated in the direction to form a unit element structure.
【０００９】従って、ソース領域21を例えば接地Ｅに付
け、冷電子放出素子の引き出し電極14に電子引き出しの
ための引き出し電圧Vgを印加した状態で、ＦＥＴの制御
電極25に得るべき放出電流の大きさに見合ったゲート電
圧Vcを印加すると、冷電子放出素子のエミッタ13を介す
る電界放射電流の大きさは所望の値に制御される。な
お、図５(B) 中における各符号21，22，25は、図５(A)
に示される素子構造中にあって同じ符号で表される各領
域に対応する。Therefore, in a state where the source region 21 is connected to the ground E, for example, and the extraction voltage Vg for extracting electrons is applied to the extraction electrode 14 of the cold electron emission element, the magnitude of the emission current to be obtained at the control electrode 25 of the FET is high. When a gate voltage Vc appropriate to the above is applied, the magnitude of the field emission current via the emitter 13 of the cold electron emission element is controlled to a desired value. Note that the reference numerals 21, 22, and 25 in FIG.
Corresponds to each region represented by the same reference numeral in the element structure shown in FIG.
【００１０】図５(B) に示すような動作原理ないし等価
回路によれば、確かに冷電子放出素子としての放出電流
の大きさは人為的に高精度で制御できる。しかし、この
種の冷電子放出素子は一般に単一の基底部材11上に多数
個を高密度で集積することが要求される。この観点から
すると、図５(B) に示されている回路構成原理は良くて
も、これを具現するために採用されている図５(A) の回
路装置構造は望ましくない。ＦＥＴの形成に要する面積
はエミッタ13の形成に要するそれに比し一般にはかなり
大きくなり、その分、冷電子放出素子としての集積密度
は大幅に低下してしまうし、隣接素子間距離も離れてし
まう。また、エミッタ13とは全く別個に専用のゲート絶
縁膜24を有するＦＥＴを構築するため、作製プロセスが
著しく複雑になり、結局は歩留まりを低下させてしま
う。According to the operation principle or equivalent circuit shown in FIG. 5B, the magnitude of the emission current as a cold electron emission element can be controlled artificially with high precision. However, it is generally required that a large number of such cold electron-emitting devices be integrated on a single base member 11 at a high density. From this point of view, although the circuit configuration principle shown in FIG. 5B is good, the circuit device structure shown in FIG. 5A employed for realizing it is not desirable. In general, the area required for forming the FET is considerably larger than that required for forming the emitter 13, so that the integration density of the cold electron-emitting device is greatly reduced and the distance between adjacent devices is also increased. . In addition, since an FET having a dedicated gate insulating film 24 is constructed completely independently of the emitter 13, the fabrication process becomes extremely complicated, and ultimately lowers the yield.
【００１１】そこでさらに、この図５に示される従来装
置を改良する試みとして、本出願人は既に平成 7年 8月
25日付け提出の特願平7-217071号にて、図６に示すよう
な断面構造の冷電子放出素子を提案した。図４，５中と
同じ符号は同一ないし同様の構成要素を示すが、基底部
材はｐ型半導体基板31に限定されており、その一主面上
に横方向に離間してｎ型ソース領域32とｎ型ドレイン領
域35とが形成され、その間のｐ型半導体基板表面部分が
選択的に反転層36の形成されるチャネル形成領域となっ
ている。ｎ型ソース領域32の表面にはソース電極33が付
され、ｎ型ドレイン領域35の表面には当該ｎ型ドレイン
領域35と一体に、またはｎ型ドレイン領域35とは別途な
部材としてエミッタ13が設けられており、いずれにして
もエミッタ13はドレイン領域35を介してｐ型半導体基板
31の表面に選択的に形成される反転層36に導通するよう
になっている。もちろん、ｐ型半導体基板31の表面に反
転層36を選択的に誘起するためには、そのための電界を
生成する電圧印加用の制御電極が必要であるが、この素
子ではエミッタ13から電子を引き出すための引き出し電
極34がこれを兼ねている。つまり、開口15を介してエミ
ッタ13の尖端部POを取り囲むように設けられた開口15を
有する引き出し電極34は、絶縁層12上をそのまま横方向
に伸び、ｎ型ソース領域31とｎ型ドレイン領域35の上方
にあってそれらの間に跨がるように設けられている。[0011] Then, as an attempt to improve the conventional device shown in FIG.
In Japanese Patent Application No. 7-217071 filed on Nov. 25, a cold electron emitting device having a sectional structure as shown in FIG. 6 was proposed. 4 and 5 indicate the same or similar components, but the base member is limited to the p-type semiconductor substrate 31, and the n-type source region 32 is laterally separated on one main surface thereof. And an n-type drain region 35 are formed, and a surface portion of the p-type semiconductor substrate therebetween serves as a channel formation region where the inversion layer 36 is selectively formed. On the surface of the n-type source region 32, a source electrode 33 is provided. On the surface of the n-type drain region 35, the emitter 13 is formed integrally with the n-type drain region 35 or as a member separate from the n-type drain region 35. In any case, the emitter 13 is connected to the p-type semiconductor substrate via the drain region 35.
It is designed to conduct to an inversion layer 36 formed selectively on the surface of 31. Needless to say, in order to selectively induce the inversion layer 36 on the surface of the p-type semiconductor substrate 31, a control electrode for applying a voltage for generating an electric field is necessary, but in this element, electrons are extracted from the emitter 13 The extraction electrode 34 for this also serves as this. That is, the extraction electrode 34 having an opening 15 which surrounds the tip P O of emitter 13 through the opening 15, the upper insulating layer 12 extends directly laterally, n-type source region 31 and the n-type drain It is provided above the area 35 so as to straddle between them.
【００１２】そのため、当該引き出し電極（兼制御電
極）34に印加される電圧は冷電子放出素子のための本来
の引き出し電圧Vgとしてのみではなく、ＦＥＴ構造にお
ける制御電圧Vcとしても作用する。この場合、エミッタ
13からの電子放出に係る電界放射電流は印加電圧Vg(Vc)
に対し指数関数的に依存して増大して行くが、反転層36
を通過するチャネル電流は概ね自乗関係で増大するの
で、印加電圧Vg(Vc)を比較的高めに設定することで、電
界放射電流がチャネル電流よりも大きくなるように制御
することが可能となる。換言すれば、電界放射電流はチ
ャネル電流により制限され得ることになり、図５に即し
て説明した従来例におけると同様、一定の電流がエミッ
タ尖端部POを介して放出されるようにし得る。Therefore, the voltage applied to the extraction electrode (also serving as a control electrode) 34 acts not only as the original extraction voltage Vg for the cold electron-emitting device but also as the control voltage Vc in the FET structure. In this case, the emitter
Field emission current related to electron emission from 13 is applied voltage Vg (Vc)
Increases exponentially, but the inversion layer 36
Since the channel current passing through increases substantially in a square relation, it is possible to control the field emission current to be larger than the channel current by setting the applied voltage Vg (Vc) relatively high. In other words, will be field emission current can be limited by the channel current, as in the conventional example described with reference to FIG. 5, a constant current may to be discharged through the emitter tip P O .
【００１３】[0013]
【発明が解決しようとする課題】以上のように、従来例
の中では図６に示した構造原理に従う冷電子放出素子が
最も優れている。図５に示した従来例のように、ＦＥＴ
としての制御電極と冷電子放出素子としての引き出し電
極とを別途な絶縁層24，12上に別工程で作製する必要が
なく、同一絶縁層12上に単一工程で作製することができ
る結果、構造的に最も簡単でありながら満足な放出電流
安定化機能を有する。しかし、これにもさらに改良すべ
き余地がある。エミッタ13は必ず、ｐ型半導体基板31の
表面上に設けられたｎ型ドレイン領域35に対して設けら
れねばならないという制約があるからで、実はこれが、
余り望ましくないのである。つまり、このようなｎ型ド
レイン領域35を作製する工程の追加は、冷電子放出素子
の作製コストの上昇や製作時間の増大を招くだけではな
く、歩留まりの低下を生むし、そうでなくとも電界放射
電流の低下要因を生じ易い。また何より、エミッタ13の
材料や物性、導電型にも制約を生む。As described above, among the conventional examples, the cold electron-emitting device according to the structural principle shown in FIG. 6 is the most excellent. As in the conventional example shown in FIG.
As a result, it is not necessary to fabricate the control electrode as the cold electrode and the extraction electrode as the cold electron emitting element on separate insulating layers 24 and 12 in a separate step, and as a result, it is possible to fabricate the same insulating layer 12 in a single step. Although having the simplest structure, it has a satisfactory emission current stabilizing function. However, there is still room for improvement. This is because the emitter 13 always has to be provided for the n-type drain region 35 provided on the surface of the p-type semiconductor substrate 31.
It is not very desirable. That is, the addition of such a process of manufacturing the n-type drain region 35 not only causes an increase in the manufacturing cost and the manufacturing time of the cold electron emitting device, but also causes a decrease in the yield. The radiation current is likely to be reduced. Above all, the material, physical properties and conductivity type of the emitter 13 are restricted.
【００１４】本発明は基本的にこの点の解決を目的とし
てなされたもので、図５(B) に示した考え方に即しＦＥ
Ｔによってエミッタ13を介する電界放射電流を制御する
にしても、そのための構造が本質的には冷電子放出素子
の単位素子当たりの著しい大型化や集積密度の低下を招
かず、かつ、エミッタ材料やその導電型に制約のない構
造を提案せんとするものである。The present invention has been basically made to solve this problem, and is based on the concept shown in FIG.
Even if the field emission current through the emitter 13 is controlled by T, the structure for this does not essentially cause a remarkable increase in the size of the cold electron emission element per unit element or a decrease in integration density. It is intended to propose a structure having no restriction on the conductivity type.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するた
め、本発明では下記構成要件(a) 〜(c) から成る冷電子
放出素子を提案する。 (a) ｐ型半導体基板の一表面上に形成され、ソース電極
の付されたｎ型ソース領域． (b) ｎ型ソース領域に対し横方向に離間した位置にあっ
てｐ型半導体基板の一表面に直接に接する形でｐ型半導
体基板から突出するように設けられ、突出端が鋭い尖端
部になっているエミッタ． (c) ｐ型半導体基板上に絶縁層を介して設けられ、エミ
ッタの尖端部を囲む開口を有し、この開口を有する部分
からｎ型ソース領域の上方に至るまで伸びた電極層であ
って、エミッタから冷電子を引き出す一方、ｎ型ソース
領域とエミッタとの間の上記ｐ型半導体基板の一表面と
エミッタの表面とに選択的に反転層を誘起する電圧が印
加される引き出し電極兼制御電極．In order to achieve the above object, the present invention proposes a cold electron emitting device having the following constitutional requirements (a) to (c). (a) An n-type source region formed on one surface of a p-type semiconductor substrate and provided with a source electrode. (b) is provided so as to protrude from the p-type semiconductor substrate at a position laterally separated from the n-type source region and in direct contact with one surface of the p-type semiconductor substrate; Emitter. (c) an electrode layer provided on the p-type semiconductor substrate via an insulating layer, having an opening surrounding the tip of the emitter, and extending from the portion having the opening to above the n-type source region; And a control electrode for extracting cold electrons from the emitter while applying a voltage for selectively inducing an inversion layer to one surface of the p-type semiconductor substrate and the surface of the emitter between the n-type source region and the emitter. electrode.
【００１６】上記の基本構成を満たした上で、本発明は
また、下記構成要件(d) 〜(f) のいずれかを付加した冷
電子放出素子も提案する。 (d) エミッタはｐ型半導体基板そのものを加工して形成
されたものである． (e) エミッタはｐ型半導体基板上に直接に形成されたも
のであり、その材質はｎ型半導体である． (f) エミッタはｐ型半導体基板上に直接に形成されたも
のであり、その材質は金属である．In addition to satisfying the above basic constitution, the present invention also proposes a cold electron emitting element to which any one of the following constitutional requirements (d) to (f) is added. (d) The emitter is formed by processing the p-type semiconductor substrate itself. (e) The emitter is formed directly on the p-type semiconductor substrate and the material is an n-type semiconductor. (f) The emitter is formed directly on the p-type semiconductor substrate, and the material is metal.
【００１７】さらに、本発明の望ましい下位態様におい
ては、 (g) ｐ型半導体基板はｐ型単結晶半導体基板であるこ
と；を特徴とする冷電子放出素子も提案し、 (h) エミッタの表面は化学的に不活性な保護膜で覆われ
ていること；を特徴とする冷電子放出素子も提案する。Furthermore, in a desirable sub-aspect of the present invention, there is also proposed a cold electron-emitting device, characterized in that: (g) the p-type semiconductor substrate is a p-type single crystal semiconductor substrate; Is covered with a chemically inert protective film; and a cold electron-emitting device is also proposed.
【００１８】ここで、上記(h) の構成要件を有する本発
明冷電子放出素子の場合、当該保護膜は炭素薄膜または
炭化シリコン薄膜により構成することができる。Here, in the case of the cold electron-emitting device of the present invention having the above constitution (h), the protective film can be formed of a carbon thin film or a silicon carbide thin film.
【００１９】[0019]
【発明の実施の形態】図１には、本発明に従って得られ
る冷電子放出素子の基本的構造例の要部が概略的に示さ
れている。先に述べた通り、この種の冷電子放出素子
は、一般にかなり多数個を密に集積することが要請され
るが、本発明は単位の素子としてのそれらの一つずつに
共に適用できるので、以降の各態様を通じ、本書では単
一の素子についてのみ図示し、説明する。また、以下の
各図中、既に図４〜６に即し説明した従来の冷電子放出
素子におけると同一ないし同様で良い構成要素には同一
の符号を付す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 schematically shows an essential part of an example of a basic structure of a cold electron emission device obtained according to the present invention. As mentioned earlier, this type of cold electron-emitting device is generally required to densely integrate a large number of devices, but since the present invention can be applied to each of them as a unit device, Throughout the following aspects, only one device is shown and described herein. In the following drawings, the same reference numerals are given to the same or similar components as those of the conventional cold electron-emitting device already described with reference to FIGS.
【００２０】図１に示す本発明冷電子放出素子では、ま
ずｐ型半導体基板31、それも望ましくはｐ型単結晶シリ
コン基板に代表されるｐ型単結晶半導体基板31があり、
これが素子の物理的な支持部材となっていると共に、図
４に即して説明した公知の望ましいエミッタ加工法によ
り、当該ｐ型半導体基板31自体を加工する形で尖端部PO
が尖鋭に形成されたエミッタ13が形成されている。本発
明の要旨構成においては、エミッタ13はｐ型半導体基板
31の「一表面に直接に接する形」で当該ｐ型半導体基板
31から突出するように設けられていることが必要である
が、この図１に示す実施形態においては、そもそもエミ
ッタ13は当該ｐ型半導体基板31そのものを加工して得ら
れているので、当然のことながらこの要件は満たされて
いる。In the cold electron emission device of the present invention shown in FIG. 1, first, there is a p-type semiconductor substrate 31, preferably a p-type single crystal semiconductor substrate 31 typified by a p-type single crystal silicon substrate.
This serves as a physical support member of the element, and the tip P O is formed by processing the p-type semiconductor substrate 31 itself by a known desirable emitter processing method described with reference to FIG.
An emitter 13 having a sharp edge is formed. In the gist of the present invention, the emitter 13 is a p-type semiconductor substrate.
The p-type semiconductor substrate in the form of “in direct contact with one surface”
Although it is necessary to be provided so as to protrude from 31, in the embodiment shown in FIG. 1, since the emitter 13 is originally obtained by processing the p-type semiconductor substrate 31 itself, it is natural that This requirement has been met, however.
【００２１】ｐ型半導体基板31の上には絶縁層12を介
し、後述のようにエミッタ13からの電子を引き出すため
の引き出し電極とＦＥＴ構造部分における反転層の選択
誘起用の制御電極とを兼ねることになる電極層34が設け
られている。すなわち、まず電極層34には開口15が開け
られ、開口15の下は凹部となっていて、この凹部の中に
この場合は円錐形状の立体形状構造物であるエミッタ13
が位置し、その形状頂点の尖端部POが電極層34の開口15
に臨んでいる。On the p-type semiconductor substrate 31, through an insulating layer 12, as an electrode for extracting electrons from the emitter 13 and a control electrode for selectively inducing an inversion layer in the FET structure portion as described later. A different electrode layer 34 is provided. That is, first, the opening 15 is formed in the electrode layer 34, and a recess is formed below the opening 15. In this recess, the emitter 13 which is a conical three-dimensional structure in this case is formed.
Is located, and the point P O of the shape vertex is located at the opening 15 of the electrode layer 34.
Is facing.
【００２２】ｐ型半導体基板31の一表面上にあってエミ
ッタ13から横方向に適宜離間した位置にはｎ型ソース領
域32が設けられ、その表面にはソース電極33が形成され
て、この電極33から外部回路、この場合は接地Ｅに導通
が取れるようになっている。実際にはこのｎ型ソース領
域32は、絶縁層12上に開口15を有する電極層34を形成し
た後、当該ｎ型ソース領域32を形成すべき面積部分に適
当なリソグラフィ技術等を援用して開口を開け、ｐ型半
導体基板表面を露出させた後、例えばイオン注入法等に
よりｎ型不純物を適当な深さに導入することで形成でき
る。つまり、図４に即して説明した従来の冷電子放出素
子の作製工程に対し、このｎ型ソース領域32を作るため
の工程の増加は僅かであり、エミッタ13の損傷等の恐れ
も最小限度に抑えることができる。もちろん、ソース電
極33の形成は簡単である。An n-type source region 32 is provided on one surface of the p-type semiconductor substrate 31 at a position laterally separated from the emitter 13 as appropriate, and a source electrode 33 is formed on the surface thereof. From 33, conduction to an external circuit, in this case the ground E, can be obtained. Actually, the n-type source region 32 is formed by forming an electrode layer 34 having the opening 15 on the insulating layer 12 and then using an appropriate lithography technique or the like in an area where the n-type source region 32 is to be formed. After opening the opening and exposing the surface of the p-type semiconductor substrate, it can be formed by introducing an n-type impurity to an appropriate depth by, for example, an ion implantation method. That is, the number of steps for forming the n-type source region 32 is slightly increased as compared with the conventional cold electron emitting element manufacturing step described with reference to FIG. Can be suppressed. Of course, the formation of the source electrode 33 is simple.
【００２３】こうした作製手順に従うと、残存した電極
層34の中、エミッタ13とｎ型ソース領域32との間に存在
する部分、すなわちエミッタ13の尖端部POを囲む開口15
を有する部分からｎ型ソース領域32の上方に至るまで伸
びた電極層部分は、電圧Vcの印加によって絶縁層12の下
のｐ型半導体基板31の表面に対し、選択的に反転層36を
誘起できる電極となる。つまり、この電極層34は、基本
的なＦＥＴ構造においてチャネル形成領域上に設けられ
る制御電極に相当する機能を果たし得ることが分かる。
そしてそのため、本素子は次のような動作が可能であ
る。[0023] According to such manufacturing procedure, in the remaining electrode layer 34, an opening 15 which surrounds the portion that is present between the emitter 13 and the n-type source region 32, i.e., the tip P O of emitter 13
The electrode layer portion extending from the portion having the above to the portion above the n-type source region 32 selectively induces the inversion layer 36 with respect to the surface of the p-type semiconductor substrate 31 under the insulating layer 12 by applying the voltage Vc. It becomes an electrode that can be made. That is, it is understood that the electrode layer 34 can fulfill a function corresponding to the control electrode provided on the channel formation region in the basic FET structure.
Therefore, this element can perform the following operation.
【００２４】冷電子引き出しのための引き出し電極と選
択的にｐ型半導体領域31の表面に反転層36を誘起するた
めの制御電極を兼ねる電極34に適当なる引き出し電圧Vg
（必然的に制御電圧Vcともなる）を印加すると、エミッ
タ13がｐ型半導体のとき、尖端部POから少し下がった程
度までの開口15に近い部分では当該エミッタ13の表面に
反転層36が形成される。また、エミッタ13とｎ型ソース
領域32との間のｐ型半導体基板31の表面部分には上述の
ようにやはり反転層36が形成される。従って、図示の場
合には後述するように空乏層37の存在も考えているが、
そうではなくてエミッタ尖端部PO側の反転層36とエミッ
タ近傍において電極34の下のｐ型半導体基板表面に形成
される反転層36の相互が繋がれば、ソース領域32から輸
送されてきた電子はそのままエミッタ表面を介して尖端
部POに至り、強電界により引き出されて行くことができ
る。もちろん、各部の寸法関係や電極34に印加する電圧
の大きさ如何によってはこのような状況が起こることも
十分に考えられ、これにより既述した通り、直列ＦＥＴ
構造を付加したことによる電流安定化機能を持った冷電
子放出素子が具現する。すなわち、エミッタ13からの電
子放出に係る電界放射電流は印加電圧Vg(Vc)に対し指数
関数的に依存して増大して行くが、ＦＥＴ構造部分の反
転層36を通過するチャネル電流は概ね自乗関係で増大す
るので、印加電圧Vg(Vc)を比較的高めに設定すること
で、電界放射電流がチャネル電流よりも大きくなるよう
に制御することが可能となり、チャネル電流により制限
された形で一定の電流をエミッタ尖端部POから放出する
ような制御が可能となる。A suitable extraction voltage Vg is applied to the extraction electrode for extracting cold electrons and the electrode 34 which also functions as a control electrode for inducing the inversion layer 36 on the surface of the p-type semiconductor region 31 selectively.
When the emitter 13 is a p-type semiconductor (inevitably also a control voltage Vc), an inversion layer 36 is formed on the surface of the emitter 13 in a portion close to the opening 15 to a point slightly lower than the point P O when the emitter 13 is a p-type semiconductor. It is formed. The inversion layer 36 is also formed on the surface of the p-type semiconductor substrate 31 between the emitter 13 and the n-type source region 32 as described above. Therefore, in the case of the drawing, the existence of the depletion layer 37 is considered as described later,
Otherwise, if the inversion layer 36 on the emitter tip P O side and the inversion layer 36 formed on the surface of the p-type semiconductor substrate under the electrode 34 near the emitter are connected to each other, they have been transported from the source region 32. The electrons directly reach the point P O via the emitter surface and can be extracted by the strong electric field. Of course, depending on the dimensional relationship of each part and the magnitude of the voltage applied to the electrode 34, such a situation may well occur, and as described above, the series FET
A cold electron-emitting device having a current stabilizing function by adding the structure is realized. That is, the field emission current related to the emission of electrons from the emitter 13 increases exponentially with respect to the applied voltage Vg (Vc), but the channel current passing through the inversion layer 36 in the FET structure part is substantially squared. Since the applied voltage Vg (Vc) is set relatively high, it is possible to control the field emission current to be larger than the channel current, and to keep it constant in a form limited by the channel current Can be controlled so as to emit the current from the emitter tip PO .
【００２５】一方、引き出し電極兼制御電極34に所定の
電圧Vg（Vc）印加した時、エミッタ13の尖端部POの近傍
には図１に示す通り反転層36が形成されるが、基底部
（ｐ型半導体基板31の表面に接する部分）に近い所には
図１に示す通り、空乏層37が広がることもある。しかし
このような場合でも、本冷電子放出素子は問題なく動作
し得る。すなわち、ソース領域32からエミッタ基底部に
向けてｐ型半導体基板表面の反転層36内を輸送されてき
た電子はエミッタ13の空乏層37の部分をドリフトして尖
端部PO側の反転層36に至ることができるからである。逆
に、そのようになるように各部の寸法関係や印加電圧の
大きさを決めることは完全に可能であり、設計的な事項
に属する。またよしんば、エミッタ尖端部POの表面準位
が多い等の理由により、エミッタ13の表面に反転層が形
成されない場合でも、エミッタ13の全体が空乏していれ
ば、ｐ型半導体基板31表面の反転層36を輸送されてきた
電子は当該エミッタ空乏層部分をドリフトして尖端部PO
に至り、強電界により引出されて行くようにすることも
でき、やはり本素子は問題なく動作する。On the other hand, when a predetermined voltage Vg (Vc) is applied to the extraction electrode / control electrode 34, an inversion layer 36 is formed near the tip PO of the emitter 13 as shown in FIG. As shown in FIG. 1, a depletion layer 37 may spread near a portion (a portion in contact with the surface of the p-type semiconductor substrate 31). However, even in such a case, the present cold electron emission element can operate without any problem. That is, the electrons transported in the inversion layer 36 on the surface of the p-type semiconductor substrate from the source region 32 toward the base of the emitter drift in the depletion layer 37 of the emitter 13 and invert the inversion layer 36 on the tip PO side. Because it can lead to Conversely, it is completely possible to determine the dimensional relationship of each part and the magnitude of the applied voltage so as to be as such, and this is a matter of design. In addition, even if an inversion layer is not formed on the surface of the emitter 13 due to a large surface level at the emitter tip P O , if the entire emitter 13 is depleted, the surface of the p-type semiconductor substrate 31 The electrons transported through the inversion layer 36 drift in the emitter depletion layer to cause a point P O
, And the element can be drawn out by a strong electric field, and the element operates without any problem.
【００２６】換言すれば、このような知見により、本発
明者はエミッタ13はｐ型半導体基板31と同じ導電型であ
っても良いとの結論に至ったのであるが、本発明のこの
ような技術思想は、上記のようにｐ型半導体基板31から
エミッタ13を作製することで既存の優れた加工法を利用
できるようにし、なおかつ工程の増加を最小限に抑えて
図６に示した従来例の持っていた欠点を緩和しながら放
出電流の安定化機能を組込んだ冷電子放出素子を提供で
きることを意味している。In other words, based on such knowledge, the inventor has concluded that the emitter 13 may be of the same conductivity type as the p-type semiconductor substrate 31. The technical idea is to manufacture the emitter 13 from the p-type semiconductor substrate 31 as described above so that the existing excellent processing method can be used, and furthermore, the increase in the number of steps is minimized and the conventional example shown in FIG. This means that it is possible to provide a cold electron-emitting device incorporating a function of stabilizing the emission current while alleviating the disadvantages of the above.
【００２７】しかし、上記をさらに言い換えると、図６
に示した従来例におけるようなｎ型ドレイン領域35を必
要とすることもなく、ｐ型半導体領域31の表面上に直接
にエミッタ13を設けて良い，ということにもなるので、
図２に示す本発明の他の実施形態に示すように、エミッ
タ13はｐ型半導体基板13の表面上に直接する、適当なる
金属材料やｎ型半導体材料で作製されたものとすること
もできる。他の構成要素に関しては図１に示した冷電子
放出素子におけると同様で良いので説明は省略し、また
電流安定化機能を伴った冷電子放出素子放出動作も同様
の原理となる。このような実施形態では、エミッタ13は
真空蒸着法等によって作ることもできる外、作製プロセ
スや用いる材料に制約が殆どなく、自由度の高い利点が
ある。However, when the above is further rephrased, FIG.
Since the n-type drain region 35 is not required as in the conventional example shown in FIG. 1 and the emitter 13 may be provided directly on the surface of the p-type semiconductor region 31,
As shown in another embodiment of the invention shown in FIG. 2, the emitter 13 may be made of a suitable metal or n-type semiconductor material directly on the surface of the p-type semiconductor substrate 13. . The other components may be the same as in the cold electron-emitting device shown in FIG. 1 and therefore will not be described, and the cold electron-emitting device emission operation with a current stabilizing function has the same principle. In such an embodiment, the emitter 13 can be formed by a vacuum deposition method or the like, and furthermore, there is almost no limitation on a manufacturing process and a material to be used, and there is an advantage that the degree of freedom is high.
【００２８】図３は本発明のさらに望ましい他の実施形
態を示している。図１に示した冷電子放出素子と異なる
所のみ説明すると、エミッタ13の表面部分が化学的に安
定な材料、例えば炭素薄膜や炭化シリコン薄膜等の保護
膜41により覆われている。このようにすると、エミッタ
13の表面が化学的に不活性になるので真空中の残留ガス
分子が付着しにくく、結果として低真空雰囲気中におい
ても放出電流の低下を抑制し得る効果が生まれ、より望
ましい。FIG. 3 shows another preferred embodiment of the present invention. Explaining only the points different from the cold electron emission element shown in FIG. 1, the surface portion of the emitter 13 is covered with a chemically stable material, for example, a protective film 41 such as a carbon thin film or a silicon carbide thin film. This way, the emitter
Since the surface of the substrate 13 becomes chemically inert, residual gas molecules in a vacuum are less likely to adhere to the surface. As a result, an effect of suppressing a decrease in emission current even in a low vacuum atmosphere is produced, which is more desirable.
【００２９】以上、幾つかの本発明の実施形態につき説
明したが、本発明の要旨構成に従う限り、任意の改変は
自由である。エミッタ13の立体外形形状についても本発
明の原理上は図示した円錐形状に限定されることはな
い。角錐状のものや柱状のものであっても良い。Although some embodiments of the present invention have been described above, any modifications are possible as long as the gist of the present invention is followed. The three-dimensional outer shape of the emitter 13 is not limited to the illustrated conical shape in principle of the present invention. It may be pyramidal or columnar.
【００３０】[0030]
【発明の効果】本発明によれば、冷電子放出素子に直列
にＦＥＴを接続して放出電流を安定化するという原理を
実現するための構造として、作製工程が簡単で再現性の
良い構造を提供でき、結局は歩留まりも高まる。According to the present invention, as a structure for realizing the principle of stabilizing the emission current by connecting an FET in series with a cold electron emission element, a structure having a simple manufacturing process and good reproducibility is used. Can be provided, and the yield will eventually increase.
【図１】本発明の基本的な一実施形態における冷電子放
出素子の概略構成図である。FIG. 1 is a schematic configuration diagram of a cold electron emission element according to a basic embodiment of the present invention.
【図２】本発明の第二の実施形態における冷電子放出素
子の概略構成図である。FIG. 2 is a schematic configuration diagram of a cold electron emission element according to a second embodiment of the present invention.
【図３】本発明の第三の実施形態における冷電子放出素
子の概略構成図である。FIG. 3 is a schematic configuration diagram of a cold electron emission element according to a third embodiment of the present invention.
【図４】従来の冷電子放出素子の基本的構造の要部斜視
図である。FIG. 4 is a perspective view of a main part of a basic structure of a conventional cold electron emission element.
【図５】従来において冷電子放出素子における放出電流
を安定化するための素子構造と原理の説明図である。FIG. 5 is an explanatory view of an element structure and a principle for stabilizing an emission current in a conventional cold electron emission element.
【図６】図５に示す冷電子放出素子をさらに改良した従
来の冷電子放出素子の概略構成図である。FIG. 6 is a schematic configuration diagram of a conventional cold electron-emitting device obtained by further improving the cold electron-emitting device shown in FIG.
12 絶縁層， 13 エミッタ， 31 ｐ型半導体基板， 32 ｎ型ソース領域， 34 引き出し電極兼制御電極， 36 反転層， 37 空乏層， 41 空乏層． 12 insulating layer, 13 emitter, 31 p-type semiconductor substrate, 32 n-type source region, 34 extraction electrode and control electrode, 36 inversion layer, 37 depletion layer, 41 depletion layer.
フロントページの続き (56)参考文献 特開 平９−63466（ＪＰ，Ａ) 特開 平９−63467（ＪＰ，Ａ) 特開 平７−192604（ＪＰ，Ａ) 特開 平９−35622（ＪＰ，Ａ) 特開 平８−87957（ＪＰ，Ａ) 特開 平７−130281（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 1/30 H01J 9/02 H01J 31/12Continuation of the front page (56) References JP-A-9-63466 (JP, A) JP-A-9-63467 (JP, A) JP-A-7-192604 (JP, A) JP-A-9-35622 (JP, A) JP-A-8-87957 (JP, A) JP-A-7-130281 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01J 1/30 H01J 9/02 H01J 31/12
Claims (8)
ソース電極の付されたｎ型ソース領域と；該ｎ型ソース
領域に対し横方向に離間した位置にあって該ｐ型半導体
基板の該一表面に直接に接する形で該ｐ型半導体基板か
ら突出するように設けられ、突出端が鋭い尖端部になっ
ているエミッタと；上記ｐ型半導体基板上に絶縁層を介
して設けられ、上記エミッタの上記尖端部を囲む開口を
有し、該開口を有する部分から上記ｎ型ソース領域の上
方に至るまで伸びた電極層であって、該エミッタから冷
電子を引き出す一方、上記ｎ型ソース領域と該エミッタ
との間の上記ｐ型半導体基板の一表面と該エミッタの表
面とに選択的に反転層を誘起する電圧が印加される引き
出し電極兼制御電極と；を有して成る冷電子放出素子。A first semiconductor substrate formed on one surface of the semiconductor substrate;
An n-type source region provided with a source electrode; protruding from the p-type semiconductor substrate at a position laterally separated from the n-type source region and in direct contact with the one surface of the p-type semiconductor substrate An emitter having a sharp tip with a protruding end; and an opening provided on the p-type semiconductor substrate via an insulating layer and surrounding the tip of the emitter. An electrode layer extending from a portion having the electrode layer to a position above the n-type source region, wherein one surface of the p-type semiconductor substrate between the n-type source region and the emitter while extracting cold electrons from the emitter; A cold electron emission element comprising: a lead electrode and a control electrode to which a voltage for selectively inducing an inversion layer is applied to the surface of the emitter.
て；上記エミッタは上記ｐ型半導体基板そのものを加工
して形成されたものであること；を特徴とする冷電子放
出素子。2. The cold electron-emitting device according to claim 1, wherein said emitter is formed by processing said p-type semiconductor substrate itself.
て；上記エミッタは上記ｐ型半導体基板上に直接に形成
されたものであり、その材質はｎ型半導体であること；
を特徴とする冷電子放出素子。3. The cold electron emission device according to claim 1, wherein the emitter is formed directly on the p-type semiconductor substrate, and the material is an n-type semiconductor;
A cold electron emission element characterized by the above-mentioned.
て；上記エミッタは上記ｐ型半導体基板上に直接に形成
されたものであり、その材質は金属であること；を特徴
とする冷電子放出素子。4. The cold electron-emitting device according to claim 1, wherein the emitter is formed directly on the p-type semiconductor substrate, and the material is a metal. Electron-emitting device.
放出素子であって；上記ｐ型半導体基板はｐ型単結晶半
導体基板であること；を特徴とする冷電子放出素子。5. The cold electron-emitting device according to claim 1, wherein said p-type semiconductor substrate is a p-type single crystal semiconductor substrate.
冷電子放出素子であって；上記エミッタの表面は化学的
に不活性な保護膜で覆われていること；を特徴とする冷
電子放出素子。6. The cold electron-emitting device according to claim 1, wherein the surface of the emitter is covered with a chemically inert protective film. Cold electron emission device.
て；上記保護膜は炭素薄膜であること；を特徴とする冷
電子放出素子。7. The cold electron-emitting device according to claim 6, wherein the protective film is a carbon thin film.
て；上記保護膜は炭化シリコン薄膜であること；を特徴
とする冷電子放出素子。8. The cold electron-emitting device according to claim 6, wherein said protective film is a silicon carbide thin film.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6762996A JP2835434B2 (en) | 1996-03-25 | 1996-03-25 | Cold electron emission device |
| US08/824,016 US5847408A (en) | 1996-03-25 | 1997-03-21 | Field emission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6762996A JP2835434B2 (en) | 1996-03-25 | 1996-03-25 | Cold electron emission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09259744A JPH09259744A (en) | 1997-10-03 |
| JP2835434B2 true JP2835434B2 (en) | 1998-12-14 |
Family
ID=13350476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6762996A Expired - Lifetime JP2835434B2 (en) | 1996-03-25 | 1996-03-25 | Cold electron emission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835434B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024544B2 (en) | 2009-11-13 | 2015-05-05 | National University Corporation Sizuoka University | Field emission device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260299A (en) * | 1999-03-09 | 2000-09-22 | Matsushita Electric Ind Co Ltd | Cold electron emitting element and its manufacture |
| JP2001015010A (en) | 1999-06-30 | 2001-01-19 | Toshiba Corp | Electron emitting element |
-
1996
- 1996-03-25 JP JP6762996A patent/JP2835434B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024544B2 (en) | 2009-11-13 | 2015-05-05 | National University Corporation Sizuoka University | Field emission device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09259744A (en) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6629869B1 (en) | Method of making flat panel displays having diamond thin film cathode | |
| US7504767B2 (en) | Electrode structures, display devices containing the same | |
| JPS6146931B2 (en) | ||
| US5757344A (en) | Cold cathode emitter element | |
| JP3519800B2 (en) | Electrostatically shielded field emission microelectronic device | |
| JPS60180040A (en) | Semiconductor device for generating electron beam | |
| JPH0145694B2 (en) | ||
| JPH0636680A (en) | Electronic element using diamond film electron source | |
| JP2654012B2 (en) | Electron emitting device and method of manufacturing the same | |
| JPH0340332A (en) | Electric field emitting type switching element and manufacture thereof | |
| JP2782587B2 (en) | Cold electron emission device | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| US6933665B2 (en) | Structure and method for field emitter tips | |
| JP2835434B2 (en) | Cold electron emission device | |
| JP3170585B2 (en) | Cold electron emission device | |
| JPH0512988A (en) | Semiconductor electron emitting element | |
| US5847408A (en) | Field emission device | |
| JPH10255645A (en) | Cold-electron emitting element | |
| WO1999049491A1 (en) | Field-emission electron source | |
| JP3319557B2 (en) | Electron emission device | |
| JP3487230B2 (en) | Field emission electron source, method of manufacturing the same, and display device | |
| JP2000195411A (en) | Field emission electron source device | |
| JP2000090811A (en) | Cold electron emitting element and manufacture thereof | |
| JP3097523B2 (en) | Method for manufacturing field emission element | |
| JP3097522B2 (en) | Method for manufacturing field emission element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |