JP2833587B2 - Demodulator - Google Patents
DemodulatorInfo
- Publication number
- JP2833587B2 JP2833587B2 JP8165886A JP16588696A JP2833587B2 JP 2833587 B2 JP2833587 B2 JP 2833587B2 JP 8165886 A JP8165886 A JP 8165886A JP 16588696 A JP16588696 A JP 16588696A JP 2833587 B2 JP2833587 B2 JP 2833587B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- tap coefficient
- amplitude distortion
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Description
【発明の属する技術分野】本発明は復調装置において、
特に多値直交振幅変調方式を用いるディジタルマイクロ
波通信に使用され、伝搬路における直接波と干渉波の重
畳による特定の周波数成分の波形歪を等化する波形等化
器を有する復調装置に関する。TECHNICAL FIELD The present invention relates to a demodulation device,
In particular, the present invention relates to a demodulator having a waveform equalizer used for digital microwave communication using a multilevel quadrature amplitude modulation method and for equalizing waveform distortion of a specific frequency component due to superposition of a direct wave and an interference wave on a propagation path.
【0001】[0001]
【従来の技術】従来の復調装置の第1の公知例として、
特開平6−120774号公報によるデータ通信装置の
波形等化器の原理的構成図を図12に示す。図12の波
形等化器は、時分割多元接続方式の通信(TDMA通
信)のバースト形式の受信信号に含まれる波形歪を等化
する制御方法として、送信データに既知データであるト
レーニングシーケンスを挿入して、相関計算器112で
受信データと既知のデータとの相関をとり得られた相関
値のうち絶対値が最大の成分を最大値検出器113で検
出し、主タップ設定器114では波形等化器の線形部タ
ップ係数のうち相関値の絶対値が最大の成分に関するタ
ップに対してのみその相関値の逆数を設定し、短いトレ
ーニングシーケンスでトレーニングを行なってから波形
等化を行っている。主タップ設定器114は相関値の絶
対値が最大の成分に関するタップ係数のみを設定し、そ
の他の線形部タップ係数及び判定帰還部タップ係数は0
に設定している。2. Description of the Related Art As a first known example of a conventional demodulator,
FIG. 12 shows a principle configuration diagram of a waveform equalizer of a data communication apparatus according to Japanese Patent Laid-Open No. 6-120774. The waveform equalizer in FIG. 12 inserts a training sequence, which is known data, into transmission data as a control method for equalizing waveform distortion included in a burst-type reception signal of time-division multiple access communication (TDMA communication). Then, among the correlation values obtained by correlating the received data with the known data by the correlation calculator 112, the component having the largest absolute value is detected by the maximum value detector 113, and the main tap setting device 114 detects the waveform and the like. The reciprocal of the correlation value is set only for the tap having the largest absolute value of the correlation value among the tap coefficients of the linear part of the transformer, and waveform equalization is performed after training in a short training sequence. The main tap setting unit 114 sets only the tap coefficient for the component having the largest absolute value of the correlation value, and the other linear part tap coefficients and the decision feedback part tap coefficients are 0.
Is set to
【0002】復調装置の第2の公知例として、特開平6
−232774号公報による復調システムの原理構成図
を図13に示す。図13の復調システムは、判定帰還等
化器(DFE)140に適応整合フィルタ(AMF)1
30を前置しており、最小位相推移形フェージングに対
しては、DFE140のみの時よりも等化特性が劣る
為、最小位相推移形フェージングがDFE140のタッ
プ係数より検出された場合、AMF130の動作を停止
して判定帰還等化器140の等化効果を十分に発揮でき
るようにしている。A second known example of a demodulator is disclosed in
FIG. 13 shows a principle configuration diagram of a demodulation system according to JP-A-232774. The demodulation system of FIG. 13 includes an adaptive matched filter (AMF) 1 in a decision feedback equalizer (DFE) 140.
Since the equalization characteristic is inferior to that of the DFE 140 alone for the minimum phase transition type fading, the operation of the AMF 130 is performed when the minimum phase transition type fading is detected from the tap coefficient of the DFE 140. Is stopped so that the equalization effect of the decision feedback equalizer 140 can be sufficiently exhibited.
【0003】構成としては、AMFリセット回路150
において、DFE140内のタップ係数よりフェージン
グの型を判定し、最小位相推移形フェージング(0<ρ
<1、ρはフェージングの遅延波の振幅/主波の振幅
比)の時はAMF130の動作を停止している。As an arrangement, an AMF reset circuit 150
, The type of fading is determined from the tap coefficients in the DFE 140, and the minimum phase transition type fading (0 <ρ
When <1, ρ is the fading delay wave amplitude / main wave amplitude ratio), the operation of the AMF 130 is stopped.
【0004】復調装置の第3の公知例として、特開平3
−45829号公報による復調装置の原理構成図を図1
4に示す。図14の復調装置は、復調器30出力にて入
力信号の信号断を断検出回路50により検出する機能を
有し、信号断を検出した場合は、適応型振幅等化器90
と、トランスバーサル等化器40の等化作用を初期値に
リセットする。伝搬路において深いフェージングが発生
し、同期引き込み外れ等により復調器30における復調
信号出力が断になった場合、再引き込み時の同期引き込
みを容易にするために上記リセット操作を行う。[0004] As a third known example of a demodulator, Japanese Patent Laid-Open Publication No.
FIG.
It is shown in FIG. The demodulator of FIG. 14 has a function of detecting a signal disconnection of an input signal at the output of the demodulator 30 by the disconnection detection circuit 50. When the signal disconnection is detected, the adaptive amplitude equalizer 90
Then, the equalizing operation of the transversal equalizer 40 is reset to the initial value. When deep fading occurs in the propagation path and the demodulated signal output from the demodulator 30 is interrupted due to loss of synchronization or the like, the above-described reset operation is performed to facilitate synchronization at the time of re-locking.
【0005】[0005]
【発明が解決しようとする課題】以上説明した従来の復
調装置は、以下の様な問題がある。The conventional demodulator described above has the following problems.
【0006】第1の問題は、ディジタルマイクロ波通信
において、前述した従来の第1の公知例に示されるよう
に波形等化器のタップ係数の初期値を設定するための既
知データであるところのトレーニングシーケンスを送信
データに挿入し受信信号との相関をとることが出来ない
ことである。また、トレーニングシーケンスを伝送デー
タに挿入した場合、トレーニングシーケンスの分のデー
タ容量が減ることにより伝送効率が落ちる事である。The first problem is that, in digital microwave communication, known data for setting an initial value of a tap coefficient of a waveform equalizer as shown in the above-mentioned first known example of the prior art. That is, it is impossible to insert a training sequence into transmission data and to correlate with a received signal. In addition, when a training sequence is inserted into transmission data, transmission efficiency decreases due to a reduction in data capacity for the training sequence.
【0007】その理由は、ディジタルマイクロ波通信で
は従来の第1の公知例に示すようなバースト形式の信号
を伝送するのではなく、連続したデータ信号を伝送して
いるため送信データにトレーニングシーケンスを挿入し
ていない。また、トレーニングシーケンスを送信データ
のフレームフォーマットのオーバーヘットビットに挿入
した場合、連続したデータ信号の各フレーム毎に、初期
引き込み時にのみ使用し通常状態では使用しないトレー
ニングシーケンスが挿入される事になり、伝送効率を落
とす事になるからである。The reason is that, in digital microwave communication, a continuous data signal is transmitted instead of transmitting a burst-type signal as shown in the first known example of the prior art. Not inserted. Also, when the training sequence is inserted into the overhead bit of the frame format of the transmission data, a training sequence that is used only at the initial pull-in and is not used in the normal state is inserted for each frame of the continuous data signal. This is because the transmission efficiency is reduced.
【0008】第2の問題点は、伝搬路で波形等化器の等
化能力を上回るフェージングが発生し波形等化器が発散
状態となった後、フェージング量が減り再び信号を同期
し波形等化器が収束する引き込み特性がフェージング量
が増えていく時の等化特性に比べ大きな差がでたり、収
束する時間がかかる事である。The second problem is that after fading that exceeds the equalizing capability of the waveform equalizer occurs on the propagation path and the waveform equalizer enters a diverging state, the fading amount decreases and the signal is synchronized again to make the waveform equalize. There is a large difference between the pull-in characteristic in which the equalizer converges and the equalization characteristic when the fading amount increases, and it takes time to converge.
【0009】その理由は、フェージング量が減り、再び
信号を同期状態とすべく波形等化器を収束させる手段と
して、波形等化器のタップ係数をフェージングの状態が
判らないために例えば無歪状態であるところの初期値に
リセットしているため、無歪状態からの再引き込み動作
では迅速に等化器は収束できるが、フェージング量が減
り等化器の等化能力の充分な範囲内であっても無歪状態
の初期値にタップ係数がリセットされているため、タッ
プ係数を収束させるための動作量を大きくしなければな
らず収束が遅くなり等化器の等化特性と引き込み特性に
大きな差が生じる。また収束までに時間がかかる。The reason is that the fading amount is reduced, and the tap coefficient of the waveform equalizer is used as a means for converging the waveform equalizer to bring the signal back into a synchronized state. Since the initial value is reset to the initial value, the equalizer can quickly converge in the re-pulling operation from the distortion-free state, but the fading amount decreases and the equalizer is within the sufficient range of the equalizing capability. However, since the tap coefficients are reset to the initial values in the no-distortion state, the amount of operation for converging the tap coefficients must be increased, and the convergence becomes slower, and the equalization characteristics and the pull-in characteristics of the equalizer become large. There is a difference. Also, it takes time to converge.
【0010】以上説明したように、本発明は、伝搬路で
波形等化器の等化能力を上回るフェージングが発生し波
形等化器が発散状態となった後、フェージング量が減り
再び信号を同期し波形等化器が再引き込みをする時の収
束を速くし、高い引き込み特性を得る事により、信号の
伝送状態を速く正常な状態に戻し伝送している信号の信
頼性を向上することを目的とする。As described above, according to the present invention, after fading that exceeds the equalizing capability of the waveform equalizer occurs in the propagation path and the waveform equalizer enters a diverging state, the fading amount decreases and the signal is synchronized again. The purpose of this method is to quickly return the signal transmission state to a normal state by improving the convergence when the waveform equalizer performs re-pulling and obtain high pull-in characteristics, thereby improving the reliability of the transmitted signal. And
【0011】[0011]
【課題を解決するための手段】本発明は、受信周波数軸
上での一次振幅歪、二次振幅歪を等化する振幅歪等化回
路と、前記振幅歪等化回路の残留振幅歪を検出する振幅
歪検出器と、前記振幅歪検出器の出力結果を演算し、前
記振幅歪等化回路の制御信号を発生する制御信号発生回
路と、振幅歪等化回路によって振幅歪を等化した受信信
号を入力し復調信号を出力する復調器と、時間軸上での
波形等化を行う判定帰還型等化回路で構成した波形等化
器と、前記制御信号発生回路の制御信号を使用して波形
等化器の引き込み時のタップ係数を設定するタップ係数
プリセット回路と、非同期信号を制御信号としタップ係
数プリセット回路出力のタップ係数設定信号であるとこ
ろのプリセット信号かリセット信号かを切替選択し、波
形等化器にタップ係数設定信号を出力する切替器を有す
る。SUMMARY OF THE INVENTION The present invention provides an amplitude distortion equalizing circuit for equalizing primary amplitude distortion and secondary amplitude distortion on a reception frequency axis, and detecting residual amplitude distortion of the amplitude distortion equalizing circuit. An amplitude distortion detector, a control signal generation circuit that calculates an output result of the amplitude distortion detector and generates a control signal of the amplitude distortion equalization circuit, and a reception in which the amplitude distortion is equalized by the amplitude distortion equalization circuit. A demodulator that inputs a signal and outputs a demodulated signal, a waveform equalizer configured by a decision feedback equalizer that performs waveform equalization on the time axis, and a control signal of the control signal generator is used. A tap coefficient preset circuit for setting a tap coefficient at the time of pull-in of the waveform equalizer, and switching between a preset signal or a reset signal, which is a tap coefficient setting signal output from the tap coefficient preset circuit using an asynchronous signal as a control signal, Tap on waveform equalizer A switching unit for outputting the number setting signal.
【0012】波形等化器のタップ係数に、等化器の等化
能力範囲内の時は波形等化器で生成したタップの重み付
け係数を使用し、等化器の引き込み時には振幅等化器の
制御信号より検出したフェージングの周波数情報によ
り、フェージングの起きている周波数に対応した引き込
みに有効的にタップ係数を設定することにより、波形等
化器の引き込み時のタップ重み付け係数収束までの動作
量を少なくし収束を速くする事により従来の波形等化器
と比べ高い引き込み特性を得る事ができる。The weighting coefficient of the tap generated by the waveform equalizer is used as the tap coefficient of the waveform equalizer when the equalization capability is within the range of the equalization capability of the equalizer. Based on the fading frequency information detected from the control signal, the tap coefficient is set effectively for the pull-in corresponding to the frequency where the fading is occurring, so that the amount of operation up to the tap weighting coefficient convergence at the time of pull-in of the waveform equalizer can be reduced. By reducing the number and speeding up the convergence, a higher pull-in characteristic can be obtained as compared with the conventional waveform equalizer.
【0013】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0014】図1は本発明の復調装置の実施の形態を示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of a demodulation device according to the present invention.
【0015】本発明の復調装置の振幅等化器9は、前述
した図14の適応型振幅等化器90を二次振幅歪等化回
路1、一次振幅歪等化回路2で構成したものである。The amplitude equalizer 9 of the demodulator according to the present invention comprises the above-mentioned adaptive amplitude equalizer 90 of FIG. 14 composed of a secondary amplitude distortion equalizer 1 and a primary amplitude distortion equalizer 2. is there.
【0016】また、波形等化器4は、図14のトランス
バーサル等化器40を判定帰還型の波形等化器で構成し
たものである。受信信号101はそれぞれの振幅歪等化
回路1,2で振幅特性の等化作用を受けた後に、復調器
3に入力される。In the waveform equalizer 4, the transversal equalizer 40 shown in FIG. 14 is constituted by a decision feedback type waveform equalizer. The received signal 101 is input to the demodulator 3 after being subjected to the equalizing operation of the amplitude characteristics by the respective amplitude distortion equalizing circuits 1 and 2.
【0017】復調器3では振幅等化を受けた受信信号に
対して搬送波同期、復調、識別を行う。復調、識別され
た受信信号は波形等化器4に入力され、波形整形、符号
間干渉の除去が行われる。波形整形、符号間干渉の除去
された復調装置の信号は信号出力103として後段の信
号処理装置に出力される。The demodulator 3 performs carrier wave synchronization, demodulation, and identification on the received signal subjected to amplitude equalization. The demodulated and identified received signal is input to the waveform equalizer 4, where the waveform is shaped and the intersymbol interference is removed. The signal of the demodulation device from which the waveform shaping and the inter-symbol interference have been removed is output as a signal output 103 to the subsequent signal processing device.
【0018】断検出回路10は復調器の入力信号が一定
以下のレベル(入力信号がなくなる場合も含む)になり
復調器の出力の信号が断になった場合に断検出信号を、
振幅等化器の制御信号発生回路および波形等化器をリセ
ット制御する信号として出力する。The disconnection detection circuit 10 outputs a disconnection detection signal when the input signal of the demodulator becomes a certain level or less (including the case where the input signal disappears) and the output signal of the demodulator is disconnected.
The signal is output as a signal for reset control of the control signal generation circuit of the amplitude equalizer and the waveform equalizer.
【0019】二次振幅歪等化回路1、一次振幅歪等化回
路2の等化動作の制御は振幅歪検出器5及び制御信号発
生回路6によって行われ、受信信号に加わった二次振幅
歪、一次振幅歪を最小にするように動作する。タップ係
数プリセット回路7は、制御信号発生回路6で検出され
るフェージング位置情報の信号Gを入力し、信号Gに適
応した一定のオフセットにタップ係数を設定するタップ
係数制御信号を切替器8に出力する。The equalizing operation of the second-order amplitude distortion equalizing circuit 1 and the first-order amplitude distortion equalizing circuit 2 is controlled by an amplitude distortion detector 5 and a control signal generating circuit 6, and the secondary amplitude distortion added to the received signal is controlled. , Operates to minimize the first-order amplitude distortion. The tap coefficient preset circuit 7 receives the fading position information signal G detected by the control signal generating circuit 6 and outputs a tap coefficient control signal for setting the tap coefficient to a constant offset adapted to the signal G to the switch 8. I do.
【0020】切替器8は、波形等化器の制御が発散状態
となったとき信号処理装置から入力される非同期信号k
により、タップ係数プリセット回路7から出力されるプ
リセット信号hとリセット信号jを選択切替制御し、波
形等化器4のタップ係数の設定制御する。When the control of the waveform equalizer is in a divergent state, the switch 8 outputs an asynchronous signal k input from the signal processing device.
Thus, the preset signal h and the reset signal j output from the tap coefficient preset circuit 7 are selectively switched to control the setting of the tap coefficient of the waveform equalizer 4.
【0021】図2は、振幅等化器9の詳細な構成を示す
ブロック図である。FIG. 2 is a block diagram showing a detailed configuration of the amplitude equalizer 9.
【0022】振幅等化器9は図2に示すように、振幅歪
検出器5は選択周波数がfc−,fc+,f0に設定さ
れているfc−,fc+,f0検出器51,52,53
で受信信号を周波数毎に分波しそれぞれのレベルを検出
する。また、制御信号発生回路6は、振幅歪検出器5の
fc−検出器51とfc+検出器52の出力S(fc
−)及びS(fc+)を減算回路61を経由して一次振
幅歪等化回路2に制御信号C1 =|S(fc−)−S
(fc+)|…(1)として入力され、このC1 が最小
となるように一次振幅歪等化回路2を制御する。As shown in FIG. 2, the amplitude equalizer 9 has the amplitude distortion detector 5 and the fc-, fc +, and f0 detectors 51, 52, and 53 whose selection frequencies are set to fc-, fc +, and f0.
The received signal is demultiplexed for each frequency, and the respective levels are detected. Further, the control signal generation circuit 6 outputs the output S (fc) of the fc− detector 51 and the fc + detector 52 of the amplitude distortion detector 5.
−) And S (fc +) are sent to the primary amplitude distortion equalization circuit 2 via the subtraction circuit 61 by the control signal C1 = | S (fc −) − S
(Fc +) |... (1), and controls the first-order amplitude distortion equalization circuit 2 so that this C1 is minimized.
【0023】さらに、f0検出器53の出力S(f0)
とfc−,fc+検出器51,52の出力S(fc
−),S(fc+)を抵抗R1及びR2を介して減算回
路1を経由して二次振幅歪等化回路1に制御信号 C2 =|(S(fc−)+S(fc+))/2−S(f
0)|…(2)として出力する。Further, the output S (f0) of the f0 detector 53
And the outputs S (fc−) of the fc−, fc + detectors 51, 52
−) And S (fc +) to the secondary amplitude distortion equalization circuit 1 via the subtraction circuit 1 via the resistors R1 and R2 and the control signal C2 = | (S (fc −) + S (fc +)) / 2− S (f
0) | ... (2)
【0024】そして、このC2 が最小となるように二次
振幅歪回路1を制御している。減算回路61,62から
出力される制御信号は、振幅歪等化特性 S1(ω)=1+2αcosωγ…(3) のαであり、αは一次振幅歪等化制御信号の時は前述し
たC1 となり、二次振幅歪等化制御信号の時はC2 とな
る。Then, the secondary amplitude distortion circuit 1 is controlled so that C2 is minimized. The control signal output from the subtraction circuits 61 and 62 is α of the amplitude distortion equalization characteristic S1 (ω) = 1 + 2αcosωγ (3), where α is the above-described C1 for the primary amplitude distortion equalization control signal, It is C2 for the secondary amplitude distortion equalization control signal.
【0025】また、γの値により二次振幅歪特性か一次
振幅歪特性かが決まる。The value of γ determines the secondary amplitude distortion characteristic or the primary amplitude distortion characteristic.
【0026】本発明の構成要素の制御信号発生回路6内
のフェージング位置検出回路63は、図3に示す様に減
算回路出力の制御信号p,qと、任意の値に設定できる
基準値発生回路64の出力の値を比較器65,66,6
7で比較し2値の値を出力する事により、フェージング
の起きている周波数位置を振幅歪等化回路の制御信号よ
り検出している。As shown in FIG. 3, the fading position detecting circuit 63 in the control signal generating circuit 6 which is a component of the present invention includes control signals p and q output from the subtracting circuit and a reference value generating circuit which can be set to an arbitrary value. The value of the output of 64 is compared with comparators 65, 66, 6
By comparing in step 7 and outputting a binary value, the frequency position where fading occurs is detected from the control signal of the amplitude distortion equalization circuit.
【0027】本実施の形態では比較器65,66及び6
7と3回路備え周波数f0,fc−及びfc+に対応さ
せる事によりフェージングがfc−,f0,fc+のど
の位置にあるか検出している。In this embodiment, the comparators 65, 66 and 6
7 and 3 circuits are provided so as to correspond to the frequencies f0, fc- and fc +, thereby detecting where the fading is located at fc-, f0 and fc +.
【0028】図4はタップ係数プリセット回路7の具体
的な実施の形態を示すブロック図である。本図におい
て、タップ係数プリセット回路7は、fc−,f0,f
c+の周波数にフェージングが加わった時のタップ係数
に制御する設定値を予め記憶させている記憶器72,7
3,74及び断検出回路10の断検出信号を入力したと
きの無歪状態のタップ係数、例えば中央タップを‘1’
その他のタップを‘0’に波形等化回路4のタップ係数
を初期設定する記憶器75と、制御信号発生回路6のフ
ェージング位置検出回路63の出力信号と断検出回路1
0の断検出信号を、切替制御信号として記憶器72,7
3,74及び記憶器75の出力を選択する切替器71で
構成されている。FIG. 4 is a block diagram showing a specific embodiment of the tap coefficient preset circuit 7. In the figure, tap coefficient preset circuit 7 includes fc−, f0, f
Storage units 72 and 7 storing in advance setting values to be controlled as tap coefficients when fading is added to the frequency of c +.
3, 74 and the tap coefficient in the undistorted state when the disconnection detection signal of the disconnection detection circuit 10 is input, for example, the center tap is set to “1”.
A memory 75 for initially setting tap coefficients of the waveform equalizing circuit 4 to other taps to '0', an output signal of the fading position detecting circuit 63 of the control signal generating circuit 6, and a disconnection detecting circuit 1
The disconnection detection signal of 0 is used as a switching control signal in the storage units 72 and 7.
3, 74 and a switch 71 for selecting the output of the storage device 75.
【0029】本実施例の切替器71の動作を図5に示
す。また、記憶器75の出力を切替器71を介さずに切
替器8にも出力する。FIG. 5 shows the operation of the switch 71 of this embodiment. The output of the storage device 75 is also output to the switch 8 without passing through the switch 71.
【0030】また波形等化器4の判断帰還型等化器(D
FE)のブロック図を図6に示す。図6の判定帰還形等
化器において、441aはN個の前方タップからなる前
方等化器、442aは送信シンボル長Tの遅延時間を有
するN−1個の遅延回路、443aはN個の乗算回路、
441bはM個の後方タップからなる後方等化器、44
2bは送信シンボル長Tの遅延時間を有するM個の遅延
回路、443bはM個の乗算回路、444は合成回路、
445は主信号判定回路、446は差分回路、447は
タップ係数発生回路であり、中央タップは前方タップの
最終タップに設定されている。The decision feedback equalizer (D) of the waveform equalizer 4
FIG. 6 shows a block diagram of FE). In the decision feedback equalizer of FIG. 6, 441a is a forward equalizer composed of N forward taps, 442a is N-1 delay circuits having a delay time of a transmission symbol length T, and 443a is N multipliers. circuit,
441b is a rear equalizer composed of M rear taps,
2b is M delay circuits having a delay time of the transmission symbol length T, 443b is M multiplier circuits, 444 is a combining circuit,
445 is a main signal determination circuit, 446 is a difference circuit, and 447 is a tap coefficient generation circuit, and the center tap is set to the last tap of the front tap.
【0031】タップ係数発生回路447はN+M個の乗
算回路4471と、N+M個のアップダウンカウンタで
あるところの積分回路4472で構成されている。前述
した切替器8の出力信号は、積分回路4472のアップ
ダウンカウンタに初期値を設定する制御信号である。The tap coefficient generation circuit 447 includes N + M multiplication circuits 4471 and an integration circuit 4472 which is N + M up-down counters. The output signal of the above-described switch 8 is a control signal for setting an initial value to the up / down counter of the integration circuit 4472.
【0032】タップ係数発生回路447は前方等化器の
N個の前方タップと後方等化器のM個の後方タップのタ
ップ入力のXN−1,XN−2,・・・X0及びan,
an−1,・・・an−Mと誤差信号Eの相関を乗算回
路4471でとりその相関にあわせてアップダウンカウ
ンタを動作させ相関値を出力する積分回路4472によ
り相関値を検出し、乗算回路443でタップ入力に相関
値に応じた重み付けを与えている。この相関値をタップ
係数という。タップ係数発生回路447は前方タップに
対してタップ係数cN−1,cN−2,・・・c1を、
中央タップに対してタップ係数c0を、後方タップに対
してタップ係数d1,d2,・・・dMを算出して与え
ている。The tap coefficient generation circuit 447 includes tap inputs XN-1, XN-2,..., X0 and an, of N front taps of the front equalizer and M rear taps of the rear equalizer.
An-1,... an-M and the error signal E are correlated by a multiplication circuit 4471, an up / down counter is operated in accordance with the correlation, and an integration circuit 4472 for outputting a correlation value detects the correlation value. At 443, the tap input is weighted according to the correlation value. This correlation value is called a tap coefficient. The tap coefficient generation circuit 447 calculates tap coefficients cN-1, cN-2,.
A tap coefficient c0 is calculated for the center tap, and tap coefficients d1, d2,... DM are calculated and provided for the rear tap.
【0033】前方等化器のN個の前方タップでは遅延回
路442aを通り各タップ上にXN−1,XN−2,・
・・X0の等化前信号を入力として誤差信号Eとの相関
値に応じたタップ係数を合成回路444に出力し、中央
タップでは前方タップの遅延回路442aよりの信号を
入力として、前方タップと同様の操作で誤差信号Eとの
相関値に応じたタップ係数信号を合成回路444に出力
する。At the N forward taps of the forward equalizer, XN-1, XN-2,.
······················································································································. By the same operation, a tap coefficient signal corresponding to the correlation value with the error signal E is output to the synthesis circuit 444.
【0034】後方タップでは符号間干渉が取り除かれ更
に判定を受けた判定信号anを入力として遅延回路44
2bでタイミング合わせを行った判定信号an,an−
1,・・・an−Mを、前方タップと同様の操作で誤差
信号Eとの相関値に応じた信号を合成回路に出力する。In the rear tap, the inter-symbol interference is removed and the judgment signal an which has been further judged is input to the delay circuit 44.
2b, the determination signals an and an−
1,... An-M are output to the synthesizing circuit in accordance with the correlation value with the error signal E by the same operation as the forward tap.
【0035】合成回路444は前方、中央、後方の各タ
ップ出力を加算する事により、判定帰還形等化器入力に
含まれる符号間干渉成分を取り除いた等化後信号を出力
する。主信号判定回路445は、等化後信号と送信信号
の信号点を比較して最も確からしい値を推定し、判定信
号として出力する。差分回路446は、等化後信号と判
定信号の差分を取り等化残差である誤差信号Eを出力す
る。The combining circuit 444 outputs an equalized signal from which the intersymbol interference component contained in the input of the decision feedback equalizer has been removed by adding the outputs of the front, center and rear taps. The main signal determination circuit 445 estimates the most probable value by comparing the signal points of the equalized signal and the transmission signal, and outputs the estimated value as a determination signal. The difference circuit 446 takes the difference between the post-equalization signal and the determination signal, and outputs an error signal E that is an equalization residual.
【0036】次に、本発明の実施の形態の動作について
説明する。Next, the operation of the embodiment of the present invention will be described.
【0037】伝搬路に波形等化器の等化能力を上回る深
いフェージングが発生し、送信信号図8(1a)のスペ
クトラムが図8(1b)のスペクトラムで受信された場
合を示す。A case where deep fading exceeding the equalizing capability of the waveform equalizer occurs in the propagation path and the spectrum of the transmission signal shown in FIG. 8A is received by the spectrum shown in FIG. 8B is shown.
【0038】このとき振幅等化器の等化能力も上回って
いるが、前述したように制御信号C1 が最小になるよう
に制御を行うため図8(1c)の如く一次振幅歪等化回
路2は振幅特性を受信信号に与え振幅歪を等化する動作
を行う。このとき一次振幅歪等化回路2に+αという値
を制御信号として与えたとすると、図2、図3で示した
フェージング位置検出回路63のfc+のフェージング
を検出する比較器67において、基準値発生回路64の
基準値を0と設定した場合、比較器67の出力信号g3
は‘1’となり、他の比較器65,66の出力は‘0’
となる。At this time, the equalization capability of the amplitude equalizer is also higher, but as described above, since the control signal C1 is controlled to be minimized, as shown in FIG. Performs an operation of giving amplitude characteristics to a received signal and equalizing amplitude distortion. At this time, assuming that a value of + α is given to the primary amplitude distortion equalizing circuit 2 as a control signal, the comparator 67 for detecting the fc + fading of the fading position detecting circuit 63 shown in FIGS. 64 is set to 0, the output signal g3 of the comparator 67
Becomes "1" and the outputs of the other comparators 65 and 66 become "0".
Becomes
【0039】またタップ係数プリセット回路7の記憶器
72,73,74に設定されているタップ係数制御信号
は、例えば図9に示すような係数に制御設定する値を記
憶させておく。The tap coefficient control signal set in the storage units 72, 73 and 74 of the tap coefficient preset circuit 7 stores a value to be controlled and set to a coefficient as shown in FIG. 9, for example.
【0040】図9は受信信号にフェージングのノッチ
(落ち込み)を加えたとき波形等化器のタップ係数の状
態を測定した実験データである。図9のt1,t2及び
t3はフェージングのノッチがそれぞれfc−,f0,
fc+に加わった時の各タップのタップ係数の状態を示
している。このタップ係数の状態t1,t2及びt3に
設定する制御信号をそれぞれの記憶器72,73及び7
4に予め設定させておき、前述したフェージング位置検
出回路64の出力信号Gであるところのg1,g2,g
3を切替制御信号とする切替器71は図5に示すとお
り、fc+の時のタップ係数制御信号hを記憶器74か
ら切替器8を経由して波形等化器4にタップ係数発生回
路44として出力される。FIG. 9 shows experimental data obtained by measuring the state of the tap coefficient of the waveform equalizer when a fading notch is added to the received signal. At times t1, t2 and t3 in FIG. 9, the fading notches are fc−, f0,
The state of the tap coefficient of each tap when added to fc + is shown. The control signals for setting the tap coefficient states t1, t2 and t3 are stored in the respective memories 72, 73 and 7 respectively.
4, g1, g2, and g, which are the output signals G of the fading position detection circuit 64 described above.
As shown in FIG. 5, the switch 71 using 3 as the switch control signal transmits the tap coefficient control signal h at the time of fc + from the storage 74 to the waveform equalizer 4 via the switch 8 as the tap coefficient generation circuit 44. Is output.
【0041】また、このとき切替器8は図7に示すよう
なフローで動作する。At this time, the switch 8 operates according to the flow shown in FIG.
【0042】次に切替器8の動作を説明する。まず復調
装置の後段に位置する信号処理装置より波形等化器が発
散状態になったとき非同期信号kが切替器8に入力さ
れ、これによりタップ係数がプリセット回路7で選択さ
れた信号hが、タップ係数発生回路447(図6)に積
分器4472(図6)の初期設定値として出力される。Next, the operation of the switch 8 will be described. First, when the waveform equalizer enters a diverging state from the signal processing device located at the subsequent stage of the demodulation device, the asynchronous signal k is input to the switch 8, whereby the signal h whose tap coefficient is selected by the preset circuit 7 is It is output to the tap coefficient generation circuit 447 (FIG. 6) as an initial setting value of the integrator 4472 (FIG. 6).
【0043】タップ係数発生回路447(図6)は設定
された初期値から収束する動作を始める。このとき受信
信号に加わっているフェージングが振幅等化器の制御信
号では、時間軸上で主信号より干渉波が遅れたミニマム
領域か、主信号より干渉波が進んだノンミニマム領域か
は検出できないので、ミニマム領域で有れば引き込み動
作は成立しタップ係数は収束するが、ノンミニマム領域
であった場合、後述するように波形等化器の等化能力を
上回っているのでタップ係数は収束せず発散状態となる
可能性が大きいため、一定時間後、切替器8は非同期信
号kを確認し、ノンミニマム領域で比較的引き込み易い
タップ係数プリセット回路7の記憶器75の出力信号j
を、タップ係数発生回路447(図6)の積分器447
2(図6)に初期設定値として出力する。The tap coefficient generation circuit 447 (FIG. 6) starts an operation to converge from the set initial value. At this time, the fading added to the received signal cannot be detected by the control signal of the amplitude equalizer as being in the minimum area where the interference wave is delayed from the main signal on the time axis or in the non-minimum area where the interference wave is advanced from the main signal. Therefore, if it is in the minimum area, the pull-in operation is established and the tap coefficient converges, but if it is in the non-minimum area, the tap coefficient converges because it exceeds the equalization capability of the waveform equalizer as described later. After a certain period of time, the switch 8 confirms the asynchronous signal k, and the output signal j of the storage unit 75 of the tap coefficient preset circuit 7 which is relatively easy to be pulled in the non-minimum area because there is a high possibility that the state will be a divergent state.
To the integrator 447 of the tap coefficient generation circuit 447 (FIG. 6).
2 (FIG. 6) is output as an initial setting value.
【0044】タップ係数発生回路447(図6)は設定
された初期値から収束する動作を始める。The tap coefficient generation circuit 447 (FIG. 6) starts an operation to converge from the set initial value.
【0045】以上の動作を切替器8内部に発振器などを
構成要素として持つ事により周期的に波形等化器が収束
し、非同期信号が入力されなくなるまで繰り返し行われ
る。The above operation is repeated until the waveform equalizer periodically converges by having an oscillator or the like as a component inside the switch 8 and no asynchronous signal is input.
【0046】送信信号図8(1a)のスペクトラムが図
8(1b)のスペクトラムで受信された場合も同様の動
作が行われる。この場合比較器65の出力信号g1が
‘1’となり、図5に示すとおりタップ係数プリセット
回路7の記憶器73に設定されているf0にフェージン
グが加わっているときのタップ係数に制御設定する信号
が選択され、波形等化器4のタップ係数を状態t2に設
定制御する。Transmission signal A similar operation is performed when the spectrum of FIG. 8A is received with the spectrum of FIG. 8B. In this case, the output signal g1 of the comparator 65 becomes "1", and as shown in FIG. 5, a signal for controlling and setting the tap coefficient when fading is applied to f0 set in the storage 73 of the tap coefficient preset circuit 7. Is selected, and the tap coefficient of the waveform equalizer 4 is set and controlled to the state t2.
【0047】さらに復調装置の入力が送信側の異常や伝
搬路上の異常により、無信号状態や大幅なレベル低下が
起き波形等化器が発散状態になったときは、断検出回路
10が断検出信号をタップ係数プリセット回路7の切替
器71に出力し、切替器71は記憶器75の出力を選択
出力する。Further, when the input of the demodulator is in a no-signal state or a large level drop due to an abnormality on the transmission side or an abnormality on the propagation path, and the waveform equalizer is in a divergent state, the disconnection detection circuit 10 detects disconnection. The signal is output to the switch 71 of the tap coefficient preset circuit 7, and the switch 71 selects and outputs the output of the storage unit 75.
【0048】次に波形等化器の引き込み特性について説
明する。図9に見られるように復調装置の受信スペクト
ラムにフェージングによるノッチが加わったときタップ
係数の状態はt1,t2,t3に示す様になる。図9の
状態は等化能力の範囲内であるが、引き込み時には従来
の波形等化器では、タップ係数の初期値が例えば無歪の
状態の係数0に設定されているため、図9の状態に収束
させるためにタップ係数の制御動作量を大きくしなけれ
ばならないが、係数の初期設定をt1,t2,t3に設
定しておけばたとえ図9より深いフェージングのノッチ
が加わっていても等化能力範囲内であればタップ係数の
収束までの動作量を少なくし収束を速くできる。Next, the pull-in characteristic of the waveform equalizer will be described. As shown in FIG. 9, when a notch due to fading is added to the reception spectrum of the demodulation device, the states of the tap coefficients are as shown at t1, t2, and t3. Although the state of FIG. 9 is within the range of the equalization capability, at the time of pull-in, in the conventional waveform equalizer, the initial value of the tap coefficient is set to, for example, the coefficient 0 in a non-distorted state. However, if the initial setting of the coefficients is set to t1, t2, and t3, the equalization can be performed even if a deeper fading notch is added than in FIG. Within the capability range, the amount of operation up to the convergence of the tap coefficient can be reduced and the convergence can be accelerated.
【0049】以上説明した動作により波形等化器の引き
込み特性が改善されることを図10、図11を用いて説
明する。The improvement of the pull-in characteristic of the waveform equalizer by the operation described above will be described with reference to FIGS.
【0050】すなわち、図10、図11は、それぞれ本
発明と従来技術の波形等化器の引き込み特性を示す図で
ある。両図面において、ハッチング部分はシグニチャー
等化特性と呼ばれ、波線で示されるのが引き込み特性で
ある。横軸にフェージングのノッチ(落ち込み)周波数
の変調スペクトラムの中心からの偏移をクロック周波数
で正規化したノッチ位置Δfdをとり、縦軸に反射波
(遅延波)の振幅を主波の振幅で正規化した振幅比ρが
とられている。ノッチ深さDnは、Dn=−20log
(1−ρ)(dB)…(4)で表される。That is, FIGS. 10 and 11 are diagrams showing the pull-in characteristics of the waveform equalizers of the present invention and the prior art, respectively. In both drawings, a hatched portion is called a signature equalization characteristic, and a pull-in characteristic is indicated by a dashed line. The horizontal axis indicates the notch position Δfd obtained by normalizing the shift of the fading notch (drop) frequency from the center of the modulation spectrum by the clock frequency, and the vertical axis indicates the amplitude of the reflected wave (delayed wave) by the amplitude of the main wave. The converted amplitude ratio ρ is taken. Notch depth Dn is Dn = −20 log
(1−ρ) (dB) (4)
【0051】従って、ρ=1でノッチ深さDnは最大
(∞)となる。図10,11中の実線は、ノッチ位置Δ
fdと振幅比ρをパラメータとして、誤り率P=1×1
0-4となるノッチ位置Δfdと振幅比ρの点(座標)を
結んだものである。Therefore, when ρ = 1, the notch depth Dn becomes maximum (∞). The solid line in FIGS. 10 and 11 indicates the notch position Δ
Error rate P = 1 × 1 using fd and amplitude ratio ρ as parameters
It connects the notch position Δfd of 0-4 and the point (coordinate) of the amplitude ratio ρ.
【0052】ハッチングの領域ではP>1×10-4とな
っている。従って、ハッチングの面積が小さいほど等化
能力が優れている。また、図中の破線は等化器が引き込
みタップ係数が収束したノッチ位置Δfdと振幅比ρを
パラメータとして、等化器が引き込んだ状態となるノッ
チ位置Δfd振幅比ρの点(座標)を結んだものであ
る。図10,11中のハッチングは波形等化器に判定帰
還型等化器を備えた復調装置のシグニチャー特性を示
す。In the hatched area, P> 1 × 10 −4. Therefore, the smaller the hatched area, the better the equalization ability. Further, the broken line in the figure connects the notch position Δfd at which the equalizer is pulled in and the tap coefficient converges and the amplitude ratio ρ as a parameter to connect the point (coordinate) of the notch position Δfd amplitude ratio ρ at which the equalizer is pulled in. It is. The hatching in FIGS. 10 and 11 indicates the signature characteristic of the demodulation device provided with the decision feedback equalizer in the waveform equalizer.
【0053】0<ρ<1の場合干渉波は主信号より時間
的に遅れた位置のみ存在するので、判定帰還型等化器の
後方等化器が充分に効果を発揮し、完全に等化をしてい
る。In the case of 0 <ρ <1, the interference wave exists only at a position delayed in time from the main signal, so that the backward equalizer of the decision feedback equalizer exerts a sufficient effect and is completely equalized. You are.
【0054】一方、ρ<1では、干渉波が主信号より時
間的に進んだ位置にのみ存在するので、判定帰還型等化
器の前方等化器が動作する。On the other hand, when ρ <1, since the interference wave exists only at a position temporally ahead of the main signal, the forward equalizer of the decision feedback equalizer operates.
【0055】しかしながら、前方等化器はフェージング
で歪んだ信号を入力としているため充分な等化能力がな
く、ρ>1におけるシグニチャー特性は良くない。However, since the forward equalizer receives a signal distorted by fading as an input, it does not have a sufficient equalizing ability and has poor signature characteristics when ρ> 1.
【0056】ρ>1の状態とはフェージングのノッチ深
さが進行することにより主信号より干渉波のレベルが大
きくなり、主信号と干渉波の逆転した状態である。図中
の破線はフェージングのノッチがρ>1になり判定帰還
型等化器のタップ係数制御が発散した状態から、フェー
ジングが減少し等化器のタップ係数の制御が収束した状
態である。破線で囲まれた領域では等化器の引き込み状
態となっている。The state of ρ> 1 is a state in which the level of the interference wave becomes larger than that of the main signal due to the progress of the fading notch depth, and the main signal and the interference wave are reversed. The dashed line in the figure indicates a state in which the fading notch becomes ρ> 1 and the tap coefficient control of the decision feedback equalizer diverges, and the fading decreases and the control of the tap coefficient control of the equalizer converges. In an area surrounded by a broken line, the equalizer is retracted.
【0057】従って、破線で囲まれた面積が小さいほど
等化能力が優れている。本発明の復調器によれば、予め
破線のノッチ深さを等化できる等化器のタップ係数の状
態に設定しておけば等化器のタップ係数の収束までの制
御動作量を少なくし収束を速くでき図11に比較して図
10の様な良好な引き込み特性を実現できる。Therefore, the smaller the area surrounded by the broken line, the better the equalizing ability. According to the demodulator of the present invention, if the tap coefficient state of the equalizer that can equalize the notch depth of the broken line is set in advance, the amount of control operation until the tap coefficient of the equalizer converges is reduced and the convergence is reduced. And a good pull-in characteristic as shown in FIG. 10 can be realized as compared with FIG.
【0058】また、本実施の形態では簡単のために記憶
器に設定しているタップ係数の周波数を3種類のみにし
ているが、記憶器の数を増やしタップ係数の設定をより
細かく制御する場合は、図9のように各周波数にフェー
ジングのノッチを加えたときのタップ係数の状態を予め
測定しておきその状態にタップ係数を設定する信号を記
憶器に設定し、タップ係数プリセット回路の制御信号で
あるフェージング位置検出回路の出力信号の組み合わせ
の状態により、より的確な主波数に対応したタップ係数
を波形等化器に加える事ができる。In this embodiment, for simplicity, only three types of tap coefficient frequencies are set in the storage unit. However, when the number of storage units is increased and the tap coefficient setting is more finely controlled. As shown in FIG. 9, the state of the tap coefficient when a fading notch is added to each frequency is measured in advance, a signal for setting the tap coefficient in the state is set in the storage, and the control of the tap coefficient preset circuit is performed. Depending on the state of the combination of the output signal of the fading position detection circuit, which is a signal, a tap coefficient corresponding to a more accurate number of main waves can be added to the waveform equalizer.
【0059】さらに、タップ係数プリセット回路の構成
は制御信号によるアドレス指定ができるROM等の記憶
素子で構成すれば回路規模も小さくできる。Further, if the configuration of the tap coefficient preset circuit is constituted by a storage element such as a ROM which can be addressed by a control signal, the circuit scale can be reduced.
【0060】振幅等化器については、一次、二次の振幅
歪等化回路で説明したが、さらに高次の振幅歪等化回路
についても構成が可能である。Although the amplitude equalizer has been described with reference to the primary and secondary amplitude distortion equalizers, a higher-order amplitude distortion equalizer can be configured.
【0061】[0061]
【発明の効果】以上説明したように本発明の効果は、伝
搬路で波形等化器の等化能力を上回るフェージングが発
生し波形等化器が発散状態となった後、フェージング量
が減り再び信号を同期し波形等化器が再引き込みをする
時の収束を速くし、従来の波形等化器と比べ高い引き込
み特性を得て、しいては伝送している信号の信頼性も向
上する事ができる。As described above, the effect of the present invention is that the fading amount is reduced after the fading exceeds the equalizing capability of the waveform equalizer in the propagation path and the waveform equalizer enters a divergent state. Synchronize the signal, speed up the convergence when the waveform equalizer re-locks, obtain a higher pull-in characteristic than the conventional waveform equalizer, and also improve the reliability of the transmitted signal. Can be.
【0062】その理由は、振幅等化器のN次振幅歪等化
回路を制御する制御信号をもとに、フェージングが発生
している周波数を検出し、予め波形等化器の引き込みに
有効的なタップ係数を設定することにより、波形等化器
の引き込み時のタップ重み付け係数の収束までの動作量
を少なくし収束を速くする事により信号伝送状態を速く
正常な状態に戻す事ができるからである。The reason is that the frequency at which fading occurs is detected based on a control signal for controlling the Nth-order amplitude distortion equalizing circuit of the amplitude equalizer, and it is effective in advance to pull in the waveform equalizer. By setting appropriate tap coefficients, it is possible to quickly return the signal transmission state to a normal state by reducing the amount of operation until the convergence of the tap weighting coefficients when pulling in the waveform equalizer and speeding up the convergence. is there.
【図1】本発明の復調装置の実施の形態を表すブロック
図である。FIG. 1 is a block diagram illustrating an embodiment of a demodulation device of the present invention.
【図2】図1の振幅等化器9の実施の形態を表すブロッ
ク図である。FIG. 2 is a block diagram illustrating an embodiment of an amplitude equalizer 9 in FIG.
【図3】図2のフェージング位置検出回路62の実施の
形態を表すブロック図である。FIG. 3 is a block diagram illustrating an embodiment of a fading position detection circuit 62 in FIG.
【図4】図1のタップ係数プリセット回路7の実施の形
態を表すブロック図である。FIG. 4 is a block diagram illustrating an embodiment of a tap coefficient preset circuit 7 of FIG.
【図5】図1のタップ係数プリセット回路7の切替器の
動作を表す図である。FIG. 5 is a diagram illustrating an operation of a switch of the tap coefficient preset circuit 7 of FIG. 1;
【図6】図1の判定帰還型等化器4のブロック図であ
る。FIG. 6 is a block diagram of the decision feedback equalizer 4 of FIG.
【図7】本発明の切替器の動作を表すフローチャートで
ある。FIG. 7 is a flowchart showing the operation of the switch of the present invention.
【図8】フェージングが発生したときの受信スペクトラ
ムを表す図である。FIG. 8 is a diagram illustrating a reception spectrum when fading occurs.
【図9】波形等化器のタップ係数を測定した実験データ
である。FIG. 9 shows experimental data obtained by measuring tap coefficients of a waveform equalizer.
【図10】本発明の波形等化器の引き込み特性を表す図
である。FIG. 10 is a diagram illustrating a pull-in characteristic of the waveform equalizer of the present invention.
【図11】従来の波形等化器の引き込み特性を表す図で
ある。FIG. 11 is a diagram illustrating a pull-in characteristic of a conventional waveform equalizer.
【図12】第1の従来の技術による波形等化器のブロッ
ク図である。FIG. 12 is a block diagram of a waveform equalizer according to a first conventional technique.
【図13】第2の従来の技術による復調システムのブロ
ック図である。FIG. 13 is a block diagram of a demodulation system according to a second conventional technique.
【図14】第3の従来の技術による復調装置のブロック
図である。FIG. 14 is a block diagram of a demodulator according to a third conventional technique.
1 二次振幅歪等化回路 2 一次振幅歪等化回路 3 復調器 4 波形等化器 41 等化器 42 フィルター部 43 判定部 44,447 タップ係数発生回路 441a,441b 前方、後方等化器 442a,442b 遅延回路 443a,443b,4471 乗算回路 444 合成回路 445 主信号判定回路 446 差分回路 4472 積分回路 5 振幅歪検出器 51,52,53 選択フィルター 6 制御信号発生回路 7 タップ係数プリセット回路 72,73,74,75 記憶部 8,71 切替器 9 振幅等化器 10 断検出回路 61,62 減算回路 63 フェージング位置検出回路 64 基準値発生回路 65,66,67 比較器 101 受信信号 102 振幅等化器出力信号 103 復調装置出力信号 G,g1,g2,g3 切替制御信号 h,i,j タップ係数制御信号 k 非同期信号 q,l 振幅歪等化回路制御信号 s 断検出信号 t1,t2,t3 タップ係数位置 DESCRIPTION OF SYMBOLS 1 Secondary amplitude distortion equalization circuit 2 Primary amplitude distortion equalization circuit 3 Demodulator 4 Waveform equalizer 41 Equalizer 42 Filter part 43 Judgment part 44, 447 Tap coefficient generation circuit 441a, 441b Front and back equalizer 442a , 442b Delay circuit 443a, 443b, 4471 Multiplication circuit 444 Synthesis circuit 445 Main signal judgment circuit 446 Difference circuit 4472 Integration circuit 5 Amplitude distortion detector 51, 52, 53 Selection filter 6 Control signal generation circuit 7 Tap coefficient preset circuit 72, 73 , 74, 75 storage unit 8, 71 switch 9 amplitude equalizer 10 disconnection detection circuit 61, 62 subtraction circuit 63 fading position detection circuit 64 reference value generation circuit 65, 66, 67 comparator 101 reception signal 102 amplitude equalizer Output signal 103 Demodulator output signal G, g1, g2, g3 Switching control signal h, , J tap coefficient control signal k asynchronous signal q, l amplitude distortion equalization circuit control signal s disconnection detection signal t1, t2, t3 tap coefficient positions
Claims (6)
て、振幅歪を等化する振幅歪等化回路と、前記振幅歪等
化回路の残留振幅歪を検出する振幅歪検出器と、前記振
幅歪検出器の出力結果を演算し、前記振幅歪等化回路の
制御信号を発生する制御信号発生回路と、振幅歪等化回
路によって振幅歪を等化した受信信号を入力し復調信号
を出力する復調器と、前記復調信号を入力し、波形等化
を行う判定帰還型等化回路で構成した波形等化器と、前
記制御信号発生回路の制御信号に基づいて前記波形等化
器の引き込み時のタップ係数を設定するタップ係数プリ
セット回路と、非同期信号を制御信号とし前記タップ係
数プリセット回路の出力のプリセット信号とリセット信
号とを切替選択し、波形等化器にタップ係数設定信号を
出力する切替器を有することを特徴とする復調装置。An amplitude distortion equalizing circuit for equalizing amplitude distortion, an amplitude distortion detector for detecting residual amplitude distortion of the amplitude distortion equalizing circuit, and an amplitude distortion detector, A control signal generation circuit that calculates an output result of the distortion detector and generates a control signal of the amplitude distortion equalization circuit, and a reception signal whose amplitude distortion is equalized by the amplitude distortion equalization circuit is input and a demodulation signal is output. A demodulator, a waveform equalizer configured by a decision feedback type equalizer that receives the demodulated signal and performs waveform equalization, and when the waveform equalizer is pulled in based on a control signal of the control signal generator. A tap coefficient preset circuit for setting the tap coefficient of the tap coefficient, and a switch for selecting and switching between a preset signal and a reset signal output from the tap coefficient preset circuit using an asynchronous signal as a control signal, and outputting a tap coefficient setting signal to the waveform equalizer. Have a container A demodulation device.
記振幅歪等化回路の制御信号を、予め設定した基準値と
比較して、前記タップ係数プリセット回路の制御をする
手段を有することを特徴とする復調装置。2. The control signal generating circuit according to claim 1, further comprising means for comparing the control signal of said amplitude distortion equalizing circuit with a preset reference value to control said tap coefficient preset circuit. A demodulator characterized by the above-mentioned.
路は、前記波形等化器の引き込み時のタップ係数を設定
する回路で、前記復調装置の受信信号に加わっているフ
ェージングの周波数に合わせ、波形等化器の引き込み動
作に有効であるタップ係数設定信号を予め設定記憶され
ている記憶器と、前記制御信号発生回路の出力の制御信
号により前記記憶器の出力を選択し波形等化器のタップ
係数の設定信号として前記切替器に出力する手段を備え
ることを特徴とする復調装置。3. The tap coefficient preset circuit according to claim 1, wherein the tap coefficient preset circuit is a circuit for setting tap coefficients at the time of pull-in of the waveform equalizer, wherein the waveform is adjusted according to a fading frequency added to a received signal of the demodulator. A memory in which a tap coefficient setting signal effective for the pull-in operation of the equalizer is preset and stored, and an output of the memory is selected by a control signal of an output of the control signal generation circuit, and a tap of the waveform equalizer is selected. A demodulation device comprising: means for outputting a coefficient setting signal to the switch.
数プリセット回路の出力信号であるタップ係数設定信号
で、フェージングの周波数に合わせオフセットを持たせ
た初期設定値のプリセット信号と、オフセットされてい
ない初期設定値のリセット信号を切替選択し、復調装置
の後段に位置する信号処理装置の非同期信号により時分
割で周期的にタップ係数設定信号として波形等化器に出
力する手段を有する復調装置。4. The switch according to claim 1, wherein the tap coefficient setting signal, which is an output signal of the tap coefficient preset circuit, includes a preset signal of an initial setting value having an offset in accordance with a fading frequency, and an offset. A demodulation device having means for switching and selecting a reset signal of an initial setting value which has not been output, and periodically outputting a tap coefficient setting signal to a waveform equalizer in a time division manner by an asynchronous signal of a signal processing device located downstream of the demodulation device. .
上での一次振幅歪以上の高次の振幅歪であることを特徴
とする復調装置。5. The demodulation device according to claim 1, wherein the amplitude distortion is a higher-order amplitude distortion equal to or higher than a first-order amplitude distortion on a reception frequency axis.
幅歪等化器出力を中心周波数と、前記中心周波に対して
高低する2つの周波数とについて分波して各レベルを検
出することを特徴とする復調装置。6. The amplitude distortion detector according to claim 1, wherein the amplitude distortion equalizer output is demultiplexed into a center frequency and two frequencies higher and lower than the center frequency to detect each level. A demodulator characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8165886A JP2833587B2 (en) | 1996-06-26 | 1996-06-26 | Demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8165886A JP2833587B2 (en) | 1996-06-26 | 1996-06-26 | Demodulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1013263A JPH1013263A (en) | 1998-01-16 |
JP2833587B2 true JP2833587B2 (en) | 1998-12-09 |
Family
ID=15820852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8165886A Expired - Fee Related JP2833587B2 (en) | 1996-06-26 | 1996-06-26 | Demodulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2833587B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4579897B2 (en) * | 2006-12-22 | 2010-11-10 | パナソニック株式会社 | Digital demodulator and synchronization detection method |
-
1996
- 1996-06-26 JP JP8165886A patent/JP2833587B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1013263A (en) | 1998-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6266366B1 (en) | Digital base-band receiver with pipeline processor | |
JP2715662B2 (en) | Method and apparatus for diversity reception of time division signals | |
US7885325B2 (en) | Apparatus for and method of controlling a feedforward filter of an equalizer | |
US7995648B2 (en) | Advanced digital receiver | |
CA2079292C (en) | Fast response matched filter receiver with decision feedback equalizer | |
US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
JPH05252067A (en) | Adaptive receiver | |
JPH0614627B2 (en) | Modem training methods | |
CA2076710C (en) | Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic | |
JPH0575498A (en) | Discrimination feedback type automatic equalizer | |
JPH04271508A (en) | Automatic equalizer | |
JP3099831B2 (en) | Automatic equalizer | |
US20050084046A1 (en) | Timing recovery circuit and timing recovery method | |
US7924962B2 (en) | Clock regeneration circuit technical field | |
JP3644928B2 (en) | Method and device for controlling sampling timing of a digital receiver | |
JP2616152B2 (en) | Automatic equalizer | |
JPH1174942A (en) | Radio reception device | |
JP2611557B2 (en) | Decision feedback type automatic equalizer | |
US20020027952A1 (en) | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method | |
EP0675608B1 (en) | Method and apparatus for controlling tap coefficients of an adaptive matched filter in an automatic equaliser | |
JP2833587B2 (en) | Demodulator | |
US5418816A (en) | Automatic equalizer | |
JP2503715B2 (en) | Adaptive receiver | |
US9559876B2 (en) | Adaptive equalization processing circuit and adaptive equalization processing method | |
JP2871519B2 (en) | Automatic equalizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |