JP4579897B2 - Digital demodulator and synchronization detection method - Google Patents
Digital demodulator and synchronization detection method Download PDFInfo
- Publication number
- JP4579897B2 JP4579897B2 JP2006346335A JP2006346335A JP4579897B2 JP 4579897 B2 JP4579897 B2 JP 4579897B2 JP 2006346335 A JP2006346335 A JP 2006346335A JP 2006346335 A JP2006346335 A JP 2006346335A JP 4579897 B2 JP4579897 B2 JP 4579897B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- error
- timing
- detection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本発明はデジタル信号の同期検出技術に関するものであり、特に、放送局から伝送されたデジタルテレビ信号(DTV信号)に含まれる同期信号の検出技術に関する。 The present invention relates to a digital signal synchronization detection technique, and more particularly to a synchronization signal detection technique included in a digital television signal (DTV signal) transmitted from a broadcasting station.
デジタル放送は、当初、衛星放送を主に行われてきたが、近年では、地上波放送にもデジタル化の流れが押し寄せている。地上波デジタル放送では、放送局から伝送されたDTV(Digital TV)信号が伝送路上で受ける歪みは、衛星放送に比べ大きくなる。 Initially, digital broadcasting has been mainly performed by satellite broadcasting, but in recent years, the trend of digitization has also been rushing to terrestrial broadcasting. In terrestrial digital broadcasting, a distortion that a DTV (Digital TV) signal transmitted from a broadcasting station receives on a transmission path is larger than that in satellite broadcasting.
図19は、伝送路上で受ける歪みの1つで、地上波放送において代表的なマルチパス妨害の例を示す。同図中、1901はDTV信号を送信する放送局であり、1902は放送局1901から送信されたDTV信号を反射する障害物であり、1903は放送局1901から送信されたDTV信号を受信するアンテナであり、1904はDTV受信機である。
FIG. 19 shows an example of typical multipath interference in terrestrial broadcasting, which is one of distortions received on the transmission path. In the figure,
アンテナ1903が受信するDTV信号のうち、放送局1901から直接届き、受信状況の良いDTV信号は希望波であり、たとえば、DTV信号W1がこれに相当する。一方、希望波以外の、障害物1902で反射したような受信条件の悪いDTV信号は遅延波であり、たとえば、DTV信号W2がこれに相当する。遅延波は、一般に、希望波に比べ伝送距離が長いために、希望波よりも位相が遅延した信号であり、また、障害物1902で反射したときにエネルギーの一部が失われて、振幅が小さくなったよ アンテナ1903は、希望波W1や、遅延波W2を受ける。このため、DTV受信機1904に入力されるDTV信号は、これら希望波W1と遅延波W2とが合成されたものであり、歪みが生じている。このように、複数の伝送経路を経由して届く信号が合成されることにより、受信信号に歪みを受けることをマルチパス妨害という。
Of the DTV signals received by the
図20は、マルチパス妨害を受けたときの受信信号を示す。同図中、W1は希望波であり、W2は遅延波であり、DT1は受信信号である。受信信号DT1は、希望波W1と遅延波W2とが合成され、歪んだ信号である。 FIG. 20 shows a received signal when receiving multipath interference. In the figure, W1 is a desired wave, W2 is a delayed wave, and DT1 is a received signal. The received signal DT1 is a distorted signal obtained by synthesizing the desired wave W1 and the delayed wave W2.
DTV受信機1904におけるデジタル復調装置は、受信信号の歪みを低減して希望波のDTV信号を復調しようと試みる。図21は、従来のデジタル復調装置の構成を示す。同図中、101は、受信信号DT1の同期を検出する同期検出部であり、102は、同期検出部101から出力される同期タイミング信号DT2に基づいて受信信号DT1の歪みを低減する波形等化部であり、103は、波形等化されたDTV信号DT3の符号誤りを訂正する誤り訂正部である。なお、誤り訂正部103によって誤り訂正されたデータDT4は、DTV受信機1904におけるデジタル復調装置の後段の回路に出力され、映像表示のための処理が行われる。
The digital demodulator in the
DTV信号は、同期のタイミングを示す同期信号(図20においてAまたはA´で示した部分)を先頭として、所定のデータ単位(セグメント)で構成されている。同期検出部101は、受信信号DT1から同期信号を検出して、同期信号と同じタイミングで同期タイミング信号DT2を出力する。
The DTV signal is composed of predetermined data units (segments) starting with a synchronization signal (portion indicated by A or A ′ in FIG. 20) indicating synchronization timing. The
同期検出は、DTV受信機1904の性能を決めるうえで特に重要な機能であり、DTV受信機1904の性能競争が激しい現在においては、さらなる性能向上が要求されている。
The synchronization detection is a particularly important function in determining the performance of the
同期検出部101は、通常であれば、希望波W1に含まれる同期信号(図20におけるA)を捕捉して同期を検出する(図20の2001)。しかし、受信信号DT1に合成されている遅延波W2の振幅が特に大きいような場合、希望波W1ではなく、遅延波W2に含まれる同期信号(図20におけるA´)を捕捉してしまうことがある(図20の2002)。
The
同期検出部101が遅延波W2の同期信号を検出している、つまり、同期誤りをしている場合、遅延波W2のDTV信号に含まれる同期信号のタイミングで、同期タイミング信号DT2を出力する。波形等化部102は、この同期タイミング信号DT2に基づいて受信信号DT1から希望波W1を除去しようと動作する。しかし、希望波W1のエネルギーは遅延波W2よりも大きいため、希望波W1を完全に除去することは困難である。このため、波形等化されたDTV信号DT3は、誤り訂正部103によって訂正不可能なほど、誤りを含んだものとなる。
When the
上記の問題に鑑み、本発明は、マルチパス妨害などにより歪みを受けた受信信号に対して、正しい同期位置を検出するデジタル復調装置を提供すること、および正しい同期位置を検出するための同期検出方法を提供することを課題とする。 In view of the above problems, the present invention provides a digital demodulator that detects a correct synchronization position for a received signal that is distorted due to multipath interference or the like, and synchronization detection for detecting the correct synchronization position. It is an object to provide a method.
上記の課題を解決するために、本発明が講じた手段は、デジタル復調装置として、受信信号に含まれる同期信号を検出して該同期信号のタイミングを示す同期タイミング信号を出力する同期検出部と、トランスバーサルフィルタを有し、前記同期タイミング信号のタイミングをセンタータップの位置として、前記トランスバーサルフィルタのタップの係数を更新することにより前記受信信号の波形等化を行う波形等化部と、少なくとも1つの前記タップの係数を入力し、該タップの係数に基づいて前記同期検出部が同期誤りをしているか否かを判断する制御部とを備えたものとする。 In order to solve the above problems, the means provided by the present invention is a digital demodulator that detects a synchronization signal included in a received signal and outputs a synchronization timing signal indicating the timing of the synchronization signal. A waveform equalization unit that has a transversal filter, sets the timing of the synchronization timing signal as a center tap position, and performs waveform equalization of the received signal by updating a coefficient of the tap of the transversal filter; And a control unit that inputs a coefficient of one of the taps and determines whether or not the synchronization detection unit has a synchronization error based on the coefficient of the tap.
この発明によると、制御部によって、トランスバーサルフィルタのタップ係数に基づいて、同期検出部が同期誤りをしているか否かが判断される。したがって、デジタル復調装置は、同期誤りをしているか否かを知ることができ、正しい同期位置を検出するための処理を行うことができる。 According to the present invention, the control unit determines whether or not the synchronization detection unit has a synchronization error based on the tap coefficient of the transversal filter. Therefore, the digital demodulator can know whether or not a synchronization error has occurred, and can perform processing for detecting a correct synchronization position.
好ましくは、制御部は、前記同期検出部が同期誤りをしていると判断した場合、前記同期検出部に同期信号の再検出を指示するものとする。また、同期検出部は、前記制御部からの指示に応じて、同期信号の再検出を行うものとする。 Preferably, when the control unit determines that the synchronization detection unit has a synchronization error, the control unit instructs the synchronization detection unit to re-detect the synchronization signal. In addition, the synchronization detection unit redetects the synchronization signal in response to an instruction from the control unit.
この発明によると、制御部によって、同期検出部が同期誤りをしていると判断された場合、同期検出部に同期信号の再検出を行わせることができる。これにより、同期検出部によって、新たな同期信号が検出され、正しい同期位置が検出されることが期待できる。 According to the present invention, when the control unit determines that the synchronization detection unit has a synchronization error, the synchronization detection unit can re-detect the synchronization signal. Accordingly, it can be expected that a new synchronization signal is detected by the synchronization detection unit and a correct synchronization position is detected .
次に、本発明が講じた手段は、同期検出方法として、受信信号に含まれる同期信号を検出し、該同期信号のタイミングを示す同期タイミング信号を生成する同期検出ステップと、トランスバーサルフィルタを用い、前記同期タイミング信号のタイミングをセンタータップの位置として、前記トランスバーサルフィルタのタップの係数を更新することにより前記受信信号の波形等化を行い、少なくとも1つの前記タップの係数を読み込むタップ係数読み込みステップと、前記タップ係数読み込みステップによって読み込まれたタップの係数に基づいて、前記同期検出ステップにおいて同期誤りが発生しているか否かを判断する同期誤り判断ステップとを備えたものとする。 In the following, means taken by the present invention, as the synchronization detection method for detecting a synchronization signal included in the received signal, using the synchronous detection step of generating a sync timing signal indicating the timing of the synchronizing signal, a transversal filter A tap coefficient reading step of performing waveform equalization of the received signal by updating the coefficient of the tap of the transversal filter with the timing of the synchronization timing signal as the position of the center tap and reading the coefficient of at least one of the taps And a synchronization error determination step of determining whether or not a synchronization error has occurred in the synchronization detection step based on the tap coefficient read by the tap coefficient reading step.
この発明によると、同期誤り判断ステップによって、トランスバーサルフィルタのタップ係数に基づいて、同期検出ステップにおいて同期誤りが発生しているか否かが判断される。したがって、同期検出が誤っているか否かを知ることができ、正しい同期位置を検出するための処置を講ずることができる。 According to the present invention, the synchronization error determination step determines whether or not a synchronization error has occurred in the synchronization detection step based on the tap coefficient of the transversal filter. Therefore, it is possible to know whether or not the synchronization detection is wrong, and it is possible to take measures for detecting the correct synchronization position.
好ましくは、上記の同期検出方法は、同期誤り判断ステップによって、前記同期検出ステップにおいて同期誤りが発生していると判断された場合、同期信号の再検出を行う同期位置修正ステップを備えたものとする。 Preferably, the synchronization detection method includes a synchronization position correction step for performing re-detection of the synchronization signal when the synchronization error determination step determines that a synchronization error has occurred in the synchronization detection step. To do.
この発明によると、同期検出ステップにおいて同期誤りが発生していると判断された場合、同期信号の再検出が行われるようにできる。同期信号の再検出を行うことにより、新たな同期信号が検出され、正しい同期位置が検出されることが期待できる。 According to the present invention, when it is determined that a synchronization error has occurred in the synchronization detection step, the synchronization signal can be re-detected. By re-detecting the synchronization signal, it can be expected that a new synchronization signal is detected and a correct synchronization position is detected.
以上、本発明によると、DTV信号などの受信信号の同期検出をするデジタル復調装置において、同期誤りが発生しているか否かを判断することができる。さらに、同期誤りが発生していると判断された場合、同期信号の再検出を行い、同期誤りを修正することができる。また、同期信号の再検出にあたり、正しい同期位置がどこであるかを判断し、同期誤りをしているときの同期位置と正しい同期位置とのずれに基づいて、同期誤りを修正することができる。これにより、同期信号の再検出によって、確実に正しい同期信号を検出するとともに、同期信号の再検出に係る時間を短縮することができる。 As described above, according to the present invention, it is possible to determine whether or not a synchronization error has occurred in a digital demodulator that detects synchronization of a received signal such as a DTV signal. Furthermore, when it is determined that a synchronization error has occurred, the synchronization signal can be re-detected to correct the synchronization error. Further, when the synchronization signal is re-detected, it is possible to determine where the correct synchronization position is, and to correct the synchronization error based on the difference between the synchronization position and the correct synchronization position when the synchronization error occurs. As a result, it is possible to reliably detect a correct synchronization signal by re-detecting the synchronization signal, and to reduce the time required for re-detection of the synchronization signal.
さらに、同期誤りが発生していると判断されても、TVの出力画像に不具合が生じない限り、同期信号の再検出は行われず、同期信号の再検出に伴う出力画像の途切れを防止することができる。 Furthermore, even if it is determined that a synchronization error has occurred, the synchronization signal is not re-detected unless a malfunction occurs in the TV output image, and the output image is not interrupted due to the re-detection of the synchronization signal. Can do.
以下、本発明のデジタル復調装置に係る実施の形態について、図面を参照しながら説明する。 Embodiments of the digital demodulator according to the present invention will be described below with reference to the drawings.
(第1の実施形態)
図1は、本発明の第1の実施形態に係るデジタル復調装置の構成を示す。本実施形態に係るデジタル復調装置は、同期検出部1と、波形等化部2と、誤り訂正部3と、制御部4とを備えている。
(First embodiment)
FIG. 1 shows the configuration of a digital demodulator according to the first embodiment of the present invention. The digital demodulator according to this embodiment includes a
同期検出部1は、受信信号DT1を入力し、受信信号DT1に含まれる同期信号を検出し、この同期信号のタイミングを示す同期タイミング信号DT2を出力する。同期検出部1における同期検出方法として、たとえば、米国で採用されている8値VSB(Vestigial Side Band :残留側波帯)変調方式で用いられる方法がある。
The
以下、8値VSB変調方式による同期検出について、図面を参照して説明する。 Hereinafter, synchronization detection by the 8-level VSB modulation method will be described with reference to the drawings.
図2は、8値VSB変調方式におけるフレームフォーマットの構成を示す。8値VSB変調方式のフォーマットは、セグメント同期信号201を含む領域と、フィールド同期信号202を含む領域と、映像信号や音声などのデジタル信号を送信時の変調処理において擬似ランダム信号でランダマイズしたデータ信号203を含む領域とからなる。
FIG. 2 shows a frame format configuration in the 8-level VSB modulation method. The format of the 8-level VSB modulation method includes an area including a
図3は、8値VSB変調方式におけるセグメントの構成を示す。セグメントは、セグメント同期信号301を含む領域と、データ信号またはフィールド同期信号302を含む領域とからなる832シンボルで構成される。同図左に記した数値“+7”、“+5”、“+3”、“+1”、“-1”、“-3”、“-5”、“-7”は、8値VSB変調方式においてシンボルが取り得る8通りの数値である。
FIG. 3 shows a segment structure in the 8-level VSB modulation method. The segment is composed of 832 symbols including a region including the
図4は、セグメント同期信号301のシンボル構成を示す。セグメント同期信号301は、セグメント先頭の連続した4シンボル(前から順に“+5”、“-5”、“-5”、“+5”でマッピングされたシンボル)で構成される。
FIG. 4 shows a symbol configuration of the
シンボルが取る値は、受信信号DT1が歪むことにより変化する。特にマルチパス妨害時に、遅延波の振幅が大きいほど受信信号DT1の歪みは大きくなる。そこで、シンボル値が変化してしまったセグメント同期信号301を正しく認識するために、第1の閾値401および第2の閾値402を設定して、セグメント同期信号か否かの判断が行われる。具体的には、シンボル値が第1の閾値401以上であれば“+5”と判断し、第2の閾値402以下であれば“-5”と判断する。この結果、受信信号DT1中に“+5”、“-5”、“-5”、“+5”の順で並ぶシンボルパターンが確認された場合、そのシンボルパターンからなる信号がセグメント同期信号301として捕捉される。
The value taken by the symbol changes as the received signal DT1 is distorted. In particular, at the time of multipath interference, the distortion of the received signal DT1 increases as the delay wave amplitude increases. Therefore, in order to correctly recognize the
次に、同期検出部1の内部構成および動作について、図面を参照して詳細に説明する。
Next, the internal configuration and operation of the
図5は、同期検出部1の内部構成を示す。同期検出部1は、同期捕捉回路11と、周期カウンタ12と、後方保護回路13と、前方保護回路14と、SRフリップフロップ15と、ANDゲート16とを有する。
FIG. 5 shows an internal configuration of the
同期捕捉回路11は、入力される受信信号DT1からセグメント同期信号(以下、同期信号)を捕捉し、その捕捉した同期信号のタイミングで同期捕捉信号DT11を出力する。
The
周期カウンタ12は、同期捕捉信号DT11を入力すると、1セグメントの周期ごとに、周期タイミング信号DT12を出力する。
When receiving the synchronization acquisition signal DT11, the
後方保護回路13は、同期捕捉信号DT11および周期タイミング信号DT12の出力タイミングが連続して一致する回数をカウントする。同期捕捉回路11が正しい同期信号を捕捉していれば、1セグメント周期ごとに、受信信号DT1中の同期信号を捕捉することができるため、同期捕捉信号DT11と周期タイミング信号DT12の出力タイミングは連続して一致する。そして、連続一致回数が与えられた後方保護段数以上になれば、正しいセグメント信号が捕捉されているものとして、後方保護回路13は後方判断信号DT13を出力する。
The
SRフリップフロップ15は、後方判断信号DT13を入力することによりセットされ、同期検出信号DT15を出力する。そして、ANDゲート16は、同期検出信号DT15および周期タイミング信号DT12の論理積として、同期タイミング信号DT2を出力する。
The SR flip-
図6は、受信信号DT1に含まれる同期信号の捕捉例を示す。同図中、601は、希望波の同期信号であり、8値VSB変調方式における同期信号と等しいシンボルパターンのものである。また、同図中、602は、遅延波の同期信号またはデータ信号中における同期信号に類似した信号であり、上記の第1および第2の閾値を用いて、同期信号であると認識される。
FIG. 6 shows an example of capturing the synchronization signal included in the reception signal DT1. In the figure,
同図中、603の同期捕捉パターンは、連続した同期信号の捕捉に成功する場合を示す。たとえば、後方保護段数が3である場合、603のパターンの場合、同期検出に成功し、同期タイミング信号DT2が出力される。
In the figure, a
一方、同図中、604の同期捕捉パターンは、連続して同期信号の捕捉ができない場合を示す。信号602は、正しい同期信号ではないため1セグメント周期ごとに現れず、同期捕捉は2回目に失敗する。したがって、受信信号DT1の同期は検出されず、同期タイミング信号DT2は出力されない。
On the other hand, the
次に、前方保護回路14は、同期捕捉信号DT11および周期タイミング信号DT12の出力タイミングが連続して不一致となる回数をカウントする。同期捕捉回路11が同期誤りをしていれば、1セグメント周期ごとに同期信号が現れる可能性は低い。そこで、この連続不一致回数が与えられた前方保護段数以上になれば、誤った同期信号が捕捉されているものと判断して、前方保護回路14は前方判断信号DT14を出力する。
Next, the
SRフリップフロップ15は、前方判断信号DT14を入力することによりリセットされ、同期検出信号DT15を出力しなくなる。これにより、ANDゲート16への同期検出信号DT15の入力がなくなり、同期タイミング信号DT2が出力されなくなる。
The SR flip-
以上のようにして、同期検出部1は、正しい同期信号を捕捉して、同期検出を行う。しかし、図20に示したような受信信号の場合、図21に示した従来のデジタル復調装置における同期検出部101は、最初に遅延波に同期すると、遅延波のDTV信号の同期検出を継続してしまい、同期誤りをしているか否かを知ることができない。
As described above, the
そこで、同期検出部1は、制御部4からの制御信号DT5を、SRフリップフロップ15のリセット入力とすることにより、受信信号DT1に含まれる同期信号を検出するようになっている。
Therefore, the
次に、波形等化部2の内部構成および動作について、図面を参照して詳細に説明する。
Next, the internal configuration and operation of the
図7は、波形等化部2の内部構成を示す。波形等化部2は、トランスバーサルフィルタ21およびタップ係数算出部22を有し、同期タイミング信号DT2のタイミングを遅延ゼロの基準位置(この基準位置がセンタータップの位置である。)として、トランスバーサルフィルタ21のタップ係数を更新し、受信信号DT1の波形等化を行う。
FIG. 7 shows the internal configuration of the
トランスバーサルフィルタ21は、タップ係数と受信信号DT1との積和演算を行い、波形等化した信号DT3を出力する。このタップ係数は、タップ係数演算部22が算出するものである。
The
同期検出部1の同期検出が正しい場合、タップ係数算出部22に入力される同期タイミング信号DT2のタイミングで、受信信号DT1に“+5”、“-5”、“-5”、“+5”のシンボルパターンの同期信号が現れる。したがって、タップ係数算出部22は、遅延ゼロの基準位置の受信信号DT1のシンボルパターンを“+5”、“-5”、“-5”、“+5”に近づけようと、タップ係数を算出する。このように算出されたタップ係数を用いることにより、受信信号DT1の歪みを低減する、つまり波形等化をすることができる。
When the synchronization detection of the
次に、タップ係数の算出について、図面を参照して説明する。 Next, calculation of the tap coefficient will be described with reference to the drawings.
図8は、同期検出部1における同期検出が正しい場合のタップ係数算出の例である。同図中、(a)はトランスバーサルフィルタ21が入力する受信信号DT1であり、(b)はタップ係数であり、(c)はトランスバーサルフィルタ21の出力信号DT3である。
FIG. 8 is an example of tap coefficient calculation when the synchronization detection in the
受信信号DT1は、遅延ゼロに希望波と、遅延1μsに希望波に対して1/3倍の振幅の遅延波とが合成されている(同図(a))。このとき、タップ係数算出部22は、センタータップ係数を1倍に、遅延1μsのタップ係数を−1/3倍に設定する(同図(b))。そして、出力信号DT3として、遅延ゼロに希望波と、遅延2μsに希望波の−1/9倍の遅延波とが合成された信号を得る(同図(c))。つまり、波形等化が行われ、受信信号DT1の遅延1μsに存在していた歪みが低減されている。
The received signal DT1 is composed of a desired wave with a delay of zero and a delayed wave having a delay of 1/3 times the amplitude of the desired wave with a delay of 1 μs ((a) in the figure). At this time, the tap
一方、図9は、同期検出部1が同期誤りをしている場合のタップ係数算出の例である。同図中、(a)はトランスバーサルフィルタ21が入力する受信信号DT1であり、(b)はタップ係数であり、(c)はトランスバーサルフィルタ21の出力信号DT3である。
On the other hand, FIG. 9 is an example of tap coefficient calculation when the
受信信号DT1は、遅延−1μsに希望波と、遅延ゼロに希望波に対して1/3倍の振幅の遅延波とが合成されている(同図(a))。希望波が遅延−1μsに現れている原因は、同期検出部1が同期誤りをしており、希望波より1μs遅延した遅延波の同期信号に同期していることにある。この場合、タップ係数算出部22は、出力信号DT3において、同期タイミング信号DT2によって示される遅延ゼロの位置に同期信号が現れるようにタップ係数を算出し、たとえば、遅延1μsのタップ係数を1倍、遅延2μsのタップ係数を−1/3倍に設定する(同図(b))。そして、出力信号DT3として、遅延ゼロに希望波と、遅延2μsに希望波の−1/9倍の遅延波とが合成された信号を得る(同図(c))。
The received signal DT1 is composed of a desired wave with a delay of −1 μs and a delayed wave with an amplitude of 1/3 times that of the desired wave with a delay of zero ((a) in the figure). The reason why the desired wave appears in the delay of −1 μs is that the
図9の例では、信号DT3において、同期タイミング信号DT2が示す遅延ゼロの位置に、希望波の同期タイミング信号が現れるようにタップ係数が算出されているが、実際には、タップ係数がこのような値に収束するとは限らない。また、たとえ収束したとしても、トランスバーサルフィルタ21での積和演算の段階で、出力信号DT3には別の歪みが生じる。これは、波形等化部2が、同期誤りの同期タイミング信号DT2に基づいて、受信信号DT1中の希望波をノイズとみなして除去しようとすることにより生じる。本来、希望波は遅延波よりもエネルギーが大きく、この希望波を完全に除去することは困難である。
In the example of FIG. 9, in the signal DT3, the tap coefficient is calculated so that the synchronization timing signal of the desired wave appears at the zero-delay position indicated by the synchronization timing signal DT2. It does not always converge to a correct value. Even if the signal converges, another distortion occurs in the output signal DT3 at the stage of the product-sum operation in the
次に、誤り訂正部3は、波形等化部2によって波形等化された信号DT3の符号誤りを訂正する。そして、誤り訂正後の信号DT4を後段の回路に出力する。ここで、誤り訂正部3として、たとえば、トレリス復号を行うトレリス復号器を用いる。
Next, the
制御部4は、同期検出部1が同期誤りをしているか否かを判断し、同期誤りをしていると判断した場合、同期検出部1に同期信号の再検出を指示するための制御信号DT5を出力する。この判断のために、波形等化部2からセンタータップ係数DT6を入力し、外部から与えられたセンタータップ係数閾値DT7と比較を行う。また、制御信号DT5を出力するか否かを決定するために、誤り訂正部3から、符号誤り訂正の処理においてどの程度の符号誤りが発生しているかを示す誤り率DT8を入力し、外部から与えられた誤り率閾値DT9と比較を行う。なお、閾値DT7およびDT9は、外部から与えられるものでなく、あらかじめ制御部4に設定されたものでもよい。
The control unit 4 determines whether or not the
上記のとおりに構成された本実施形態に係るデジタル復調装置の動作について、図10のフローチャートに従って説明する。 The operation of the digital demodulator according to the present embodiment configured as described above will be described with reference to the flowchart of FIG.
まず、ステップS101(同期検出ステップ)において、同期検出部1によって、受信信号DT1に含まれる同期信号の検出が行われる。同期信号の検出に成功すると、同期検出部1から、同期タイミング信号DT2が出力される。
First, in step S101 (synchronization detection step), the
続くステップS102(タップ係数読み込みステップ)では、波形等化部2から制御部4にセンタータップ係数DT6が読み込まれる。このとき、同期検出部1によって同期信号が検出されてから波形等化部2におけるタップ係数が収束するまでに、200ms程度の待ち時間を設けるものとする。
In the subsequent step S102 (tap coefficient reading step), the center tap coefficient DT6 is read from the
続くステップS103(同期誤り判断ステップ)では、同期検出部1が同期誤りをしているか否かが判断される。具体的には、制御部4は、センタータップ係数DT6とセンタータップ係数閾値DT7とを比較し、DT6<DT7(または、DT6≦DT7)であるとき、同期検出部1が同期誤りをしていると判断する。そして、同期検出部1が同期誤りをしていると判断した場合はステップS104に進み、一方、同期検出は正しいと判断した場合は処理を終了する。
In the subsequent step S103 (synchronization error determination step), it is determined whether or not the
ここで、センタータップ係数閾値DT7として、好ましくは、0.7倍を設定するものとする。これは、同期検出部1が同期誤りをしているときのセンタータップ係数は、多くの場合、0.7倍よりも小さくなるからである。
Here, the center tap coefficient threshold value DT7 is preferably set to 0.7 times. This is because the center tap coefficient when the
次に、ステップS104(エラーカウントステップ)では、誤り訂正部3によって、波形等化された信号DT3の符号誤り訂正が行われるときの誤りの程度がカウントされ、制御部4に誤り率DT8として出力される。このとき、誤りの程度は、同期検出部1によって同期信号が検出されてから、200ms程度以降にカウントされるものとする。これは、波形等化部2におけるタップ係数が収束し、波形等化された信号DT3が出力されてから、誤りの程度がカウントされ始めるからである。
Next, in step S104 (error count step), the
そして、制御部4によって、誤り率DT8と誤り率閾値DT9とが比較され、DT8>DT9(または、DT8≧DT9)であるとき、ステップS105に進む。一方、DT8≦DT9(または、DT8<DT9)であるとき、ステップS104に戻り、誤り率DT8が誤り率閾値DT9を超えるか否か(または、誤り率閾値DT9以上となるか否か)が常に監視される。 Then, the control unit 4 compares the error rate DT8 and the error rate threshold value DT9. When DT8> DT9 (or DT8 ≧ DT9), the process proceeds to step S105. On the other hand, when DT8 ≦ DT9 (or DT8 <DT9), the process returns to step S104, and whether or not the error rate DT8 exceeds the error rate threshold DT9 (or whether or not the error rate threshold DT9 or more) is always set. Be monitored.
ここで、誤り率閾値DT9として、好ましくは、 5.0×10-2を設定するものとする。これは、8値VSB変調方式によるDTV信号がマルチパス妨害を受けた場合、一般的に、トレリス復号時にビットエラーレート(誤り率)が 5.0×10-2以上になると、TVの出力映像にブロックノイズ等の不具合が発生するからである。換言すると、同期検出部1が同期誤りをして波形等化された信号DT3に符号誤りが発生していても、誤り訂正部3によってその符号誤りが訂正され、正常な出力映像が得られる限り、同期信号の再検出が行われないようにするのである。これにより、同期信号の再検出に伴う映像出力の途切れを防止することができる。
Here, the error rate threshold DT9 is preferably set to 5.0 × 10 −2 . This is because, when a DTV signal based on the 8-level VSB modulation system is subjected to multipath interference, generally, if the bit error rate (error rate) is 5.0 × 10 −2 or more during trellis decoding, the output video of the TV is blocked. This is because problems such as noise occur. In other words, even if a code error occurs in the signal DT3 waveform-equalized due to the synchronization error of the
次に、ステップS105(同期位置修正ステップ)では、制御部4から同期検出部1に、同期信号の再検出を指示する制御信号DT5が出力される。これにより、処理はステップS101に戻り、同期検出部1によって、同期信号の再検出が行われる。同期信号の再検出により、多くの場合、希望波の同期信号を捕捉することができ、同期位置を修正することができる。
Next, in step S105 (synchronization position correction step), the control unit 4 outputs a control signal DT5 instructing the
以上、本実施形態によると、波形等化部2のセンタータップ係数に基づいて、同期検出部1が同期誤りをしているか否かを判断することができる。さらに、同期誤りをしていると判断された場合、同期検出部1が同期信号の再検出を行うことにより、正しい同期位置を検出することができる。
As described above, according to the present embodiment, based on the center tap coefficient of the
また、同期検出部1が同期誤りをしているがTVの出力映像には不具合が生じていないような場合、同期検出部1はいたずらに同期信号の再検出を行うことがなく、TVの出力映像が頻繁に途切れないようにできる。
Further, when the
なお、波形等化部2におけるタップ係数の収束時間として200ms程度の待ち時間を設けたが、待ち時間はこれに限るものではなく、波形等化部2の構成の違いにより最適な待ち時間は変わり得る。また、誤り訂正部3はトレリス復号器を用いるものとしたが、誤り訂正を行うものであればどのようなものでもよく、たとえば、リードソロモン符号化されたデータの誤り訂正を行うリードソロモン復号器などであってもよい。また、誤り訂正部3に使用する復号器の違いにより、誤り率閾値DT9の最適な値は変わり得る。
Although the waiting time of about 200 ms is provided as the convergence time of the tap coefficient in the
(第2の実施形態)
本発明の第2の実施形態に係るデジタル復調装置は、第1の実施形態と同様に、図1に示す構成をしている。しかし、本実施形態に係るデジタル復調装置は、第1の実施形態とは異なる構成の同期検出部1Aおよび制御部4Aを備えている。なお、本実施形態についても、受信信号DT1は8値VSB変調によるものであるとする。
(Second Embodiment)
The digital demodulator according to the second embodiment of the present invention has the configuration shown in FIG. 1 as in the first embodiment. However, the digital demodulator according to the present embodiment includes a
同期検出部1Aは、受信信号DT1を入力し、受信信号DT1に含まれる同期信号を検出して、同期タイミング信号DT2を出力する。さらに、同期信号の再検出の際、制御信号DT5Aによって示される、新たな同期位置において、新たな同期信号を検出する機能を有する。
The
図11は、同期検出部1Aの内部構成を示す。同期検出部1Aは、第1の実施形態に係る同期検出部1とほぼ同様の構成をしているが、制御信号DT5Aを周期カウンタ12に入力する点で異なる。
FIG. 11 shows the internal configuration of the
周期カウンタ12は、制御信号DT5Aを入力することにより、周期タイミング信号DT12を、制御信号DT5Aによって示される量だけずらして出力する。そして、同期捕捉回路11は、周期タイミング信号DT12の出力タイミングと合うように、受信信号DT1に含まれる新たな同期信号を捕捉する。結果として、制御信号DT5Aによって指示された新たな同期位置に同期した、同期タイミング信号DT2が出力される。
The
次に、制御部4Aは、波形等化部2から、センタータップおよびその近傍のタップ、たとえば、センタータップの前後5つのタップの係数DT6Aを入力する。そして、第1の実施形態に係る制御部4と同様の方法で、同期検出部1Aが同期誤りをしているか否かを判断するとともに、同期誤りをしていると判断した場合、正しい同期位置がどこであるかの判断も行う。そして、同期検出部1Aの同期タイミング信号DT2によって示される遅延ゼロの基準位置と、正しい同期位置であると判断した位置とのずれを見積もり、このずれを基にして、新たな同期位置を示す制御信号DT5Aを生成し、同期検出部1Aに出力する。
Next, the control unit 4A inputs from the
次に、制御部4Aによる正しい同期位置の判断および正しい同期位置とのずれの算出について説明する。 Next, determination of the correct synchronization position and calculation of deviation from the correct synchronization position by the control unit 4A will be described.
図9を用いて説明したように、同期検出部1Aが同期誤りをしているときタップ係数は、センタータップ係数が最大値とはならずに、その近傍のタップ係数が最大値を取る。これは、波形等化部2における波形等化処理において、エネルギーの大きな希望波の同期信号が、同期タイミング信号DT2によって示される遅延ゼロの位置に現れるようにタップ係数が算出されるからである。したがって、同期検出部1Aが同期誤りをしていると判断される場合、同期タイミング信号DT2によって示される遅延ゼロの位置と、正しい、つまり希望波の同期タイミングの位置とのずれは、センタータップからその近傍のタップ係数のうち最大値を取るもの(最大値タップ)までの遅延量であると判断する。
As described with reference to FIG. 9, when the
遅延量は、センタータップと最大値タップとのずれに、1タップあたりの遅延時間を乗算することにより算出することができる。たとえば、図9に示した場合では、センタータップと最大値タップとのずれは−1であり、1タップあたりの遅延時間は1μsであるから、遅延量は−1μsと算出される。つまり、受信信号において、いまの同期位置から遅延−1μsの位置に、希望波の同期信号が存在すると予想できる。 The delay amount can be calculated by multiplying the difference between the center tap and the maximum value tap by the delay time per tap. For example, in the case shown in FIG. 9, since the deviation between the center tap and the maximum value tap is −1 and the delay time per tap is 1 μs, the delay amount is calculated as −1 μs. That is, in the received signal, it can be expected that the synchronization signal of the desired wave exists at the position of delay-1 μs from the current synchronization position.
以下、上記のとおりに構成された本実施形態に係るデジタル復調装置の動作について、図12のフローチャートに従って説明する。 The operation of the digital demodulator according to the present embodiment configured as described above will be described below with reference to the flowchart of FIG.
まず、ステップS201(同期検出ステップ)において、同期検出部1Aによって、受信信号DT1に含まれる同期信号の検出が行われる。同期信号の検出に成功すると、同期検出部1Aから、同期タイミング信号DT2が出力される。
First, in step S201 (synchronization detection step), the
続くステップS202(タップ係数読み込みステップ)では、波形等化部2から制御部4にセンタータップおよびその近傍のタップの係数DT6Aが読み込まれる。このとき、波形等化部2におけるタップ係数が収束するまでの待ち時間については、第1の実施形態で説明したとおりである。
In the subsequent step S202 (tap coefficient reading step), the coefficient DT6A of the center tap and the tap in the vicinity thereof is read from the
続くステップS203(同期誤り判断ステップ)では、制御部4Aによって、同期検出部1Aが同期誤りをしているか否かが判断される。これについては、第1の実施形態で説明したとおりである。
In subsequent step S203 (synchronization error determination step), the control unit 4A determines whether or not the
ステップS204(同期誤り位置判断ステップ)では、制御部4Aによって、正しい同期位置までのずれが見積もられる。 In step S204 (synchronization error position determination step), a deviation to the correct synchronization position is estimated by the control unit 4A.
続くステップS205(エラーカウントステップ)は、誤り訂正部3における誤りの程度がカウントされる。これについては、第1の実施形態で説明したとおりである。
In the subsequent step S205 (error count step), the degree of error in the
続くステップS206(同期位置修正ステップ)では、制御部4Aから同期検出部1Aに、同期信号の再検出を指示する制御信号DT5Aが出力される。そして、処理はステップS201に戻り、同期検出部1Aは、制御信号DT5Aによって示される新たな同期位置に、新たな同期信号を検出するように、同期信号の再検出を行う。
In subsequent step S206 (synchronization position correction step), control signal DT5A instructing redetection of the synchronization signal is output from control unit 4A to
以上、本実施形態によると、制御部4Aによって、同期検出部1Aが同期誤りをしていると判断された場合、同期検出部1Aは、制御信号DT5Aに示された新たな同期位置に同期信号を検出することができる。また、同期信号の再検出において、同期検出部1Aに対して、新たな同期位置を示すことにより、同期検出時間を短縮することができる。
As described above, according to the present embodiment, when the control unit 4A determines that the
なお、制御信号DT5Aは、新たな同期位置を示す遅延量として遅延時間を用いたが、これに限らず、たとえば、タップのずれの数量を示すようなものであってもよい。 The control signal DT5A uses a delay time as a delay amount indicating a new synchronization position. However, the control signal DT5A is not limited thereto, and may be a signal indicating the number of tap shifts, for example.
(第3の実施形態)
図13は、本発明の第3の実施形態に係るデジタル復調装置の構成を示す。本実施形態に係るデジタル復調装置は、第1および第2の実施形態に係るデジタル復調装置から誤り訂正部3を省略し、異なる構成の同期検出部1Bおよび制御部4Bを備えている。なお、本実施形態についても、受信信号DT1は8値VSB変調によるものであるとする。
(Third embodiment)
FIG. 13 shows the configuration of a digital demodulator according to the third embodiment of the present invention. The digital demodulator according to the present embodiment omits the
同期検出部1Bは、制御信号DT5を入力することにより同期信号の再検出を行うが、同期信号の再検出の間、同期誤りをしている同期タイミング信号DT2の出力を継続する。これにより、波形等化部2から波形等化された信号DT3が継続して出力することができ、TVの出力映像の途切れを防ぐことができる。
The
制御部4Bは、同期検出部1Bが同期誤りをしていると判断した場合、誤りの程度を考慮することなく、制御信号DT5を出力する。
When the
上記のとおりに構成された本実施形態に係るデジタル復調装置の動作について、図14のフローチャートに従って説明する。 The operation of the digital demodulator according to the present embodiment configured as described above will be described with reference to the flowchart of FIG.
まず、ステップS301(同期検出ステップ)において、同期検出部1Bによって、受信信号DT1に含まれる同期信号の検出が行われる。同期信号の検出に成功すると、同期検出部1Bから、同期タイミング信号DT2が出力される。
First, in step S301 (synchronization detection step), the
続くステップS302(タップ係数読み込みステップ)では、波形等化部2から制御部4Bにセンタータップおよびその近傍のタップの係数DT6Aが読み込まれる。このとき、波形等化部2におけるタップ係数が収束するまでの待ち時間については、第1の実施形態で説明したとおりである。
In the subsequent step S302 (tap coefficient reading step), the coefficient DT6A of the center tap and the tap in the vicinity thereof is read from the
続くステップS303(同期誤り判断ステップ)では、制御部4Bによって、同期検出部1Bが同期誤りをしているか否かが判断される。具体的には、制御部4Bは、センタータップ係数を基準値としてセンタータップ近傍のタップ係数をdB値に変換することにより正規化し、その変換値と外部から与えられたタップ係数変換閾値DT7Aとを比較する。そして、変換値のなかに、タップ係数変換閾値DT7Aよりも大きなものが存在するとき、同期検出部1Bが同期誤りをしていると判断する。同期検出部1Bが同期誤りをしていると判断した場合はステップS304に進み、一方、同期検出は正しいと判断した場合は処理を終了する。
In the subsequent step S303 (synchronization error determination step), the
ここで、タップ係数変換閾値DT7Aとして、好ましくは、0dBを設定するものとする。これは、同期検出部1Bが同期誤りをしているとき、センタータップ近傍のタップ係数のうち、希望波の同期信号の位置にあたるタップ係数が、センタータップ係数以上となる最大値を取るためである。また、閾値DT7Aは外部から与えられるものでなく、あらかじめ制御部4Bに設定されたものでもよい。
Here, preferably, 0 dB is set as the tap coefficient conversion threshold DT7A. This is because, when the
次に、ステップS304(同期位置修正ステップ)では、制御部4Bから同期検出部1Bに、同期信号の再検出を指示する制御信号DT5が出力される。そして、ステップS301に戻り、同期検出部1Bは、同期信号の再検出を行う。これについては、第1の実施形態で説明したとおりである。
Next, in step S304 (synchronization position correction step), a control signal DT5 is output from the
以上、本実施形態によると、センタータップ近傍のタップ係数をセンタータップ係数で正規化した値から、同期検出部1Bが同期誤りをしているか否かを判断することができる。また、同期検出部1Bは、同期信号の再検出を行っている間、同期タイミング信号DT2を出力し続けるため、同期信号の再検出に伴うTVの出力映像の途切れを防ぐことができる。
As described above, according to the present embodiment, it is possible to determine whether or not the
なお、センタータップ近傍のタップ係数の変換値としてdB値を用いたが、センタータップ係数とその近傍のタップ係数との相対関係を示すような値への変換であればどのようなものでもよい。 Although the dB value is used as the conversion value of the tap coefficient in the vicinity of the center tap, any conversion is possible as long as the conversion is to a value indicating the relative relationship between the center tap coefficient and the tap coefficient in the vicinity thereof.
また、同期検出部1Bが新たな同期タイミング信号DT2を出力するまで、それまでの同期タイミング信号DT2の出力を継続させるとしたが、継続の時間を設定して、たとえば、制御信号DT5の入力があってから10ms程度の期間は継続させるなどとしてもよい。
The output of the synchronization timing signal DT2 is continued until the
(参考例)
図15は、参考例に係るデジタル復調装置の構成を示す。本参考例に係るデジタル復調装置は、第1および第2の同期検出部1aおよび1bと、波形等化部2と、制御部4Cとを備えている。このうち、同期検出部1a、1bおよび波形等化部2の構成および動作については、第1の実施形態で説明したとおりであるので、ここでは説明を省略する。なお、本参考例についても、受信信号DT1は8値VSB変調によるものであるとする。
( Reference example )
FIG. 15 shows a configuration of a digital demodulator according to a reference example . The digital demodulator according to this reference example includes first and second synchronization detection units 1a and 1b, a
制御部4Cは、同期検出部1a、1bからそれぞれ出力される同期タイミング信号DT2a、DT2bのうち正しく同期検出されているいずれか一方を選択し、同期タイミング信号DT2cとして出力する。そして、波形等化部2からセンタータップおよびそのセンタータップ近傍のタップの係数DT6Aを入力し、同期タイミング信号DT2cの出力元である同期検出部1a(または1b)が同期誤りをしているか否かを判断する。
The
同期誤りをしていると判断された場合、同期タイミング信号DT2cの出力元である同期検出部1a(または1b)に、制御信号DT5a(またはDT5b)を出力する。また、同期タイミング信号DT2cとして、他方の同期タイミング信号DT2b(またはDT2a)を新たに選択する。 When it is determined that a synchronization error has occurred, the control signal DT5a (or DT5b) is output to the synchronization detector 1a (or 1b) that is the output source of the synchronization timing signal DT2c. Also, the other synchronization timing signal DT2b (or DT2a) is newly selected as the synchronization timing signal DT2c.
ここで新たに選択された同期タイミング信号DT2b(またはDT2a)が、同じ同期誤りをしていることを避けるために、制御部4Cは、選択を切り替える前に、同期タイミング信号DT2aとDT2bとの比較を行う。この比較の結果、同期タイミング信号DT2aが、同期タイミング信号DT2bとタイミングが同じであったとき、新たに選択しようとする同期検出部1b(または1a)に対して、別の新たな同期信号を検出させるべく、制御信号DT5b(またはDT5a)を出力する。したがって、同期誤りをしていると判断されて、同期検出部1b(または1a)が新たな同期タイミング信号を検出するまでは、同期検出部1a(または1b)は同期誤りの同期タイミング信号DT2a(またはDT2b)を出力し続ける。これにより、波形等化部2によって波形等化された信号DT3が継続して出力され、TVの出力映像の途切れを防ぐことができる。
In order to avoid that the synchronization timing signal DT2b (or DT2a) newly selected here has the same synchronization error, the
上記のとおりに構成された本参考例に係るデジタル復調装置の動作について、図16のフローチャートに従って説明する。 The operation of the digital demodulator according to this reference example configured as described above will be described with reference to the flowchart of FIG.
まず、ステップS401(第1の同期検出ステップ)において、同期検出部1a(または1b)によって、受信信号DT1に含まれる同期信号の検出が行われる。同期信号の検出に成功すると、同期検出部1a(または1b)から、同期タイミング信号DT2a(またはDT2b)が出力される。そして、同期タイミング信号DT2a(またはDT2b)は、制御部4Cによって、同期タイミング信号DT2cとして選択され、波形等化部2に出力される。
First, in step S401 (first synchronization detection step), the synchronization detection unit 1a (or 1b) detects a synchronization signal included in the reception signal DT1. When the synchronization signal is successfully detected, the synchronization detector 1a (or 1b) outputs the synchronization timing signal DT2a (or DT2b). The synchronization timing signal DT2a (or DT2b) is selected as the synchronization timing signal DT2c by the
続くステップS402(タップ係数読み込みステップ)では、波形等化部2から制御部4Cにセンタータップおよびその近傍のタップの係数DT6Aが読み込まれる。このとき、波形等化部2におけるタップ係数が収束するまでの待ち時間については、第1の実施形態で説明したとおりである。
In the subsequent step S402 (tap coefficient reading step), the coefficient DT6A of the center tap and its neighboring taps is read from the
続くステップS403(同期誤り判断ステップ)では、同期検出部1a(または1b)が同期誤りをしているか否かが判断される。具体的には、制御部4Cは、センタータップ係数とセンタータップ近傍のタップ係数とをそれぞれ比較し、センタータップ近傍のタップ係数の中に、センタータップ係数よりも大きいものが存在する場合、同期検出部1a(または1b)が同期誤りをしていると判断する。そして、同期検出部1a(または1b)が同期誤りをしていると判断した場合、制御部4Cから同期検出部1b(または1a)に、同期信号の再検出を指示する制御信号DT5b(またはDT5a)が出力され、ステップS404に進む。一方、同期検出は正しいと判断した場合は処理を終了する。
In the subsequent step S403 (synchronization error determination step), it is determined whether or not the synchronization detector 1a (or 1b) has a synchronization error. Specifically, the
ステップS404(第2の同期検出ステップ)では、同期検出部1b(または1a)によって同期信号の再検出が行われ、同期タイミング信号DT2b(またはDT2a)が出力される。制御部は、同期タイミング信号DT2aとDT2bとを比較し、両者が同じタイミングを示す信号であると判断した場合、再度、同期信号の再検出を指示する制御信号DT5b(またはDT5a)が出力し、ステップS404を繰り返す。一方、同期タイミング信号DT2b(またはDT2a)が、同期タイミング信号DT2a(またはDT2b)とタイミングが異なるものであると判断した場合、ステップS405に進む。 In step S404 (second synchronization detection step), the synchronization signal is detected again by the synchronization detector 1b (or 1a), and the synchronization timing signal DT2b (or DT2a) is output. When the control unit compares the synchronization timing signals DT2a and DT2b and determines that both are signals indicating the same timing, the control signal DT5b (or DT5a) instructing the re-detection of the synchronization signal is output again. Step S404 is repeated. On the other hand, if it is determined that the synchronization timing signal DT2b (or DT2a) is different in timing from the synchronization timing signal DT2a (or DT2b), the process proceeds to step S405.
ステップS405(同期位置修正ステップ)では、同期タイミング信号DT2cとして同期タイミング信号DT2b(またはDT2a)が選択される。そして、ステップS402に戻り、新たに選択された同期タイミング信号DT2b(またはDT2a)の出力元の同期検出部1b(または1a)が同期誤りをしているか否かが判断される。 In step S405 (synchronization position correction step), the synchronization timing signal DT2b (or DT2a) is selected as the synchronization timing signal DT2c. Then, returning to step S402, it is determined whether or not the synchronization detector 1b (or 1a) that is the output source of the newly selected synchronization timing signal DT2b (or DT2a) has a synchronization error.
以上、本参考例によると、センタータップ係数とその近傍のタップの係数との大小関係から、同期検出部1aまたは1bが同期誤りをしているか否かを判断し、正しい同期位置を検出することができる。 As described above, according to the present reference example , it is determined whether or not the synchronization detection unit 1a or 1b has a synchronization error from the magnitude relationship between the center tap coefficient and the coefficient of the tap in the vicinity thereof, and the correct synchronization position is detected. Can do.
また、2つの同期検出部1a、1bを備えることにより、2つの同期タイミング信号を比較することにより、同じ同期誤りの同期タイミング信号を選択することがないようにできる。さらに、一方の同期検出部が同期信号の再検出をしている間、他方の同期検出部は同期タイミング信号を出力し続けることができ、出力画像を途切れさせることがない。 Further, by providing the two synchronization detectors 1a and 1b, it is possible to prevent selection of the synchronization timing signals having the same synchronization error by comparing the two synchronization timing signals. Furthermore, while one synchronization detection unit redetects the synchronization signal, the other synchronization detection unit can continue to output the synchronization timing signal, and the output image is not interrupted.
なお、2つの同期検出部1aおよび1bの間には優先順位はないため、本参考例に係るデジタル復調装置の立ち上がり時において、先に同期検出に成功した方の同期タイミング信号を、同期タイミング信号DT2cとして選択するようにすればよい。 Since there is no priority order between the two synchronization detectors 1a and 1b, the synchronization timing signal that has been successfully detected first at the time of start-up of the digital demodulator according to this reference example is the synchronization timing signal. What is necessary is just to make it select as DT2c.
また、制御部4Cは、センタータップおよびその近傍のタップの係数DT6Aから、同期検出部1aまたは1bが同期誤りをしているか否かを判断しているが、別の方法で判断するものであってもよい。
Further, the
(別参考例)
図17は、別参考例に係るデジタル復調装置の構成を示す。本参考例に係るデジタル復調装置は、第1および第2の同期検出部1Cおよび1Dと、波形等化部2と、制御部4Dとを備えている。このうち、波形等化部2の構成および動作については、第1の実施形態で説明したとおりであるので、ここでは説明を省略する。なお、本参考例についても、受信信号DT1は8値VSB変調によるものであるとする。
( Another reference example )
FIG. 17 shows a configuration of a digital demodulator according to another reference example . The digital demodulator according to this reference example includes first and second
同期検出部1Cは、受信信号DT1を入力し、受信信号DT1に含まれる同期信号を検出して、同期タイミング信号DT2を出力する。さらに、同期信号の再検出を行う際、制御信号DT5Aによって示される新たな同期位置に、新たな同期信号を検出する機能を有する。また、制御信号DT5Bによって示される内容に応じて、実際に、同期信号の再検出を行うか否かを決定する。
The
同期検出部1Dは、受信信号DT1を入力し、受信信号DT1に含まれる同期信号を検出する。さらに、制御信号DT5Aを入力することにより、制御信号DT5Aによって示される新たな同期位置に、新たな同期信号を検出する。そして、同期信号の再検出の成否を示す情報を、制御信号DT5Bとして出力する。
The
制御部4Dは、波形等化部2からセンタータップおよびその近傍のタップの係数DT6Aを入力し、同期検出部1Cが同期誤りをしているか否かを判断し、同期誤りをしていると判断した場合、正しい同期位置がどこであるかの判断を行う。そして、同期タイミング信号DT2によって示される遅延ゼロの基準位置と、正しい同期位置であると判断した位置とのずれを見積もり、このずれを基にして、新たな同期位置を示す制御信号DT5Aを生成し、同期検出部1Cおよび1Dに出力する。
The
上記のとおりに構成された本参考例に係るデジタル復調装置の動作について、図18のフローチャートに従って説明する。 The operation of the digital demodulator according to this reference example configured as described above will be described with reference to the flowchart of FIG.
まず、ステップS501(第1の同期検出ステップ)において、同期検出部1Cによって、受信信号DT1に含まれる同期信号の検出が行われる。同期信号の検出に成功すると、同期検出部1Cから、同期タイミング信号DT2が出力される。
First, in step S501 (first synchronization detection step), the
続くステップS502(タップ係数読み込みステップ)では、波形等化部2から制御部4Dにセンタータップ係数およびセンタータップ近傍のタップ係数DT6Aが読み込まれる。このとき、波形等化部2におけるタップ係数が収束するまでの待ち時間については、第1の実施形態で説明したとおりである。
In the subsequent step S502 (tap coefficient reading step), the
続くステップS503(同期誤り判断ステップ)では、同期検出部1Cが同期誤りをしているか否かが判断される。この判断方法は、先の参考例で説明したとおりである。そして、同期検出部1Cが同期誤りをしていると判断された場合はステップS504に進み、一方、同期検出は正しいと判断された場合は処理を終了する。
In the subsequent step S503 (synchronization error determination step), it is determined whether or not the
ステップS504(同期誤り位置判断ステップ)では、制御部4Dによって、正しい同期位置までのずれが見積もられ、制御信号DT5Aが出力される。このずれの見積もりについては、第2の実施形態で説明したとおりである。
In step S504 (synchronization error position determination step), the
続くステップS505(第2の同期検出ステップ)では、同期検出部1Dは、制御信号DT5Aによって示される新たな同期位置に新たな同期信号を検出するように、同期信号の再検出を行う。そして、同期検出部1Dによる同期信号の再検出の成否を示した制御信号DT5Bが出力される。
In subsequent step S505 (second synchronization detection step), the
続くステップS506(同期位置修正ステップ)では、同期検出部1Cによって、同期誤りの修正が行われ、ステップS502に戻る。具体的には、同期検出部1Cは、同期検出部1Dが制御信号DT5Bによって同期信号の再検出に成功したことが示される場合、制御信号DT5Bによって示される新たな同期位置に同期信号を検出する。一方、制御信号DT5Bによって同期検出部1Dが同期信号の再検出に成功しなかったことが示される場合、同期検出部1Cは、同期信号の再検出を行うことなく、ステップS501において検出した同期信号による同期タイミング信号DT2の出力を続ける。
In the subsequent step S506 (synchronization position correction step), the
以上、本参考例によると、制御部4Dからの制御信号DT5Aによって示される新たな同期位置が、正しい同期位置を示しているものか否かを、同期検出部1Dによる同期信号の再検出の成否から知ることができる。そして、制御信号DT5Aが正しいものとして判断されたときに、初めて同期検出部1Cは、制御信号DT5Aに基づいて、同期信号の再検出を行うことができる。これにより、正しい同期位置を検出することができ、また、同期検出部1Cによって頻繁に同期信号の再検出が行われることを回避し、出力画像の途切れを防ぐことができる。
As described above, according to this reference example , whether or not the new synchronization position indicated by the control signal DT5A from the
なお、制御部4Dは、センタータップおよびその近傍のタップの係数DT6Aから、同期検出部1Cが同期誤りをしているか否かを判断しているが、別の方法で判断するものであってもよい。同様に、制御部4Dは、センタータップおよびその近傍のタップの係数DT6Aに基づいて、新たな同期位置を示す信号DT5Aを生成しているが、別の方法により生成するものであってもよい。
Note that the
また、上記の各実施形態および各参考例において、受信信号DT1は、8値VSB変調方式により変調されたDTV信号としたが、他の変調方式による信号であってもよい。本発明による効果は、受信信号DT1の変調方式には関係なく、同期検出部1、1a、1b、1A、1B、1C、1Dに同期誤りが起こり得るようなものであればどのようなものでも、得ることができる。
Further, in each of the above embodiments and each reference example , the reception signal DT1 is a DTV signal modulated by the 8-level VSB modulation method, but may be a signal by another modulation method. The effect of the present invention is not limited to the modulation method of the received signal DT1, and any synchronization error may occur in the
1、1a、1b、1A、1B、1C、1D 同期検出部
2 波形等化部
21 トランスバーサルフィルタ
22 タップ係数算出部
3 誤り訂正部
4、4A、4B、4C、4D 制御部
DT1 受信信号
DT2、DT2a、DT2b、DT2c 同期タイミング信号
DT3 波形等化された信号
DT4 誤り訂正された信号
DT5、DT5a、DT5b、DT5A、DT5B 制御信号
DT6 センタータップ係数
DT6A センタータップおよびその近傍のタップ係数
DT7 センタータップ係数閾値
DT7A センタータップ係数変換閾値
DT8 誤り率(誤りの程度)
DT9 誤り率閾値
201、301 セグメント同期信号(同期信号)
S101、S201、S301 同期検出ステップ
S401、S501 第1の同期検出ステップ
S102、S202、S302、S402、S502 タップ係数読み込みステップ
S103、S203、S303、S403、S503 同期誤り判断ステップ
S204、S504 同期誤り位置判断ステップ
S104、S205 エラーカウントステップ
S404、S505 第2の同期検出ステップ
S105、S206、S304、S405、S506 同期位置修正ステップ
1, 1a, 1b, 1A, 1B, 1C, 1D
DT9
S101, S201, S301 Synchronization detection steps S401, S501 First synchronization detection steps S102, S202, S302, S402, S502 Tap coefficient reading steps S103, S203, S303, S403, S503 Synchronization error determination steps S204, S504 Synchronization error position determination Step S104, S205 Error count step S404, S505 Second synchronization detection step S105, S206, S304, S405, S506 Synchronization position correction step
Claims (2)
トランスバーサルフィルタを有し、前記同期タイミング信号のタイミングをセンタータップの位置として、前記トランスバーサルフィルタのタップの係数を更新することにより、前記受信信号の波形等化を行う波形等化部と、
少なくとも1つの前記タップの係数を入力し、該タップの係数に基づいて、前記同期検出部が同期誤りをしているか否かを判断する制御部とを備え、
前記制御部は、前記同期検出部が同期誤りをしていると判断した場合、前記同期検出部に同期信号の再検出を指示するものであり、
前記同期検出部は、前記制御部からの指示に応じて、同期信号の再検出を行うものである
ことを特徴とするデジタル復調装置。 A synchronization detection unit that detects a synchronization signal included in the received signal and outputs a synchronization timing signal indicating the timing of the synchronization signal;
A waveform equalization unit that has a transversal filter, sets the timing of the synchronization timing signal as a center tap position, and updates the coefficient of the tap of the transversal filter to equalize the waveform of the received signal;
A controller that inputs a coefficient of at least one of the taps and determines whether or not the synchronization detector has a synchronization error based on the coefficient of the tap;
When the control unit determines that the synchronization detection unit has a synchronization error, the control unit instructs the synchronization detection unit to re-detect a synchronization signal;
The digital demodulator according to claim 1, wherein the synchronization detection unit redetects a synchronization signal in response to an instruction from the control unit.
トランスバーサルフィルタを用い、前記同期タイミング信号のタイミングをセンタータップの位置として、前記トランスバーサルフィルタのタップの係数を更新することにより前記受信信号の波形等化を行い、少なくとも1つの前記タップの係数を読み込むタップ係数読み込みステップと、
前記タップ係数読み込みステップによって読み込まれたタップの係数に基づいて、前記同期検出ステップにおいて同期誤りが発生しているか否かを判断する同期誤り判断ステップと、
前記同期誤り判断ステップによって、前記同期検出ステップにおいて同期誤りが発生していると判断された場合、同期信号の再検出を行う同期位置修正ステップとを備えた
ことを特徴とする同期検出方法。 A synchronization detection step of detecting a synchronization signal included in the received signal and generating a synchronization timing signal indicating a timing of the synchronization signal;
Using a transversal filter, the timing of the synchronization timing signal is set as the center tap position, and the waveform of the received signal is equalized by updating the coefficient of the tap of the transversal filter, and at least one coefficient of the tap is determined. A tap coefficient reading step to be read;
A synchronization error determination step for determining whether or not a synchronization error has occurred in the synchronization detection step based on the coefficient of the tap read by the tap coefficient reading step;
Wherein the step of determining, if the synchronization error in the synchronization detection step is determined to have occurred, synchronization detection method characterized by comprising the step of correcting a synchronization position for re-detection of the synchronization signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346335A JP4579897B2 (en) | 2006-12-22 | 2006-12-22 | Digital demodulator and synchronization detection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346335A JP4579897B2 (en) | 2006-12-22 | 2006-12-22 | Digital demodulator and synchronization detection method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002045998A Division JP3916480B2 (en) | 2002-02-22 | 2002-02-22 | Digital demodulator and synchronization detection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007129757A JP2007129757A (en) | 2007-05-24 |
JP4579897B2 true JP4579897B2 (en) | 2010-11-10 |
Family
ID=38151968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006346335A Expired - Fee Related JP4579897B2 (en) | 2006-12-22 | 2006-12-22 | Digital demodulator and synchronization detection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4579897B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5720373B2 (en) * | 2011-03-30 | 2015-05-20 | ソニー株式会社 | Receiving device, receiving method, and program |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6052147A (en) * | 1983-09-01 | 1985-03-25 | Nec Corp | Timing synchronism system |
JPS6165551A (en) * | 1984-09-06 | 1986-04-04 | Nec Corp | Timing phase controller |
JPH0575498A (en) * | 1991-09-12 | 1993-03-26 | Nec Corp | Discrimination feedback type automatic equalizer |
JPH05316387A (en) * | 1992-05-12 | 1993-11-26 | Sony Corp | Synchronizing signal detection circuit |
JPH07115598A (en) * | 1993-10-19 | 1995-05-02 | Hitachi Ltd | Video signal mute processing circuit |
JPH0896132A (en) * | 1994-09-28 | 1996-04-12 | Omron Corp | Image processor and processing method |
JPH1013263A (en) * | 1996-06-26 | 1998-01-16 | Nec Corp | Demodulator |
-
2006
- 2006-12-22 JP JP2006346335A patent/JP4579897B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6052147A (en) * | 1983-09-01 | 1985-03-25 | Nec Corp | Timing synchronism system |
JPS6165551A (en) * | 1984-09-06 | 1986-04-04 | Nec Corp | Timing phase controller |
JPH0575498A (en) * | 1991-09-12 | 1993-03-26 | Nec Corp | Discrimination feedback type automatic equalizer |
JPH05316387A (en) * | 1992-05-12 | 1993-11-26 | Sony Corp | Synchronizing signal detection circuit |
JPH07115598A (en) * | 1993-10-19 | 1995-05-02 | Hitachi Ltd | Video signal mute processing circuit |
JPH0896132A (en) * | 1994-09-28 | 1996-04-12 | Omron Corp | Image processor and processing method |
JPH1013263A (en) * | 1996-06-26 | 1998-01-16 | Nec Corp | Demodulator |
Also Published As
Publication number | Publication date |
---|---|
JP2007129757A (en) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1152602B1 (en) | Adaptative channel equalizer | |
RU2508605C2 (en) | Digital broadcast receiver (versions) and signal processing method | |
US7158568B2 (en) | Equalizer/forward error correction automatic mode selector | |
US7602444B2 (en) | Synchronization signal detection circuit and method of digital television (DTV) receiver | |
US6928111B2 (en) | Method and apparatus for controlling equalizer using sync signal in digital vestigial sideband system | |
JP2586169B2 (en) | Demodulation system | |
US6229560B1 (en) | Method of and apparatus for determining co-channel interference in digital television system | |
KR100278854B1 (en) | A digital television receiver with an NTS interference detector using a comb filter that suppresses the D.V pilot carrier to extract the NTS artifact. | |
JP3916480B2 (en) | Digital demodulator and synchronization detection method | |
JP4579897B2 (en) | Digital demodulator and synchronization detection method | |
KR100304889B1 (en) | Apparatus for detecting vsb mode of digital tv | |
US20060203929A1 (en) | Apparatus and method of detecting a sync signal and a VSB receiver using the same | |
US8885771B2 (en) | Signal receiving apparatus, signal receiving method and signal receiving program | |
EP2036336B1 (en) | Systems and methods for improving radio frequency signal reception | |
US8340239B2 (en) | Decoder and method for adaptively generating a clock window | |
JP4059861B2 (en) | Digital broadcast receiver | |
TWI396444B (en) | Decoder and method for adaptively generating a clock window | |
KR100747558B1 (en) | Digital TV receiver | |
EP2357816A1 (en) | Decoder and method for adaptively generating a clock window | |
JP2010098395A (en) | Method and apparatus for equalization processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4579897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |