JP2833325B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2833325B2 JP2833325B2 JP4044735A JP4473592A JP2833325B2 JP 2833325 B2 JP2833325 B2 JP 2833325B2 JP 4044735 A JP4044735 A JP 4044735A JP 4473592 A JP4473592 A JP 4473592A JP 2833325 B2 JP2833325 B2 JP 2833325B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- input
- output
- signal
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1199—Inserting or taking out of boards during power on, hot plug in
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15078—Modules, construction of system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【0001】
【産業上の利用分野】この発明はオンライン中に入力ユ
ニット及び出力ユニットをベースユニットから着脱自在
なプログラマブルコントローラに関するものである。
ニット及び出力ユニットをベースユニットから着脱自在
なプログラマブルコントローラに関するものである。
【0002】
【従来の技術】従来のプログラマブルコントローラは、
制御対象としての外部機器と接続する入出力ユニットが
オンライン中に故障した場合に、オフラインとせず、故
障したユニットのみ交換するために、オンライン中のユ
ニット交換機能を備えている。
制御対象としての外部機器と接続する入出力ユニットが
オンライン中に故障した場合に、オフラインとせず、故
障したユニットのみ交換するために、オンライン中のユ
ニット交換機能を備えている。
【0003】図10は、オンライン中のユニット交換を
行うための従来のプログラマブルコントローラのシステ
ム構成を示す。図10において、1は後述の入力ユニッ
ト2又は出力ユニット3からの入出力信号を制御するC
PUユニット、2は後述の外部機器5からの信号を入力
する入力ユニット、3は外部機器5へ信号を出力する出
力ユニットであり、以後、両者を合わせて入出力ユニッ
トと記す。4はCPUユニット1と入出力ユニットを電
気的に接続するためのベースユニット(以下、ベースと
記す)、5は入出力ユニットと接続し制御される制御対
象としての外部機器を示している。
行うための従来のプログラマブルコントローラのシステ
ム構成を示す。図10において、1は後述の入力ユニッ
ト2又は出力ユニット3からの入出力信号を制御するC
PUユニット、2は後述の外部機器5からの信号を入力
する入力ユニット、3は外部機器5へ信号を出力する出
力ユニットであり、以後、両者を合わせて入出力ユニッ
トと記す。4はCPUユニット1と入出力ユニットを電
気的に接続するためのベースユニット(以下、ベースと
記す)、5は入出力ユニットと接続し制御される制御対
象としての外部機器を示している。
【0004】5AはCPUユニット1のシーケンス処理
を実行させるためのシーケンスプログラムを作成し、C
PUユニット1へ転送する機能と、配線チェックを行っ
たり、作成したシーケンスプログラムのデバッグを行う
ために、CPUユニット1の内部の入力情報X、出力情
報Y、データ情報D等のデバイスの状態を強制的に変え
るための機能をもつ周辺機器である。
を実行させるためのシーケンスプログラムを作成し、C
PUユニット1へ転送する機能と、配線チェックを行っ
たり、作成したシーケンスプログラムのデバッグを行う
ために、CPUユニット1の内部の入力情報X、出力情
報Y、データ情報D等のデバイスの状態を強制的に変え
るための機能をもつ周辺機器である。
【0005】図11は図10に示した従来のプログラマ
ブルコントローラのCPUユニット1、入出力ユニット
2、3の構成を示すブロック図である。図11におい
て、6はシーケンスプログラムを実行し、外部機器5の
シーケンス処理を行うCPU、7はユニットの情報テー
ブル、8は入力ユニットからの入力信号を情報として格
納する入力デバイスメモリ、9は入力デバイスメモリの
内容を一時退避するための退避メモリ、10は実際の入
力ユニットから送られてくる入力信号を読み出すための
実入力ポート、11は出力信号を情報として格納する出
力デバイスメモリ、12は出力ユニット2Bに実際に信
号を送るための実出力ポート、13、14はそれぞれ入
力ユニット2A、出力ユニット2Bへのアクセス許可ス
イッチ手段である。19はCPU6を動作させるための
ROM、20は上記ユニットの情報テーブル7及び退避
メモリ9からなるワーク用のRAM、21は上記デバイ
スメモリ8及び出力デバイスメモリ11からなるデバイ
スメモリ、22はユーザが作成したシーケンスプログラ
ムを格納するシーケンスプログラムメモリである。
ブルコントローラのCPUユニット1、入出力ユニット
2、3の構成を示すブロック図である。図11におい
て、6はシーケンスプログラムを実行し、外部機器5の
シーケンス処理を行うCPU、7はユニットの情報テー
ブル、8は入力ユニットからの入力信号を情報として格
納する入力デバイスメモリ、9は入力デバイスメモリの
内容を一時退避するための退避メモリ、10は実際の入
力ユニットから送られてくる入力信号を読み出すための
実入力ポート、11は出力信号を情報として格納する出
力デバイスメモリ、12は出力ユニット2Bに実際に信
号を送るための実出力ポート、13、14はそれぞれ入
力ユニット2A、出力ユニット2Bへのアクセス許可ス
イッチ手段である。19はCPU6を動作させるための
ROM、20は上記ユニットの情報テーブル7及び退避
メモリ9からなるワーク用のRAM、21は上記デバイ
スメモリ8及び出力デバイスメモリ11からなるデバイ
スメモリ、22はユーザが作成したシーケンスプログラ
ムを格納するシーケンスプログラムメモリである。
【0006】図12はオンライン中の入出力ユニット交
換のためのシーケンスプログラム例であり、50は入力
条件[X]、51は転送命令であり[MOVP]で示さ
れる。52は転送データであり、交換すべきユニットの
指定番号を示す。[H0005]は数値5を示す。53
は転送データ52の転送先であるオンライン中のユニッ
ト交換に係わる既定のワードデバイスであり、[D90
94]で示す。54は既定のビットデバイスであり、
[M9094]で示される。
換のためのシーケンスプログラム例であり、50は入力
条件[X]、51は転送命令であり[MOVP]で示さ
れる。52は転送データであり、交換すべきユニットの
指定番号を示す。[H0005]は数値5を示す。53
は転送データ52の転送先であるオンライン中のユニッ
ト交換に係わる既定のワードデバイスであり、[D90
94]で示す。54は既定のビットデバイスであり、
[M9094]で示される。
【0007】図13は図2に示した従来のプログラマブ
ルコントローラにおける、オンライン中の入出力ユニッ
ト交換時の処理フローである。次に、従来のオンライン
中のユニット交換の手順について、図11〜13を用い
て述べる。ユーザが図12で示す様なシーケンスプログ
ラムをあらかじめ周辺機器5Aにて作成し、CPUユニ
ット1に転送し、CPUユニット1にてシーケンスプロ
グラムを実行させておき、入力条件[X]50をオンに
する。このシーケンスプログラムは、入力条件[X]5
0をオンするとCPUユニット1のユニット交換のため
の既定のワードデバイスである[D9094]53に、
交換しようとする例では“5”としているユニットの指
定番号を格納し、続いて既定のビットデバイス[M90
94]54をオンにする。するとCPUユニット1は既
定のワードデバイス[D9094]53に指定された番
号に相当する入出力ユニット2又は3の制御を中断し、
交換可能状態とする。続いてユーザは入出力ユニットを
取り外し、交換する入出力ユニット2又は3をベース4
に取り付ける。完全に取り付けた後、ユーザが入力条件
[X]50をオフにすると、既定のビットデバイス[M
9094]54がオフとなり、CPUユニット1は中断
されていた入出力ユニット2の制御を再開する。
ルコントローラにおける、オンライン中の入出力ユニッ
ト交換時の処理フローである。次に、従来のオンライン
中のユニット交換の手順について、図11〜13を用い
て述べる。ユーザが図12で示す様なシーケンスプログ
ラムをあらかじめ周辺機器5Aにて作成し、CPUユニ
ット1に転送し、CPUユニット1にてシーケンスプロ
グラムを実行させておき、入力条件[X]50をオンに
する。このシーケンスプログラムは、入力条件[X]5
0をオンするとCPUユニット1のユニット交換のため
の既定のワードデバイスである[D9094]53に、
交換しようとする例では“5”としているユニットの指
定番号を格納し、続いて既定のビットデバイス[M90
94]54をオンにする。するとCPUユニット1は既
定のワードデバイス[D9094]53に指定された番
号に相当する入出力ユニット2又は3の制御を中断し、
交換可能状態とする。続いてユーザは入出力ユニットを
取り外し、交換する入出力ユニット2又は3をベース4
に取り付ける。完全に取り付けた後、ユーザが入力条件
[X]50をオフにすると、既定のビットデバイス[M
9094]54がオフとなり、CPUユニット1は中断
されていた入出力ユニット2の制御を再開する。
【0008】別の手順として、周辺機器3のデバイスの
強制変更機能においてユーザが既定のワードデバイスで
ある[D9094]53の内容を入出力ユニット2又は
3の指定番号に変更し、既定のビットデバイスである
[M9094]54をオンにする。すると、CPUユニ
ット1は指定された番号に相当する入出力ユニット2又
は3の制御を中断し、交換可能状態とする。ユーザがユ
ニットの交換後既定のビットデバイス[M9094]5
4をオフにすると、CPUユニット1は中断されていた
入出力ユニット2又は3の制御を再開する。
強制変更機能においてユーザが既定のワードデバイスで
ある[D9094]53の内容を入出力ユニット2又は
3の指定番号に変更し、既定のビットデバイスである
[M9094]54をオンにする。すると、CPUユニ
ット1は指定された番号に相当する入出力ユニット2又
は3の制御を中断し、交換可能状態とする。ユーザがユ
ニットの交換後既定のビットデバイス[M9094]5
4をオフにすると、CPUユニット1は中断されていた
入出力ユニット2又は3の制御を再開する。
【0009】次に、CPUユニット1でのユニット交換
のための処理について説明する。CPUユニット1のC
PU6はオンライン中、シーケンス処理と、エンド処理
と呼ぶシーケンス処理以外のプログラマブルコントロー
ラを動作させる処理とを繰り返し行う。シーケンス処理
とはCPU6がシーケンスプログラムメモリ22のシー
ケンスプログラムに従い、実行する処理であり、このと
き必要な入力情報としては入力デバイスメモリ8の内容
を見ており、出力情報は出力デバイスメモリ11に格納
される。エンド処理とは実入力ポート10の内容を入力
デバイスメモリ8に反映させるために実入力ポート10
の内容と入力デバイスメモリ8の内容との論理和をとっ
て入力デバイスメモリ8に格納し、出力デバイスメモリ
11の内容を実出力ポート12に出力する等の処理であ
る。
のための処理について説明する。CPUユニット1のC
PU6はオンライン中、シーケンス処理と、エンド処理
と呼ぶシーケンス処理以外のプログラマブルコントロー
ラを動作させる処理とを繰り返し行う。シーケンス処理
とはCPU6がシーケンスプログラムメモリ22のシー
ケンスプログラムに従い、実行する処理であり、このと
き必要な入力情報としては入力デバイスメモリ8の内容
を見ており、出力情報は出力デバイスメモリ11に格納
される。エンド処理とは実入力ポート10の内容を入力
デバイスメモリ8に反映させるために実入力ポート10
の内容と入力デバイスメモリ8の内容との論理和をとっ
て入力デバイスメモリ8に格納し、出力デバイスメモリ
11の内容を実出力ポート12に出力する等の処理であ
る。
【0010】CPUユニット1が入出力ユニット2又は
3はの制御を中断し、ユニット交換可能状態とする処理
は、エンド処理の中の1つの処理である。図13に示し
たフロー図において、大きく分けてS121以降の左の
フローが入出力ユニット2又は3への制限を中断し、交
換可能状態とする処理であり、右のフローが入出力ユニ
ット2又は3への制限を再開する処理となっている。ス
テップS120で処理を開始し、ステップS121で既
定のビットデバイスがオンかオフかを判断し、オンであ
れば、ステップS122で既定のワードデバイスに指定
されたユニットが入力及び出力の何れのユニットである
かをあらかじめ作成してあるユニット情報テーブル7に
て調べる。ステップS122で出力ユニットであればス
テップ125に飛びアクセス許可スイッチ14を開き、
入力ユニットであれば、ステップ123で入力デバイス
メモリ8の内容を、交換後に交換前の状態にするため
に、退避メモリ9に退避し23、ステップS124で実
入力ポート10の情報を入力デバイスメモリ8に反映す
るために実入力ポート10の情報と入力デバイスメモリ
8の内容との論理和をとり、入力デバイスメモリ8に格
納し、ステップ125でアクセス許可スイッチ13を開
き、ステップ130で処理を終了する。アクセス許可ス
イッチ13又は14を開くとそのユニットへの入出力の
信号は無効となり制御を中断したこととなる。CPUユ
ニット1のシーケンス処理において、その入出力ユニッ
ト2に対応する入出力デバイスの状態は、ユニットから
の入力信号の情報でなく入力デバイスメモリ8に格納さ
れた情報でのみ処理され、出力情報はユニットへ出力信
号を出すのではなく出力デバイスメモリ11に格納され
た情報のみで処理される。
3はの制御を中断し、ユニット交換可能状態とする処理
は、エンド処理の中の1つの処理である。図13に示し
たフロー図において、大きく分けてS121以降の左の
フローが入出力ユニット2又は3への制限を中断し、交
換可能状態とする処理であり、右のフローが入出力ユニ
ット2又は3への制限を再開する処理となっている。ス
テップS120で処理を開始し、ステップS121で既
定のビットデバイスがオンかオフかを判断し、オンであ
れば、ステップS122で既定のワードデバイスに指定
されたユニットが入力及び出力の何れのユニットである
かをあらかじめ作成してあるユニット情報テーブル7に
て調べる。ステップS122で出力ユニットであればス
テップ125に飛びアクセス許可スイッチ14を開き、
入力ユニットであれば、ステップ123で入力デバイス
メモリ8の内容を、交換後に交換前の状態にするため
に、退避メモリ9に退避し23、ステップS124で実
入力ポート10の情報を入力デバイスメモリ8に反映す
るために実入力ポート10の情報と入力デバイスメモリ
8の内容との論理和をとり、入力デバイスメモリ8に格
納し、ステップ125でアクセス許可スイッチ13を開
き、ステップ130で処理を終了する。アクセス許可ス
イッチ13又は14を開くとそのユニットへの入出力の
信号は無効となり制御を中断したこととなる。CPUユ
ニット1のシーケンス処理において、その入出力ユニッ
ト2に対応する入出力デバイスの状態は、ユニットから
の入力信号の情報でなく入力デバイスメモリ8に格納さ
れた情報でのみ処理され、出力情報はユニットへ出力信
号を出すのではなく出力デバイスメモリ11に格納され
た情報のみで処理される。
【0011】ユニットの交換後、ステップS121で既
定のビットデバイスがオフであることを判断すると、ス
テップS126で指定のアクセス許可スイッチ13また
は14を閉じ、ステップ127で入力ユニット又は出力
ユニットであるかを判断し、入力ユニットであれば、ス
テップS128で退避してある退避メモリ9の内容を入
力デバイスメモリ8に復帰させ、出力ユニットであれば
ステップS129で出力デバイスメモリ11の内容を実
出力ポート12へ出力し、ステップS130で処理を終
了する。
定のビットデバイスがオフであることを判断すると、ス
テップS126で指定のアクセス許可スイッチ13また
は14を閉じ、ステップ127で入力ユニット又は出力
ユニットであるかを判断し、入力ユニットであれば、ス
テップS128で退避してある退避メモリ9の内容を入
力デバイスメモリ8に復帰させ、出力ユニットであれば
ステップS129で出力デバイスメモリ11の内容を実
出力ポート12へ出力し、ステップS130で処理を終
了する。
【0012】
【発明が解決しようとする課題】従来のプログラマブル
コントローラは以上のように構成されているので、オン
ライン中の入出力ユニット交換を行うときには既定デバ
イスを変更するために周辺機器5Aを必要とし、かつ、
ユーザが入出力ユニットの指定番号や既定デバイスが何
であるかを知らなければならず、操作の繁雑化及び誤操
作を招くなどの問題があった。又、入出力ユニットが交
換可能状態にあることをユーザが知ることができずユー
ザに入出力ユニット交換の不安、不信を与えるという問
題点があった。
コントローラは以上のように構成されているので、オン
ライン中の入出力ユニット交換を行うときには既定デバ
イスを変更するために周辺機器5Aを必要とし、かつ、
ユーザが入出力ユニットの指定番号や既定デバイスが何
であるかを知らなければならず、操作の繁雑化及び誤操
作を招くなどの問題があった。又、入出力ユニットが交
換可能状態にあることをユーザが知ることができずユー
ザに入出力ユニット交換の不安、不信を与えるという問
題点があった。
【0013】本発明は上記のような問題点を改善するた
めになされたもので、周辺機器を必要とせず、ユーザは
入出力ユニットの指定番号や既定デバイスを知らなくて
もオンライン中の入出力ユニット交換が可能なプログラ
マブルコントローラを得ることを目的とする。
めになされたもので、周辺機器を必要とせず、ユーザは
入出力ユニットの指定番号や既定デバイスを知らなくて
もオンライン中の入出力ユニット交換が可能なプログラ
マブルコントローラを得ることを目的とする。
【0014】
【課題を解決するための手段】第1の発明に係わるプロ
グラマブルコントローラは、CPUユニットと、制御対
象から上記CPUユニットへの情報信号を入力する入力
ユニットと、上記CPUユニットからの制御信号を上記
制御対象へ出力する出力ユニットとを備え、各ユニット
が電気的に接続されたプログラマブルコントローラにお
いて、上記入力ユニット又は出力ユニットは、オンライ
ン中にユニット交換要求信号を上記CPUユニットへ出
力するユニット交換要求信号出力手段を有し、上記CP
Uユニットは、上記ユニット交換要求信号を上記入力ユ
ニット又は出力ユニットの状態を示すデータ情報として
受取り、各ユニット毎に格納する交換要求データテーブ
ルと、繰り返し実行するシーケンスプログラムのエンド
処理時に上記交換要求データテーブルから上記データ情
報を読み取り、該データが変化した場合に、対応する入
力ユニット又は出力ユニットを交換可能状態に処理する
ユニット交換処理手段とを有するものである。
グラマブルコントローラは、CPUユニットと、制御対
象から上記CPUユニットへの情報信号を入力する入力
ユニットと、上記CPUユニットからの制御信号を上記
制御対象へ出力する出力ユニットとを備え、各ユニット
が電気的に接続されたプログラマブルコントローラにお
いて、上記入力ユニット又は出力ユニットは、オンライ
ン中にユニット交換要求信号を上記CPUユニットへ出
力するユニット交換要求信号出力手段を有し、上記CP
Uユニットは、上記ユニット交換要求信号を上記入力ユ
ニット又は出力ユニットの状態を示すデータ情報として
受取り、各ユニット毎に格納する交換要求データテーブ
ルと、繰り返し実行するシーケンスプログラムのエンド
処理時に上記交換要求データテーブルから上記データ情
報を読み取り、該データが変化した場合に、対応する入
力ユニット又は出力ユニットを交換可能状態に処理する
ユニット交換処理手段とを有するものである。
【0015】第2の発明に係わるプログラマブルコント
ローラは、CPUユニットと、制御対象から上記CPU
ユニットへの情報信号を入力する入力ユニットと、上記
CPUユニットからの制御信号を上記制御対象へ出力す
る出力ユニットとを備え、各ユニットが電気的に接続さ
れたプログラマブルコントローラにおいて、上記入力ユ
ニット又は出力ユニットは、オンライン中にユニット交
換要求信号を上記CPUユニットへ出力するユニット交
換要求信号出力手段を有し、上記CPUユニットは、上
記ユニット交換要求信号を上記入力ユニット又は出力ユ
ニットの状態を示すデータ情報として受取り、各ユニッ
ト毎に格納する交換要求データテーブルと、上記ユニッ
ト交換要求信号を割り込み信号として検出する割り込み
信号検出手段と、上記割り込み信号検出手段から割り込
み信号の入力により、上記交換要求データテーブルから
上記データ情報を読み取り、データが変化した場合に、
対応する入力ユニット又は出力ユニットを交換可能状態
に処理するユニット交換処理手段とを有するものであ
る。
ローラは、CPUユニットと、制御対象から上記CPU
ユニットへの情報信号を入力する入力ユニットと、上記
CPUユニットからの制御信号を上記制御対象へ出力す
る出力ユニットとを備え、各ユニットが電気的に接続さ
れたプログラマブルコントローラにおいて、上記入力ユ
ニット又は出力ユニットは、オンライン中にユニット交
換要求信号を上記CPUユニットへ出力するユニット交
換要求信号出力手段を有し、上記CPUユニットは、上
記ユニット交換要求信号を上記入力ユニット又は出力ユ
ニットの状態を示すデータ情報として受取り、各ユニッ
ト毎に格納する交換要求データテーブルと、上記ユニッ
ト交換要求信号を割り込み信号として検出する割り込み
信号検出手段と、上記割り込み信号検出手段から割り込
み信号の入力により、上記交換要求データテーブルから
上記データ情報を読み取り、データが変化した場合に、
対応する入力ユニット又は出力ユニットを交換可能状態
に処理するユニット交換処理手段とを有するものであ
る。
【0016】第3の発明に係わるプログラマブルコント
ローラは、第1又は第2の発明に係わるプログラマブル
コントローラにおいて、CPUユニットがオンライン中
にユニット交換要求信号を出力した入力ユニット又は出
力ユニットにユニット交換可能状態信号を出力する信号
出力手段を備え、入力ユニット又は出力ユニットが上記
ユニット交換可能状態信号の入力によりユニット交換可
能状態を表示する表示手段を備えたものである。
ローラは、第1又は第2の発明に係わるプログラマブル
コントローラにおいて、CPUユニットがオンライン中
にユニット交換要求信号を出力した入力ユニット又は出
力ユニットにユニット交換可能状態信号を出力する信号
出力手段を備え、入力ユニット又は出力ユニットが上記
ユニット交換可能状態信号の入力によりユニット交換可
能状態を表示する表示手段を備えたものである。
【0017】第4の発明に係わるプログラマブルコント
ローラは、第1〜第3の発明に係わるプログラマブルコ
ントローラにおいて、入力ユニット又は出力ユニットが
ベースユニットへ着脱自在に係合させる着脱機構部を備
え、ユニット交換要求信号出力手段がユニット着脱操作
時に上記着脱機構部により開閉されるスイッチ手段から
なるものである。
ローラは、第1〜第3の発明に係わるプログラマブルコ
ントローラにおいて、入力ユニット又は出力ユニットが
ベースユニットへ着脱自在に係合させる着脱機構部を備
え、ユニット交換要求信号出力手段がユニット着脱操作
時に上記着脱機構部により開閉されるスイッチ手段から
なるものである。
【0018】
【作用】第1の発明における入力ユニット又は出力ユニ
ットに備わるユニット交換要求信号出力手段は、オンラ
イン中にユニット交換要求信号をCPUユニットへ出力
し、上記CPUユニットに備わる交換要求データテーブ
ルは上記ユニット交換要求信号をデータ情報として受取
って格納し、ユニット交換処理手段は繰り返し実行する
シーケンスプログラムのエンド処理時に上記交換要求デ
ータテーブルから上記ユニット交換要求データ情報を読
み取り、上記ユニット交換要求信号を出力した入力ユニ
ット又は出力ユニットを交換可能状態に処理する。
ットに備わるユニット交換要求信号出力手段は、オンラ
イン中にユニット交換要求信号をCPUユニットへ出力
し、上記CPUユニットに備わる交換要求データテーブ
ルは上記ユニット交換要求信号をデータ情報として受取
って格納し、ユニット交換処理手段は繰り返し実行する
シーケンスプログラムのエンド処理時に上記交換要求デ
ータテーブルから上記ユニット交換要求データ情報を読
み取り、上記ユニット交換要求信号を出力した入力ユニ
ット又は出力ユニットを交換可能状態に処理する。
【0019】第2の発明における入力ユニット又は出力
ユニットに備わるユニット交換要求信号出力手段は、オ
ンライン中にユニット交換要求信号をCPUユニットへ
出力し、上記CPUユニットに備わる割り込み信号検出
手段は上記ユニット交換要求信号を割り込み信号として
検出し、ユニット交換処理手段は上記割り込み信号検出
手段から割り込み信号の入力により、上記ユニット交換
要求信号を出力した入力ユニット又は出力ユニットを交
換可能状態に処理する。
ユニットに備わるユニット交換要求信号出力手段は、オ
ンライン中にユニット交換要求信号をCPUユニットへ
出力し、上記CPUユニットに備わる割り込み信号検出
手段は上記ユニット交換要求信号を割り込み信号として
検出し、ユニット交換処理手段は上記割り込み信号検出
手段から割り込み信号の入力により、上記ユニット交換
要求信号を出力した入力ユニット又は出力ユニットを交
換可能状態に処理する。
【0020】第3の発明におけるCPUユニットの信号
出力手段は、オンライン中にユニット交換要求信号を出
力した入力ユニット又は出力ユニットにユニット交換可
能状態信号を出力し、入力ユニット又は出力ユニットの
表示手段は上記ユニット交換可能状態信号の入力により
ユニット交換状態を表示する。
出力手段は、オンライン中にユニット交換要求信号を出
力した入力ユニット又は出力ユニットにユニット交換可
能状態信号を出力し、入力ユニット又は出力ユニットの
表示手段は上記ユニット交換可能状態信号の入力により
ユニット交換状態を表示する。
【0021】第4の発明における入力ユニット又は出力
ユニットの着脱機構部は、入力ユニット又は出力ユニッ
トをベースユニットへ着脱自在に係合させ、ユニット交
換要求信号出力手段としてのスイッチ手段は、ユニット
の着脱操作時に上記着脱機構部により開閉され、ユニッ
ト交換要求信号を出力する。
ユニットの着脱機構部は、入力ユニット又は出力ユニッ
トをベースユニットへ着脱自在に係合させ、ユニット交
換要求信号出力手段としてのスイッチ手段は、ユニット
の着脱操作時に上記着脱機構部により開閉され、ユニッ
ト交換要求信号を出力する。
【0022】
実施例1.第1の発明の一実施例を図1〜図4により説
明する。図中、従来例と同じ符号で示されたものは従来
例のそれと同一もしくは同等なものを示す。
明する。図中、従来例と同じ符号で示されたものは従来
例のそれと同一もしくは同等なものを示す。
【0023】図1はオンライン中にユニット交換可能な
プログラマブルコントローラのシステム構成を示す図で
ある。図1において、1AはCPUユニットであり、制
御対象としての外部機器に対する入出力信号を制御する
と共に、後述の入力ユニット2A及び出力ユニット3A
からのユニット交換要求信号の入力により、オンライン
中における入力ユニット2A及び出力ユニット3Aの交
換を可能とする機能を備える。2Aは入力ユニット、3
Aは出力ユニットであり、それぞれ、CPUユニット1
Aへユニット交換要求信号を出力するユニット交換要求
信号出力手段としてのスイッチ15を備える。
プログラマブルコントローラのシステム構成を示す図で
ある。図1において、1AはCPUユニットであり、制
御対象としての外部機器に対する入出力信号を制御する
と共に、後述の入力ユニット2A及び出力ユニット3A
からのユニット交換要求信号の入力により、オンライン
中における入力ユニット2A及び出力ユニット3Aの交
換を可能とする機能を備える。2Aは入力ユニット、3
Aは出力ユニットであり、それぞれ、CPUユニット1
Aへユニット交換要求信号を出力するユニット交換要求
信号出力手段としてのスイッチ15を備える。
【0024】図2は図1に示したプログラマブルコント
ローラのCPUユニット1、入力ユニット2A及び出力
ユニット3Aのハードウェア構成を示すブロック図であ
る。図2において、15はユニット交換要求を知らせる
ためのユニット交換要求信号出力手段としてのスイッ
チ、16は交換要求データテーブルで、ユニット交換要
求信号をデータとして受け取るポートまたはメモリであ
り、テーブルのオフセットアドレスから、どのユニット
からのユニット交換要求信号であるかが判るように配置
しておく。23はプルアップ抵抗である。
ローラのCPUユニット1、入力ユニット2A及び出力
ユニット3Aのハードウェア構成を示すブロック図であ
る。図2において、15はユニット交換要求を知らせる
ためのユニット交換要求信号出力手段としてのスイッ
チ、16は交換要求データテーブルで、ユニット交換要
求信号をデータとして受け取るポートまたはメモリであ
り、テーブルのオフセットアドレスから、どのユニット
からのユニット交換要求信号であるかが判るように配置
しておく。23はプルアップ抵抗である。
【0025】図3は図2に示したプログラマブルコント
ローラの入出力ユニット2A、3Aの交換開始時の処理
フローであり、図4は入出力ユニット2A、3Aの交換
終了時の処理フローである。
ローラの入出力ユニット2A、3Aの交換開始時の処理
フローであり、図4は入出力ユニット2A、3Aの交換
終了時の処理フローである。
【0026】次に、図2に示した構成に基づく本実施例
の動作について説明する。通常のオンライン中には、入
出力ユニット2A、3Aのユニット交換要求スイッチ1
5を閉じておき、その状態ではユニット交換要求データ
(信号)として“0”をCPUユニット1Aに送り続け
る。CPUユニット1Aの、ユニット交換処理手段とし
てのCPU6はオンライン中、従来と同様にシーケンス
処理とエンド処理を繰り返し行う。ただし、エンド処理
時に図3で示すユニット交換開始の処理と、図4で示す
ユニット交換終了の処理を追加実行する。
の動作について説明する。通常のオンライン中には、入
出力ユニット2A、3Aのユニット交換要求スイッチ1
5を閉じておき、その状態ではユニット交換要求データ
(信号)として“0”をCPUユニット1Aに送り続け
る。CPUユニット1Aの、ユニット交換処理手段とし
てのCPU6はオンライン中、従来と同様にシーケンス
処理とエンド処理を繰り返し行う。ただし、エンド処理
時に図3で示すユニット交換開始の処理と、図4で示す
ユニット交換終了の処理を追加実行する。
【0027】オンライン中の入出力ユニット2A又は3
Aの交換を行う時、入出力ユニット2A又は3Aのユニ
ット交換要求用スイッチ15を開く。すると入出力ユニ
ット2A又は3Aはユニット交換要求データ(信号)と
して“1”をCPUユニット1Aに送る。
Aの交換を行う時、入出力ユニット2A又は3Aのユニ
ット交換要求用スイッチ15を開く。すると入出力ユニ
ット2A又は3Aはユニット交換要求データ(信号)と
して“1”をCPUユニット1Aに送る。
【0028】CPUユニット1Aは図3に示したフロー
図におけるステップS100でユニット交換開始処理を
開始し、CPU6はステップS101で入出力ユニット
2A又は3Aから送られてくるユニット交換要求データ
を交換要求データテーブル16を介して調べ、データが
“0”から“1”に変化したことを検出すると、ステッ
プS102で検出したポート又はメモリのアドレスか
ら、どの入出力ユニットであるかを判断し、その入出力
ユニット2A又は3Aへの制御を中断し、交換可能状態
とする。
図におけるステップS100でユニット交換開始処理を
開始し、CPU6はステップS101で入出力ユニット
2A又は3Aから送られてくるユニット交換要求データ
を交換要求データテーブル16を介して調べ、データが
“0”から“1”に変化したことを検出すると、ステッ
プS102で検出したポート又はメモリのアドレスか
ら、どの入出力ユニットであるかを判断し、その入出力
ユニット2A又は3Aへの制御を中断し、交換可能状態
とする。
【0029】入出力ユニット2A又は3Aへの制御を中
断する処理は交換しようとするユニットが出力ユニット
3Aであれば、ステップS105に飛びアクセス許可ス
イッチ14を開き、出力ユニット3Aへの出力信号を無
効にし、入力ユニット2Aであれば、ステップS103
で入力デバイスメモリ8の内容を退避メモリ9に退避
し、ステップS104で実入力ポート10の情報を入力
デバイスメモリ8に反映するために実入力ポート10と
入力デバイスメモリ8の内容との論理和を取って入力デ
バイスメモリ8に格納し、ステップS105でアクセス
許可スイッチ13を開き、入力ユニット2Aの入力信号
を無効とする。
断する処理は交換しようとするユニットが出力ユニット
3Aであれば、ステップS105に飛びアクセス許可ス
イッチ14を開き、出力ユニット3Aへの出力信号を無
効にし、入力ユニット2Aであれば、ステップS103
で入力デバイスメモリ8の内容を退避メモリ9に退避
し、ステップS104で実入力ポート10の情報を入力
デバイスメモリ8に反映するために実入力ポート10と
入力デバイスメモリ8の内容との論理和を取って入力デ
バイスメモリ8に格納し、ステップS105でアクセス
許可スイッチ13を開き、入力ユニット2Aの入力信号
を無効とする。
【0030】ステップS103で入力デバイスメモリ8
の内容を退避メモリ9に退避させるのは、ユニットの交
換後に交換前の状態に戻すためである。ステップS10
5でスイッチ13を開にし、入出力ユニット2A又は3
Aへの制御を中断すると、次にステップS106で、全
ユニットについて確認済かをチェックし、否であればス
テップS101に戻り、確認済みであればステップS1
07で処理を終了する。
の内容を退避メモリ9に退避させるのは、ユニットの交
換後に交換前の状態に戻すためである。ステップS10
5でスイッチ13を開にし、入出力ユニット2A又は3
Aへの制御を中断すると、次にステップS106で、全
ユニットについて確認済かをチェックし、否であればス
テップS101に戻り、確認済みであればステップS1
07で処理を終了する。
【0031】入出力ユニット2A又は3Aが取り外され
た状態では、CPUユニット1Aには交換要求データテ
ーブル16の該当オフセットアドレスの要求データとし
てはプルアップ抵抗23によりデータ“1”が読み出さ
れる様にしておく。
た状態では、CPUユニット1Aには交換要求データテ
ーブル16の該当オフセットアドレスの要求データとし
てはプルアップ抵抗23によりデータ“1”が読み出さ
れる様にしておく。
【0032】代わりに取り付けられる入出力ユニット2
A又は3Aの交換要求用のスイッチ15はあらかじめ開
にしておき、ベース4に取り付ける。ベース4に完全に
取り付け後、入出力ユニット2A又は3Aに対する制御
を再開する時には交換要求用のスイッチ15を閉じる。
すると、入出力ユニット2A又は3Aは交換要求データ
として“0”をCPUユニット1Aに送る。
A又は3Aの交換要求用のスイッチ15はあらかじめ開
にしておき、ベース4に取り付ける。ベース4に完全に
取り付け後、入出力ユニット2A又は3Aに対する制御
を再開する時には交換要求用のスイッチ15を閉じる。
すると、入出力ユニット2A又は3Aは交換要求データ
として“0”をCPUユニット1Aに送る。
【0033】CPUユニット1Aは、図4に示したフロ
ー図におけるステップS110でユニット交換終了処理
を開始し、ステップS111でエンド処理時に入出力ユ
ニット2A又は3Aから送られてくる交換要求データが
“0”に変化したことを検出すると、ステップS112
でその入出力ユニット2A又は3Aへの制御を再開す
る。入出力ユニット2A又は3Aへの制御を再開する処
理は、ステップS112で指定ユニットのアクセス許可
スイッチ13又は14を閉じ、ステップS113で入力
ユニット2Aであるか否かを調べ、入力ユニット2Aで
あれば、ステップ114で退避してある入力デバイスメ
モリ9の内容を入力デバイスメモリ8に転送して復帰さ
せ、出力ユニットであれば、ステップ115で出力デバ
イスメモリ11の内容を実出力ポート12へ出力する。
以上により、交換されたユニットは正常に動作を開始す
る。次に、ステップ116で全ユニットについて確認済
かを調べ、確認未であればステップS111に戻り、確
認済みであればステップ116で処理を終了する。
ー図におけるステップS110でユニット交換終了処理
を開始し、ステップS111でエンド処理時に入出力ユ
ニット2A又は3Aから送られてくる交換要求データが
“0”に変化したことを検出すると、ステップS112
でその入出力ユニット2A又は3Aへの制御を再開す
る。入出力ユニット2A又は3Aへの制御を再開する処
理は、ステップS112で指定ユニットのアクセス許可
スイッチ13又は14を閉じ、ステップS113で入力
ユニット2Aであるか否かを調べ、入力ユニット2Aで
あれば、ステップ114で退避してある入力デバイスメ
モリ9の内容を入力デバイスメモリ8に転送して復帰さ
せ、出力ユニットであれば、ステップ115で出力デバ
イスメモリ11の内容を実出力ポート12へ出力する。
以上により、交換されたユニットは正常に動作を開始す
る。次に、ステップ116で全ユニットについて確認済
かを調べ、確認未であればステップS111に戻り、確
認済みであればステップ116で処理を終了する。
【0034】実施例2.第2の発明の一実施例を図5に
より説明する。図5は本実施例のプログラマブルコント
ローラにおけるCPUユニット1Bと入出力ユニット2
A又は3Aのハードウェア構成を示すブロック図であ
る。図3において、17はユニット交換要求信号を割り
込み信号として検出する割り込み信号検出手段としての
割り込み信号検出回路である。なお、実施例2のプログ
ラマブルコントローラのシステム構成は図1に示した実
施例のものと同一である。
より説明する。図5は本実施例のプログラマブルコント
ローラにおけるCPUユニット1Bと入出力ユニット2
A又は3Aのハードウェア構成を示すブロック図であ
る。図3において、17はユニット交換要求信号を割り
込み信号として検出する割り込み信号検出手段としての
割り込み信号検出回路である。なお、実施例2のプログ
ラマブルコントローラのシステム構成は図1に示した実
施例のものと同一である。
【0035】次に、上記構成に基づく本実施例の動作に
ついて説明する。CPUユニット1Bはオンライン中、
従来と同様にシーケンス処理とエンド処理を繰り返し行
う。通常は入力ユニット2A及び出力ユニット3Aのユ
ニット交換要求用のスイッチ15を閉じておく。例え
ば、オンライン中の出力ユニット3Aの交換を行う時、
出力ユニット3Aのスイッチ15を開く。このスイッチ
15の閉により出力ユニット3Aはユニット交換要求信
号をCPUユニット1Bへ出力する。CPUユニット1
Bは出力ユニット3Aからのユニット交換要求信号(即
ち、信号“0”から“1”への変化)を割り込み信号検
出回路により割り込み信号として検出し、CPU6に割
り込みをかけると共にユニット交換要求テーブル16
の、そのユニットに相当するオフセットアドレスのデー
タを“0”から“1”に書き換える。
ついて説明する。CPUユニット1Bはオンライン中、
従来と同様にシーケンス処理とエンド処理を繰り返し行
う。通常は入力ユニット2A及び出力ユニット3Aのユ
ニット交換要求用のスイッチ15を閉じておく。例え
ば、オンライン中の出力ユニット3Aの交換を行う時、
出力ユニット3Aのスイッチ15を開く。このスイッチ
15の閉により出力ユニット3Aはユニット交換要求信
号をCPUユニット1Bへ出力する。CPUユニット1
Bは出力ユニット3Aからのユニット交換要求信号(即
ち、信号“0”から“1”への変化)を割り込み信号検
出回路により割り込み信号として検出し、CPU6に割
り込みをかけると共にユニット交換要求テーブル16
の、そのユニットに相当するオフセットアドレスのデー
タを“0”から“1”に書き換える。
【0036】CPUユニット1Bにおいて、割り込み信
号検出回路17にて割り込み信号を検出し、CPU6に
割り込み要求を送る。CPU6は割り込み処理として、
その出力ユニット3Aへの制御を中断する処理を行う。
即ち、どの入出力ユニットが割り込み信号を出したかを
ユニット交換要求テーブル16から調べ、出力ユニット
3Aが信号を出したことが判明するとその出力ユニット
3Aへの制御を中断する処理を行う。制御を中断する処
理は、図3で示す実施例1の処理フローと同様の処理で
ある。
号検出回路17にて割り込み信号を検出し、CPU6に
割り込み要求を送る。CPU6は割り込み処理として、
その出力ユニット3Aへの制御を中断する処理を行う。
即ち、どの入出力ユニットが割り込み信号を出したかを
ユニット交換要求テーブル16から調べ、出力ユニット
3Aが信号を出したことが判明するとその出力ユニット
3Aへの制御を中断する処理を行う。制御を中断する処
理は、図3で示す実施例1の処理フローと同様の処理で
ある。
【0037】その後、該当の出力ユニット3Aを取外
す。出力ユニット3Aが取り外された状態では、割り込
み信号検出回路17のプルアップ抵抗23により割り込
み信号が変化しないようにしておく。次に、あらかじめ
ユニット交換要求用のスイッチ15を開いておいた交換
用出力ユニット3Aをベース4に完全に取り付けた後、
出力ユニット3Aに対する制御を再開する時に、交換要
求用のスイッチ15を閉じる。すると出力ユニット3A
は再び割り込み信号をCPUユニット1Bへ送る。
す。出力ユニット3Aが取り外された状態では、割り込
み信号検出回路17のプルアップ抵抗23により割り込
み信号が変化しないようにしておく。次に、あらかじめ
ユニット交換要求用のスイッチ15を開いておいた交換
用出力ユニット3Aをベース4に完全に取り付けた後、
出力ユニット3Aに対する制御を再開する時に、交換要
求用のスイッチ15を閉じる。すると出力ユニット3A
は再び割り込み信号をCPUユニット1Bへ送る。
【0038】CPUユニット1Bにおける割り込み信号
検出回路17は割り込み信号(即ち、信号の“1”から
“0”への変化)を検出すると、CPU6に割り込み要
求を送る。CPU6は2度目の割り込み要求によって、
出力ユニット3Aへの制御を再開する処理を割り込み処
理として行う。その入出力ユニット3Aへの制御を再開
する処理は、図4で示す実施例1の処理フローと同様の
処理である。以上は、出力ユニット3Aの交換手順にて
説明したが入力ユニット2Aの交換手順もほぼ上記と同
様である。
検出回路17は割り込み信号(即ち、信号の“1”から
“0”への変化)を検出すると、CPU6に割り込み要
求を送る。CPU6は2度目の割り込み要求によって、
出力ユニット3Aへの制御を再開する処理を割り込み処
理として行う。その入出力ユニット3Aへの制御を再開
する処理は、図4で示す実施例1の処理フローと同様の
処理である。以上は、出力ユニット3Aの交換手順にて
説明したが入力ユニット2Aの交換手順もほぼ上記と同
様である。
【0039】割り込み信号検出回路17は各ユニットに
対応する信号に通常はlowが読めるようにしておき、
入出力ユニット18の交換要求用のスイッチ15が開か
れるとhigh(“1”)が読み出され、各ユニットに
対応する信号が1つでもlow(“0”)からhigh
に変化したときCPU6へユニット交換のための割り込
み要求を出す回路である。また、全ての信号がlowに
なると、制御停止中のユニットに対し制御を再開する。
対応する信号に通常はlowが読めるようにしておき、
入出力ユニット18の交換要求用のスイッチ15が開か
れるとhigh(“1”)が読み出され、各ユニットに
対応する信号が1つでもlow(“0”)からhigh
に変化したときCPU6へユニット交換のための割り込
み要求を出す回路である。また、全ての信号がlowに
なると、制御停止中のユニットに対し制御を再開する。
【0040】ところで実施例1は交換要求の交換開始を
データで、交換終了もデータで判断し、実施例2ではそ
れらを割り込み信号としているが、交換開始を割り込み
信号で交換終了をデータといった様に実施例1と実施例
2と合わせて行うことも可能である。
データで、交換終了もデータで判断し、実施例2ではそ
れらを割り込み信号としているが、交換開始を割り込み
信号で交換終了をデータといった様に実施例1と実施例
2と合わせて行うことも可能である。
【0041】実施例3.第3の発明の一実施例を図6〜
図8により説明する。図6は本実施例のプログラマブル
コントローラにおけるCPUユニット1Cと入力ユニッ
ト2B及び出力ユニット3Bのハードウェア構成を示す
ブロック図である。図6において、24はユニット交換
可能状態信号を出力する信号手段としての表示器制御ポ
ート、25は入出力ユニット2B及び3Bが交換可能状
態であることこを表示する表示手段としての表示器であ
る。
図8により説明する。図6は本実施例のプログラマブル
コントローラにおけるCPUユニット1Cと入力ユニッ
ト2B及び出力ユニット3Bのハードウェア構成を示す
ブロック図である。図6において、24はユニット交換
可能状態信号を出力する信号手段としての表示器制御ポ
ート、25は入出力ユニット2B及び3Bが交換可能状
態であることこを表示する表示手段としての表示器であ
る。
【0042】図7は図6に示したブログラマブルコント
ローラのオンライン中の入出力ユニット交換開始時の処
理フローであり、図8は入出力ユニット交換終了時の処
理フローである。
ローラのオンライン中の入出力ユニット交換開始時の処
理フローであり、図8は入出力ユニット交換終了時の処
理フローである。
【0043】入出力ユニット交換開始、終了の処理は実
施例1とほぼ同様である。但し、図6に示した実施例3
のユニット交換開始時のフロー図は図3のフロー図にス
テップS105Aを追加したものであり、このステップ
S105Aを追加した点が異なる。又、図8に示したユ
ニット交換終了時のフロー図は図4のフロー図にステッ
プS112Aを追加したものであり、このステップS1
12Aを追加した点が異なる。即ち、図7において、ユ
ニット交換時にはステップS105でアクセス許可スイ
ッチをオフした後、ステップS105Aで交換するユニ
ットに対する制御ポートに交換可能状態の信号を送る。
施例1とほぼ同様である。但し、図6に示した実施例3
のユニット交換開始時のフロー図は図3のフロー図にス
テップS105Aを追加したものであり、このステップ
S105Aを追加した点が異なる。又、図8に示したユ
ニット交換終了時のフロー図は図4のフロー図にステッ
プS112Aを追加したものであり、このステップS1
12Aを追加した点が異なる。即ち、図7において、ユ
ニット交換時にはステップS105でアクセス許可スイ
ッチをオフした後、ステップS105Aで交換するユニ
ットに対する制御ポートに交換可能状態の信号を送る。
【0044】この例では、表示制御ポート24をlow
にすることでユニットの表示器25を消灯させる。ま
た、図8において、ユニット交換終了時の処理はステッ
プS112でアクセス許可スイッチをオンした後、ステ
ップS112Aで交換したユニットに対する表示制御ポ
ート交換不可能状態の信号を送る。つまり制御ポート2
4をhighにすることでユニットの表示器25を点灯
させる。ユーザはユニットの表示器25が消灯している
ことでオンライン中に交換可能であることを確認でき
る。
にすることでユニットの表示器25を消灯させる。ま
た、図8において、ユニット交換終了時の処理はステッ
プS112でアクセス許可スイッチをオンした後、ステ
ップS112Aで交換したユニットに対する表示制御ポ
ート交換不可能状態の信号を送る。つまり制御ポート2
4をhighにすることでユニットの表示器25を点灯
させる。ユーザはユニットの表示器25が消灯している
ことでオンライン中に交換可能であることを確認でき
る。
【0045】実施例4.第4の発明の一実施例を図9に
より説明する。図9は入力ユニット2B及び出力ユニッ
ト3Bをベース4に着脱自在に取り付ける着脱機構部を
示す。この着脱機構部に、26は入出力ユニットケー
ス、27はユニット脱着部であり、押しバネ28とで入
出力ユニットケース27をベース4に固定させるツメ部
27Aと、スイッチ15を押圧してON、OFFするレ
バー部27Bからなる。
より説明する。図9は入力ユニット2B及び出力ユニッ
ト3Bをベース4に着脱自在に取り付ける着脱機構部を
示す。この着脱機構部に、26は入出力ユニットケー
ス、27はユニット脱着部であり、押しバネ28とで入
出力ユニットケース27をベース4に固定させるツメ部
27Aと、スイッチ15を押圧してON、OFFするレ
バー部27Bからなる。
【0046】次に脱着機構部の動作について説明する。
脱着部27のレバー部27Bを下方に押し下げることに
よりユニットケース26をベース4に脱着することがで
きる。着脱部27のレバー部27Bが下方に押し下げら
れると動作と共に、入出力ユニット交換要求を出すため
のスイッチ15が常時閉から開になる。オンライン中の
交換の処理は実施例1〜実施例3と同様である。
脱着部27のレバー部27Bを下方に押し下げることに
よりユニットケース26をベース4に脱着することがで
きる。着脱部27のレバー部27Bが下方に押し下げら
れると動作と共に、入出力ユニット交換要求を出すため
のスイッチ15が常時閉から開になる。オンライン中の
交換の処理は実施例1〜実施例3と同様である。
【0047】なお、ユニットケース26はベース4にプ
ラグインされて電気回路が接続されており、ユニットケ
ース26をベース4から取り外す場合において、着脱部
27のレバー部27Bを下方に押し下げ、スイッチ15
が常時閉から開にすると共に、ユニットケース26をベ
ース4から引き抜き、プラグ部の接続を外す。スイッチ
15開により、CPUユニット側での入出力ユニットの
取り外し可の処置が完了するまでの時間は、人手により
レバー部27Bを下方に押し下げてユニットケース26
をベース4から引き抜く時間に比較して十分に短く、ユ
ニットケース26をベース4から取り外す場合において
問題とはならない。
ラグインされて電気回路が接続されており、ユニットケ
ース26をベース4から取り外す場合において、着脱部
27のレバー部27Bを下方に押し下げ、スイッチ15
が常時閉から開にすると共に、ユニットケース26をベ
ース4から引き抜き、プラグ部の接続を外す。スイッチ
15開により、CPUユニット側での入出力ユニットの
取り外し可の処置が完了するまでの時間は、人手により
レバー部27Bを下方に押し下げてユニットケース26
をベース4から引き抜く時間に比較して十分に短く、ユ
ニットケース26をベース4から取り外す場合において
問題とはならない。
【0048】実施例1〜3で説明した、CPUユニット
におけるオンライン中のユニットの交換処理、即ち、交
換要求を出力したユニットへの制御の中断処理は入出力
ユニットからユニット交換要求信号を出力してから、き
わめて短時間(通常0.1sec以下)にて実行される
ので、人手によりレバー27Bを押圧してから、入出力
ユニットをベースから、取りはずすまでの間に、ユニッ
ト交換処理は完了しており、オンライン中の不本意なユ
ニット着脱によるシステムの悪影響を及ぼすことなく、
ユニットが着脱できる。
におけるオンライン中のユニットの交換処理、即ち、交
換要求を出力したユニットへの制御の中断処理は入出力
ユニットからユニット交換要求信号を出力してから、き
わめて短時間(通常0.1sec以下)にて実行される
ので、人手によりレバー27Bを押圧してから、入出力
ユニットをベースから、取りはずすまでの間に、ユニッ
ト交換処理は完了しており、オンライン中の不本意なユ
ニット着脱によるシステムの悪影響を及ぼすことなく、
ユニットが着脱できる。
【0049】
【発明の効果】以上のように、第1、第2の発明によれ
ば、入力ユニット又は出力ユニットに設けられているユ
ニット交換要求信号出力手段を操作することにより、該
入力ユニット又は出力ユニットからユニット交換要求信
号が直接通知されオンライン中のユニット交換ができる
ため、ユーザは交換したいユニット番号や規定デバイス
を知らなくても容易に交換処理を行うことができる。 さ
らに、ユニット番号や規定デバイスの設定が不要となる
ため、周辺機器を介しての設定間違いがなくなり、ユー
ザの使い勝手、信頼性がより向上する。
ば、入力ユニット又は出力ユニットに設けられているユ
ニット交換要求信号出力手段を操作することにより、該
入力ユニット又は出力ユニットからユニット交換要求信
号が直接通知されオンライン中のユニット交換ができる
ため、ユーザは交換したいユニット番号や規定デバイス
を知らなくても容易に交換処理を行うことができる。 さ
らに、ユニット番号や規定デバイスの設定が不要となる
ため、周辺機器を介しての設定間違いがなくなり、ユー
ザの使い勝手、信頼性がより向上する。
【0050】又、第3の発明によれば、CPUユニット
にオンライン中にユニット交換要求信号を出力した入力
ユニット又は出力ユニットにユニット交換可能状態信号
を出力する信号出力手段を備え、入力ユニット又は出力
ユニットに上記ユニット交換可能状態信号の入力により
ユニット交換可能状態を表示する表示手段を備えたの
で、オンライン中のユニット交換の可否時期の判断がで
き、誤操作することなくユニット交換できるものが得ら
れる効果がある。
にオンライン中にユニット交換要求信号を出力した入力
ユニット又は出力ユニットにユニット交換可能状態信号
を出力する信号出力手段を備え、入力ユニット又は出力
ユニットに上記ユニット交換可能状態信号の入力により
ユニット交換可能状態を表示する表示手段を備えたの
で、オンライン中のユニット交換の可否時期の判断がで
き、誤操作することなくユニット交換できるものが得ら
れる効果がある。
【0051】又、第4の発明によれば、入力ユニット又
は出力ユニットにベースユニットへ着脱自在に係合させ
る着脱機構部を備え、ユニット着脱操作時に上記着脱機
構部の操作により開閉動作するユニット交換要求信号出
力手段としてスイッチ手段を設けたので、不本意なユニ
ット着脱にてシステムに悪影響を与えることのない高信
頼性のものが得られる効果がある。
は出力ユニットにベースユニットへ着脱自在に係合させ
る着脱機構部を備え、ユニット着脱操作時に上記着脱機
構部の操作により開閉動作するユニット交換要求信号出
力手段としてスイッチ手段を設けたので、不本意なユニ
ット着脱にてシステムに悪影響を与えることのない高信
頼性のものが得られる効果がある。
【図1】第1および第2の発明の一実施例としてのプロ
グラマブルコントローラのシステム構成を示す図であ
る。
グラマブルコントローラのシステム構成を示す図であ
る。
【図2】第1の発明の一実施例であるプログラマブルコ
ントローラのハードウェア構成を示すブロック図であ
る。
ントローラのハードウェア構成を示すブロック図であ
る。
【図3】図2に示したプログラマブルコントローラの入
出力ユニット交換開始時の処理フローチャートである。
出力ユニット交換開始時の処理フローチャートである。
【図4】図2に示したプログラマブルコントローラの入
出力ユニット交換終了時の処理フローチャートである。
出力ユニット交換終了時の処理フローチャートである。
【図5】第2の発明の一実施例であるプログラマブルコ
ントローラのハードウェア構成を示すブロック図であ
る。
ントローラのハードウェア構成を示すブロック図であ
る。
【図6】第3の発明の一実施例であるプログラマブルコ
ントローラのハードウェア構成を示すブロック図であ
る。
ントローラのハードウェア構成を示すブロック図であ
る。
【図7】図6に示したプログラマブルコントローラの入
出力ユニット交換開始時の処理フローチャートである。
出力ユニット交換開始時の処理フローチャートである。
【図8】図6に示したプログラマブルコントローラの入
出力ユニット交換終了時の処理フローチャートである。
出力ユニット交換終了時の処理フローチャートである。
【図9】第4の発明の一実施例であるプログラマブルコ
ントローラにおける入出力ユニットの脱着機構部分の断
面図である。
ントローラにおける入出力ユニットの脱着機構部分の断
面図である。
【図10】従来のプログラマブルコントローラのシステ
ム構成を示す図である。
ム構成を示す図である。
【図11】従来のプログラマブルコントローラのハード
ウェア構成を示すブロック図である。
ウェア構成を示すブロック図である。
【図12】従来のプログラマブルコントローラのオンラ
イン中における入出力ユニット交換のためのシーケンス
プログラム例を示す図である。
イン中における入出力ユニット交換のためのシーケンス
プログラム例を示す図である。
【図13】従来のプログラマブルコントローラのオンラ
イン中における入出力ユニット交換開始時及び交換終了
時の処理フローチャートである。
イン中における入出力ユニット交換開始時及び交換終了
時の処理フローチャートである。
1A〜1C CPUユニット 2A、2B 入力ユニット 3A、3B 出力ユニット 4 ベース 5 外部機器 6 CPU 13 アクセス許可スイッチ 14 アクセス許可スイッチ 15 スイッチ(ユニット交換要求用) 16 交換要求データテーブル 17 割り込み信号検出回路 23 プルアップ抵抗 24 表示器制御ポート 25 表示器 26 入力ユニットケース 27 着脱部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G05B 19/04
Claims (4)
- 【請求項1】 CPUユニットと、制御対象から上記C
PUユニットへの情報信号を入力する入力ユニットと、
上記CPUユニットからの制御信号を上記制御対象へ出
力する出力ユニットとを備え、各ユニットが電気的に接
続されたプログラマブルコントローラにおいて、 上記入力ユニット又は出力ユニットは、オンライン中に
ユニット交換要求信号を上記CPUユニットへ出力する
ユニット交換要求信号出力手段を有し、 上記CPUユニットは、上記ユニット交換要求信号を上
記入力ユニット又は出力ユニットの状態を示すデータ情
報として受取り、各ユニット毎に格納する交換要求デー
タテーブルと、繰り返し実行するシーケンスプログラム
のエンド処理時に上記交換要求データテーブルから上記
データ情報を読み取り、該データが変化した場合に、対
応する入力ユニット又は出力ユニットを交換可能状態に
処理するユニット交換処理手段とを有することを特徴と
するプログラマブルコントローラ。 - 【請求項2】 CPUユニットと、制御対象から上記C
PUユニットへの情報信号を入力する入力ユニットと、
上記CPUユニットからの制御信号を上記制御対象へ出
力する出力ユニットとを備え、各ユニットが電気的に接
続されたプログラマブルコントローラにおいて、 上記入力ユニット又は出力ユニットは、オンライン中に
ユニット交換要求信号を上記CPUユニットへ出力する
ユニット交換要求信号出力手段を有し、 上記CPUユニットは、上記ユニット交換要求信号を上
記入力ユニット又は出力ユニットの状態を示すデータ情
報として受取り、各ユニット毎に格納する交換要求デー
タテーブルと、上記ユニット交換要求信号を割り込み信
号として検出する割り込み信号検出手段と、上記割り込
み信号検出手段から割り込み信号の入力により、上記交
換要求データテーブルから上記データ情報を読み取り、
該データが変化した場合に、対応する入力ユニット又は
出力ユニットを交換可能状態に処理するユニット交換処
理手段とを有することを特徴とするプログラマルコント
ローラ。 - 【請求項3】 請求項1又は請求項2記載のプログラマ
ブルコントローラにおいて、CPUユニットはオンライ
ン中にユニット交換要求信号を出力した入力ユニット又
は出力ユニットにユニット交換可能状態信号を出力する
信号出力手段を備え、入力ユニット又は出力ユニットは
上記ユニット交換可能状態信号の入力によりユニット交
換可能状態を表示する表示手段を備えたことを特徴とす
るプログラマブルコントローラ。 - 【請求項4】 請求項1〜請求項3記載のプログラマブ
ルコントローラにおいて、入力ユニット又は出力ユニッ
トはベースユニットへ着脱自在に係合させる着脱機構部
を備え、ユニット交換要求信号出力手段はユニット着脱
操作時に上記着脱機構部の操作により開閉されるスイッ
チ手段であることを特徴とするプログラマブルコントロ
ーラ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4044735A JP2833325B2 (ja) | 1992-03-02 | 1992-03-02 | プログラマブルコントローラ |
EP93103333A EP0559163B1 (en) | 1992-03-02 | 1993-03-02 | Programmable controller which allows for removal of the I/O modules during an on-line mode |
US08/024,951 US5408229A (en) | 1992-03-02 | 1993-03-02 | Programmable controller which allows for removal of the I/O modules during an on-line mode |
DE69315100T DE69315100T2 (de) | 1992-03-02 | 1993-03-02 | Programmierbares Steuergerät, dass die Entfernung des E/A-Bausteins während eines Onlinemodus erlaubt |
HK98102842A HK1003848A1 (en) | 1992-03-02 | 1998-04-03 | Programmable controller which allows for removal of the i/o modules during an on-line mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4044735A JP2833325B2 (ja) | 1992-03-02 | 1992-03-02 | プログラマブルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05241622A JPH05241622A (ja) | 1993-09-21 |
JP2833325B2 true JP2833325B2 (ja) | 1998-12-09 |
Family
ID=12699712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4044735A Expired - Lifetime JP2833325B2 (ja) | 1992-03-02 | 1992-03-02 | プログラマブルコントローラ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5408229A (ja) |
EP (1) | EP0559163B1 (ja) |
JP (1) | JP2833325B2 (ja) |
DE (1) | DE69315100T2 (ja) |
HK (1) | HK1003848A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5471618A (en) * | 1992-11-30 | 1995-11-28 | 3Com Corporation | System for classifying input/output events for processes servicing the events |
DE4429278C2 (de) * | 1994-08-19 | 1996-09-12 | Siemens Ag | Funktionseinheit |
JPH08185005A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electric Ind Co Ltd | カラー画像形成装置 |
DE19605698C1 (de) * | 1996-02-16 | 1997-04-24 | Wieland Elektrische Industrie | Anschlußeinrichtung für ein elektrisches Installationssystem |
US5953515A (en) * | 1997-04-11 | 1999-09-14 | International Business Machines Corporation | Pluggable electronic card presence detect scheme for use in parallel and serial vital detect product data (VPD) collection systems |
US6061755A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Method of layering cache and architectural specific functions to promote operation symmetry |
US6032226A (en) * | 1997-04-14 | 2000-02-29 | International Business Machines Corporation | Method and apparatus for layering cache and architectural specific functions to expedite multiple design |
JP2000339008A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | プログラマブルコントローラ |
CA2282881C (en) * | 1999-09-20 | 2001-10-30 | Vansco Electronics Ltd. | Electrical control apparatus including a plurality of programmable modules |
JP3526293B2 (ja) * | 2001-11-30 | 2004-05-10 | 三菱電機株式会社 | プログラマブルコントローラ |
EP1457847A3 (de) * | 2003-03-10 | 2010-01-13 | Heidelberger Druckmaschinen Aktiengesellschaft | Vorrichtung und Verfahren zur Identifizierung von Modulen in einer drucktechnischen Maschine |
DE102011110183B3 (de) * | 2011-08-09 | 2012-11-15 | Pilz Gmbh & Co. Kg | Modulare Steuerungsvorrichtung |
JP5886173B2 (ja) * | 2012-11-14 | 2016-03-16 | 株式会社日立産機システム | プログラマブルコントローラ |
WO2016143101A1 (ja) * | 2015-03-11 | 2016-09-15 | 三菱電機株式会社 | Cpuユニット、ターゲットユニットおよびplcシステム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE789512A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Procede et installation pour le traitement des erreurs dans un systeme de traitement de donnees compose d'unites separees |
JPS5851326A (ja) * | 1981-09-24 | 1983-03-26 | Toshiba Corp | デ−タバス接続方式 |
US4527271A (en) * | 1982-08-17 | 1985-07-02 | The Foxboro Company | Process control system with improved fault isolation |
US4727475A (en) * | 1984-05-18 | 1988-02-23 | Frederick Kiremidjian | Self-configuring modular computer system with automatic address initialization |
US4638313A (en) * | 1984-11-08 | 1987-01-20 | Spacelabs, Inc. | Addressing for a multipoint communication system for patient monitoring |
US4674085A (en) * | 1985-03-21 | 1987-06-16 | American Telephone And Telegraph Co. | Local area network |
US4730251A (en) * | 1985-10-28 | 1988-03-08 | International Business Machines Corporation | Automatic I/O address assignment |
JPH01121901A (ja) * | 1987-11-06 | 1989-05-15 | Mitsubishi Electric Corp | プログラマブルコントローラ |
JPH0366420U (ja) * | 1989-10-31 | 1991-06-27 | ||
US5204669A (en) * | 1990-08-30 | 1993-04-20 | Datacard Corporation | Automatic station identification where function modules automatically initialize |
-
1992
- 1992-03-02 JP JP4044735A patent/JP2833325B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-02 DE DE69315100T patent/DE69315100T2/de not_active Expired - Fee Related
- 1993-03-02 US US08/024,951 patent/US5408229A/en not_active Expired - Fee Related
- 1993-03-02 EP EP93103333A patent/EP0559163B1/en not_active Expired - Lifetime
-
1998
- 1998-04-03 HK HK98102842A patent/HK1003848A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0559163B1 (en) | 1997-11-12 |
DE69315100D1 (de) | 1997-12-18 |
JPH05241622A (ja) | 1993-09-21 |
US5408229A (en) | 1995-04-18 |
HK1003848A1 (en) | 1998-11-06 |
EP0559163A3 (en) | 1994-06-29 |
DE69315100T2 (de) | 1998-06-10 |
EP0559163A2 (en) | 1993-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2833325B2 (ja) | プログラマブルコントローラ | |
CA2082118C (en) | Computer, and apparatus and method for system reconfiguration thereof | |
KR100932057B1 (ko) | 피엘씨 | |
JP2693627B2 (ja) | プログラマブルコントローラの二重化システム | |
JPH1124803A (ja) | サスペンド処理異常の検出方法 | |
JP4241405B2 (ja) | コンピュータシステムおよびi/oリトライ方法ならびにプログラム | |
JP2000148544A (ja) | ダンプ出力方式 | |
JP3384141B2 (ja) | プログラマブルコントローラ並びにプログラマブルコントローラ保守装置 | |
CN110362349B (zh) | 虚拟输入管理装置及其管理方法 | |
WO1996029654A1 (fr) | Systeme de commande de l'interface | |
JP3124201B2 (ja) | 入出力制御装置 | |
JPS5899833A (ja) | 文章作成通信端末装置 | |
JPH0713791A (ja) | 二重化制御システムの等値化方法 | |
JPH07129425A (ja) | リブート処理方法 | |
JP2527849Y2 (ja) | プログラマブルコントローラおよびそのプログラミング装置 | |
JP3353819B2 (ja) | インテリジェント系ボードとコンソール端末との接続機構および接続方法 | |
JPS6334604A (ja) | プログラマブルコントロ−ラ | |
JP2001306112A (ja) | プログラマブルコントローラ | |
JPH0113577B2 (ja) | ||
JPS60110479A (ja) | 外字処理機能を持つ制御装置 | |
JP2001014013A (ja) | 数値制御装置 | |
JP2591208B2 (ja) | Icカードシステム | |
JPS6341088B2 (ja) | ||
JPH0831014B2 (ja) | データ処理装置 | |
JP2000231491A (ja) | 二重化マイクロプロセッサシステム |