JP2830545B2 - Video signal processing device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、カラーテレビジョン受
像機等の映像信号を処理する映像信号処理装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing device for processing a video signal of a color television receiver or the like.

【０００２】[0002]

【従来の技術】従来の映像信号処理装置としては、例え
ば、（図１３）の構成のものがある。（図１３）におい
て、５０，５１はオペアンプ、５２はデジタル／アナロ
グ変換器（以後Ｄ／Ａ変換器と記す）、５３はアナログ
／デジタル変換器（以後Ａ／Ｄ変換器と記す）、５４は
バッファ、５５，５６，５７，５８，５９，６０は抵抗
器、６１，６２，６３，６４はトランジスタ、６５は電
源、６６は可変抵抗器である。2. Description of the Related Art As a conventional video signal processing apparatus, for example, there is one having the configuration shown in FIG. In FIG. 13, 50 and 51 are operational amplifiers, 52 is a digital / analog converter (hereinafter referred to as D / A converter), 53 is an analog / digital converter (hereinafter referred to as A / D converter), and 54 is A buffer, 55, 56, 57, 58, 59, 60 are resistors, 61, 62, 63, 64 are transistors, 65 is a power supply, and 66 is a variable resistor.

【０００３】映像信号は、オペアンプ５０の一つの入力
となり、同出力信号はトランジスタ６１とトランジスタ
６２にて構成している増幅回路のトランジスタ６２のベ
ースに供給する。トランジスタ６１のベースに設置して
いる電源６５は、所定の電流をトランジスタ６１および
トランジスタ６２に流すためのバイアス電源である。ト
ランジスタ６２のエミッタから抵抗器５６にてオペアン
プ５０の他の一方の入力にフィードバックにて利得の安
定化を図っている。A video signal becomes one input of an operational amplifier 50, and the output signal is supplied to a base of a transistor 62 of an amplifier circuit composed of a transistor 61 and a transistor 62. The power supply 65 provided at the base of the transistor 61 is a bias power supply for flowing a predetermined current to the transistors 61 and 62. The gain is stabilized by feedback from the emitter of the transistor 62 to the other input of the operational amplifier 50 via the resistor 56.

【０００４】抵抗器５８と抵抗器５５とトランジスタ６
１とトランジスタ６２にて所定の増幅度を得た映像信号
は、トランジスタ６１のコレクタよりトランジスタ６３
とトランジスタ６４にて構成する映像出力増幅回路の両
トランジスタのベースに供給し、トランジスタ６３とト
ランジスタ６４のエミッタよりＣＲＴをドライブする。
トランジスタ６１のコレクタの映像信号を抵抗器５５と
抵抗器５９と抵抗器６０にて分割し、抵抗器５９と抵抗
器６０との交点よりバッファ５４に供給し、バッファ５
４にて映像信号をＡ／Ｄ変換器５３に供給するためのイ
ンターフェースを合わせた後、Ａ／Ｄ変換器５３の入力
に供給する。A resistor 58, a resistor 55 and a transistor 6
1 and the video signal obtained by the transistor 62 at a predetermined amplification level
And the base of both transistors of the video output amplifier circuit constituted by the transistor 64, and the CRT is driven from the emitters of the transistor 63 and the transistor 64.
The video signal of the collector of the transistor 61 is divided by the resistor 55, the resistor 59 and the resistor 60, and supplied to the buffer 54 from the intersection of the resistor 59 and the resistor 60.
After matching the interface for supplying the video signal to the A / D converter 53 at 4, the video signal is supplied to the input of the A / D converter 53.

【０００５】Ａ／Ｄ変換器５３に入力される映像信号の
黒レベルＶ0と可変抵抗器６６にて所定の設定値に設定
した基準電圧Ｖref電圧との差は（図１４）に示すよう
になる。（図１４）において、入力映像信号は、コンデ
ンサにて各段間を接続するため、ＡＰＬ（Ａverage Ｐi
cture Ｌevel）を中心に、上下の信号面積が等しくな
り、（図１４（ａ））の様なＡＰＬが低い映像信号は、
基準電圧Ｖrefと黒レベルＶ0間の差はＶ１と大きく、
（図１４（ｂ））の様にＡＰＬが高い映像信号は、基準
電圧Ｖrefと黒レベルＶ0間の差はＶ２と小さくなる。
（図１４）のように、ＡＰＬ等で変化する映像信号の黒
レベルを、クランプパルスをクロックパルスとするＡ／
Ｄ変換器５３でデジタル信号として細分化して取り込
む。またＡ／Ｄ変換器５３は基準電圧Ｖrefもデジタル
信号として細分化して取り込み、その細分化された２つ
のデジタル信号の差を出力する。Ｄ／Ａ変換器５２はＡ
／Ｄ変換器５３の出力をアナログ信号に変換し、オペア
ンプ５１に出力している。The difference between the black level V0 of the video signal input to the A / D converter 53 and the reference voltage Vref set to a predetermined value by the variable resistor 66 is as shown in FIG. . In FIG. 14, an input video signal is connected to each stage by a capacitor.
The video signal having a low APL as shown in FIG.
The difference between the reference voltage Vref and the black level V0 is as large as V1,
In a video signal having a high APL as shown in FIG. 14B, the difference between the reference voltage Vref and the black level V0 is as small as V2.
As shown in FIG. 14, the black level of the video signal changing by APL or the like is represented by A /
The D converter 53 subdivides and captures the digital signal. The A / D converter 53 also subdivides and takes in the reference voltage Vref as a digital signal, and outputs the difference between the two subdivided digital signals. The D / A converter 52 is A
The output of the / D converter 53 is converted into an analog signal and output to the operational amplifier 51.

【０００６】オペアンプ５１はＶ0＞Ｖrefなら出力電圧
を下げ、Ｖ0＜Ｖrefなら出力電圧を上げる。オペアンプ
５１の出力は抵抗器５７を通してオペアンプ５０の一方
の入力となっているため、最終的にＶ0＝Ｖrefに収束す
る。The operational amplifier 51 decreases the output voltage if V0> Vref, and increases the output voltage if V0 <Vref. Since the output of the operational amplifier 51 is one input of the operational amplifier 50 through the resistor 57, the output finally converges to V0 = Vref.

【０００７】その結果トランジスタ６１，６２の温度ド
リフトによるバイアス変化はＡ／Ｄ変換器５３でデジタ
ル化され細分化して検知し、それを基にオペアンプ５０
の直流値制御を行うため、精度良く映像信号の黒レベル
を所定の電圧に固定できる。As a result, the bias change due to the temperature drift of the transistors 61 and 62 is digitized by the A / D converter 53 and is detected by subdividing it.
, It is possible to accurately fix the black level of the video signal to a predetermined voltage.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ＣＲＴ特性が経時変化しカットオフレベ
ルが変動しても、それを検知出来ないため、事実上黒レ
ベルが変動する事になる。また、映像入力は輝度調整に
より直流成分が大きく変化するので、トランジスタ６
１，６２で構成する増幅回路のダイナミックレンジを広
く設計する必要があるといった問題を有していた。However, in the above configuration, even if the CRT characteristic changes with time and the cutoff level fluctuates, it cannot be detected, so that the black level actually fluctuates. Further, since the DC component of the video input greatly changes due to the brightness adjustment, the transistor 6
There is a problem that it is necessary to design a wide dynamic range of the amplifier circuit constituted by the circuits 1 and 62.

【０００９】本発明はかかる点に鑑み、映像信号のＡＰ
Ｌ変化による黒レベルの変動とＣＲＴ特性の変動による
黒レベルの変動を抑え、常に良好な黒レベルの再現を行
う映像信号処理装置を提供する事を目的とする。In view of the above, the present invention has been made in consideration of the AP of a video signal.
It is an object of the present invention to provide a video signal processing apparatus that suppresses a change in black level due to a change in L and a change in black level due to a change in CRT characteristics and always reproduces a good black level.

【００１０】[0010]

【課題を解決するための手段】本発明は、表示画像の輝
度を制御するためのテスト信号を発生する発生手段と、
発生手段からのテスト信号を映像信号の帰線期間に重畳
する重畳手段と、重畳手段からの映像信号のテスト信号
重畳期間以外の帰線期間で直流再生をする帰還型の第１
の直流再生手段と、第１の直流再生手段の出力に結合し
映像信号に重畳されたテスト信号期間で直流再生をする
第２の直流再生手段と、第２の直流再生手段の出力を負
荷に供給し負荷に誘起される負荷電流からテスト信号を
検出して第２の直流再生手段に帰還する電流検出手段と
で構成されている。SUMMARY OF THE INVENTION The present invention comprises a generating means for generating a test signal for controlling the brightness of a displayed image;
Superimposing means for superimposing a test signal from a generating means on a retrace period of a video signal; and a feedback type first for performing DC reproduction in a retrace period other than the test signal superimposing period of the video signal from the superimposing means.
DC regeneration means, a second DC regeneration means coupled to an output of the first DC regeneration means and performing DC regeneration in a test signal period superimposed on a video signal, and an output of the second DC regeneration means as a load. Current detecting means for detecting a test signal from the load current supplied and induced in the load and returning the test signal to the second DC regeneration means.

【００１１】[0011]

【作用】本発明は前記した構成により、アパーチャーコ
ントロール，マトリクス処理，ＡＢＬ等による映像信号
の基準レベルのダイナミック的な変動は、第１の帰還制
御ループが制御し、ＣＲＴ特性等による映像信号の基準
レベルのスタティック的な変動は、第２の帰還制御ルー
プが制御する事で、出力画像の黒レベルを常に一定にで
きる。According to the present invention, the first feedback control loop controls the dynamic fluctuation of the reference level of the video signal due to aperture control, matrix processing, ABL, etc. By controlling the static fluctuation of the level by the second feedback control loop, the black level of the output image can always be kept constant.

【００１２】また、映像信号の帰線期間にテスト信号を
重畳する事で、Ｇ，Ｂ，Ｒの輝度のトラッキングが容易
に取れる。また、輝度を制御するテスト信号を垂直帰線
期間と水平帰線期間に重畳し、カソード電流の検出は垂
直帰線期間毎に行い、この垂直帰線期間毎に検出した信
号に基づき水平帰線期間毎のテスト信号をクランプする
事で、カソード電流の検出による制御を等価的に水平帰
線期間毎に行うことができる。Further, by superimposing the test signal during the blanking period of the video signal, tracking of the luminance of G, B, and R can be easily performed. Further, a test signal for controlling the luminance is superimposed on the vertical retrace period and the horizontal retrace period, and the cathode current is detected for each vertical retrace period, and the horizontal retrace is performed based on the signal detected for each vertical retrace period. By clamping the test signal for each period, control by detecting the cathode current can be equivalently performed for each horizontal retrace period.

【００１３】[0013]

【実施例】（図１）は本発明の第１の実施例における映
像信号処理装置のブロック図を示すものである。（図
１）において、１０は映像信号の帰線期間にテスト信号
を重畳するための重畳部、１１は第１の直流再生部、１
２はＣＲＴの駆動信号を発生するための増幅回路、１３
は第２の直流再生部、１４は映像信号によって誘起され
るカソード電流からテスト信号を検出する電流検出部、
１５は増幅回路１２の出力から映像信号の基準レベルを
検出し第１の直流再生部１１を制御する信号を発生する
信号発生部、１６は重畳部１０で重畳するテスト信号を
発生する発生部である。FIG. 1 is a block diagram of a video signal processing apparatus according to a first embodiment of the present invention. In FIG. 1, reference numeral 10 denotes a superimposing unit for superimposing a test signal on a blanking period of a video signal, 11 denotes a first DC reproducing unit,
2 is an amplifier circuit for generating a CRT drive signal, 13
Is a second DC regeneration unit, 14 is a current detection unit that detects a test signal from a cathode current induced by a video signal,
Reference numeral 15 denotes a signal generation unit that detects a reference level of a video signal from an output of the amplifier circuit 12 and generates a signal for controlling the first DC reproduction unit 11, and 16 denotes a generation unit that generates a test signal to be superimposed by the superimposition unit 10. is there.

【００１４】また、（図１）において、第１の直流再生
部１１と増幅回路１２と信号発生部１５で構成されるル
ープを第１の帰還制御ループ、第２の直流再生部１３と
電流検出部１４で構成されるループを第２の帰還制御ル
ープとする。以上のように構成されたこの実施例の映像
信号処理装置において、以下その動作を説明する。In FIG. 1, a loop composed of a first DC regeneration unit 11, an amplifier circuit 12, and a signal generation unit 15 is defined as a first feedback control loop. The loop configured by the unit 14 is referred to as a second feedback control loop. The operation of the video signal processing apparatus according to this embodiment configured as described above will be described below.

【００１５】発生部１６では、ブライトネスボリューム
の調整で振幅が変化するテスト信号を発生している。こ
のテスト信号は、映像信号の輝度のトラッキングをとる
ための信号である。以後、このテスト信号をＢＲＰ（Ｂ
RIGHTNESS ＰULSE）と記す。また、発生部１６では、ク
ランプパルスやＢＲＰの変化を検出するためのサンプリ
ングパルスを発生している。これらのパルスの発生タイ
ミングについては後に述べる。The generator 16 generates a test signal whose amplitude changes by adjusting the brightness volume. This test signal is a signal for tracking the luminance of the video signal. Thereafter, this test signal is transmitted to the BRP ( B
R IGHTNESS P ULSE). Further, the generation unit 16 generates a sampling pulse for detecting a change in the clamp pulse or the BRP. The generation timing of these pulses will be described later.

【００１６】次に（図２）を用い、重畳部１０の動作を
詳細に述べる。（図２）において、１０１は映像信号ク
ランプ回路、１０２はスイッチ回路、１０３はテスト信
号クランプ回路である。（図２）において、映像信号は
映像信号クランプ回路１０１でペデスタルレベルをクラ
ンプされ、テスト信号ＢＲＰはテスト信号クランプ回路
１０３でクランプされ、その出力はそれぞれスイッチ回
路１０２の入力となる。スイッチ回路１０２は、スイッ
チコントロール信号に従い、映像信号とテスト信号を切
り換えて出力する。その結果、スイッチ回路１０２の出
力は、映像信号の帰線期間にテスト信号が重畳された信
号となる。このＢＲＰ信号は、Ｇ，Ｂ，Ｒの各映像信号
の帰線期間に振幅，位相共に等しく重畳される。Next, the operation of the superposition unit 10 will be described in detail with reference to FIG. In FIG. 2, reference numeral 101 denotes a video signal clamp circuit, 102 denotes a switch circuit, and 103 denotes a test signal clamp circuit. In FIG. 2, the pedestal level of the video signal is clamped by a video signal clamp circuit 101, the test signal BRP is clamped by a test signal clamp circuit 103, and the output thereof is input to a switch circuit 102. The switch circuit 102 switches and outputs a video signal and a test signal according to a switch control signal. As a result, the output of the switch circuit 102 becomes a signal in which the test signal is superimposed during the blanking period of the video signal. The BRP signal is superposed equally on both the amplitude and the phase during the retrace period of each of the G, B, and R video signals.

【００１７】次に（図３）を用いて第１の帰還制御ルー
プの動作を述べる。第１の帰還制御ループは、第１の直
流再生部１１において映像信号のペデスタルレベルの直
流再生を制御するフィードバッククランプループであ
る。（図３）において、１１は第１の直流再生部、１２
は増幅回路、１５０はレベルシフト回路、１５１はサン
プルホールド回路、１５２は比較器である。Next, the operation of the first feedback control loop will be described with reference to FIG. The first feedback control loop is a feedback clamp loop that controls DC reproduction of the pedestal level of the video signal in the first DC reproduction unit 11. In FIG. 3, reference numeral 11 denotes a first DC regeneration unit;
Denotes an amplification circuit, 150 denotes a level shift circuit, 151 denotes a sample and hold circuit, and 152 denotes a comparator.

【００１８】増幅回路１２の出力は、レベルシフト回路
１５０で適当な振幅にされサンプルホールド回路１５１
に入力される。サンプルホールド回路１５１は、増幅回
路１２の出力から水平帰線期間毎にペデスタルレベルを
検出する。比較器１５２は、サンプルホールド回路１５
１で検出したペデスタルレベルと基準電圧ＶPとを比較
し、増幅回路１２の出力が常に一定の直流再生になるよ
うに、第１の直流再生部１１に対し制御電圧を出力して
いる。このとき基準電圧ＶPは、増幅回路１２の周波数
特性やリニアリティなどが、常に最良な動作状態になる
ように選択される。その結果、増幅回路１２の出力は、
第１の帰還制御ループにより水平期間毎にペデスタルク
ランプされた映像信号となる。The output of the amplifier circuit 12 is adjusted to an appropriate amplitude by the level shift circuit 150, and the sample and hold circuit 151
Is input to The sample hold circuit 151 detects a pedestal level from the output of the amplifier circuit 12 every horizontal retrace period. The comparator 152 is connected to the sample hold circuit 15
The pedestal level detected in step 1 is compared with the reference voltage VP, and a control voltage is output to the first DC regeneration unit 11 so that the output of the amplifier circuit 12 always performs a constant DC regeneration. At this time, the reference voltage VP is selected such that the frequency characteristics and the linearity of the amplifier circuit 12 are always in the best operation state. As a result, the output of the amplifier circuit 12 becomes
The video signal is pedestal-clamped every horizontal period by the first feedback control loop.

【００１９】次に、第２の帰還制御ループについて（図
４）を用い説明する。第２の帰還制御ループもフィード
バッククランプのループである。（図４）において、１
３は第２の直流再生部であり、１４０は電流検出器であ
り、１４１は電流−電圧変換器であり（以降Ｉ−Ｖ変換
器と記す）、１４２はサンプルホールド回路であり、１
４３は比較器である。Next, the second feedback control loop will be described with reference to FIG. The second feedback control loop is also a feedback clamp loop. (FIG. 4)
Reference numeral 3 denotes a second DC regeneration unit; 140, a current detector; 141, a current-voltage converter (hereinafter, referred to as an IV converter); 142, a sample-and-hold circuit;
43 is a comparator.

【００２０】（図４）において、電流検出器１４０は、
第２の直流再生部１３の出力をカソードに供給し、映像
信号によって誘起されたカソード電流を検出する。電流
検出器１４０で検出された電流信号は、Ｉ−Ｖ変換器１
４１で電流信号から電圧信号に変換される。また、サン
プルホールド回路１４２では、Ｉ−Ｖ変換器１４１の出
力からＢＲＰによる信号を検出し保持する。さらに比較
器１４３において、サンプルホールド回路１４２の出力
Ｖ2と基準信号ＶBを比較して、常にＶ2＝ＶBになるよう
に直流再生部１３を制御する信号を発生している。直流
再生部１３は、比較器１４３からの制御信号によりＢＲ
Ｐの波高値レベルをクランプし、映像信号の直流再生を
している。その結果、カソードに入力される映像信号
は、ＢＲＰによって誘起されるカソード電流が常に一定
になる様に制御される。In FIG. 4, the current detector 140 is
The output of the second DC regeneration unit 13 is supplied to the cathode, and the cathode current induced by the video signal is detected. The current signal detected by the current detector 140 is output from the IV converter 1
At 41, the current signal is converted to a voltage signal. The sample and hold circuit 142 detects and holds a signal based on BRP from the output of the IV converter 141. Further, the comparator 143 compares the output V2 of the sample and hold circuit 142 with the reference signal VB, and generates a signal for controlling the DC regeneration unit 13 so that V2 always equals VB. The DC regeneration unit 13 uses the control signal from the comparator 143 to output the BR
The peak value level of P is clamped, and DC reproduction of the video signal is performed. As a result, the video signal input to the cathode is controlled such that the cathode current induced by the BRP is always constant.

【００２１】次に、ブライトネスの調整について述べ
る。（図５）で示すように、画像の輝度は、ＣＲＴ駆動
信号のカットオフレベルからの電圧Ｖ_CRTの約３乗に比
例する。また一般に、Ｇ，Ｂ，Ｒのカットオフレベルは
異なる。しかし、Ｇ，Ｂ，Ｒにおいて、ＶBをそれぞれ
調整することにより、ＢＲＰの波高レベルをカットオフ
レベルにそれぞれ調整する事が出来る。その結果、（図
６）のように、ＢＲＰの振幅を変化させれば、相対的に
カットオフレベルとの電圧が変化し輝度が変化する。
（図６）において、ブライトネスを上げる前と上げた後
のＧ，Ｂ，ＲのＣＲＴ駆動信号のカットオフレベルから
の電圧をそれぞれＶbG，ＶbB，ＶbRおよびＶbG'，Ｖb
B'，ＶbR'とすると、ＢＲＰはＧ，Ｂ，Ｒに同じ振幅で
重畳されているので、ＶbG'−ＶbG＝ＶbB'−ＶbB＝Ｖb
R'−ＶbRとなり、輝度の変化はＧ，Ｂ，Ｒで一様となり
ブライトネスの調整ができる。Next, adjustment of brightness will be described. As shown in FIG. 5, the brightness of the image is proportional to the third power of the voltage V _CRT from the cutoff level of the CRT drive signal. Generally, the cutoff levels of G, B, and R are different. However, by adjusting VB in G, B, and R, the peak level of the BRP can be adjusted to the cutoff level. As a result, as shown in FIG. 6, if the amplitude of the BRP is changed, the voltage relative to the cutoff level changes and the luminance changes.
In FIG. 6, the voltages from the cut-off levels of the G, B, and R CRT drive signals before and after increasing the brightness are VbG, VbB, VbR, and VbG ′, Vb, respectively.
If B 'and VbR', the BRP is superimposed on G, B and R with the same amplitude, so that VbG'-VbG = VbB'-VbB = Vb
R′−VbR, and the change in luminance becomes uniform for G, B, and R, and the brightness can be adjusted.

【００２２】ここでブライトネス，バイアスの調整基準
をペデスタルレベル等でなくＢＲＰの波高値の電圧にし
たのは、コントラスト量が変化したとき、その変化情報
がブライトネス，バイアスの調整基準に伝達されない場
合、階調によって色相が変化してしまうからである。そ
の説明を（図７），（図８），（図９）を用い詳細に述
べる。Here, the brightness and bias adjustment reference is not the pedestal level or the like but the voltage of the peak value of the BRP. This is because the hue changes depending on the gradation. The description will be made in detail with reference to (FIG. 7), (FIG. 8), and (FIG. 9).

【００２３】ＢＲＰを重畳せず、ペデスタルレベルをバ
イアスの調整基準とした場合、コントラストとブライト
ネスの調整は（図７）で示されるように行われる。（図
８）は、上段（ａ）から下段（ｂ）のようにコントラス
トを変化させたとき、ペデスタルレベルを基準電位に設
定すると、階段波の最終段の階調で色相が変化する様子
を表したものである。色相はＧＢＲの明るさの比で決定
し、その明るさの比は基準電位からの電圧比に比例す
る。（図８）の上段において、基準電位であるクランプ
レベルから階段波の最終段までの電圧比は、例えば、 ＶBG：ＶBB：ＶBR＝３３：２３：１３ であるのに対し、下段では、その電圧比は、例えば、 ＶBG'：ＶBB'：ＶBR'＝１８：１３：８となり色相が変
化する。When the pedestal level is used as a reference for adjusting the bias without superimposing the BRP, the contrast and brightness are adjusted as shown in FIG. FIG. 8 shows how the hue changes at the final gradation of the staircase wave when the pedestal level is set to the reference potential when the contrast is changed from the upper stage (a) to the lower stage (b). It was done. The hue is determined by the brightness ratio of GBR, and the brightness ratio is proportional to the voltage ratio from the reference potential. In the upper stage (FIG. 8), the voltage ratio from the clamp level, which is the reference potential, to the last stage of the staircase wave is, for example, VBG: VBB: VBR = 33: 23: 13, whereas in the lower stage, the voltage ratio is The ratio becomes, for example, VBG ': VBB': VBR '= 18: 13: 8, and the hue changes.

【００２４】（図９）は、ＢＲＰパルスを重畳し、コン
トラスト量の変化にともないＢＲＰパルスの振幅も変化
した場合を示す。（図８）と異なり（図９）では上段
（ａ）から下段（ｂ）のようにコントラストが変化して
も、ＧＢＲそれぞれの基準電位と階段波の最終段との電
圧比は、例えば、 ＶBG：ＶBB：ＶBR＝ＶBG'：ＶBB'：ＶBR'＝１３：８：
３ と変化せず、従って色相の変化も起こらない。FIG. 9 shows a case where the BRP pulse is superimposed and the amplitude of the BRP pulse also changes with the change of the contrast amount. Unlike FIG. 8 (FIG. 9), the voltage ratio between the reference potential of each GBR and the last stage of the staircase wave is, for example, VBG even if the contrast changes from the upper stage (a) to the lower stage (b). : VBB: VBR = VBG ': VBB': VBR '= 13: 8:
3 and thus no change in hue.

【００２５】以上で説明したように、第１の帰還制御ル
ープは、映像信号を水平期間毎にクランプしてＡＰＬ変
化，アパーチャーコントロール等による水平サグを除去
し、さらに増幅回路１２が最良動作になるように映像信
号の直流値を監視している。また、その結果、増幅回路
１２のダイナミックレンジを狭く設計でき、回路の低電
力化が図れる。また、第２の帰還制御ループの制御は、
カソード電流の変動を監視しているので、ＣＲＴ特性の
経時的な変化によりカソード電流が変動するのに対して
も自動的に対応し変動を抑える。As described above, the first feedback control loop clamps the video signal every horizontal period to remove horizontal sag due to APL change, aperture control, and the like, and further, the amplifier circuit 12 operates optimally. Thus, the DC value of the video signal is monitored. As a result, the dynamic range of the amplifier circuit 12 can be designed to be narrow, and the power consumption of the circuit can be reduced. The control of the second feedback control loop is as follows:
Since the fluctuation of the cathode current is monitored, even if the cathode current fluctuates due to the time-dependent change of the CRT characteristic, the fluctuation is suppressed automatically.

【００２６】次に、（図１０）に第２の帰還制御ループ
の回路図を示す。（図１０）において、３１はＰＮＰト
ランジスタ、３２はダイオード、３３は抵抗器、３４，
３５はバッファ、３６はスイッチ、３７はホールドコン
デンサ、３８はオペアンプ、３９はアナログスイッチ、
４０はコンデンサ、４１は抵抗器である。Next, FIG. 10 shows a circuit diagram of the second feedback control loop. In FIG. 10, 31 is a PNP transistor, 32 is a diode, 33 is a resistor, 34,
35 is a buffer, 36 is a switch, 37 is a hold capacitor, 38 is an operational amplifier, 39 is an analog switch,
40 is a capacitor and 41 is a resistor.

【００２７】また、（図１１）、（図１２）は、発生部
１６で発生する各パルスのタイミングチャートである。
（図１１）は、映像信号を水平帰線期間でみた場合であ
り、（図１１（ａ））は映像信号、（図１１（ｂ））は
ＢＲＰ、（図１１（ｃ））はサンプルホールド回路１５
１のサンプリングパルス、（図１１（ｄ））はアナログ
スイッチ３９のコントロール信号である。FIGS. 11 and 12 are timing charts of each pulse generated by the generator 16. FIG.
(FIG. 11) shows a case where the video signal is viewed during the horizontal retrace period. (FIG. 11 (a)) is a video signal, (FIG. 11 (b)) is a BRP, and (FIG. 11 (c)) is a sample hold. Circuit 15
One sampling pulse (FIG. 11D) is a control signal for the analog switch 39.

【００２８】（図１２）は、映像信号を垂直帰線期間で
みた場合であり、（図１２（ａ））は映像信号、（図１
２（ｂ））はＢＲＰ、（図１２（ｃ））はサンプルホー
ルド回路１５１のサンプリングパルス、（図１２
（ｄ））はアナログスイッチ３９のコントロール信号、
（図１２（ｅ））はサンプルホールド回路１４２のサン
プリングパルスである。FIG. 12 shows a case where the video signal is viewed during the vertical blanking period. FIG. 12A shows the video signal and FIG.
2 (b)) is the BRP, (FIG. 12 (c)) is the sampling pulse of the sample and hold circuit 151, (FIG.
(D)) is a control signal of the analog switch 39,
FIG. 12E shows a sampling pulse of the sample hold circuit 142.

【００２９】ＰＮＰトランジスタ３１のベースに加えら
れた映像信号によって、カソードに誘起されるカソード
電流Ｉkは、ＰＮＰトランジスタ３１のエミッタを通
り、ほとんど全てコレクタから抵抗器３３に流れる。抵
抗器３３に流れ込んだカソード電流は、ここで電流−電
圧変換され、Ｖk＝Ｉk・Ｒ（Ｒ：抵抗器３３の抵抗値）
となる。バッファ３４，３５とスイッチ３６とホールド
コンデンサ３７はサンプルホールド回路を構成する。抵
抗器３３で電圧変換され、バッファ３４を通過した信号
は、（図１２（ｅ））に示すサンプリングパルスでコン
トロールされたスイッチ３６の開閉により、垂直帰線期
間毎のＢＲＰの波高値レベル信号ＶkBのみが通過し、ホ
ールドコンデンサ３７に蓄えられる。ＶkBはバッファ３
５を経てオペアンプ３８で基準信号ＶBと比較される。The cathode current Ik induced at the cathode by the video signal applied to the base of the PNP transistor 31 passes through the emitter of the PNP transistor 31 and almost entirely flows from the collector to the resistor 33. The cathode current flowing into the resistor 33 is subjected to current-voltage conversion, and Vk = IkR (R: resistance value of the resistor 33)
Becomes The buffers 34 and 35, the switch 36, and the hold capacitor 37 constitute a sample and hold circuit. The signal that has been converted in voltage by the resistor 33 and passed through the buffer 34 is converted into a peak value level signal VkB of the BRP for each vertical retrace period by opening and closing a switch 36 controlled by a sampling pulse shown in FIG. Only passes through and is stored in the hold capacitor 37. VkB is buffer 3
After 5, it is compared with the reference signal VB by the operational amplifier 38.

【００３０】オペアンプ３８の出力は、（図１１
（ｄ））のパルスにより水平帰線期間毎に開閉するアナ
ログスイッチ３９を通し、コンデンサ４０を充電する。
この時、オペアンプ３８でＶkB＞ＶBであれば、コンデ
ンサ４０の充電電圧は上昇するので、ＰＮＰトランジス
タ３１のベース電位は上がり、ＰＮＰトランジスタ３１
のエミッタに流れ込むカソード電流が減少する。そのた
めＶkBも減少する。また、オペアンプ３８でＶkB＜ＶB
であれば、コンデンサ４０の充電電圧は減少するので、
ＰＮＰトランジスタ３１のベース電位は下がり、ＰＮＰ
トランジスタ３１のエミッタに流れ込むカソード電流が
増加する。そのためＶkBは増加する。その結果、最終的
にＢＲＰの波高値は、水平帰線期間毎にオペアンプ３８
でＶkB＝ＶBとなるレベルに収束する。The output of the operational amplifier 38 is shown in FIG.
The capacitor 40 is charged through the analog switch 39 which opens and closes every horizontal retrace period by the pulse of (d)).
At this time, if VkB> VB in the operational amplifier 38, the charging voltage of the capacitor 40 increases, so that the base potential of the PNP transistor 31 increases and the PNP transistor 31
The cathode current flowing into the emitter of the transistor decreases. Therefore, VkB also decreases. In addition, VkB <VB
Then, since the charging voltage of the capacitor 40 decreases,
The base potential of the PNP transistor 31 drops,
The cathode current flowing into the emitter of the transistor 31 increases. Therefore, VkB increases. As a result, the peak value of the BRP finally becomes the operational amplifier 38 every horizontal retrace period.
Converges to a level where VkB = VB.

【００３１】ここでカソード電流の検出を垂直帰線期間
毎に重畳しているＢＲＰのみから行う理由は、ＰＮＰト
ランジスタ３１と抵抗器３３で構成するカソード電流の
検出回路の特性による。ＢＲＰによる電流は、出力画像
の画質を損なわないように数μＡから数十μＡで設定し
なければない。このような低電流時において検出回路の
パルス特性は悪く、水平帰線期間のような短い期間で
は、ＢＲＰによる信号を検出できない。そのため、垂直
帰線期間に広いパルス幅のＢＲＰを重畳させる事によ
り、有効走査期間の信号に影響する事なく低電流の信号
を検出する。The reason why the detection of the cathode current is performed only from the BRP superimposed for each vertical blanking period depends on the characteristics of the cathode current detection circuit composed of the PNP transistor 31 and the resistor 33. The current due to the BRP must be set at several μA to several tens μA so as not to impair the image quality of the output image. At such a low current, the pulse characteristics of the detection circuit are poor, and a signal due to BRP cannot be detected in a short period such as a horizontal blanking period. Therefore, by superimposing a BRP having a wide pulse width in the vertical flyback period, a low-current signal is detected without affecting the signal in the effective scanning period.

【００３２】この垂直帰線期間毎に重畳したＢＲＰを検
出し、この検出信号に基づき水平帰線期間毎のＢＲＰを
クランプする事で、ＢＲＰによるカソード電流の制御を
等価的に水平帰線期間毎に行うことができる。By detecting the BRP superimposed in each vertical blanking period and clamping the BRP in each horizontal blanking period based on this detection signal, the control of the cathode current by the BRP is equivalently performed in each horizontal blanking period. Can be done.

【００３３】以上説明したように２つの直流再生の帰還
制御ループにより、ＡＰＬ等の信号レベルの変化による
黒レベルのダイナミック的な変動とＣＲＴ特性の変化に
よる黒レベルのスタティック的な変動を抑え、常に良好
な黒レベルを再現する。さらにＧ，Ｂ，Ｒに等しくテス
ト信号を重畳し監視する事で、輝度のトラッキングを容
易かつ良好にとることが出来る。As described above, the dynamic control of the black level due to the change in the signal level of the APL or the like and the static fluctuation of the black level due to the change in the CRT characteristic are suppressed by the two feedback control loops of the DC regeneration. Reproduces a good black level. Further, by superimposing and monitoring a test signal equal to G, B, and R, it is possible to easily and favorably track the luminance.

【００３４】なお、本実施例ではテレビジョン受像機の
一例であり、本装置を組み込む機器を限定するものでな
い。また、第１の帰還制御ループの動作を映像信号のペ
デスタルレベルをクランプするものとして説明したが、
他のレベルを映像信号の基準レベルとして設定し、その
レベルをクランプするような動作としても良い。Note that the present embodiment is an example of a television receiver, and does not limit equipment in which the present apparatus is incorporated. Also, the operation of the first feedback control loop has been described as clamping the pedestal level of the video signal.
Another level may be set as the reference level of the video signal, and the operation may be such that the level is clamped.

【００３５】また、垂直帰線期間に重畳する電流検出用
のＢＲＰを、（図１２（ｂ））で説明したが、これは電
流検出用ＢＲＰの垂直帰線期間に重畳する位相、パルス
幅を限定するものではない。また、重畳部１０の動作を
スイッチ回路１０２を用いた映像信号とテスト信号の切
り換えによる重畳方法で説明したが、例えば、映像信号
にテスト信号を加算する方法、またはその他の方法で映
像信号にテスト信号を重畳させても良いことは言うまで
もない。The BRP for current detection superimposed on the vertical flyback period has been described with reference to FIG. 12 (b). It is not limited. Further, the operation of the superimposing unit 10 has been described in the superimposition method by switching between the video signal and the test signal using the switch circuit 102. For example, a test signal is added to the video signal, or the test method is applied to the video signal by another method. It goes without saying that the signal may be superimposed.

【００３６】[0036]

【発明の効果】以上説明したように本発明によれば、増
幅回路の動作の最適バイアスを保持するためのフィード
バッククランプと映像信号のブライトネス調整のための
フィードバッククランプという２つの直流再生回路によ
り、システムの総合的な周波数特性とダイナミックレン
ジを良くする事が出来る。As described above, according to the present invention, the system is constituted by two DC reproduction circuits, namely, a feedback clamp for holding the optimum bias of the operation of the amplifier circuit and a feedback clamp for adjusting the brightness of the video signal. Can improve the overall frequency characteristics and dynamic range.

【００３７】また本発明では、カソード電流を検出して
制御を行っているので、ＣＲＴ側での特性変化も検出し
て自動的にその変動も抑える事が出来る。また本発明で
は、テスト信号によるカソード電流の検出は垂直帰線期
間毎に行い、この垂直帰線期間毎に検出した信号に基づ
き水平帰線期間毎のテスト信号をクランプする事で、カ
ソード電流の検出による制御を等価的に水平帰線期間毎
に行うことが出来るので、その実用的効果は大きい。Further, in the present invention, since the control is performed by detecting the cathode current, it is possible to detect the characteristic change on the CRT side and automatically suppress the change. Further, in the present invention, the detection of the cathode current by the test signal is performed for each vertical blanking period, and the test signal for each horizontal blanking period is clamped based on the signal detected for each vertical blanking period. Since control by detection can be equivalently performed for each horizontal retrace period, the practical effect is large.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例における映像信号処理装
置の基本構成を示すブロック図FIG. 1 is a block diagram illustrating a basic configuration of a video signal processing device according to a first embodiment of the present invention.

【図２】同実施例の重畳部における詳細な構成を示すブ
ロック図FIG. 2 is a block diagram showing a detailed configuration of a superimposing unit of the embodiment.

【図３】同実施例の第１の帰還制御ループにおける詳細
な構成を示すブロック図FIG. 3 is a block diagram showing a detailed configuration of a first feedback control loop of the embodiment.

【図４】同実施例の第２の帰還制御ループにおける詳細
な構成を示すブロック図FIG. 4 is a block diagram showing a detailed configuration of a second feedback control loop of the embodiment.

【図５】同実施例の動作を説明するための映像信号の波
形図FIG. 5 is a waveform diagram of a video signal for explaining the operation of the embodiment.

【図６】（ａ）同実施例のＣＲＴ駆動信号のＧＢＲの各
波形図 （ｂ）（ａ）の状態よりブライトネスを上げた場合のＣ
ＲＴ駆動信号のＧＢＲの各波形図FIG. 6A is a diagram showing GBR waveforms of a CRT drive signal according to the embodiment. FIG. 6B is a graph showing a case where the brightness is increased from the state shown in FIG.
GBR waveform chart of RT drive signal

【図７】（ａ）映像信号の波形図 （ｂ）同実施例と比較のため映像信号を（ａ）の状態よ
り従来の方法でコントラストを上げた場合の波形図 （ｃ）同様にブライトネスを上げた場合の波形図7A is a waveform diagram of a video signal. FIG. 7B is a waveform diagram of a video signal in which contrast is increased from the state of FIG. Waveform diagram when raised

【図８】（ａ）ペデスタルレベルを基準とした映像信号
の波形図 （ｂ）（ａ）の状態よりコントラストを下げた場合の波
形図8A is a waveform diagram of a video signal based on a pedestal level. FIG. 8B is a waveform diagram when the contrast is lowered from the state of FIG.

【図９】（ａ）ＢＲＰの波高値のレベルを基準とした映
像信号の波形図 （ｂ）（ａ）の状態よりコントラストを下げた場合の波
形図9A is a waveform diagram of a video signal based on the level of the peak value of BRP. FIG. 9B is a waveform diagram when the contrast is lowered from the state of FIG. 9A.

【図１０】同実施例の第１の帰還制御ループの回路図FIG. 10 is a circuit diagram of a first feedback control loop of the embodiment.

【図１１】同実施例の動作を示す水平帰線期間における
各パルスのタイミングチャートFIG. 11 is a timing chart of each pulse during a horizontal retrace period showing the operation of the embodiment.

【図１２】同実施例の動作を示す垂直帰線期間における
各パルスのタイミングチャートFIG. 12 is a timing chart of each pulse in a vertical flyback period showing the operation of the embodiment.

【図１３】従来の映像信号処理装置の構成を示すブロッ
ク図FIG. 13 is a block diagram showing a configuration of a conventional video signal processing device.

【図１４】（ａ）従来例の動作を説明するための映像信
号の波形図 （ｂ）（ａ）の状態よりＡＰＬが高い映像信号の波形図14A is a waveform diagram of a video signal for explaining the operation of the conventional example. FIG. 14B is a waveform diagram of a video signal having a higher APL than the state of FIG.

【符号の説明】[Explanation of symbols]

１０ 重畳部（重畳手段） １１ 第１の直流再生部（第１の直流再生手段） １２ 増幅回路 １３ 第２の直流再生部（第２の直流再生手段） １４ 電流検出部（電流検出手段） １５ 信号発生部（信号発生手段） １６ 発生部（発生手段） DESCRIPTION OF SYMBOLS 10 Superposition part (superposition means) 11 1st direct current reproduction | regeneration part (1st direct current reproduction | regeneration means) 12 Amplifier circuit 13 2nd direct current reproduction | regeneration part (2nd direct current reproduction | regeneration means) 14 Current detection part (current detection means) 15 Signal generator (signal generator) 16 Generator (generator)

フロントページの続き (56)参考文献 特開 昭60−186185（ＪＰ，Ａ) 特開 昭50−88927（ＪＰ，Ａ) 特開 平３−79167（ＪＰ，Ａ) 特開 平１−252072（ＪＰ，Ａ) 実開 平１−162972（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/14 - 5/217Continuation of the front page (56) References JP-A-60-186185 (JP, A) JP-A-50-88927 (JP, A) JP-A-3-79167 (JP, A) JP-A-1-2502072 (JP, A) , A) Hikaru 1-162972 (JP, U) (58) Fields investigated (Int. Cl. ⁶ , DB name) H04N 5/14-5/217

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】表示画像の輝度を制御するためのテスト信
号を発生するための発生手段と、前記発生手段からの前
記テスト信号を映像信号の帰線期間に重畳させるための
重畳手段と、前記重畳手段の出力信号の前記テスト信号
重畳期間以外の帰線期間内で直流再生を行う帰還型の第
１の直流再生手段と、前記第１の直流再生手段の出力と
結合し、前記テスト信号が重畳された期間で直流再生を
行う第２の直流再生手段と、前記第２の直流再生手段か
らの出力を負荷に供給し、前記負荷に誘起される負荷電
流から前記テスト信号を検出し、その検出信号を第２の
直流再生手段に帰還させる電流検出手段とを備えた映像
信号処理装置。A generating means for generating a test signal for controlling the luminance of a display image; a superimposing means for superimposing the test signal from the generating means on a blanking period of a video signal; A feedback-type first DC regeneration unit that performs DC regeneration in a flyback period other than the test signal superimposition period of the output signal of the superimposition unit; and an output of the first DC regeneration unit, wherein the test signal is A second DC regeneration unit for performing DC regeneration in the superimposed period, supplying an output from the second DC regeneration unit to a load, detecting the test signal from a load current induced in the load, A video signal processing device comprising: a current detection unit that feeds back a detection signal to the second DC regeneration unit. 【請求項２】発生手段が映像信号の水平帰線期間と垂直
帰線期間にテスト信号を発生し、電流検出手段は垂直帰
線期間の前記テスト信号で電流検出を行い、第２の直流
再生手段は水平帰線期間の前記テスト信号で直流再生す
ることを特徴とする請求項１記載の映像信号処理装置。A generating means for generating a test signal during a horizontal retrace period and a vertical retrace period of the video signal; a current detecting means for detecting a current based on the test signal during the vertical retrace period; 2. The video signal processing apparatus according to claim 1, wherein said means performs DC reproduction using the test signal during a horizontal blanking period.