JP2827484B2 - インバータ制御回路 - Google Patents
インバータ制御回路Info
- Publication number
- JP2827484B2 JP2827484B2 JP2246254A JP24625490A JP2827484B2 JP 2827484 B2 JP2827484 B2 JP 2827484B2 JP 2246254 A JP2246254 A JP 2246254A JP 24625490 A JP24625490 A JP 24625490A JP 2827484 B2 JP2827484 B2 JP 2827484B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- inverter
- output
- control circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、系統に電力を供給するための発電システ
ムにおける連系用インバータのインバータ制御回路に係
り、特に系統に注入する電流波形歪みを低減すると共に
電力演算回路を簡易に構成することができるインバータ
制御回路に関する。
ムにおける連系用インバータのインバータ制御回路に係
り、特に系統に注入する電流波形歪みを低減すると共に
電力演算回路を簡易に構成することができるインバータ
制御回路に関する。
従来、第５図に示すような構成の発電システムにおい
て、連系用インバータに使用するため、第６図に示すよ
うな構成のインバータ制御回路が知られている。第５図
において参照符号10は発電システムを示し、この発電シ
ステム10は例えば燃料電池等の電池12、インバータ14、
電池12を運転するために必要な補機16、低次フィルタ1
8、リアクトル20および出力端子22から構成される。電
池12の出力は、インバータ14により直流から交流に変換
され、リアクトル20を介して出力端子22に供給されると
共に一部は低次フィルタ18を介して補機16に供給され
る。また、補機16の出力は電池12に供給されている。さ
らに、発電システム10には、インバータ14の出力電流I0
を検出する電流検出器24、出力端子22へ供給される出力
電流I1を検出する電流検出器26および出力電圧V1を検出
する電圧検出器28がそれぞれ取付けられ、これらの検出
電流I0、I1および検出電圧V1が、第６図のインバータ制
御回路に入力される。
て、連系用インバータに使用するため、第６図に示すよ
うな構成のインバータ制御回路が知られている。第５図
において参照符号10は発電システムを示し、この発電シ
ステム10は例えば燃料電池等の電池12、インバータ14、
電池12を運転するために必要な補機16、低次フィルタ1
8、リアクトル20および出力端子22から構成される。電
池12の出力は、インバータ14により直流から交流に変換
され、リアクトル20を介して出力端子22に供給されると
共に一部は低次フィルタ18を介して補機16に供給され
る。また、補機16の出力は電池12に供給されている。さ
らに、発電システム10には、インバータ14の出力電流I0
を検出する電流検出器24、出力端子22へ供給される出力
電流I1を検出する電流検出器26および出力電圧V1を検出
する電圧検出器28がそれぞれ取付けられ、これらの検出
電流I0、I1および検出電圧V1が、第６図のインバータ制
御回路に入力される。
このインバータ制御回路は第６図に示すように、電力
演算器32、有効電力設定器34、無効電力設定器36、加算
器38,40,48、調節器42,44,50、交流波形演算回路46、コ
ンパレータ52および駆動回路54等から構成されており、
次のように動作する。
演算器32、有効電力設定器34、無効電力設定器36、加算
器38,40,48、調節器42,44,50、交流波形演算回路46、コ
ンパレータ52および駆動回路54等から構成されており、
次のように動作する。
電力演算器32は、前記検出電流I1および検出電圧V1を
入力として演算処理を行い出力端子22における有効電力
Ｐおよび無効電力Ｑを検出する。この検出値ＰおよびＱ
は、制御回路内の各設定器34,36で設定された有効電力
指令Ｐ＊および無効電力指令Ｑ＊と加算器38,40にてそ
れぞれ偏差がとられ、各調節器42,44へ入力される。な
お、有効電力指令Ｐ＊および無効電力指令Ｑ＊は、それ
ぞれ次のように表される。
入力として演算処理を行い出力端子22における有効電力
Ｐおよび無効電力Ｑを検出する。この検出値ＰおよびＱ
は、制御回路内の各設定器34,36で設定された有効電力
指令Ｐ＊および無効電力指令Ｑ＊と加算器38,40にてそ
れぞれ偏差がとられ、各調節器42,44へ入力される。な
お、有効電力指令Ｐ＊および無効電力指令Ｑ＊は、それ
ぞれ次のように表される。
Ｐ＊VIcosθ Ｑ＊VIsinθ 但し、Ｖは系統電圧実効値、Ｉは系統電流（インバー
タ電流）実効値、θはＶとＩとの位相差である。調節器
42は、上記偏差が零、すなわち有効電力Ｐが有効電力指
令Ｐ＊と一致するように直軸電流指令Id ＊を出力し、調
節器44も同様に無効電力Ｑが無効電力指令Ｑ＊と一致す
るように横軸電流指令Iq ＊を出力する。これらの電流指
令Id ＊,Iq ＊から交流波形演算回路46は、系統30の周波
数に同期した交流電流指令Ｉ＊sin（ωｔ＋θ＊）を出
力するよう演算処理を行う。この交流電流指令と前記イ
ンバータ14の出力電流I0との偏差が加算器48にてとら
れ、この偏差が零となるよう、すなわち交流電流指令と
電流検出器24の出力電流I0とが一致するようにコンパレ
ータ52を介してインバータ14のオン・オフ比を調節す
る。すなわち、コンパレータ52は、調節器50の出力とキ
ャリア信号とを比較することにより所要のオン・オフ比
を有するパルスを出力し、このパルスを駆動回路54を介
してインバータ14の構成素子の制御弁を駆動することに
より、交流電流指令Ｉ＊sin（ωｔ＋θ＊）と電流検出
器24の出力電流I0とが一致するようにインバータ14を制
御するものである。このようにして、発電システム10の
出力端子22における電力調節を行っている。
タ電流）実効値、θはＶとＩとの位相差である。調節器
42は、上記偏差が零、すなわち有効電力Ｐが有効電力指
令Ｐ＊と一致するように直軸電流指令Id ＊を出力し、調
節器44も同様に無効電力Ｑが無効電力指令Ｑ＊と一致す
るように横軸電流指令Iq ＊を出力する。これらの電流指
令Id ＊,Iq ＊から交流波形演算回路46は、系統30の周波
数に同期した交流電流指令Ｉ＊sin（ωｔ＋θ＊）を出
力するよう演算処理を行う。この交流電流指令と前記イ
ンバータ14の出力電流I0との偏差が加算器48にてとら
れ、この偏差が零となるよう、すなわち交流電流指令と
電流検出器24の出力電流I0とが一致するようにコンパレ
ータ52を介してインバータ14のオン・オフ比を調節す
る。すなわち、コンパレータ52は、調節器50の出力とキ
ャリア信号とを比較することにより所要のオン・オフ比
を有するパルスを出力し、このパルスを駆動回路54を介
してインバータ14の構成素子の制御弁を駆動することに
より、交流電流指令Ｉ＊sin（ωｔ＋θ＊）と電流検出
器24の出力電流I0とが一致するようにインバータ14を制
御するものである。このようにして、発電システム10の
出力端子22における電力調節を行っている。
なお、第５図の発電システム10においては、電池12を
運転するために必要な補機16がリアクトル20の出力にフ
ィルタ18を介して接続されているが、電流検出器26はこ
の補機16への電流I2を除いて検出しており、出力電力検
出値P,Qには補機16の電力は含まれない。
運転するために必要な補機16がリアクトル20の出力にフ
ィルタ18を介して接続されているが、電流検出器26はこ
の補機16への電流I2を除いて検出しており、出力電力検
出値P,Qには補機16の電力は含まれない。
第７図は、第５図の各部の動作電流・電圧波形を示す
図である。インバータ14の出力電流I0は、出力電流I1と
補機電流I2とを合わせた電流となり、前記交流電流指令
も出力電流I1と補機電流I2とを合わせた値となる。従っ
て、出力端子22で検出される有効電力Ｐおよび無効電力
Ｑは、それぞれ次のように表される。
図である。インバータ14の出力電流I0は、出力電流I1と
補機電流I2とを合わせた電流となり、前記交流電流指令
も出力電流I1と補機電流I2とを合わせた値となる。従っ
て、出力端子22で検出される有効電力Ｐおよび無効電力
Ｑは、それぞれ次のように表される。
Ｐ＝（VI/2）cosθ Ｑ＝（VI/2）sinθ 但し、V,Iは第７図に示すようにそれぞれ出力電圧V1お
よび出力電流I1の波高値であり、θはV1とI1との位相差
である。
よび出力電流I1の波高値であり、θはV1とI1との位相差
である。
しかしながら、前述した発電システムにおけるインバ
ータ制御回路では、交流波形演算回路46は系統30への周
波数だけの交流演算しか行えないため、交流電流指令は
系統周波数の指令であり、補機16に流れる電流I2が高調
波電流を含んでいる場合には、系統30へ高調波電流を流
してしまうという問題があった。この問題を解決するた
め、従来の発電システム10では、補機16の入力部にフィ
ルタ18を接続して、補機16が高調波電流を流さないよう
にしていた。しかし、このフィルタ18には、系統周波数
程度の低次のフィルタを必要とするため、大形化すると
いう難点がある。
ータ制御回路では、交流波形演算回路46は系統30への周
波数だけの交流演算しか行えないため、交流電流指令は
系統周波数の指令であり、補機16に流れる電流I2が高調
波電流を含んでいる場合には、系統30へ高調波電流を流
してしまうという問題があった。この問題を解決するた
め、従来の発電システム10では、補機16の入力部にフィ
ルタ18を接続して、補機16が高調波電流を流さないよう
にしていた。しかし、このフィルタ18には、系統周波数
程度の低次のフィルタを必要とするため、大形化すると
いう難点がある。
また、補機16の電力ずれを補償するために補機16の外
側の電力を検出しなければならず、このため電流検出器
26や複雑で高価な電力演算器32を必要として発電システ
ムの価格が上昇するという問題もある。
側の電力を検出しなければならず、このため電流検出器
26や複雑で高価な電力演算器32を必要として発電システ
ムの価格が上昇するという問題もある。
そこで、本発明の目的は、発電システムのインバータ
制御回路において、補機電流に高調波電流が流れた場合
でも、発電システム装置の出力電流に高調波電流を流さ
ず、しかも高価な電力演算回路や大きな低次フィルタ等
を必要としない安価なインバータ制御回路を提供するこ
とにある。
制御回路において、補機電流に高調波電流が流れた場合
でも、発電システム装置の出力電流に高調波電流を流さ
ず、しかも高価な電力演算回路や大きな低次フィルタ等
を必要としない安価なインバータ制御回路を提供するこ
とにある。
前記目的を達成するため、本発明に係るインバータ制
御回路は、発電装置、該発電値を運転するための補機お
よび系統に電力を供給するインバータからなる発電シス
テムのインバータ制御回路において、発電システムの補
機に対し電流検出器と高次フィルタとを設け、前記電流
検出器により検出された電流検出値を、インバータ制御
回路の交流波形演算回路において得られるインバータの
出力電流指令に加算して、インバータの構成素子の制御
弁を制御するように構成することを特徴とする。
御回路は、発電装置、該発電値を運転するための補機お
よび系統に電力を供給するインバータからなる発電シス
テムのインバータ制御回路において、発電システムの補
機に対し電流検出器と高次フィルタとを設け、前記電流
検出器により検出された電流検出値を、インバータ制御
回路の交流波形演算回路において得られるインバータの
出力電流指令に加算して、インバータの構成素子の制御
弁を制御するように構成することを特徴とする。
本発明に係るインバータ制御回路によれば、インバー
タ出力電流はインバータ出力電流指令に対しわずかな遅
れで追従するため、補機電流はインバータが供給するこ
とになる。また、補機電流指令は交流波形演算回路から
出力されずに、補機電流検出器の出力がそのまま用いら
れるため、系統周波数以外の成分を含ませることができ
る。このため、補機電流には高調波電流が流れても出力
電流には高調波電流を流さない。従って、補機の入力部
のフィルタはインバータの追従遅れを補償する程度の小
形な高次フィルタを用いることができる。
タ出力電流はインバータ出力電流指令に対しわずかな遅
れで追従するため、補機電流はインバータが供給するこ
とになる。また、補機電流指令は交流波形演算回路から
出力されずに、補機電流検出器の出力がそのまま用いら
れるため、系統周波数以外の成分を含ませることができ
る。このため、補機電流には高調波電流が流れても出力
電流には高調波電流を流さない。従って、補機の入力部
のフィルタはインバータの追従遅れを補償する程度の小
形な高次フィルタを用いることができる。
また、本発明に係るインバータ制御回路によれば、交
流電流指令には補機電流は含まれず、そのまま出力電流
指令となる。電力は、電流と電圧の積であり、変動する
のは出力電圧値のみであるので、出力端子での電力を検
出しなくても、電力指令を出力電圧の絶対値で割算する
ことにより電流指令を得ることができる。このように構
成することによって、発電システムの出力部の電力を検
出するための電流検出器や電力演算器をなくすことがで
きる。
流電流指令には補機電流は含まれず、そのまま出力電流
指令となる。電力は、電流と電圧の積であり、変動する
のは出力電圧値のみであるので、出力端子での電力を検
出しなくても、電力指令を出力電圧の絶対値で割算する
ことにより電流指令を得ることができる。このように構
成することによって、発電システムの出力部の電力を検
出するための電流検出器や電力演算器をなくすことがで
きる。
次に、本発明に係るインバータ制御回路の実施例につ
き、添付図面を参照しながら以下詳細に説明する。
き、添付図面を参照しながら以下詳細に説明する。
第１図は、本発明に係るインバータ制御回路を用いた
発電システムの一実施例を示す構成図であり、第２図は
第１図に示す発電システムに適用するインバータ制御回
路のブロック線図である。なお、第１図および第２図に
おいて、従来例の第５図および第６図に示したものと同
一の構成部分については説明の便宜上、同一の参照符号
を付してその説明を省略する。すなわち第１図に示す発
電システム10において、補機電流I2を検出する電流検出
器58を新たに設け、補機16の入力部の低次フィルタ18の
代わりに高次フィルタ56を設けると共に、第２図に示す
インバータ制御回路においては加算器48の入力に電流検
出器58の出力（補機電流I2）を加算するよう構成する点
が従来例と異なる。
発電システムの一実施例を示す構成図であり、第２図は
第１図に示す発電システムに適用するインバータ制御回
路のブロック線図である。なお、第１図および第２図に
おいて、従来例の第５図および第６図に示したものと同
一の構成部分については説明の便宜上、同一の参照符号
を付してその説明を省略する。すなわち第１図に示す発
電システム10において、補機電流I2を検出する電流検出
器58を新たに設け、補機16の入力部の低次フィルタ18の
代わりに高次フィルタ56を設けると共に、第２図に示す
インバータ制御回路においては加算器48の入力に電流検
出器58の出力（補機電流I2）を加算するよう構成する点
が従来例と異なる。
従って、このように構成することにより、補機16に流
れる電流I2は、交流波形演算回路46の交流電流指令Ｉ＊
sin（ωｔ＋θ＊）とインバータ14の出力電流I0との偏
差に加算器48において加算され、この加算器48の出力が
調節器50の入力となる。以下、第６図と同様の回路動作
を行い、インバータ14の出力電流指令が調節器50,コン
パレータ52および駆動回路54を介してインバータ14の構
成素子の制御弁に対して出力される。
れる電流I2は、交流波形演算回路46の交流電流指令Ｉ＊
sin（ωｔ＋θ＊）とインバータ14の出力電流I0との偏
差に加算器48において加算され、この加算器48の出力が
調節器50の入力となる。以下、第６図と同様の回路動作
を行い、インバータ14の出力電流指令が調節器50,コン
パレータ52および駆動回路54を介してインバータ14の構
成素子の制御弁に対して出力される。
第８図は、第１図の各部の動作電流・電圧波形を示す
図である。インバータ14の出力電流I0は出力電流I1と補
機電流I2とを合わせた電流となり、交流電流指令により
流れる電流が出力電流I1と一致する。補機電流指令は交
流波形演算回路46からは出力されず、電流検出器58によ
る補機電流I2の検出出力がそのまま用いられるため、系
統周波数以外の成分の波形とすることができる。
図である。インバータ14の出力電流I0は出力電流I1と補
機電流I2とを合わせた電流となり、交流電流指令により
流れる電流が出力電流I1と一致する。補機電流指令は交
流波形演算回路46からは出力されず、電流検出器58によ
る補機電流I2の検出出力がそのまま用いられるため、系
統周波数以外の成分の波形とすることができる。
このため、補機16には高調波電流を流すことができ、
補機16に対して高調波電流を流しても出力電流I1には高
調波電流を含まず系統30に高調波電流を流すことはな
い。
補機16に対して高調波電流を流しても出力電流I1には高
調波電流を含まず系統30に高調波電流を流すことはな
い。
従って、補機16に高調波電流を流すことができるた
め、補機16の入力部のフィルタはインバータ14の追従遅
れを補償する程度の高次フィルタ56を用いればよい。な
お、出力端子22での有効電力Ｐおよび無効電力Ｑは、そ
れぞれ次のように表される。
め、補機16の入力部のフィルタはインバータ14の追従遅
れを補償する程度の高次フィルタ56を用いればよい。な
お、出力端子22での有効電力Ｐおよび無効電力Ｑは、そ
れぞれ次のように表される。
Ｐ＝（VI＊/2）cosθ＊ Ｑ＝（VI＊/2）sinθ＊ 但し、V,I＊は第８図に示すようにそれぞれ出力電圧V1
および出力電流I1の波高値であり、θ＊はV1とI1との位
相差である。
および出力電流I1の波高値であり、θ＊はV1とI1との位
相差である。
第３図は、本発明に係るインバータ制御回路を用いた
発電システムの別の実施例を示す構成図であり、第４図
は第３図に示す発電システムに適用するインバータ制御
回路のブロック線図である。なお、第３図および第４図
において、従来例の第５図および第６図に示したものと
同一の構成部分については説明の便宜上、同一の参照符
号を付してその説明を省略する。すなわち第３図に示す
発電システム10において、出力電流I1を検出する電流検
出器26の代わりに補機電流I2を検出する電流検出器58を
新たに設け、補機16の入力部の低次フィルタ18の代わり
に高次フィルタ56を設けると共に、第４図に示すインバ
ータ制御回路においては電力演算器32、加算器38,40お
よび調節器42,44を省略する代わりに、新たに出力電圧V
1を整流し平均化する平均化回路60および割算器62,64を
設け、さらに加算器48の入力に電流検出器58の出力（補
機電流I2）を加算するよう構成する点が従来例と異な
る。なお、平均化回路60は整流器で構成され、割算器6
2,64は平均化回路60の出力でそれぞれ有効電力指令Ｐ＊
および無効電力指令Ｑ＊を割算するよう回路構成され
る。
発電システムの別の実施例を示す構成図であり、第４図
は第３図に示す発電システムに適用するインバータ制御
回路のブロック線図である。なお、第３図および第４図
において、従来例の第５図および第６図に示したものと
同一の構成部分については説明の便宜上、同一の参照符
号を付してその説明を省略する。すなわち第３図に示す
発電システム10において、出力電流I1を検出する電流検
出器26の代わりに補機電流I2を検出する電流検出器58を
新たに設け、補機16の入力部の低次フィルタ18の代わり
に高次フィルタ56を設けると共に、第４図に示すインバ
ータ制御回路においては電力演算器32、加算器38,40お
よび調節器42,44を省略する代わりに、新たに出力電圧V
1を整流し平均化する平均化回路60および割算器62,64を
設け、さらに加算器48の入力に電流検出器58の出力（補
機電流I2）を加算するよう構成する点が従来例と異な
る。なお、平均化回路60は整流器で構成され、割算器6
2,64は平均化回路60の出力でそれぞれ有効電力指令Ｐ＊
および無効電力指令Ｑ＊を割算するよう回路構成され
る。
すなわち、有効電力指令Ｐ＊および無効電力指令Ｑ＊
は、それぞれ次のように表される。
は、それぞれ次のように表される。
Ｐ＊VIcosθ Ｑ＊VIsinθ 但し、Ｖは系統電圧実効値、Ｉは系統電流（インバー
タ電流）実効値、θはＶとＩとの位相差である。
タ電流）実効値、θはＶとＩとの位相差である。
従って、前記平均化回路60において、系統電圧を検出
し、整流して、Ｖ相当値（厳密には平均値と実効値の係
数1/0.9倍する必要があるが）を算出し、この算出値に
より、前記有効電力指令Ｐ＊および無効電力指令Ｑ＊を
割算器62、64で割算することにより、直流電流指令Id＊
および横軸電流指令Iq＊が次のように求められる。
し、整流して、Ｖ相当値（厳密には平均値と実効値の係
数1/0.9倍する必要があるが）を算出し、この算出値に
より、前記有効電力指令Ｐ＊および無効電力指令Ｑ＊を
割算器62、64で割算することにより、直流電流指令Id＊
および横軸電流指令Iq＊が次のように求められる。
Id＊＝Ｐ＊/V＝Icosθ Iq＊＝Ｑ＊/V＝Isinθ これらの直軸電流指令Id ＊および横軸電流指令Iq ＊か
ら交流波形演算回路46は系統30の周波数に同期した交流
電流指令Ｉ＊sin（ωｔ＋θ＊）を出力するよう演算処
理する。補機16に流れる電流I2は、交流波形演算回路46
の交流電流指令Ｉ＊sin（ωｔ＋θ＊）とインバータ14
の出力電流I0との偏差に加算器48において加算され、こ
の加算器48の出力が調節器50の入力となる。以下、第６
図と同様の回路動作を行い、インバータ14の出力電流指
令が調節器50,コンパレータ52および駆動回路54を介し
てインバータ14の構成素子の制御弁に対して出力され
る。
ら交流波形演算回路46は系統30の周波数に同期した交流
電流指令Ｉ＊sin（ωｔ＋θ＊）を出力するよう演算処
理する。補機16に流れる電流I2は、交流波形演算回路46
の交流電流指令Ｉ＊sin（ωｔ＋θ＊）とインバータ14
の出力電流I0との偏差に加算器48において加算され、こ
の加算器48の出力が調節器50の入力となる。以下、第６
図と同様の回路動作を行い、インバータ14の出力電流指
令が調節器50,コンパレータ52および駆動回路54を介し
てインバータ14の構成素子の制御弁に対して出力され
る。
〔発明の効果〕 前述した実施例から明らかなように、本発明のインバ
ータ制御回路によれば、補機に高調波電流を流すことが
できるため、補機の入力部のフィルタはインバータの追
従遅れを補償する程度の高次フィルタでよく従来の低次
フィルタに比較して小形で低価格なものとすることがで
きる。
ータ制御回路によれば、補機に高調波電流を流すことが
できるため、補機の入力部のフィルタはインバータの追
従遅れを補償する程度の高次フィルタでよく従来の低次
フィルタに比較して小形で低価格なものとすることがで
きる。
特に、インバータに高周波インバータを用いる場合に
は、補機の入力部の配線インダクタンスをフィルタとし
て利用することができ、この場合には高次フィルタも省
略することができる。
は、補機の入力部の配線インダクタンスをフィルタとし
て利用することができ、この場合には高次フィルタも省
略することができる。
また、本発明のインバータ制御回路によれば、交流電
流指令には補機電流が含まれないためそのまま出力電流
指令とすることが可能であり、従って、電力指令を出力
電圧の絶対値で割算することにより出力電流指令を得る
ことができる。このため、出力部の電力を検出するため
の大容量の電流検出器や電力演算器を無くすことができ
る。補機電流は出力電流の数10分の１であるため、従来
の出力電流用の電流検出器の代わりに新たに使用する補
機電流用の電流検出器も数10分の１の小容量のものでよ
く、検出器を小形で低価格に構成できる。
流指令には補機電流が含まれないためそのまま出力電流
指令とすることが可能であり、従って、電力指令を出力
電圧の絶対値で割算することにより出力電流指令を得る
ことができる。このため、出力部の電力を検出するため
の大容量の電流検出器や電力演算器を無くすことができ
る。補機電流は出力電流の数10分の１であるため、従来
の出力電流用の電流検出器の代わりに新たに使用する補
機電流用の電流検出器も数10分の１の小容量のものでよ
く、検出器を小形で低価格に構成できる。
さらに、割算回路よりも複雑で高価な電力演算回路を
省略することができ、インバータ制御回路の低価格化に
寄与する。例えば、三相の電力演算を行うためには掛算
器４個と付属の回路が必要となるが、本発明のインバー
タ制御回路では割算器２個で済む。
省略することができ、インバータ制御回路の低価格化に
寄与する。例えば、三相の電力演算を行うためには掛算
器４個と付属の回路が必要となるが、本発明のインバー
タ制御回路では割算器２個で済む。
以上、本発明の好適な実施例について説明したが、本
発明は前記実施例に限定されることなく、本発明の精神
を逸脱しない範囲内において種々の設計変更をなし得る
ことは勿論である。
発明は前記実施例に限定されることなく、本発明の精神
を逸脱しない範囲内において種々の設計変更をなし得る
ことは勿論である。
第１図は本発明に係るインバータ制御回路の一実施例を
示す発電システムの構成図、第２図は第１図に示す発電
システムに適用されるインバータ制御回路のブロック線
図、第３図は本発明に係るインバータ制御回路の別の実
施例を示す発電システムの構成図、第４図は第３図に示
す発電システムに適用されるインバータ制御回路のブロ
ック線図、第５図は従来のインバータ制御回路を用いた
発電システムの構成図、第６図は従来のインバータ制御
回路を示すブロック線図、第７図は従来のインバータ制
御回路を用いた第５図に示す発電システムの各部の動作
電流・電圧波形図、第８図は本発明に係るインバータ制
御回路を用いた第１図に示す発電システムの各部の動作
電流・電圧波形図である。 10……発電システム、12……電池 14……インバータ、16……補機 18……低次フィルタ、20……リアクトル 22……出力端子、24,26,58……電流検出器 28……電圧検出器、30……系統 32……電流演算器、34……有効電力設定器 36……無効電力設定器、38,40,48……加算器 42,44,50……調節器、46……交流波形演算回路 52……コンパレータ、54……駆動回路 56……高次フィルタ、60……平均化回路 62,64……割算器
示す発電システムの構成図、第２図は第１図に示す発電
システムに適用されるインバータ制御回路のブロック線
図、第３図は本発明に係るインバータ制御回路の別の実
施例を示す発電システムの構成図、第４図は第３図に示
す発電システムに適用されるインバータ制御回路のブロ
ック線図、第５図は従来のインバータ制御回路を用いた
発電システムの構成図、第６図は従来のインバータ制御
回路を示すブロック線図、第７図は従来のインバータ制
御回路を用いた第５図に示す発電システムの各部の動作
電流・電圧波形図、第８図は本発明に係るインバータ制
御回路を用いた第１図に示す発電システムの各部の動作
電流・電圧波形図である。 10……発電システム、12……電池 14……インバータ、16……補機 18……低次フィルタ、20……リアクトル 22……出力端子、24,26,58……電流検出器 28……電圧検出器、30……系統 32……電流演算器、34……有効電力設定器 36……無効電力設定器、38,40,48……加算器 42,44,50……調節器、46……交流波形演算回路 52……コンパレータ、54……駆動回路 56……高次フィルタ、60……平均化回路 62,64……割算器
Claims (1)
- 【請求項１】発電装置、該発電装置を運転するための補
機および系統に電力を供給するインバータからなる発電
システムのインバータ制御回路において、 発電システムの補機に対し電流検出器と高次フィルタと
を設け、前記電流検出器により検出された電流検出値
を、インバータ制御回路の交流波形演算回路において得
られるインバータの出力電流指令に加算して、インバー
タの構成素子の制御弁を制御するように構成することを
特徴とするインバータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246254A JP2827484B2 (ja) | 1990-09-18 | 1990-09-18 | インバータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246254A JP2827484B2 (ja) | 1990-09-18 | 1990-09-18 | インバータ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127844A JPH04127844A (ja) | 1992-04-28 |
| JP2827484B2 true JP2827484B2 (ja) | 1998-11-25 |
Family
ID=17145790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2246254A Expired - Fee Related JP2827484B2 (ja) | 1990-09-18 | 1990-09-18 | インバータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827484B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009159739A (ja) * | 2007-12-27 | 2009-07-16 | Sanyo Electric Co Ltd | 冷凍・発電システムおよび冷凍・発電システムの制御方法 |
| JP2014090563A (ja) * | 2012-10-30 | 2014-05-15 | Diamond Electric Mfg Co Ltd | パワーコンディショナー |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944935A (ja) * | 1982-09-04 | 1984-03-13 | 富士電機株式会社 | 発電装置の出力制御方法 |
-
1990
- 1990-09-18 JP JP2246254A patent/JP2827484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127844A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kwon et al. | A line-voltage-sensorless synchronous rectifier | |
| US4903184A (en) | Reactive power controller | |
| US5594630A (en) | Add-on distortion scrubber for AC power systems | |
| US5065304A (en) | Controller for AC power converter | |
| US4933828A (en) | Control system for voltage-source pulse width modulation step-up rectifier | |
| JP2827484B2 (ja) | インバータ制御回路 | |
| JPH09154280A (ja) | Ｐｗｍコンバータの制御装置 | |
| JP2924601B2 (ja) | 電力変換装置 | |
| JPH0515070A (ja) | 並列運転制御装置 | |
| JPH0783599B2 (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| Kwon et al. | Three-phase PWM synchronous rectifiers without line-voltage sensors | |
| JPS6277867A (ja) | 電力変換装置 | |
| JP2626274B2 (ja) | インバータ | |
| JPH0767280B2 (ja) | 電力変換装置 | |
| JPH0241663A (ja) | 可変直流電源装置 | |
| JPH074066B2 (ja) | ３相インバータの制御回路 | |
| JP2653485B2 (ja) | インバータの制御装置 | |
| JP2509890B2 (ja) | 交直変換装置のパルス幅変調制御方式 | |
| JPH0731156A (ja) | ３相インバータの制御装置 | |
| JPH07115770A (ja) | 電力変換装置の制御方式 | |
| JPH1127946A (ja) | パルス幅変調制御コンバータ | |
| JPH0738978Y2 (ja) | 電圧変動抑制装置 | |
| JPH0576256B2 (ja) | ||
| JPH0720370B2 (ja) | 電力変換器の制御回路 | |
| JPH0652990B2 (ja) | 電力変換装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070918 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |