JP2822511B2 - フエーズロツクドループ回路 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 Ｄ発明が解決しようとする問題点 Ｅ問題点を解決するための手段（第１図、第３図） Ｆ作用（第１図、第３図） Ｇ実施例 （G1）DATの全体構成（第２図） （G2）PLL回路の実施例（第１図〜第３図） （G2−１）PLL回路の全体構成 （G2−２）実施例のロツクレンジ処理回路部 （G2−３）実施例の効果 （G4）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明はフエーズロツクドループ回路に関し、例えば
回転ヘツド型デイジタルオーデイオテープレコーダの回
転ヘツドより得られる再生信号からビツトクロツク信号
を抜き出すものに適用して好適なものである。

Ｂ発明の概要 本発明は、フエーズロツクドループ回路において、入
力デイジタル信号の第１又は第２の伝送レートに応じて
第１又は第２の中心周波数情報及び第１又は第２の境界
周波数情報を設定し、出力デイジタル信号の周波数情報
が第１又は第２の境界周波数情報の範囲外のとき、出力
デイジタル信号の周波数を第１又は第２の中心周波数情
報に応じた周波数に設定するようにしたことにより、第
１又は第２の伝送レートを有する入力デイジタル信号に
正しく同期した出力デイジタル信号を送出し得る。

Ｃ従来の技術 従来、オーデイオ信号を高密度記録し得るテープレコ
ーダ装置として、回転ヘツド型デイジタルオーデイオテ
ープレコーダ（以下DATと呼ぶ）が用いられている。

このDATにおいては、入力オーデイオデータを回転ド
ラムに配置された回転ヘツドを用いて、回転ドラムに所
定の巻き付け角で巻き付けられた磁気テープ上に記録
し、または磁気テープ上に記録された記録オーデイオデ
ータを回転ヘツドを用いて再生するようになされてい
る。

Ｄ発明が解決しようとする問題点 ところでDAT等のように回転ヘツドより得られる再生
信号から、所望のデイジタルオーデイオデータを再現す
る際にはビツト抜き出し用のクロツク信号（いわゆるビ
ツトクロツク信号）が必要とされる。このように再生信
号に同期するビツトクロツク信号を得るため、従来フエ
ーズロツクドループ（PLL（phase locked loop））回路
構成のクロツク再生回路が用いられている。

ここで一般にDATフオーマツトを用いて所定のデイジ
タルオーデイオデータが記録された磁気テープを再生す
る場合、回転ヘツドによる再生信号の読み出しレートは
基本的に自由に設定することができる。

このため磁気テープの走行速度を一定に保つた状態で
回転ドラムの回転数を切り換えることにより、磁気テー
プ及び回転ヘツドの相対速度が3.133〔m/sec〕でなる標
準速モードと1.567〔m/sec〕でなる半速モードとの２種
類の読み出しレートで再生し得るようになされたものが
ある。

この標準速モードによる読み出しレートと半速モード
による読み出しレートとにおける再生信号の周波数帯域
を比較した場合、標準速モードによる読み出しレートが
周波数帯域9.4〔MHz〕を有するのに対し、半速モードに
よる読み出しレートでは1/2倍の周波数帯域4.7〔MHz〕
になる。

従つて再生信号に含まれるビツトクロツク信号の周波
数（いわゆる再生信号の伝送レート）も、標準速モード
による読み出しレートの場合が周波数9.4〔MHz〕を有す
るのに対し、半速モードによる読み出しレートでは1/2
倍の周波数4.7〔MHz〕になる。

ところがこのように伝送レートが２倍も異なる再生信
号について、同一のクロツク再生回路を用いてクロツク
信号を抜き出そうとすると、このクロツク再生回路を構
成するPLL回路にいわゆる疑似ロツク状態が発生する問
題があつた。

このような疑似ロツク状態は入力デイジタル信号とし
ての再生信号と出力デイジタル信号としてのクロツク信
号との周波数が簡単な整数関係にあるときに生じ易い性
格を有する。

この場合例えば標準速モードによる読み出しレートで
なる再生信号であるにもかかわらず、周波数4.7〔MHz〕
のクロツク信号が送出されたり、逆に半速モードによる
読み出しレートでなる再生信号であるにもかかわらず、
周波数9.4〔MHz〕のクロツク信号が送出され、この結果
後段のデイジタル信号処理回路において再生信号のビツ
トを正しく抜き出せないため、再生信号に含まれるデイ
ジタルオーデイオデータを正しく再現できなくなる問題
があつた。

本発明は以上の点を考慮してなされたもので、第１又
は第２の伝送レートに応じて入力デイジタル信号より正
しい出力デイジタル信号を得るフエーズロツクドループ
回路を提案しようとするものである。

Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、第１
又は第２の伝送レートでなる入力デイジタル信号S
_PB1（S_IN）と、当該入力デイジタル信号S_PB1（S_IN）に
応じて出力される出力デイジタル信号CK_OUTとの位相誤
差を検出し、当該位相誤差に応じて出力デイジタル信号
CK_OUTの周波数を制御するフエーズロツクドループ回路
において、第１又は第２の伝送レートに応じて、所定周
波数でなる第１又は第２の中心周波数情報DF_SC、DF_LC及
び所定の周波数範囲でなる第１又は第２の境界周波数情
報DF_SU、DF_SD又はDF_LU、DF_LDを設定するロツクレンジ設
定手段4A、4B、5A、5B、5Cと、出力デイジタル信号CK
_OUTの周波数情報D_CNTが上記ロツクレンジ設定手段4A、4
B、5A、5B、5Cによつて設定される第１又は第２の境界
周波数情報DF_SU、DF_SD又はDF_LU、DF_LDの所定の周波数範
囲内か否かを判定するロツクレンジ設定手段3A、3B、６
と、当該ロツクレンジ判定手段3A、3B、６から得られる
判定結果CNTに基づいて、出力デイジタル信号CK_OUTの周
波数情報D_CNTが第１又は第２の境界周波数情報DF_SU、DF
_SD又はDF_LU、DF_LDの所定の周波数範囲外のとき、当該出
力デイジタル信号CK_OUTの周波数をロツクレンジ設定手
段4A、4B、5A、5B、5Cによつて設定される第１又は第２
の中心周波数情報DF_SC又はDF_LCに応じた所定周波数に設
定する周波数強制設定手段とを設けるようにする。

Ｆ作用 入力デイジタル信号S_PB1（S_IN）の第１又は第２の伝
送レートに基づいて、所定周波数でなる第１又は第２の
中心周波数情報DF_SC、DF_LC及び所定の周波数範囲でなる
第１又は第２の境界周波数情報DF_SU、DF_SD又はDF_LU、DF
_LDを設定し、出力デイジタル信号CK_OUTの周波数情報D
_CNTが第１又は第２の境界周波数情報DF_SU、DF_SD又はDF
_LU、DF_LDの周波数範囲外のとき、当該出力デイジタル信
号CK_OUTの周波数を第１又は第２の中心周波数情報DF_SC
又はDF_LCに応じた所定周波数に設定することにより、第
１又は第２の伝送レートを有する入力デイジタル信号S
_PB1（S_IN）にそれぞれ応じて予め設定されたロツクレン
ジの範囲を基準として、当該範囲から外れた場合の出力
デイジタル信号CK_OUTの周波数を第１又は第２の中心周
波数情報DF_SC又はDF_LCに応じた周波数に強制的に移送す
ることができ、この結果疑似ロツク状態が発生すること
を防止できる。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

（G1）DATの全体構成 第２図において、10は全体として回転ヘツド型デイジ
タルオーデイオテープレコーダ（DAT）の全体構成を示
し、所望のオーデイオ信号AD_IN及びAD_OUTを回転ドラム1
1上に設けられた回転ヘツド12A、12Bを用いて、当該回
転ドラム11に所定の角間隔だけ巻き付けられた磁気テー
プ13上に記録し及び又は再生し得るようになされてい
る。

このDAT10において、まず、記録時入力オーデイオ信
号AD_INはオーデイオ信号変換回路14に入力される。この
オーデイオ信号変換回路14は記録処理系としてローパス
フイルタ及びアナログデイジタル変換回路を有してな
り、入力されるオーデイオ信号AD_INをデイジタルデータ
に変換し、入力デイジタルデータDT_INとしてデイジタル
信号処理回路15の記録処理系に送出する。

デイジタル信号処理回路15の記録処理系は入力された
デイジタルデータDT_INを一旦入力オーデイオデータDT_AD
としてRAM（random access memory）構成のメモリ回路1
6に書き込む。

なおデイジタル信号処理回路15の記録処理系は誤り訂
正符号生成回路、インターリーブ処理回路、８−10変調
回路等を含んで構成されている。

これによりまずメモリ回路16に書き込まれた入力オー
デイオデータDT_ADを誤り訂正符号生成回路が読み出し、
誤り訂正用パリテイを生成した後、当該誤り訂正用パリ
テイをメモリ回路16に書き込む。

このメモリ回路16に対する書き込み及び読み出し処理
は全てインターリーブ処理回路で発生したデータインタ
ーリーブに対応するアドレスが選定されており、このよ
うにして誤り訂正用パリテイが付加された入力オーデイ
オデータDT_ADを８−10変調回路が読み出す。

８−10変調回路は８ビツトデータでなる入力オーデイ
オデータDT_ADを回転ヘツド12A、12Bによる磁気記録に適
した10ビツトデータに変換すると共に、同期信号、アド
レス信号、サブコード信号、ATF（automatic track fol
lowing）信号等を付加する。

デイジタル信号処理回路15の記録処理系はこのように
して得られる記録データを内部のシリアルパラレル変換
回路においてシリアルデータでなる記録信号S_REC0に変
換し、記録再生増幅回路17の記録処理系に送出する。

記録再生増幅回路17の記録処理系は記録信号増幅回路
及びロータリートランス等で構成され、入力される記録
信号S_REC0を増幅して得られる増幅記録信号S_REC1をロー
タリートランスを介して回転ドラム11上の回転ヘツド12
A、12Bに供給するようになされている。

かくして磁気テープ13の所定の記録トラツクに入力オ
ーデイオ信号AD_INを記録し得るようになされている。

ここでこのDAT10においては、入力／表示回路18から
マイクロコンピユータ構成のシステム制御回路19に入力
される操作データD_OPRに基づいて記録動作又は再生動作
を選択制御するようになされている。

この入力／表示回路18は例えば操作子入力手段として
キーマトリクスを有するマイクロコンピユータと、表示
手段として液晶表示素子を有する表示パネルとで構成さ
れている。

これにより入力／表示回路18はユーザによる操作子の
操作に応動して操作データD_OPRを出力すると共に、シス
テム制御回路19から入力される表示データD_DSPに基づい
て表示パネル上の表示を行う。

またシステム制御回路19は記録時予め設定されたシス
テム情報及び入力／表示回路18から入力される操作デー
タD_OPRに基づいてメカ制御データD_MC、信号処理制御デ
ータD_CNT及びサーボ処理制御データD_SBを生成し、それ
ぞれメカニカル制御回路20、デイジタル信号処理回路15
及びサーボ処理回路21に送出する。

実際上記録時サーボ処理回路21はシステム制御回路19
から入力されるサーボ処理制御データD_SBに基づいてド
ラムモータ22、キヤプスタンモータ23、リールモータ24
に、それぞれドラム駆動信号C_DR、キヤプスタン駆動信
号C_CP、リール駆動信号C_RMを送出して回転ドラム11を所
定の回転数で回転駆動すると共に磁気テープ13を所定の
速度で走行させる。

またこのときドラムモータ22、キヤプスタンモータ23
及びリールモータ24からはドラム位相信号PG_DR、ドラム
周波数信号FG_DR、キヤプスタン周波数信号FG_CP及びリー
ル周波数信号FG_RMがそれぞれサーボ処理回路21にフイー
ドバツクされ、これにより各々速度サーボ及び又は位相
サーボを形成するようになされている。

なお、サーボ処理回路21にはデイジタル信号処理回路
15から記録時の内部基準信号D_REFが供給され、この結果
サーボ処理回路21はこの内部基準信号D_REFに基づいて速
度サーボ処理及び又は位相サーボ処理を実行すると共
に、入力されるドラム位相信号PG_DR及びドラム周波数信
号FG_DRに基づいて生成した回転ヘツド12A、12Bの切換基
準信号SWPをデイジタル信号処理回路15に送出する。

またこのメカニカル制御回路20はシステム制御回路19
から入力されるメカ制御データD_MCに基づいてDATカセツ
トのカセツトローデイング機構及び磁気テープ13のテー
プローデイング機構等を駆動制御すると共に、このメカ
ニカル機構部分から入力されるセンサ機構S_MCに基づい
てメカ情報データD_SMCを生成し、これをシステム制御回
路19に送出する。

ここでこのDAT10において、再生時まずサーボ処理回
路21はシステム制御回路19から入力されるサーボ処理制
御データD_SBに応じた回転数及びデイジタル信号処理回
路15から供給される再生時の内部基準信号D_REFに同期す
る位相でドラムモータ22を回転駆動して速度サーボ及び
位相サーボを形成する。

この状態で回転ヘツド12A、12Bから得られる再生信号
S_PB0はロータリートランス、再生信号増幅回路、波形等
化回路及び２値化回路等を含む記録再生増幅回路17の再
生処理系に供給されこれにより得られる再生デイジタル
信号S_PB1がデイジタル信号処理回路15の再生処理系及び
トラツキング制御回路25に供給される。

なおこのDAT10の場合トラツキング制御回路25は例え
ばATF方式によるトラツキング制御を行うようになされ
ている。すなわちトラツキング制御回路25は同期信号検
出用の波形等化回路を有してなり、入力される再生デイ
ジタル信号S_PB1中に同期信号を検出したタイミングに基
づいてATF信号を検出し、このATF信号に応じてATF制御
信号C_ATFを形成してサーボ処理回路21に送出する。

これによりサーボ処理回路21はATF制御信号C_ATFに応
じてキヤプスタンモータ23を駆動制御し、かくして回転
ヘツド12A、12Bが磁気テープ13の記録トラツク上を正確
にトレースし得るようにATFサーボループが形成され
る。

このようにして磁気テープ13の記録トラツクを正確に
再生し得るようになると、デイジタル信号処理回路15の
再生処理系は入力される再生デイジタル信号S_PB1につい
て再生処理を開始する。

このデイジタル信号処理回路15の再生処理系は、PLL
回路構成のクロツク再生回路、10−８復調回路、誤り検
出訂正回路、デインターリーブ処理回路、補間回路等か
ら構成されている。

これによりデイジタル信号処理回路15は、まずクロツ
ク再生回路において再生デイジタル信号S_PB1に含まれる
再生クロツク信号を検出する。

10−８復調回路では再生デイジタル信号S_PB1中に同期
信号を検出すると、クロツク再生回路で検出された再生
クロツク信号に基づいて再生デイジタル信号S_PB1の10ビ
ツト分を10−８復調し、この結果得られる８ビツトデー
タを再生オーデイオデータDT_ADとして順次メモリ回路16
に書き込む。

このようにしてメモリ回路16に書き込まれた再生オー
デイオデータDT_ADは誤り検出訂正回路によつて読み出さ
れデータ誤りの有無が検出されると共に、データ誤りが
存在する場合には誤り訂正用パリテイを用いた誤り訂正
処理を行い誤り訂正されたデータ及び当該訂正結果をメ
モリ回路16に書き込む。

このメモリ回路16に対する書き込み及び読み出し処理
は、全てデインターリーブ処理回路で発生したデータデ
インターリーブに対応するアドレスが選定されており、
誤り検出訂正処理後の再生オーデイオデータDT_ADが補間
回路によつて読み出される。

これにより補間回路は誤り訂正できなかつたデータに
ついて前後のデータとの平均値を演算する手法等による
補間演算を実行し、これを再生デイジタルデータDT_OUT
としてオーデイオ信号変換回路14の再生処理系に送出す
る。

オーデイオ信号変換回路14の再生処理系はデイジタル
アナログ変換回路及びローパスフイルタを有してなり、
再生デイジタルデータDT_OUTをアナログ信号に変換し、
これを再生オーデイオ信号AD_OUTとして送出する。

かくして磁気テープ13の記録トラツクを回転ドラム11
上の回転ヘツド12A、12Bで読み出し、磁気テープ13に記
録された記録データを再生して再生オーデイオ信号AD
_OUTを得るようになされている。

（G2）PLL回路の実施例 （G2−１）PLL回路の全体構成 第３図において、30は上述したデイジタル信号処理回
路15のクロツク再生回路に用いられるPLL回路を示し、
この実施例の場合特開昭64−2419号公報及び特開昭64−
11418号公報に開示されるデイジタルPLL回路を用いて構
成されている。

すなわちこのPLL回路30は、エツジ検出回路31、シフ
トレジスタ回路32及び位相誤差検出回路33からなり、入
力デイジタル信号S_INと出力クロツク信号CK_OUTの位相誤
差を検出すると共にこれを補正する位相誤差補正回路部
と、加算回路34、ラツチ回路35、比較回路36及びカウン
ト回路37からなり、出力クロツク信号CK_OUTを発生する
出力クロツク発生回路部と、１周期間カウント回路38及
びロツクレンジ制御回路39からなり出力クロツク信号CK
_OUTの１周期がマスタクロツク信号CK_MSの何周期分かを
表す１周期データDSを発生するロツクレンジ処理回路部
とから構成されている。

ここでDAT10の記録再生増幅回路17から送出される再
生デイジタル信号S_PB1は入力デイジタル信号S_INとして
高速マスタクロツク信号CK_MSと共にまずエツジ検出回路
31に入力される。

このマスタクロツク信号CK_MSは入力デイジタル信号S
_INのビツトクロツク周波数（例えば標準速モードによる
読み出しレートの場合周波数9.4〔MHz〕でなる）より所
定倍高い周波数（例えば49.152〔MHz〕でなる）でな
る。

エツジ検出回路31は、マスタクロツク信号CK_MSのタイ
ミングに基づいて入力デイジタル信号S_INのエツジを検
出し、このエツジ検出信号S_EGがマスタクロツク信号CK
_MSと共に続くシフトレジスタ回路32に入力される。

シフトレジスタ回路32は入力されるエツジ検出信号S
_EGを並列データDT_EGに変換して位相誤差検出回路33に送
出し、この結果得られる位相誤差補正データが加算回路
34に入力される。

この加算回路34にはこれに加えて、ロツクレンジ制御
回路39から入力される１周期データDSとラツチ回路35を
通じて入力される前回の出力クロツク発生タイミングデ
ータを累積加算し、この結果得られる今回の出力クロツ
ク発生タイミングデータを比較回路36に送出する。

比較回路36にはこれに加えてカウント回路37から入力
されるマスタクロツク信号CK_MSのカウントデータが入力
される。これにより比較回路36はこのカウントデータ及
び出力クロツク発生タイミングデータが一致するタイミ
ングに応じた位相を有するデイジタルデータを発生し、
これを１周期間カウント回路38のリセツト入力端、位相
誤差検出回路33のクロツク入力端に供給すると共に出力
クロツク信号CK_OUTとして外部に送出する。

このロツクレンジ処理回路部の１周期間カウント回路
38はリセツト入力端に入力される出力クロツク信号CK
_OUTの例えば立ち上がりエツジ毎の間、すなわち、１周
期間のマスタクロツク信号CK_MSの立ち上がりエツジ数す
なわち周期数をカウントし、この１周期間検出データD
_CNTを続くロツクレンジ制御回路39に送出する。

ロツクレンジ制御回路39は中心周波数１周期間データ
及び境界周波数１周期間データを有してなり、入力され
る１周期間検出データD_CNTが境界周波数１周期間データ
の範囲内か否かを検出し、境界周波数１周期間データの
範囲内のとき入力される１周期間検出データD_CNTを１周
期データDSとして加算回路34に送出し、逆に境界周波数
１周期間データの範囲外のとき１周期間検出データD_CNT
に代え中心周波数１周期間データを１周期データDSとし
て加算回路34に送出する。

なお例えば中心周波数１周期間データは入力デイジタ
ル信号S_INに含まれるビツトクロツク周波数（例えば9.4
〔MHz〕）の１周期間に対応するマスタクロツク信号CK
_MSの周期数でなり、また境界周波数１周期間データはPL
L回路30の引き込み周波数範囲としては例えば±15％の
周波数範囲を考慮した周波数（10.8〔MHz〕及び8.0〔MH
z〕）の１周期間に対応するマスタクロツク信号CK_MSの
周期数でなる。

このようにして、この実施例によるPLL回路30は入力
デイジタル信号S_INに含まれるビツトクロツク信号を抜
き出し、入力デイジタル信号S_INに正しく位相が同期し
た出力クロツク信号CK_OUTを送出し得るようになされて
いる。

（G2−２）実施例のロツクレンジ処理回路部 第３図との対応部分に同一符号を付して示す第１図に
おいて、１は全体として本発明によるPLL回路30のロツ
クレンジ処理回路部を示し、１周期間カウント回路38か
ら送出される１周期間検出データD_CNTが１周期データ選
択回路２の第１の入力端ａと上限値比較回路3A及び下限
値比較回路3Bとに入力されている。

この１周期データ選択回路２、上限値比較回路3A及び
下限値比較回路3Bには、標準速モード周波数情報発生回
路4A又は半速モード周波数情報発生回路4Bにおいて発生
される中心周波数１周期間データDF_SC又はDF_LC、上限値
周波数１周期間データDF_SU又はDF_LU及び下限値周波数１
周期間データDF_SD又はDF_LDでなる境界周波数１周期間デ
ータが、それぞれ中心周波数１周期間データ選択回路5
A、上限値周波数１周期間データ選択回路5B及び下限値
周波数１周期間データ選択回路5Cの出力端ｃを通じて入
力されている。

この実施例の場合、標準速モード周波数情報発生回路
4Aは標準速モードによる読み出しレートに応じたビツト
クロツク信号周波数9.4〔MHz〕に基づいて、この周波数
9.4〔MHz〕の１周期間に対応するマスタクロツク信号CK
_MSの周期数でなる中心周波数１周期間データDF_SCと、こ
れに対して±15％の周波数範囲を考慮した周波数10.8
〔MHz〕及び8.0〔MHz〕の１周期間に対応するマスタク
ロツク信号CK_MSの周期数でなる上限値周波数１周期間デ
ータDF_SU及び下限値周波数１周期間データDF_LDとを発生
し、これをそれぞれ中心周波数１周期間データ選択回路
5A、上限値周波数１周期間データ選択回路5B及び下限値
周波数１周期間データ選択回路5Cの第１の入力端ａに送
出する。

同様に半速モード周波数情報発生回路4Bは半速モード
による読み出しレートに応じたビツトクロツク信号の周
波数4.7〔MHz〕に基づいて、この周波数4.7〔MHz〕の１
周期間に対応するマスタクロツク信号CK_MSの周期数でな
る中心周波数１周期間データDF_LCと、これに対して±15
％の周波数範囲を考慮した周波数5.4〔MHz〕及び4.0〔M
Hz〕の１周期間に対応するマスタクロツク信号CK_MSの周
期数でなる上限値周波数１周期間データDF_LU及び下限値
周波数１周期間データDF_LDとを発生し、これをそれぞれ
中心周波数１周期間データ選択回路5A、上限値周波数１
周期間データ選択回路5B及び下限値周波数１周期間デー
タ選択回路5Cの第２の入力端ｂに送出する。

なお中心周波数１周期間データ選択回路5A、上限値周
波数１周期間データ選択回路5B及び下限値周波数１周期
間データ選択回路5Cの第１又は第２の入力端ａ又はｂは
読み出しレートに応じたデイジタル信号処理回路15の内
部制御信号に応じて選択される。

ここで上限値比較回路3Aは設定された上限値周波数１
周期間データDF_U（DF_SU又はDF_LU）と入力される１周期
間検出データD_CNTとを比較し、１周期間検出データが上
限値周波数１周期間データDF_Uより小さいとき論理
「Ｈ」レベルでなる上限値比較データDT_Uを発生し、こ
れをアンド回路６に送出する。

また下限値比較回路3Bは設定された下限値周波数１周
期間データDF_D（DF_SD又はDF_LD）と入力される１周期間
検出データD_CNTとを比較し、１周期間検出データD_CNTが
下限値周波数１周期間データDF_Dより大きいとき論理
「Ｈ」レベルでなる下限値比較データDT_Dを発生しこれ
をアンド回路６に送出する。

従つて、アンド回路６は１周期間検出データD_CNTが上
限値周波数１周期間データDF_U及び下限値周波数１周期
間データDF_D間に存在するとき論理「Ｈ」レベルを有
し、逆に１周期間検出データD_CNTが上限値周波数１周期
間データDF_U及び下限値周波数１周期間データDF_D間に存
在しないとき論理「Ｌ」レベルを有する制御信号CNTを
１周期データ選択回路２に送出する。

これにより１周期データ選択回路２は入力される制御
信号CNTが論理「Ｈ」レベルのとき第１の入力端ａを選
択し、逆に論理「Ｌ」レベルのとき第２の入力端ｂを選
択するようになされている。

このようにして、このロツクレンジ処理回路部１にお
いては、出力クロツク信号CK_OUTの１周期間に含まれる
マスタクロツク信号CK_MSの周期数でなる１周期間検出デ
ータD_CNTを検出すると共に、当該１周期間検出データD
_CNTが再生デイジタル信号S_PB1の読み出しレートに応じ
て設定された上限値及び下限値周波数１周期間データDF
_U及びDF_Dの範囲内か否かを検出し、範囲内のとき入力さ
れる１周期間検出データD_CNTを１周期データDSとして送
出し、逆に範囲外のとき１周期間検出データD_CNTに代え
設定された中心周波数１周期間データDF_Cを１周期デー
タDSとして送出する。

以上の構成において、まず再生デイジタル信号S_PB1が
標準速モードによる読み出しレートの場合には、デイジ
タル信号処理回路15の内部制御信号に応じて中心周波数
１周期間データ選択回路5A、上限値周波数１周期間デー
タ選択回路5B及び下限値周波数１周期間データ選択回路
5Cの第１の入力端ａが選択される。

これにより１周期データ選択回路２、上限値比較回路
3A及び下限値比較回路3Bには、標準速モード周波数情報
発生回路4Aで発生されるビツトクロツク周波数9.4〔MH
z〕に応じた中心周波数１周期間データDF_SC、上限値周
波数１周期間データDF_SU及び下限値周波数１周期間デー
タDF_SDが設定される。

かくして、PLL回路30は再生デイジタル信号S_PB1すな
わち入力デイジタル信号S_IN中から周波数9.4〔MHz〕の
ビツトクロツク信号を抜き出し、この結果入力デイジタ
ル信号S_INの位相に正しく同期して周波数9.4〔MHz〕で
なる再生クロツク信号CK_OUTを送出することができる。

また再生デイジタル信号S_PB1が半速モードによる読み
出しレートの場合には、デイジタル信号処理回路15の内
部制御信号によつて中心周波数１周期間データ選択回路
5A、上限値周波数１周期間データ選択回路5B及び下限値
周波数１周期間データ選択回路5Cの第２の入力端ｂが選
択される。

これにより、１周期データ選択回路２、上限値比較回
路3A及び下限値比較回路3Bには、半速モード周波数情報
発生回路4Bで発生されるビツトクロツク周波数4.7〔MH
z〕に応じた中心周波数１周期間データDF_LC、上限値周
波数１周期間データDF_LU及び下限値周波数１周期間デー
タDF_LDが設定される。

かくして、PLL回路30は再生デイジタル信号S_PB1すな
わち入力デイジタル信号S_IN中から周波数4.7〔MHz〕の
ビツトクロツク信号を抜き出し、この結果入力デイジタ
ル信号S_INの位相に正しく同期して周波数4.7〔MHz〕で
なる再生クロツク信号CK_OUTを送出することができる。

（G2−３）実施例の効果 以上の構成によれば、１周期データ選択回路２、上限
値比較回路3A及び下限値比較回路3Bに対して、再生デイ
ジタル信号S_PB1の読み出しレートに応じた中心周波数１
周期間データDF_C（DF_SC、DF_LC）、上限値周波数１周期
間データDF_U（DF_SU、DF_LU）及び下限値周波数１周期間
データDF_D（DF_SD、DF_LD）をそれぞれ設定し、１周期間
カウント回路38から得られる１周期間検出データD_CNTが
上限値周波数１周期間データDF_U及び下限値周波数１周
期間データDF_Dの範囲内のとき１周期間検出データD_CNT
を１周期データDSとして加算回路34に送出し、範囲外の
とき１周期間検出データD_CNTに代えて中心周波数１周期
間データDF_Cを１周期データDSとして加算回路34に送出
するようにしたことにより、再生デイジタル信号S_PB1の
読み出しレートが標準速モード又は半速モードの何れの
場合にも、再生デイジタル信号S_PB1に含まれるビツトク
ロツクを正確に抜き出して再生クロツク信号CK_OUTを送
出し得るPLL回路30を実現できる。

（G3）他の実施例 （１） 上述の実施例においては、１周期データ選択回
路、上限値比較回路及び下限値比較回路に対して、標準
速モード周波数情報発生回路又は半速モード周波数情報
発生回路で発生した中心周波数１周期間データ、上限値
周波数１周期間データ及び下限値周波数１周期間データ
を選択的に設定した場合について述べたが、これに代え
外部から１周期データ選択回路、上限値比較回路及び下
限値比較回路に対して、再生デイジタル信号の読み出し
レートに応じた中心周波数１周期間データ、上限値周波
数１周期間データ及び下限値周波数１周期間データを設
定するようにしても良い。

（２） 上述の実施例においては、本発明によるPLL回
路を、DATにおける再生デイジタル信号中からビツトク
ロツク信号を得る場合について述べたが、本発明はこれ
に限らず、要は伝送レートの異なるデイジタル信号中か
らビツトクロツク信号を得るPLL回路に広く適用して好
適なものである。

Ｈ発明の効果 上述のように本発明によれば、入力デイジタル信号の
第１又は第２の伝送レートに基づいて、所定周波数でな
る第１又は第２の中心周波数情報及び所定の周波数範囲
でなる第１又は第２の境界周波数情報を設定し、出力デ
イジタル信号の周波数情報が第１又は第２の境界周波数
情報の所定の周波数範囲外のとき、当該出力デイジタル
信号の周波数を第１又は第２の中心周波数情報に応じた
所定周波数に設定することにより、第１又は第２の伝送
レートを有する入力デイジタル信号にそれぞれ応じて予
め設定されたロツクレンジの範囲を基準として、当該範
囲から外れた場合の出力デイジタル信号の周波数を第１
又は第２の中心周波数情報に応じた周波数に強制的に移
相することができ、この結果疑似ロツク状態が発生する
ことを防止して、第１又は第２の伝送レートを有する入
力デイジタル信号に正しく同期した出力デイジタル信号
を送出し得るフエーズロツクドループ回路を実現でき
る。

【図面の簡単な説明】

第１図は本発明によるPLL回路の一実施例を示すブロツ
ク図、第２図は回転ヘツド型デイジタルオーデイオテー
プレコーダの全体構成を示すブロツク図、第３図はPLL
回路の全体構成を示すブロツク図である。 １……ロツクレンジ処理回路部、２……１周期データ選
択回路、3A……上限値比較回路、3B……下限値比較回
路、4A……標準速モード周波数情報発生回路、4B……半
速モード周波数情報発生回路、10……DAT、15……デイ
ジタル信号処理回路、30……PLL回路、38……１周期間
カウント回路、39……ロツクレンジ制御回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１又は第２の伝送レートでなる入力デイ
   ジタル信号と、当該入力デイジタル信号に応じて出力さ
   れる出力デイジタル信号との位相誤差を検出し、当該位
   相誤差に応じて上記出力デイジタル信号の周波数を制御
   するフエーズロツクドループ回路において、 上記第１又は第２の伝送レートに応じて、所定周波数で
   なる第１又は第２の中心周波数情報及び所定の周波数範
   囲でなる第１又は第２の境界周波数情報を設定するロツ
   クレンジ設定手段と、 上記出力デイジタル信号の周波数情報が上記ロツクレン
   ジ設定手段によつて設定される上記第１又は第２の境界
   周波数情報の上記所定の周波数範囲内か否かを判定する
   ロツクレンジ判定手段と、 上記ロツクレンジ判定手段から得られる判定結果に基づ
   いて、上記出力デイジタル信号の上記周波数情報が上記
   第１又は第２の境界周波数情報の上記所定の周波数範囲
   外のとき、当該出力デイジタル信号の周波数を上記ロツ
   クレンジ設定手段によつて設定される上記第１又は第２
   の中心周波数情報に応じた上記所定周波数に設定する周
   波数強制設定手段と を具えることを特徴とするフエーズロツクドループ回
   路。