JP2822482B2

JP2822482B2 - 駆動回路装置

Info

Publication number: JP2822482B2
Application number: JP1243835A
Authority: JP
Inventors: 卓也西出
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-09-20
Filing date: 1989-09-20
Publication date: 1998-11-11
Anticipated expiration: 2013-11-11
Also published as: JPH03106097A

Description

【発明の詳細な説明】産業上の利用分野本発明は、テレビ受像機やビデオテープレコーダ等の
受信機や、ディスプレーの電気回路を構成するディジタ
ル信号処理回路やアナログ信号処理回路等の駆動回路を
実装した装置に関する。

従来の技術従来、テレビジョン受像機等の受像機はアンテナ入力
からブラウン管を駆動する回路までアナログ回路であ
り、チューナ部は局部発振回路をもち妨害対策としたシ
ールドケースで囲まれているものである。

ところで、近年はディジタル技術が進み、すでにチャ
ンネル選局用にマイクロコンピューターが採用され、テ
レビ信号処理のディジタル化もはかられている。高画質
化として高品位テレビジョン受像機や新機能にはなくて
はならない技術がある。更に、新しいディスプレーとし
て、液晶やプラズマを用いたものや、電子ビームをマル
チカソードで発生させ、平板状の表示装置にしたもの等
がある。

ここでテレビ信号をディジタル化した場合の問題とし
て、ディジタル信号の基本であるクロック信号（基本ク
ロック）は約14MHzか約28MHzを用いるが、クロック信号
は方形波であり、ディジタル信号処理はその基本クロッ
クで動く為、そのクロックの高調波が多数発生する。こ
れはテレビやラジオに妨害ノイズとして飛び込むことに
なる。又、信号の受信回路も妨害ノイズを与えることに
なる。

以上の妨害を防ぐ方法として従来、第３図の如くディ
ジタル回路３をシールドケース20,21,22で包み込んでし
まい、シールドケース20〜22から外へ出る端子はLCフィ
ルター10で妨害の影響を与えやすい100MHz近辺を減衰さ
せ、更に貫通コンデンサを用いてシールド効果を高め、
クロックの高調波を外部へ出さない様にしている。

ところが、この様なシールドケースでは非常に大きな
容積を必要とし、全体の厚さも厚いものとなり、薄型テ
レビ等コンパクトな機器には使えないものである。

又、貫通コンデンサ23をシールドケース20の中央部に
取り付け、更に中のディジタル回路３を接続するのは手
作業を必要とし、工数がかかる。又貫通コンデンサ23か
ら外部回路（アナログ回路）への接続も容易ではない。

発明が解決しようとする課題上記の如く、従来はディジタル回路からのクロックノ
イズを低減する方法として、シールドケースと貫通コン
デンサ及びフィルタを用いていた。しかしそれは非常に
大きな容積を必要とし、全体の厚さも厚いものとなり、
薄型テレビ等コンパクトな機器には使えないという課題
がある。又、貫通コンデンサを用いると外部への接続端
子数が増すが、この外部端子と内部回路の接続が手作業
となるため場所と工数が大きいものとなってしまうとい
う課題を有していた。

本発明は上記の課題を解決し、ディジタル回路の妨害
を低減し、かつ、薄型化し、作業性、その他回路との接
続を容易にするものである。

課題を解決するための手段上記の課題を解決するため本発明の駆動回路装置は、
駆動回路を実装する多層プリント基板の表面を部品実装
面とし、裏面を回路のアースパターン面とし、上記駆動
回路の内ディジタル信号処理回路は上記多層プリント基
板の中心部に配置し、上記駆動回路の内アナログ信号処
理回路は上記多層プリント基板の周囲に上記ディジタル
信号処理回路の周囲をとり囲むように配置する。また、
上記多層プリント基板の裏面アースパターンを上記ディ
ジタル信号処理回路とアナログ信号処理回路で電気的に
分割し、上記多層プリント基板の表面のアナログ信号処
理回路のアースパターンはディジタル信号処理回路の全
周囲を囲んで配置するとともに、上記多層プリント基板
の表面アナログ信号処理回路のアースパターンと裏面ア
ナログ信号処理回路のアースパターンをスルーホール又
はジャンパー線等の接続手段を用いてディジタル信号処
理回路をとり囲む様に接続することを特徴とする。

また、本発明は、上記ディジタル信号処理回路の入力
端子又は出力端子又は電源端子等の端子に第１のフィル
タ、第２のフィルタのそれぞれ一端を接続し、上記第１
のフィルタと他端は上記多層プリント基板の表面のアナ
ログ信号処理回路のアースパターンに接続し、上記第２
のフィルタの他端は多層プリント基板の周辺に実装され
ているアナログ信号処理回路の入力端子又は出力端子等
に接続するものである。

さらに本発明は、上記ディジタル信号処理回路を包み
込む様に多層プリント基板の表面に金属板又はそれに類
する導体膜を設け、それをアナログアースパターンと接
続するとともに、多層プリント基板の裏面にも金属板又
はそれに類する導体膜を設けることを特徴とする。

作用本発明は、画像表示装置の薄型化を損なわずに、ディ
ジタル信号処理回路からのノイズを回路基板から外部へ
出さない様にする事によりチューナ回路や他の受像機器
への妨害を大きく低減する事ができる。

実施例以下、本発明の一実施例について添付図面に基づいて
説明する。

第１図のa,b、第２図は本発明の一実施例における駆
動回路装置の平面図および側断面図並びに同装置を実装
した状態の画像表示装置の分解斜視図である。

第２図の15は薄型の画像表示素子であり、その画像表
示素子15を電極駆動をして画像を映出するための駆動端
子の１つが第２図のビーム流制御電極端子16であり、こ
のビーム流制御電極端子16に接続されるのが、駆動回路
用多層プリント基板９に設けているビーム流制御端子11
である。

本実施例の駆動回路用多層プリント基板９は４層基板
となっており、以下詳細に説明する。多層プリント基板
の上回（１層目）には映像信号をサンプリングし、メモ
リーに蓄積し、ディジタル処理するディジタル回路３
と、ディジタル信号をパルス幅変調したり、A/D変換し
た信号をアナログ回路で上記信号増幅するアナログ回路
７が実装されている。ディジタル回路３は、多層プリン
ト基板９の上面中央部に配置し、その周囲をアナログ回
路７で囲み、かつ同周囲をアナログアース２で取り囲
む。第２図の２層目は上記ディジタル回路３の各回路素
子（ディジタルIC等）を相互に接続する配線部17であ
る。２層目はディジタル回路３の電源を供給する電源箔
である。そして４層目は裏面側にディジタル回路アース
４と、アナログ回路アース２と、それらを電気的に分離
するスリット18とを有し、またこの裏面のアナログ回路
アース２と１層目のアナログ回路アース２とを接続する
多数のスルーホール12から成り立っている。スルーホー
ル12はディジタル回路３を取り囲むように多数設けられ
ている。このスルーホールは２層目,3層目にも設けられ
ており、１層目〜４層目の部品、パターン，アースはこ
のスルーホールを通して電気的に接続される。そして図
示していないが、各層の間はいうまでもなく絶縁層で絶
縁されている。

そしてテレビジョン受像機を構成するには駆動回路用
多層プリント基板９と平行又は近くにチューナ回路が位
置する。

かかる構成において、電源を投入し、各回路を動作さ
せるとディジタル回路３が動作をし14MHz近くのクロッ
クで映像信号をディジタル処理していく。その際、クロ
ック妨害の発生源となるのは２種類ある。まず第１は第
２図の２層目のディジタル回路配線部17である。すなわ
ち、配線はインダクタンス成分をもちクロック14MHzが
回路のミスマッチと相まって高調波成分28MHz,42MHz,56
MHz,70MHz,84MHz,98MHz…を発生し、従来はチューナに
飛び込んでいたのであるが、本構成ではそのアンテナと
なる２層目のディジタル回路配線部17をその他の１層
目,3層目,4層目のプリント板のパターンで囲んでしま
い、クロックの高調波成分を吸収してしまうものであ
る。

そして、上記高調波成分を吸収する効果を高める為、
更に駆動回路用多層プリント基板９の上面のディジタル
回路３の部品実装面以外はアースパターンとし、各層の
周囲をアナログアース２で囲み、かつスルーホール12で
各層のアナログアース２を接続している。ここで、各ア
ナログアースの間隔を数mmにすることより効果は大きく
なる。このように構成することにより、プリント基板の
各層間のすき間からもクロックの高調波も洩れないよう
にすることができ、チューナ回路へのクロックの高調波
の飛び込み（妨害）を15〜20dB低減することが可能とな
る。

次に、クロック妨害の発生源となる第２は、第１の他
回路接続リード14からの妨害ノイズの輻射であり、他回
路から電源等を通りチューナ回路へ妨害ノイズが導かれ
る場合である。そこで本構成によっては、第１図のディ
ジタル回路３からの入出力端子とは（コイルとコンテナ
よりなる）フィルタ10、又は抵抗とコンデンサよりなる
フィルタ13を、第１図の如く、上記フィルタ10,13のコ
ンデンサの他端をアナログアース２に接続し、かつ第２
図の多層プリント基板９の裏面のアナログアース２と接
続している接続部12の位置に配置する。この結果、ディ
ジタル回路３で発生するクロックノイズは、フィルタ1
0,13でディジタル回路３を取り囲むアナログアース２に
全て吸収され、フィルタ10,13を通った他回路接続リー
ド14にはクロックノイズが取り除かれた信号のみが入出
力されて、チューナ回路や他の受信機へ与える妨害を20
dB以上低減することが可能となった。

更に上部のシールドケース１はLCフィルタ10やRCフィ
ルタ13をはさむ構成となり、貫通コンデンサとフィルタ
の２つの効果をもつ。又シールド板６は絶縁体５（レジ
スト又はスペーサー等）をはさみ、鉄板又は導体膜等を
使い容易に作成でき、完全なシールドケースが多層プリ
ント基板上に作成できる。

発明の効果以上のように本発明によれば、シールドケースと同等
以上の効果をもちつつ薄型化及び小型化が可能となり、
貫通コンデンサを削除できることにより大幅な工数削減
が可能となる。又、ディジタル回路とアナログ回路が１
枚の基板に作成できる。以上の結果、受像機の薄型化を
実現することが可能となる。なお、本実施例において各
層のアースパターンはスルーホールで接続したが、他の
接続手段、たとえば、ジャンパー接続を用いて接続して
も良いものである。また、フィルタは必要な端子に接続
すれば良い。

【図面の簡単な説明】

第１図a,bは本発明の一実施例における駆動回路装置の
平面図および断面図、第２図は同装置の分解斜視図、第
３図は従来例の分解斜視図である。２……アナログ回路アース、３……ディジタル回路、４
……ディジタル回路アース、７……アナログ回路、９…
…駆動回路用多層プリント基板、10,13……フィルタ、1
2……接続部（スルーホール）、17……ディジタル回路
配線部、18……スリット、19……ディジタル電源（5V）
箔。

Claims

(57)【特許請求の範囲】

【請求項１】表面を部品実装面、裏面を回路のアースパ
ターン面とする複数のディジタル信号処理回路およびア
ナログ信号処理回路で多層プリント基板を構成する駆動
回路装置において、上記ディジタル信号処理回路は上記
多層プリント基板の中心に配置し、上記アナログ信号処
理回路は上記多層プリント基板の周囲に上記ディジタル
信号処理回路を取り囲むように配置し、上記多層プリン
ト基板の裏面のアースパターンを上記ディジタル信号処
理回路と上記アナログ信号処理回路で電気的に分割し、
上記アナログ信号処理回路の表面のアースパターンは上
記ディジタル信号処理回路の全周囲を囲んで配置され、
上記アナログ信号処理回路の表面のアースパターンと上
記アナログ信号処理回路の裏面のアースパターンを上記
ディジタル信号処理回路を取り囲む様にして接続するこ
とを特徴とする駆動回路装置。
【請求項２】ディジタル信号処理回路の入力端子又は出
力端子又は電源端子等に第１のフィルタ、第２のフィル
タのそれぞれ一端を接続し、上記第１のフィルタと上記
第２のフィルタのアース端子は上記多層プリント基板の
表面のアナログ信号処理回路のアースパターンに接続
し、上記第１と第２のフィルタの他端は多層プリント基
板の周辺に実装されてなるアナログ信号処理回路の出力
端子又は入力端子に接続することを特徴とする請求項１
記載の駆動回路装置。