JP2821324B2 - 誤り訂正回路 - Google Patents
誤り訂正回路Info
- Publication number
- JP2821324B2 JP2821324B2 JP4294853A JP29485392A JP2821324B2 JP 2821324 B2 JP2821324 B2 JP 2821324B2 JP 4294853 A JP4294853 A JP 4294853A JP 29485392 A JP29485392 A JP 29485392A JP 2821324 B2 JP2821324 B2 JP 2821324B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- crc
- pattern
- value
- data sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6575—Implementations based on combinatorial logic, e.g. Boolean circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＲＳ（リードソロモ
ン）符号の誤り訂正及びＣＲＣ（サイクリックリダンダ
ンシ符号）の誤り検出により記録体のデータの誤りを訂
正する誤り訂正回路に関する。
ン）符号の誤り訂正及びＣＲＣ（サイクリックリダンダ
ンシ符号）の誤り検出により記録体のデータの誤りを訂
正する誤り訂正回路に関する。
【０００２】
【従来の技術】光ディスクに関するＩＳＯ規格ではその
サーボ方式として連続サーボ方式とサンプルサーボ方式
が認められており、そのうち連続サーボ方式ではリード
・ソロモン符号（ＲＳ符号）が誤り訂正符号として採用
されている。ガロア体はＧＦ（２8 ）で、原始多項式ｐ
（Ｘ）は下記の数１で決定する。
サーボ方式として連続サーボ方式とサンプルサーボ方式
が認められており、そのうち連続サーボ方式ではリード
・ソロモン符号（ＲＳ符号）が誤り訂正符号として採用
されている。ガロア体はＧＦ（２8 ）で、原始多項式ｐ
（Ｘ）は下記の数１で決定する。
【０００３】
【数１】
【０００４】リード・ソロモン符号の生成多項式Ｇｅ
（Ｘ）は、下記の数２で決定する。
（Ｘ）は、下記の数２で決定する。
【０００５】
【数２】
【０００６】また、ＣＲＣの生成多項式Ｇｃ（Ｘ）は、
下記の数３で決定する。
下記の数３で決定する。
【０００７】
【数３】
【０００８】但し、α i ＝（βi ）88で、βは原始多項
式ｐ（Ｘ）の元と定義されている。
式ｐ（Ｘ）の元と定義されている。
【０００９】図１０は、光ディスクに関するＩＳＯ規格
における連続サーボ方式の９０ｍｍ５１２バイト／セク
タのデータフォーマットである。ＣＲＣの符号化によっ
て発生するＣＲＣデータＣk （１≦ｋ≦４）は、以下の
ようにして求められる。
における連続サーボ方式の９０ｍｍ５１２バイト／セク
タのデータフォーマットである。ＣＲＣの符号化によっ
て発生するＣＲＣデータＣk （１≦ｋ≦４）は、以下の
ようにして求められる。
【００１０】情報多項式Ｉｃ（Ｘ）を次の数４のように
して表す。
して表す。
【００１１】
【数４】
【００１２】図中、全てのデータをＡn （記録再生順序
はｎに従う）として表すと、ユーザ・データ・バイトＤ
n ＝Ａn （１≦ｎ≦５１２）、パッド・バイトＦm ＝Ａ
n （５１３≦ｎ≦５１６）、ＣＲＣ・チェック・バイト
Ｃk ＝Ａn （５１７≦ｎ≦５２０）、ＥＣＣ・チェック
・バイトＥs,t ＝Ａn （５２１≦ｎ≦６００）となる。
はｎに従う）として表すと、ユーザ・データ・バイトＤ
n ＝Ａn （１≦ｎ≦５１２）、パッド・バイトＦm ＝Ａ
n （５１３≦ｎ≦５１６）、ＣＲＣ・チェック・バイト
Ｃk ＝Ａn （５１７≦ｎ≦５２０）、ＥＣＣ・チェック
・バイトＥs,t ＝Ａn （５２１≦ｎ≦６００）となる。
【００１３】なお、数４の各パラメータ及び上記ｍ，
ｋ，ｓ，ｔは数５に示す通りである。
ｋ，ｓ，ｔは数５に示す通りである。
【００１４】
【数５】
【００１５】なお、図１０中のＳＢはシンク・バイト、
ＲＳはリシンク・バイトを表す。
ＲＳはリシンク・バイトを表す。
【００１６】ＣＲＣデータＣk は、次の計算式で求めら
れる。
れる。
【００１７】
【数６】
【００１８】リード・ソロモン符号の符号化によって発
生するＥＣＣデータＥs,t （１≦ｓ≦５、１≦ｔ≦１
６）は、以下のようにして求められる。
生するＥＣＣデータＥs,t （１≦ｓ≦５、１≦ｔ≦１
６）は、以下のようにして求められる。
【００１９】情報多項式Ｉｅｊ（Ｘ）を次のようにして
表す。
表す。
【００２０】
【数７】
【００２１】ＥＣＣデータＥs,t は、次の数８で求めら
れる。
れる。
【００２２】
【数８】
【００２３】図１４は、ＣＲＣ回路（ＣＲＣジェネレー
タ）の構成を示すブロック図である。７ａはα40乗算
器、７ｂはα117 乗算器、７ｃはα228 乗算器、７ｄは
α97乗算器であり、８ａ、８ｂ、８ｃ及び８ｄはそれぞ
れレジスタであり、９は加算器、ＣＬＫはクロック、１
１はデータ入力端子、１２はデータ出力端子である。
タ）の構成を示すブロック図である。７ａはα40乗算
器、７ｂはα117 乗算器、７ｃはα228 乗算器、７ｄは
α97乗算器であり、８ａ、８ｂ、８ｃ及び８ｄはそれぞ
れレジスタであり、９は加算器、ＣＬＫはクロック、１
１はデータ入力端子、１２はデータ出力端子である。
【００２４】ＣＲＣデータＣk （１≦ｋ≦４）の計算方
法は前述の通りであるが、次のようにしても求めること
ができる。
法は前述の通りであるが、次のようにしても求めること
ができる。
【００２５】個々の符号語に対する情報多項式Ｉｃｊ
（Ｘ）を次のようにして表す。
（Ｘ）を次のようにして表す。
【００２６】
【数９】
【００２７】個々の符号語に対するＣＲＣデータＣ
kjは、次の計算式で求められる。
kjは、次の計算式で求められる。
【００２８】
【数１０】
【００２９】ＣＲＣが線形符号であることを利用する
と、個々の符号語に対するＣＲＣデータＣkjの和は前述
のＣＲＣデータＣk に等しい。つまり、数１１が成立す
る。
と、個々の符号語に対するＣＲＣデータＣkjの和は前述
のＣＲＣデータＣk に等しい。つまり、数１１が成立す
る。
【００３０】
【数１１】
【００３１】個々の符号語に対するＣＲＣデータＣkjの
求め方を、図１４を用いて説明する。今、符号語ナンバ
ー０（ｊ＝０）を注目すると、符号語ナンバー０に対す
る情報多項式Ｉc0（Ｘ）を図１０のデータフォーマット
にしたがって表すと、数１２に示すようになる。
求め方を、図１４を用いて説明する。今、符号語ナンバ
ー０（ｊ＝０）を注目すると、符号語ナンバー０に対す
る情報多項式Ｉc0（Ｘ）を図１０のデータフォーマット
にしたがって表すと、数１２に示すようになる。
【００３２】
【数１２】
【００３３】実際、図１４のＣＲＣ回路は除算器の構成
をとっているため、クロックＣＬＫにしたがってデータ
入力端子１１から順にＤ1 、Ｄ6 、Ｄ11、……、 Ｄ51
1 、Ｆ4 と入力してゆき、入力が終了した時点でのレジ
スタ８ａ、８ｂ、８ｃ、８ｄの内容は、｛Ｉc0（Ｘ）Ｘ
4 ｍｏｄ Ｇｃ（Ｘ）｝に等しく、
をとっているため、クロックＣＬＫにしたがってデータ
入力端子１１から順にＤ1 、Ｄ6 、Ｄ11、……、 Ｄ51
1 、Ｆ4 と入力してゆき、入力が終了した時点でのレジ
スタ８ａ、８ｂ、８ｃ、８ｄの内容は、｛Ｉc0（Ｘ）Ｘ
4 ｍｏｄ Ｇｃ（Ｘ）｝に等しく、
【００３４】
【数１３】
【００３５】としたとき、レジスタ８ａ、８ｂ、８ｃ及
び８ｄの内容は、それぞれＣ10、Ｃ20、Ｃ30及びＣ40と
なる。
び８ｄの内容は、それぞれＣ10、Ｃ20、Ｃ30及びＣ40と
なる。
【００３６】図１１は、ＣＲＣ方式を用いた従来の誤り
訂正回路の構成を示すブロック図である。同図におい
て、１は訂正されるべき、誤りが含まれているであろう
受信データおよび訂正後のデータを記憶するデータバッ
ファである。データバッファ１に格納された受信データ
が符号語ナンバー単位でシンドロームジェネレータ２及
びＣＲＣジェネレータ５に取り込まれる。上記受信デー
タは図１０に示すように、ＣＲＣを内符号とし且つＲＳ
符号を外符号とする符号系列を複数個交錯（インタリー
ブ）したデータ系列となっており、このデータ系列は符
号語ナンバー単位で複数の部分データ系列（図１０の縦
方向の各データ系列）に分類され、各部分データ系列そ
れぞれがＲＳ符号化処理されている。
訂正回路の構成を示すブロック図である。同図におい
て、１は訂正されるべき、誤りが含まれているであろう
受信データおよび訂正後のデータを記憶するデータバッ
ファである。データバッファ１に格納された受信データ
が符号語ナンバー単位でシンドロームジェネレータ２及
びＣＲＣジェネレータ５に取り込まれる。上記受信デー
タは図１０に示すように、ＣＲＣを内符号とし且つＲＳ
符号を外符号とする符号系列を複数個交錯（インタリー
ブ）したデータ系列となっており、このデータ系列は符
号語ナンバー単位で複数の部分データ系列（図１０の縦
方向の各データ系列）に分類され、各部分データ系列そ
れぞれがＲＳ符号化処理されている。
【００３７】シンドロームジェネレータ２は、データバ
ッファ１に格納された受信データの部分データ系列のＲ
Ｓ符号のシンドロームを求めて誤り訂正部４に出力す
る。
ッファ１に格納された受信データの部分データ系列のＲ
Ｓ符号のシンドロームを求めて誤り訂正部４に出力す
る。
【００３８】誤り訂正部４は、シンドロームジェネレー
タ２より得たシンドロームに基づき、内部の誤り位置お
よび誤り数値レジスタ３に部分データ系列の誤り位置及
び誤り数値を格納させながら、誤り訂正を行う。
タ２より得たシンドロームに基づき、内部の誤り位置お
よび誤り数値レジスタ３に部分データ系列の誤り位置及
び誤り数値を格納させながら、誤り訂正を行う。
【００３９】ＣＲＣジェネレータ５は、データバッファ
１に格納され、誤り訂正が終了した部分データ系列に基
づきＣＲＣを求めてＣＲＣレジスタ６に出力する。
１に格納され、誤り訂正が終了した部分データ系列に基
づきＣＲＣを求めてＣＲＣレジスタ６に出力する。
【００４０】ＣＲＣレジスタ６は、誤り訂正が終了した
部分データ系列のＣＲＣを受けると、ＣＲＣと自身の格
納データとを加算し、その加算結果を新たな格納データ
として格納し、最終的に誤り訂正の済んだ受信データ全
体の総計ＣＲＣを出力する。
部分データ系列のＣＲＣを受けると、ＣＲＣと自身の格
納データとを加算し、その加算結果を新たな格納データ
として格納し、最終的に誤り訂正の済んだ受信データ全
体の総計ＣＲＣを出力する。
【００４１】ＣＲＣ検証部３５は、最終的にＣＲＣレジ
スタ６より得られる総計ＣＲＣとデータバッファ１に格
納されたＣＲＣデータとを比較して、誤り訂正部４によ
る誤訂正を検出する。
スタ６より得られる総計ＣＲＣとデータバッファ１に格
納されたＣＲＣデータとを比較して、誤り訂正部４によ
る誤訂正を検出する。
【００４２】制御回路４０は、シンドロームジェネレー
タ２、誤り訂正部４、ＣＲＣジェネレータ５、ＣＲＣレ
ジスタ６及びＣＲＣ検証部３５に制御信号を出力し、こ
れらの構成部２，４〜６及び３５の動作を制御する。
タ２、誤り訂正部４、ＣＲＣジェネレータ５、ＣＲＣレ
ジスタ６及びＣＲＣ検証部３５に制御信号を出力し、こ
れらの構成部２，４〜６及び３５の動作を制御する。
【００４３】図１２及び図１３は、図１１の誤り訂正回
路の誤り訂正動作を示すフローチャートである。以下、
これらの図を参照して動作の説明を行う。なお、下記に
示す動作は制御回路４０の管理下で行われる。
路の誤り訂正動作を示すフローチャートである。以下、
これらの図を参照して動作の説明を行う。なお、下記に
示す動作は制御回路４０の管理下で行われる。
【００４４】シーケンス実行前に、ＣＲＣレジスタ６の
格納データがクリアされ、訂正されるべき、誤りが含ま
れているであろう受信データがデータバッファ１に書き
込まれる。
格納データがクリアされ、訂正されるべき、誤りが含ま
れているであろう受信データがデータバッファ１に書き
込まれる。
【００４５】まず、ステップＳ１で、図１１には示して
いない符号語ナンバーカウンタをゼロにセットされるこ
とにより、シンドロームジェネレータ２は、受信データ
のうち、符号語ナンバー０（ｊ＝０）の部分データ系列
のシンドロームを求める。
いない符号語ナンバーカウンタをゼロにセットされるこ
とにより、シンドロームジェネレータ２は、受信データ
のうち、符号語ナンバー０（ｊ＝０）の部分データ系列
のシンドロームを求める。
【００４６】そして、誤りが検出されたときには、ステ
ップＳ２で、誤り訂正部４は、ステップＳ１で得たシン
ドロームに基づき、符号語ナンバー０の部分データ系列
に対する誤り位置多項式・誤り数値多項式を導出するこ
とにより、その誤り位置と誤り数値を求める。次に、ス
テップＳ３で、ステップＳ２で求めた符号語ナンバー０
の部分データ系列に対する誤り位置及び誤り数値を、誤
り位置および誤り数値レジスタ３に記憶させる。
ップＳ２で、誤り訂正部４は、ステップＳ１で得たシン
ドロームに基づき、符号語ナンバー０の部分データ系列
に対する誤り位置多項式・誤り数値多項式を導出するこ
とにより、その誤り位置と誤り数値を求める。次に、ス
テップＳ３で、ステップＳ２で求めた符号語ナンバー０
の部分データ系列に対する誤り位置及び誤り数値を、誤
り位置および誤り数値レジスタ３に記憶させる。
【００４７】そして、ステップＳ４で、誤り訂正部４
は、誤り位置および誤り数値レジスタ３に記憶された内
容にしたがって、データバッファ１に格納された、誤り
を含む符号語ナンバー０の部分データ系列を順次訂正し
てゆく。
は、誤り位置および誤り数値レジスタ３に記憶された内
容にしたがって、データバッファ１に格納された、誤り
を含む符号語ナンバー０の部分データ系列を順次訂正し
てゆく。
【００４８】そして、ステップＳ５で、符号語ナンバー
カウンタがインクリメント（カウンタ値＝ｊとする）さ
れ、シンドロームジェネレータ２は符号語ナンバーｊの
部分データ系列に対するシンドロームを求める。
カウンタがインクリメント（カウンタ値＝ｊとする）さ
れ、シンドロームジェネレータ２は符号語ナンバーｊの
部分データ系列に対するシンドロームを求める。
【００４９】次に、ステップＳ６で、誤り訂正部４は、
ステップＳ２同様、符号語ナンバーｊの部分データ系列
に対する誤り位置と誤り数値を求め、ステップＳ７で、
ステップＳ３同様、それらを誤り位置および誤り数値レ
ジスタ３に記憶させる。
ステップＳ２同様、符号語ナンバーｊの部分データ系列
に対する誤り位置と誤り数値を求め、ステップＳ７で、
ステップＳ３同様、それらを誤り位置および誤り数値レ
ジスタ３に記憶させる。
【００５０】一方、ステップＳ５が終了した後、ステッ
プＳ６、Ｓ７の動作と並行して、ステップＳ８及びＳ９
のＣＲＣ処理動作が行われる。
プＳ６、Ｓ７の動作と並行して、ステップＳ８及びＳ９
のＣＲＣ処理動作が行われる。
【００５１】まず、ステップＳ８で、ＣＲＣジェネレー
タ５は、誤り訂正が済んだ符号語ナンバー（ｊ−１）の
部分データ系列に対するＣＲＣを前述の方法で求める。
このとき、｛Ｉｃ(j-1) （Ｘ）Ｘ4 ｍｏｄ Ｇｃ
（Ｘ）｝がＣＲＣとして求められることになる。ステッ
プＳ９で、ＣＲＣレジスタ６は、ステップＳ８で求めら
れたＣＲＣとＣＲＣレジスタ６自身の格納データ（最初
は０）とを加算して、加算結果を新たな格納データとし
てＣＲＣレジスタ６に格納する。
タ５は、誤り訂正が済んだ符号語ナンバー（ｊ−１）の
部分データ系列に対するＣＲＣを前述の方法で求める。
このとき、｛Ｉｃ(j-1) （Ｘ）Ｘ4 ｍｏｄ Ｇｃ
（Ｘ）｝がＣＲＣとして求められることになる。ステッ
プＳ９で、ＣＲＣレジスタ６は、ステップＳ８で求めら
れたＣＲＣとＣＲＣレジスタ６自身の格納データ（最初
は０）とを加算して、加算結果を新たな格納データとし
てＣＲＣレジスタ６に格納する。
【００５２】ステップＳ７及びステップＳ９が終了する
と、ステップＳ１０に移行する。次に、ステップＳ１０
で、誤り訂正部４は、誤り位置および誤り数値レジスタ
３に記憶された誤り位置および誤り数値にしたがって、
データバッファ１に格納された符号語ナンバーｊの部分
データ系列を順次訂正してゆく。
と、ステップＳ１０に移行する。次に、ステップＳ１０
で、誤り訂正部４は、誤り位置および誤り数値レジスタ
３に記憶された誤り位置および誤り数値にしたがって、
データバッファ１に格納された符号語ナンバーｊの部分
データ系列を順次訂正してゆく。
【００５３】そして、ステップＳ１１で、符号語ナンバ
ーカウンタ値ｊが最終符号語ナンバーに等しいかどうか
が比較され、等しくないときにはステップＳ５へ戻り、
符号語ナンバーカウンタ値ｊをインクリメントしてステ
ップＳ５〜ステップＳ９の処理を再び行う。
ーカウンタ値ｊが最終符号語ナンバーに等しいかどうか
が比較され、等しくないときにはステップＳ５へ戻り、
符号語ナンバーカウンタ値ｊをインクリメントしてステ
ップＳ５〜ステップＳ９の処理を再び行う。
【００５４】一方、ステップＳ１１で、符号語ナンバー
カウンタ値ｊが最終符号語ナンバーに等しいと判定され
るとステップＳ１２へ進む。
カウンタ値ｊが最終符号語ナンバーに等しいと判定され
るとステップＳ１２へ進む。
【００５５】ステップＳ１２で、ＣＲＣジェネレータ５
は、訂正が済んだ最終符号語ナンバー（図１０の例では
５）の部分データ系列に対するＣＲＣを、ステップＳ８
同様に求める。
は、訂正が済んだ最終符号語ナンバー（図１０の例では
５）の部分データ系列に対するＣＲＣを、ステップＳ８
同様に求める。
【００５６】そして、ステップＳ１３で、ステップＳ９
と同じく、ＣＲＣレジスタ６はステップＳ１２で求めた
ＣＲＣとＣＲＣレジスタ６自身の内容とを加算し、加算
結果を新たな格納データとして、ＣＲＣレジスタ６に格
納する。
と同じく、ＣＲＣレジスタ６はステップＳ１２で求めた
ＣＲＣとＣＲＣレジスタ６自身の内容とを加算し、加算
結果を新たな格納データとして、ＣＲＣレジスタ６に格
納する。
【００５７】その結果、ＣＲＣレジスタ６内の格納デー
タが、数１１で示したＣＲＣデータＣk と等しくなる。
そして、ステップＳ１４で、ＣＲＣ検証部３５は、ステ
ップＳ１３で求められたＣＲＣデータＣk と、これとは
別に訂正によって求められたデータバッファ１にあるＣ
ＲＣデータＣk とを比較し、ＲＳ符号による誤訂正を検
出する。
タが、数１１で示したＣＲＣデータＣk と等しくなる。
そして、ステップＳ１４で、ＣＲＣ検証部３５は、ステ
ップＳ１３で求められたＣＲＣデータＣk と、これとは
別に訂正によって求められたデータバッファ１にあるＣ
ＲＣデータＣk とを比較し、ＲＳ符号による誤訂正を検
出する。
【００５８】
【発明が解決しようとする課題】従来の誤り訂正回路は
以上のような構成であるため、符号語ナンバーｊの受信
データに対するＲＳ符号のシンドローム計算処理（図１
２のステップＳ５）と、訂正が済んだ符号語ナンバー
（ｊ−１）の受信データに対するＣＲＣ符号化処理（図
１２のステップＳ８）とは、同一のデータバッファ１か
ら異なる符号語ナンバーの受信データを取り込む処理で
あるため、同時に行うことは不可能である。
以上のような構成であるため、符号語ナンバーｊの受信
データに対するＲＳ符号のシンドローム計算処理（図１
２のステップＳ５）と、訂正が済んだ符号語ナンバー
（ｊ−１）の受信データに対するＣＲＣ符号化処理（図
１２のステップＳ８）とは、同一のデータバッファ１か
ら異なる符号語ナンバーの受信データを取り込む処理で
あるため、同時に行うことは不可能である。
【００５９】したがって、必然的に並行処理が可能なの
は、誤り訂正部４による符号語ナンバーｊの受信データ
のシンドロームに基づく誤り訂正処理（図１２及び図１
３のステップＳ６，Ｓ７）と、ＣＲＣジェネレータ５に
よる符号語ナンバー（ｊ−１）の受信データに対するＣ
ＲＣ符号化処理（図１２及び図１３のステップＳ８，Ｓ
９）となる。
は、誤り訂正部４による符号語ナンバーｊの受信データ
のシンドロームに基づく誤り訂正処理（図１２及び図１
３のステップＳ６，Ｓ７）と、ＣＲＣジェネレータ５に
よる符号語ナンバー（ｊ−１）の受信データに対するＣ
ＲＣ符号化処理（図１２及び図１３のステップＳ８，Ｓ
９）となる。
【００６０】このため、誤り訂正部４による誤り訂正処
理を高速化しても、同時に行われるのＣＲＣジェネレー
タ５によるＣＲＣ符号化処理（特に、図１２のステップ
Ｓ８の処理）がネックとなり全体の処理を高速化できな
いという問題点があった。
理を高速化しても、同時に行われるのＣＲＣジェネレー
タ５によるＣＲＣ符号化処理（特に、図１２のステップ
Ｓ８の処理）がネックとなり全体の処理を高速化できな
いという問題点があった。
【００６１】この発明は上記のような問題点を解消する
ためになされたもので、高速にデータの誤り訂正を行う
ことができる誤り訂正回路を得ることを目的とする。
ためになされたもので、高速にデータの誤り訂正を行う
ことができる誤り訂正回路を得ることを目的とする。
【００６２】
【課題を解決するための手段】この発明にかかる請求項
１記載の誤り訂正回路は、(a) データの誤りを訂正する
ＲＳ符号と前記データの誤りを検出するＣＲＣを複数個
交錯したデータ系列を格納したデータバッファを備え、
前記データ系列は、各々がＲＳ符号化処理された第１〜
第ｎの部分データ系列からなり、ＣＲＣ符号化により予
め生成されたＣＲＣデータを含み、(b) 誤り訂正前の前
記部分データ系列に基づきＲＳ符号のシンドロームを生
成するシンドローム生成手段と、(c) 誤り訂正前の前記
部分データ系列に対しＣＲＣの符号化処理を行い第１の
ＣＲＣを求める第１のＣＲＣ符号化手段と、(d) 前記シ
ンドロームに基づき、前記部分データ系列の誤り位置及
び誤り数値を求め、該誤り位置及び誤り数値に基づき前
記部分データ系列の誤りを訂正する誤り訂正手段と、
(e) 前記誤り位置及び誤り数値に基づき、前記部分デー
タ系列のエラーパターン求め、該エラーパターンに対し
ＣＲＣの符号化処理を行い第２のＣＲＣを求める第２の
ＣＲＣ符号化手段と、(f) 前記第１のＣＲＣあるいは前
記第２のＣＲＣを受け、その加算合計からなる総計ＣＲ
Ｃを得る加算手段と、(g) 前記総計ＣＲＣと前記データ
系列内の前記ＣＲＣデータとを比較して、前記手段(d)
による誤り訂正の良否を検証するＣＲＣ検証手段と、
(h) 前記第１の部分データ系列〜第ｎ部分データ系列の
順で処理されるように前記手段(b)〜(g) を制御し、か
つ前記手段(b) による第ｊ（２≦ｊ≦ｎ）の前記部分デ
ータ系列に基づくシンドローム生成処理と、前記手段
(c) による第ｊの前記部分データ系列に対するＣＲＣ符
号化処理と、前記手段(e) による第（ｊ−１）の前記部
分データ系列のエラーパターンに対するＣＲＣ符号化処
理とを同時に行わせ、前記手段(e) による第ｎの前記部
分データ系列のエラーパターンに対するＣＲＣ符号化処
理終了後に、前記手段(g) による検証動作を行わせる制
御手段とをさらに備えて構成される。
１記載の誤り訂正回路は、(a) データの誤りを訂正する
ＲＳ符号と前記データの誤りを検出するＣＲＣを複数個
交錯したデータ系列を格納したデータバッファを備え、
前記データ系列は、各々がＲＳ符号化処理された第１〜
第ｎの部分データ系列からなり、ＣＲＣ符号化により予
め生成されたＣＲＣデータを含み、(b) 誤り訂正前の前
記部分データ系列に基づきＲＳ符号のシンドロームを生
成するシンドローム生成手段と、(c) 誤り訂正前の前記
部分データ系列に対しＣＲＣの符号化処理を行い第１の
ＣＲＣを求める第１のＣＲＣ符号化手段と、(d) 前記シ
ンドロームに基づき、前記部分データ系列の誤り位置及
び誤り数値を求め、該誤り位置及び誤り数値に基づき前
記部分データ系列の誤りを訂正する誤り訂正手段と、
(e) 前記誤り位置及び誤り数値に基づき、前記部分デー
タ系列のエラーパターン求め、該エラーパターンに対し
ＣＲＣの符号化処理を行い第２のＣＲＣを求める第２の
ＣＲＣ符号化手段と、(f) 前記第１のＣＲＣあるいは前
記第２のＣＲＣを受け、その加算合計からなる総計ＣＲ
Ｃを得る加算手段と、(g) 前記総計ＣＲＣと前記データ
系列内の前記ＣＲＣデータとを比較して、前記手段(d)
による誤り訂正の良否を検証するＣＲＣ検証手段と、
(h) 前記第１の部分データ系列〜第ｎ部分データ系列の
順で処理されるように前記手段(b)〜(g) を制御し、か
つ前記手段(b) による第ｊ（２≦ｊ≦ｎ）の前記部分デ
ータ系列に基づくシンドローム生成処理と、前記手段
(c) による第ｊの前記部分データ系列に対するＣＲＣ符
号化処理と、前記手段(e) による第（ｊ−１）の前記部
分データ系列のエラーパターンに対するＣＲＣ符号化処
理とを同時に行わせ、前記手段(e) による第ｎの前記部
分データ系列のエラーパターンに対するＣＲＣ符号化処
理終了後に、前記手段(g) による検証動作を行わせる制
御手段とをさらに備えて構成される。
【００６３】望ましくは請求項２記載の誤り訂正回路の
ように、前記誤り訂正手段(d) は、(d-1) アドレスに対
応して、前記誤り位置及び誤り数値をペアにして格納す
る記憶手段を備え、前記第２のＣＲＣ符号化手段(e)
は、(e-1) 前記記憶手段（ｄ−１）に格納された前記誤
り位置及び前記誤り数値に基づき、前記エラーパターン
を発生するエラーパターン発生手段と、（ｅ−２） 前
記エラーパターンに対しＣＲＣ符号化処理を行い前記第
２のＣＲＣを出力するエラーパターンＣＲＣ符号化手段
とを備える。
ように、前記誤り訂正手段(d) は、(d-1) アドレスに対
応して、前記誤り位置及び誤り数値をペアにして格納す
る記憶手段を備え、前記第２のＣＲＣ符号化手段(e)
は、(e-1) 前記記憶手段（ｄ−１）に格納された前記誤
り位置及び前記誤り数値に基づき、前記エラーパターン
を発生するエラーパターン発生手段と、（ｅ−２） 前
記エラーパターンに対しＣＲＣ符号化処理を行い前記第
２のＣＲＣを出力するエラーパターンＣＲＣ符号化手段
とを備える。
【００６４】望ましくは、請求項３記載の誤り訂正回路
のように、前記記憶手段(d-1) は、アドレスに対して前
記誤り位置が昇順になるように、前記誤り位置及び前記
誤り数値を格納し、前記エラーパターン発生手段(e-1)
は、(e-1-1) 前記部分データ系列の先頭位置を示すカウ
ント値を位置カウント初期値とした位置カウント値を順
次カウントアップする手段と、(e-1-2) 前記記憶手段(d
-1) から出力される前記誤り位置と前記位置カウント値
に基づき、一致信号及び不一致信号からなるカウント制
御信号を出力する手段と、(e-1-3) 前記記憶手段(d-1)
のアドレス先頭位置を示すカウント値をアドレスカウン
ト初期値としたアドレスカウント値を、前記カウント制
御信号が一致信号のときカウントアップして、前記記憶
手段(d-1) のアドレス入力部に出力し、前記記憶手段(d
-1) から、前記アドレスカウント値の指示するアドレス
に格納された前記誤り位置及び前記誤り数値を出力させ
る手段と、(e-1-4) 前記カウント制御信号が一致信号の
とき前記誤り数値を、前記カウント制御信号が不一致信
号のとき論理値“０”を指示するゼロ信号を、前記エラ
ーパターンを構成するエラーパターン信号して出力する
選択手段とを備える。
のように、前記記憶手段(d-1) は、アドレスに対して前
記誤り位置が昇順になるように、前記誤り位置及び前記
誤り数値を格納し、前記エラーパターン発生手段(e-1)
は、(e-1-1) 前記部分データ系列の先頭位置を示すカウ
ント値を位置カウント初期値とした位置カウント値を順
次カウントアップする手段と、(e-1-2) 前記記憶手段(d
-1) から出力される前記誤り位置と前記位置カウント値
に基づき、一致信号及び不一致信号からなるカウント制
御信号を出力する手段と、(e-1-3) 前記記憶手段(d-1)
のアドレス先頭位置を示すカウント値をアドレスカウン
ト初期値としたアドレスカウント値を、前記カウント制
御信号が一致信号のときカウントアップして、前記記憶
手段(d-1) のアドレス入力部に出力し、前記記憶手段(d
-1) から、前記アドレスカウント値の指示するアドレス
に格納された前記誤り位置及び前記誤り数値を出力させ
る手段と、(e-1-4) 前記カウント制御信号が一致信号の
とき前記誤り数値を、前記カウント制御信号が不一致信
号のとき論理値“０”を指示するゼロ信号を、前記エラ
ーパターンを構成するエラーパターン信号して出力する
選択手段とを備える。
【００６５】望ましくは、請求項４記載の誤り訂正回路
のように、前記記憶手段(d-1) は、アドレスに対して前
記誤り位置が昇順になるように、前記誤り位置及び前記
誤り数値を格納し、前記手段(e-1) は、(e-1-1) 前記記
憶手段(d-1) に格納された前記誤り位置のうち、最小の
誤り位置を指示する最小アドレスカウント値を位置カウ
ント初期値とした位置カウント値を順次カウントアップ
する手段と、(e-1-2)前記記憶手段(d-1) から出力され
る前記誤り位置と前記位置カウント値に基づき、一致信
号及び不一致信号からなるカウント制御信号を出力する
手段と、(e-1-3) 前記記憶手段(d-1) のアドレス先頭位
置を示すカウント値をアドレスカウント初期値としたア
ドレスカウント値を、前記カウント制御信号が一致信号
のときカウントアップして、前記記憶手段(d-1) のアド
レス入力部に出力し、前記記憶手段(d-1) から、前記ア
ドレスカウント値の指示するアドレスに格納された前記
誤り位置及び前記誤り数値を出力させる手段と、(e-1-
4) 前記カウント制御信号が一致信号のとき前記誤り数
値を、前記カウント制御信号が不一致信号とき論理値
“０”を指示するゼロ信号を、前記エラーパターンを構
成するエラーパターン信号として出力する選択手段とを
備える。
のように、前記記憶手段(d-1) は、アドレスに対して前
記誤り位置が昇順になるように、前記誤り位置及び前記
誤り数値を格納し、前記手段(e-1) は、(e-1-1) 前記記
憶手段(d-1) に格納された前記誤り位置のうち、最小の
誤り位置を指示する最小アドレスカウント値を位置カウ
ント初期値とした位置カウント値を順次カウントアップ
する手段と、(e-1-2)前記記憶手段(d-1) から出力され
る前記誤り位置と前記位置カウント値に基づき、一致信
号及び不一致信号からなるカウント制御信号を出力する
手段と、(e-1-3) 前記記憶手段(d-1) のアドレス先頭位
置を示すカウント値をアドレスカウント初期値としたア
ドレスカウント値を、前記カウント制御信号が一致信号
のときカウントアップして、前記記憶手段(d-1) のアド
レス入力部に出力し、前記記憶手段(d-1) から、前記ア
ドレスカウント値の指示するアドレスに格納された前記
誤り位置及び前記誤り数値を出力させる手段と、(e-1-
4) 前記カウント制御信号が一致信号のとき前記誤り数
値を、前記カウント制御信号が不一致信号とき論理値
“０”を指示するゼロ信号を、前記エラーパターンを構
成するエラーパターン信号として出力する選択手段とを
備える。
【００６６】この発明にかかる請求項５記載の誤り訂正
回路は、(a) データの誤りを訂正するＲＳ符号と前記デ
ータの誤りを検出するＣＲＣを複数個交錯したデータ系
列を格納したデータバッファを備え、前記データ系列
は、各々がＲＳ符号化処理された第１〜第ｎの部分デー
タ系列からなり、ＣＲＣ符号化により予め生成されたＣ
ＲＣデータを含み、(b) 誤り訂正前の前記部分データ系
列に基づきＲＳ符号のシンドロームを生成するシンドロ
ーム生成手段と、(c) 前記シンドロームに基づき、前記
部分データ系列の誤り位置及び誤り数値を求め、該誤り
位置及び誤り数値に基づき前記部分データ系列の誤りを
訂正する誤り訂正手段と、(d) 前記誤り位置及び誤り数
値に基づき、前記部分データ系列のエラーパターン求
め、該エラーパターンと誤り訂正前の前記部分データ系
列とを加算して合成パターンを出力するパターン合成手
段と、(e) 前記合成パターンに対しＣＲＣの符号化処理
を行い合成ＣＲＣを求める合成ＣＲＣ符号化手段と、
(f) 前記合成ＣＲＣを順次受け、その加算合計からなる
総計ＣＲＣを得る加算手段と、(g) 前記総計ＣＲＣと前
記データ系列内の前記ＣＲＣデータとを比較して、前記
(d) による誤り訂正の良否を検証するＣＲＣ検証手段
と、(h) 前記第１の部分データ系列〜第ｎ部分データ系
列の順で処理されるように前記手段(b) 〜(g) を制御
し、かつ前記手段(b) による第ｊ（２≦ｊ≦ｎ）の前記
部分データ系列に基づくシンドローム生成処理と、前記
手段(d) による第ｊの前記部分データ系列と第（ｊ−
１）の前記部分データ系列のエラーパターンとの加算処
理とを同時に行わせ、前記手段(e) による最終の合成パ
ターンに対するＣＲＣ符号化処理終了後に、前記手段
(g) による検証動作を行わせる制御手段とをさらに備え
て構成される。
回路は、(a) データの誤りを訂正するＲＳ符号と前記デ
ータの誤りを検出するＣＲＣを複数個交錯したデータ系
列を格納したデータバッファを備え、前記データ系列
は、各々がＲＳ符号化処理された第１〜第ｎの部分デー
タ系列からなり、ＣＲＣ符号化により予め生成されたＣ
ＲＣデータを含み、(b) 誤り訂正前の前記部分データ系
列に基づきＲＳ符号のシンドロームを生成するシンドロ
ーム生成手段と、(c) 前記シンドロームに基づき、前記
部分データ系列の誤り位置及び誤り数値を求め、該誤り
位置及び誤り数値に基づき前記部分データ系列の誤りを
訂正する誤り訂正手段と、(d) 前記誤り位置及び誤り数
値に基づき、前記部分データ系列のエラーパターン求
め、該エラーパターンと誤り訂正前の前記部分データ系
列とを加算して合成パターンを出力するパターン合成手
段と、(e) 前記合成パターンに対しＣＲＣの符号化処理
を行い合成ＣＲＣを求める合成ＣＲＣ符号化手段と、
(f) 前記合成ＣＲＣを順次受け、その加算合計からなる
総計ＣＲＣを得る加算手段と、(g) 前記総計ＣＲＣと前
記データ系列内の前記ＣＲＣデータとを比較して、前記
(d) による誤り訂正の良否を検証するＣＲＣ検証手段
と、(h) 前記第１の部分データ系列〜第ｎ部分データ系
列の順で処理されるように前記手段(b) 〜(g) を制御
し、かつ前記手段(b) による第ｊ（２≦ｊ≦ｎ）の前記
部分データ系列に基づくシンドローム生成処理と、前記
手段(d) による第ｊの前記部分データ系列と第（ｊ−
１）の前記部分データ系列のエラーパターンとの加算処
理とを同時に行わせ、前記手段(e) による最終の合成パ
ターンに対するＣＲＣ符号化処理終了後に、前記手段
(g) による検証動作を行わせる制御手段とをさらに備え
て構成される。
【００６７】望ましくは、請求項６記載の誤り訂正回路
のように、前記誤り訂正手段(c) は、(c-1) アドレスに
対応して、前記誤り位置及び誤り数値をペアにして格納
する記憶手段を備え、前記エラーパターン発生手段(d)
は、(d-1) 前記記憶手段(c-1) に格納された前記誤り位
置及び前記誤り数値に基づき、前記エラーパターンを発
生するエラーパターン発生手段と、(d-2) 前記エラーパ
ターンと誤り訂正前の前記部分データ系列とを取り込
み、両者を加算して合成パターンを出力する加算手段と
を備える。
のように、前記誤り訂正手段(c) は、(c-1) アドレスに
対応して、前記誤り位置及び誤り数値をペアにして格納
する記憶手段を備え、前記エラーパターン発生手段(d)
は、(d-1) 前記記憶手段(c-1) に格納された前記誤り位
置及び前記誤り数値に基づき、前記エラーパターンを発
生するエラーパターン発生手段と、(d-2) 前記エラーパ
ターンと誤り訂正前の前記部分データ系列とを取り込
み、両者を加算して合成パターンを出力する加算手段と
を備える。
【００６８】望ましくは、請求項７記載の誤り訂正回路
のように、前記記憶手段(c-1) は、アドレスに対して前
記誤り位置が昇順になるように、前記誤り位置及び前記
誤り数値を格納し、前記エラーパターン発生手段(d-1)
は、(d-1-1) 前記部分データ系列の先頭位置を示すカウ
ント値を位置カウント初期値とした位置カウント値を順
次カウントアップする手段と、(d-1-2) 前記記憶手段(c
-1) から出力される前記誤り位置と前記データ位置カウ
ント値に基づき一致信号及び不一致信号からなるカウン
ト制御信号を出力する手段と、(d-1-3) 前記記憶手段(c
-1) のアドレス先頭位置を示すカウント値をアドレスカ
ウント初期値としたアドレスカウント値を、前記カウン
ト制御信号が一致信号のときカウントアップして、前記
記憶手段(c-1) のアドレス入力部に出力し、前記記憶手
段(c-1) から、前記アドレスカウント値の指示するアド
レスに格納された前記誤り位置及び前記誤り数値を出力
させる手段と、(d-1-4) 前記カウント制御信号が一致信
号のとき前記誤り数値を、前記カウント制御信号が不一
致信号のとき論理値“０”を指示するゼロ信号を、前記
エラーパターンを構成するエラーパターン信号として出
力する選択手段とを備える。
のように、前記記憶手段(c-1) は、アドレスに対して前
記誤り位置が昇順になるように、前記誤り位置及び前記
誤り数値を格納し、前記エラーパターン発生手段(d-1)
は、(d-1-1) 前記部分データ系列の先頭位置を示すカウ
ント値を位置カウント初期値とした位置カウント値を順
次カウントアップする手段と、(d-1-2) 前記記憶手段(c
-1) から出力される前記誤り位置と前記データ位置カウ
ント値に基づき一致信号及び不一致信号からなるカウン
ト制御信号を出力する手段と、(d-1-3) 前記記憶手段(c
-1) のアドレス先頭位置を示すカウント値をアドレスカ
ウント初期値としたアドレスカウント値を、前記カウン
ト制御信号が一致信号のときカウントアップして、前記
記憶手段(c-1) のアドレス入力部に出力し、前記記憶手
段(c-1) から、前記アドレスカウント値の指示するアド
レスに格納された前記誤り位置及び前記誤り数値を出力
させる手段と、(d-1-4) 前記カウント制御信号が一致信
号のとき前記誤り数値を、前記カウント制御信号が不一
致信号のとき論理値“０”を指示するゼロ信号を、前記
エラーパターンを構成するエラーパターン信号として出
力する選択手段とを備える。
【００６９】
【作用】この発明の請求項１記載の誤り訂正回路におい
ては、誤り訂正前の部分データ系列に基づきＲＳ符号の
シンドロームを生成するシンドローム生成手段(b) と、
誤り訂正前の部分データ系列に対しＣＲＣの符号化処理
を行い第１のＣＲＣを求める第１のＣＲＣ符号化手段
(c) と、誤り位置及び誤り数値に基づくエラーパターン
に対しＣＲＣの符号化処理を行い第２のＣＲＣを求める
第２のＣＲＣ符号化手段(e) とを有している。
ては、誤り訂正前の部分データ系列に基づきＲＳ符号の
シンドロームを生成するシンドローム生成手段(b) と、
誤り訂正前の部分データ系列に対しＣＲＣの符号化処理
を行い第１のＣＲＣを求める第１のＣＲＣ符号化手段
(c) と、誤り位置及び誤り数値に基づくエラーパターン
に対しＣＲＣの符号化処理を行い第２のＣＲＣを求める
第２のＣＲＣ符号化手段(e) とを有している。
【００７０】シンドローム生成手段(b) と第１のＣＲＣ
符号化手段(c) とは、誤り訂正前の全く同一の部分デー
タ系列に基づく処理を実行し、第２のＣＲＣ符号化手段
(e)はシンドローム生成手段(b) 及び第１のＣＲＣ符号
化手段(c) とは独立して処理を行うことができる。
符号化手段(c) とは、誤り訂正前の全く同一の部分デー
タ系列に基づく処理を実行し、第２のＣＲＣ符号化手段
(e)はシンドローム生成手段(b) 及び第１のＣＲＣ符号
化手段(c) とは独立して処理を行うことができる。
【００７１】したがって、制御手段(h) は、シンドロー
ム生成手段(b) による第ｊ（２≦ｊ≦ｎ）の部分データ
系列に基づくシンドローム生成処理と、第１のＣＲＣ符
号化手段(c) による第ｊの部分データ系列に対するＣＲ
Ｃ符号化処理と、第２のＣＲＣ符号化手段(e) による第
（ｊ−１）の部分データ系列のエラーパターンに対する
ＣＲＣ符号化処理との同時処理を何等支障なく実現でき
る。
ム生成手段(b) による第ｊ（２≦ｊ≦ｎ）の部分データ
系列に基づくシンドローム生成処理と、第１のＣＲＣ符
号化手段(c) による第ｊの部分データ系列に対するＣＲ
Ｃ符号化処理と、第２のＣＲＣ符号化手段(e) による第
（ｊ−１）の部分データ系列のエラーパターンに対する
ＣＲＣ符号化処理との同時処理を何等支障なく実現でき
る。
【００７２】また、この発明の請求項５記載の誤り訂正
回路においては、誤り訂正前の部分データ系列に基づき
ＲＳ符号のシンドロームを生成するシンドローム生成手
段(b) と、エラーパターンと誤り訂正前の部分データ系
列とを加算して合成パターンを出力するパターン合成手
段(d) とを設けている。
回路においては、誤り訂正前の部分データ系列に基づき
ＲＳ符号のシンドロームを生成するシンドローム生成手
段(b) と、エラーパターンと誤り訂正前の部分データ系
列とを加算して合成パターンを出力するパターン合成手
段(d) とを設けている。
【００７３】シンドローム生成手段(b) の実行に必要な
データとパターン合成手段(d) の加算処理の一方入力と
なるデータとは、誤り訂正前の全く同一の部分データ系
列であり、パターン合成手段(d) の他方入力となるデー
タは、シンドローム生成手段(b) とは全く独立して取り
込み可能なエラーパターンである。
データとパターン合成手段(d) の加算処理の一方入力と
なるデータとは、誤り訂正前の全く同一の部分データ系
列であり、パターン合成手段(d) の他方入力となるデー
タは、シンドローム生成手段(b) とは全く独立して取り
込み可能なエラーパターンである。
【００７４】したがって、制御手段(h) は、シンドロー
ム生成手段(b) による第ｊ（２≦ｊ≦ｎ）の部分データ
系列に基づくシンドローム生成処理と、パターン合成手
段(d) による第ｊの部分データ系列と第（ｊ−１）の部
分データ系列のエラーパターンとの加算処理との同時処
理を何等支障なく実現できる。
ム生成手段(b) による第ｊ（２≦ｊ≦ｎ）の部分データ
系列に基づくシンドローム生成処理と、パターン合成手
段(d) による第ｊの部分データ系列と第（ｊ−１）の部
分データ系列のエラーパターンとの加算処理との同時処
理を何等支障なく実現できる。
【００７５】
＜＜１．第１の実施例＞＞ ＜１．１ 第１の実施例の原理＞数１０および数１１か
らＣＲＣデータＣk は、受信データのうち、符号語ナン
バーｊの部分データ系列のＣＲＣデータＣkjを求めて、
それらを加算することによって得られることが分かって
いる。
らＣＲＣデータＣk は、受信データのうち、符号語ナン
バーｊの部分データ系列のＣＲＣデータＣkjを求めて、
それらを加算することによって得られることが分かって
いる。
【００７６】今、情報データ多項式をＩ（Ｘ）、除算多
項式をＰ（Ｘ）として、Ｉ（Ｘ）をＰ（Ｘ）で割った剰
余をＣ（Ｘ）とすると、数１４に示すようになる。
項式をＰ（Ｘ）として、Ｉ（Ｘ）をＰ（Ｘ）で割った剰
余をＣ（Ｘ）とすると、数１４に示すようになる。
【００７７】
【数１４】
【００７８】一般に情報データ多項式Ｉ（Ｘ）は、受信
データ多項式をＲＥ（Ｘ）、誤り多項式をＥ（Ｘ）とし
たとき、ＲＥ（Ｘ）とＥ（Ｘ）の和として表されること
から、数１４は数１５に変形でき、さらに数１６で表現
することも可能である。
データ多項式をＲＥ（Ｘ）、誤り多項式をＥ（Ｘ）とし
たとき、ＲＥ（Ｘ）とＥ（Ｘ）の和として表されること
から、数１４は数１５に変形でき、さらに数１６で表現
することも可能である。
【００７９】
【数１５】
【００８０】
【数１６】
【００８１】ここで符号語ナンバーｊの受信データをＲ
Ｅj （Ｘ）とし、符号語ナンバーｊの部分データ系列に
対するエラーパターン多項式をＥj （Ｘ）とすると、数
１０、数１１および数１６により次の数１７が成立す
る。
Ｅj （Ｘ）とし、符号語ナンバーｊの部分データ系列に
対するエラーパターン多項式をＥj （Ｘ）とすると、数
１０、数１１および数１６により次の数１７が成立す
る。
【００８２】
【数１７】
【００８３】数１７の右辺第一項は受信データに対する
ＣＲＣの和、右辺第二項は受信データのエラーパターン
に対するＣＲＣの和を表している。
ＣＲＣの和、右辺第二項は受信データのエラーパターン
に対するＣＲＣの和を表している。
【００８４】以上の考えに基づき、誤り訂正前の受信デ
ータに対するＣＲＣと誤り訂正後の受信データのエラー
パターンに対するＣＲＣとを部分データ系列単位に別々
に求めて、両者を加算することにより、最終的に誤り訂
正後の受信データに対するＣＲＣを算出するように構成
したのが、第１の実施例である。 ＜１．２ 第１の実施例の構成＞ 図１はこの発明の第１の実施例である誤り訂正回路の構
成を示すブロック図である。同図において、１は訂正さ
れるべき、誤りが含まれているであろう受信データおよ
び訂正後のデータを記憶するデータバッファである。上
記受信データは図１０に示すように、ＣＲＣを内符号と
し且つＲＳ符号を外符号とする符号系列を複数個交錯
（インタリーブ）したデータ系列となっており、このデ
ータ系列は符号語ナンバー単位で複数の部分データ系列
に分類され、各部分データ系列それぞれがＲＳ符号化処
理されている。
ータに対するＣＲＣと誤り訂正後の受信データのエラー
パターンに対するＣＲＣとを部分データ系列単位に別々
に求めて、両者を加算することにより、最終的に誤り訂
正後の受信データに対するＣＲＣを算出するように構成
したのが、第１の実施例である。 ＜１．２ 第１の実施例の構成＞ 図１はこの発明の第１の実施例である誤り訂正回路の構
成を示すブロック図である。同図において、１は訂正さ
れるべき、誤りが含まれているであろう受信データおよ
び訂正後のデータを記憶するデータバッファである。上
記受信データは図１０に示すように、ＣＲＣを内符号と
し且つＲＳ符号を外符号とする符号系列を複数個交錯
（インタリーブ）したデータ系列となっており、このデ
ータ系列は符号語ナンバー単位で複数の部分データ系列
に分類され、各部分データ系列それぞれがＲＳ符号化処
理されている。
【００８５】データバッファ１に格納された受信データ
が、符号語ナンバー順で部分データ系列毎にシンドロー
ムジェネレータ２及び受信ＣＲＣジェネレータ１３に取
り込まれる。
が、符号語ナンバー順で部分データ系列毎にシンドロー
ムジェネレータ２及び受信ＣＲＣジェネレータ１３に取
り込まれる。
【００８６】シンドロームジェネレータ２は、部分デー
タ系列に基づきＲＳ符号のシンドロームを求めて誤り訂
正部４に出力する。
タ系列に基づきＲＳ符号のシンドロームを求めて誤り訂
正部４に出力する。
【００８７】誤り訂正部４は、シンドロームジェネレー
タ２より得たシンドロームに基づき、内部の誤り位置お
よび誤り数値レジスタ３に誤り位置及び誤り数値を格納
させながら、データバッファ１に格納された部分データ
系列の誤りを訂正する。
タ２より得たシンドロームに基づき、内部の誤り位置お
よび誤り数値レジスタ３に誤り位置及び誤り数値を格納
させながら、データバッファ１に格納された部分データ
系列の誤りを訂正する。
【００８８】受信ＣＲＣジェネレータ１３は、部分デー
タ系列に対しＣＲＣ符号化処理を行い受信ＣＲＣを求め
てＣＲＣレジスタ１５に出力する。
タ系列に対しＣＲＣ符号化処理を行い受信ＣＲＣを求め
てＣＲＣレジスタ１５に出力する。
【００８９】エラーパターン発生回路３３は、誤り位置
および誤り数値レジスタ３に格納された誤り位置及び誤
り数値に基づき、後述するエラーパターンを生成して、
エラーパターンＣＲＣジェネレータ１４に出力する。
および誤り数値レジスタ３に格納された誤り位置及び誤
り数値に基づき、後述するエラーパターンを生成して、
エラーパターンＣＲＣジェネレータ１４に出力する。
【００９０】エラーパターンＣＲＣジェネレータ１４
は、エラーパターン発生回路３３から得たエラーパター
ンに対しＣＲＣ符号化処理を行い、エラーパターンＣＲ
Ｃを求めてＣＲＣレジスタ１５に出力する。
は、エラーパターン発生回路３３から得たエラーパター
ンに対しＣＲＣ符号化処理を行い、エラーパターンＣＲ
Ｃを求めてＣＲＣレジスタ１５に出力する。
【００９１】加算機能付きＣＲＣレジスタ１５は、受信
ＣＲＣ及びエラーパターンＣＲＣを受けると、受信ＣＲ
ＣとエラーパターンＣＲＣと自身の格納データとを加算
し、その加算結果を新たな格納データとして格納し、最
終的に受信データ全体の総計ＣＲＣを出力する。
ＣＲＣ及びエラーパターンＣＲＣを受けると、受信ＣＲ
ＣとエラーパターンＣＲＣと自身の格納データとを加算
し、その加算結果を新たな格納データとして格納し、最
終的に受信データ全体の総計ＣＲＣを出力する。
【００９２】ＣＲＣ検証部３５は、最終的にＣＲＣレジ
スタ１５より得られる総計ＣＲＣとデータバッファ１に
格納されたＣＲＣデータとを比較して、誤り訂正部４に
よる誤訂正を検出する。
スタ１５より得られる総計ＣＲＣとデータバッファ１に
格納されたＣＲＣデータとを比較して、誤り訂正部４に
よる誤訂正を検出する。
【００９３】制御回路４０は、シンドロームジェネレー
タ２、誤り訂正部４、受信ＣＲＣジェネレータ１３、エ
ラーパターンＣＲＣジェネレータ１４、ＣＲＣレジスタ
１５、エラーパターン発生回路３３及びＣＲＣ検証部３
５に制御信号を出力し、各構成部２，４，１３，１４，
１５，３３及び３５の動作を制御する。 ＜１．３ 第１の実施例の動作＞図２及び図３は、図１
で示した第１の実施例の誤り訂正回路の動作を示すフロ
ーチャートである。以下、これらの図を参照しつつその
動作を説明する。なお、この動作は制御回路４０の制御
下で行われる。
タ２、誤り訂正部４、受信ＣＲＣジェネレータ１３、エ
ラーパターンＣＲＣジェネレータ１４、ＣＲＣレジスタ
１５、エラーパターン発生回路３３及びＣＲＣ検証部３
５に制御信号を出力し、各構成部２，４，１３，１４，
１５，３３及び３５の動作を制御する。 ＜１．３ 第１の実施例の動作＞図２及び図３は、図１
で示した第１の実施例の誤り訂正回路の動作を示すフロ
ーチャートである。以下、これらの図を参照しつつその
動作を説明する。なお、この動作は制御回路４０の制御
下で行われる。
【００９４】この動作開始前の段階で、予め加算機能付
きＣＲＣレジスタ１５のレジスタの格納データを０にク
リアしておき、データバッファ１に訂正されるべき、誤
りが含まれているであろう受信データが書き込まれる。
きＣＲＣレジスタ１５のレジスタの格納データを０にク
リアしておき、データバッファ１に訂正されるべき、誤
りが含まれているであろう受信データが書き込まれる。
【００９５】まず、ステップＳ２１で、制御回路４０内
の符号語ナンバーカウンタｊがゼロにセットされる。
の符号語ナンバーカウンタｊがゼロにセットされる。
【００９６】次にステップＳ２２で、シンドロームジェ
ネレータ２は、符号語ナンバー０（ｊ＝０）の部分デー
タ系列のＲＳ符号のシンドロームを求める。
ネレータ２は、符号語ナンバー０（ｊ＝０）の部分デー
タ系列のＲＳ符号のシンドロームを求める。
【００９７】誤りが検出されたときには、ステップＳ２
３で、誤り訂正部４は、ステップＳ２２で得たシンドロ
ームに基づき、符号語ナンバー０の部分データ系列に対
する誤り位置と誤り数値を求め、ステップＳ２４で、そ
れらを誤り位置および誤り数値レジスタ３に記憶する。
３で、誤り訂正部４は、ステップＳ２２で得たシンドロ
ームに基づき、符号語ナンバー０の部分データ系列に対
する誤り位置と誤り数値を求め、ステップＳ２４で、そ
れらを誤り位置および誤り数値レジスタ３に記憶する。
【００９８】そして、誤り訂正部４は、ステップＳ２５
で、誤り位置および誤り数値レジスタ３に記憶された内
容にしたがってデータバッファ１内の符号語ナンバー０
の部分データ系列を順次訂正してゆく。
で、誤り位置および誤り数値レジスタ３に記憶された内
容にしたがってデータバッファ１内の符号語ナンバー０
の部分データ系列を順次訂正してゆく。
【００９９】一方、ステップＳ２２〜Ｓ２５と並行し
て、以下に示すステップＳ２６〜Ｓ２７の動作が行われ
る。
て、以下に示すステップＳ２６〜Ｓ２７の動作が行われ
る。
【０１００】ステップＳ２６で、受信ＣＲＣジェネレー
タ１３は、受信符号語ナンバー０（ｊ＝０）の部分デー
タ系列に対する受信ＣＲＣを計算する。その後、ステッ
プＳ２７で、ＣＲＣレジスタ１５は、ステップＳ２６で
求められた受信ＣＲＣと自身の格納データとを加算し、
その加算結果を新たな格納データとして内部に格納す
る。
タ１３は、受信符号語ナンバー０（ｊ＝０）の部分デー
タ系列に対する受信ＣＲＣを計算する。その後、ステッ
プＳ２７で、ＣＲＣレジスタ１５は、ステップＳ２６で
求められた受信ＣＲＣと自身の格納データとを加算し、
その加算結果を新たな格納データとして内部に格納す
る。
【０１０１】なお、ステップＳ２２の処理とステップＳ
２６の処理とは、データバッファ１から全く同一の受信
符号語ナンバー０の部分データ系列に基づく処理である
ため、データバッファ１がシングルポート構成であって
も、制御回路４０の制御下で同期をとって受信符号語ナ
ンバー０の部分データ系列を取り込むことにより、同時
に処理可能である。
２６の処理とは、データバッファ１から全く同一の受信
符号語ナンバー０の部分データ系列に基づく処理である
ため、データバッファ１がシングルポート構成であって
も、制御回路４０の制御下で同期をとって受信符号語ナ
ンバー０の部分データ系列を取り込むことにより、同時
に処理可能である。
【０１０２】ステップＳ２２〜Ｓ２５の処理とステップ
Ｓ２６〜Ｓ２７の処理とが終了すると、ステップＳ２８
で、符号語ナンバーカウンタがインクリメント（カウン
タ値＝ｊとする）される。
Ｓ２６〜Ｓ２７の処理とが終了すると、ステップＳ２８
で、符号語ナンバーカウンタがインクリメント（カウン
タ値＝ｊとする）される。
【０１０３】次に、ステップＳ２９で、シンドロームジ
ェネレータ２は、符号語ナンバーｊの部分データ系列に
対するＲＳ符号のシンドロームを求める。
ェネレータ２は、符号語ナンバーｊの部分データ系列に
対するＲＳ符号のシンドロームを求める。
【０１０４】そして、ステップＳ３０で、誤り訂正部４
は、符号語ナンバーｊの部分データ系列の誤り位置と誤
り数値を求め、ステップＳ３１で、その誤り位置および
誤り数値を誤り位置および誤り数値レジスタ３に記憶さ
せる。その後、誤り訂正部４は、ステップＳ３２で、誤
り位置および誤り数値レジスタ３に記憶された内容にし
たがってデータバッファ１の符号語ナンバーｊの部分デ
ータ系列を順次訂正してゆく。
は、符号語ナンバーｊの部分データ系列の誤り位置と誤
り数値を求め、ステップＳ３１で、その誤り位置および
誤り数値を誤り位置および誤り数値レジスタ３に記憶さ
せる。その後、誤り訂正部４は、ステップＳ３２で、誤
り位置および誤り数値レジスタ３に記憶された内容にし
たがってデータバッファ１の符号語ナンバーｊの部分デ
ータ系列を順次訂正してゆく。
【０１０５】一方、ステップＳ２９〜Ｓ３２と並行し
て、以下に示すステップＳ３３〜Ｓ３５の動作が行われ
る。
て、以下に示すステップＳ３３〜Ｓ３５の動作が行われ
る。
【０１０６】ステップＳ３３で、受信ＣＲＣジェネレー
タ１３は、受信符号語ナンバーｊの部分データ系列に対
する受信ＣＲＣを計算する。同時に、ステップＳ３４
で、エラーパターンＣＲＣジェネレータ１４は、エラー
パターン発生回路３３より得た符号語ナンバー（ｊ−
１）の部分データ系列のエラーパターンに対するエラー
パターンＣＲＣを計算する。
タ１３は、受信符号語ナンバーｊの部分データ系列に対
する受信ＣＲＣを計算する。同時に、ステップＳ３４
で、エラーパターンＣＲＣジェネレータ１４は、エラー
パターン発生回路３３より得た符号語ナンバー（ｊ−
１）の部分データ系列のエラーパターンに対するエラー
パターンＣＲＣを計算する。
【０１０７】なお、ステップＳ２９の処理とステップＳ
３３の処理とは、データバッファ１から全く同一の受信
符号語ナンバーｊの部分データ系列に基づく処理である
ため、データバッファ１がシングルポート構成であって
も、制御回路４０の制御下で同期をとって受信符号語ナ
ンバーｊの部分データ系列を取り込むことにより、同時
に処理可能である。
３３の処理とは、データバッファ１から全く同一の受信
符号語ナンバーｊの部分データ系列に基づく処理である
ため、データバッファ１がシングルポート構成であって
も、制御回路４０の制御下で同期をとって受信符号語ナ
ンバーｊの部分データ系列を取り込むことにより、同時
に処理可能である。
【０１０８】また、ステップＳ３４の処理は、データバ
ッファ１でなく、誤り位置および誤り数値レジスタ３に
格納された格納データに基づく処理、つまり、ステップ
Ｓ２９及びＳ３３の処理とは独立した処理であるため、
ステップＳ２９及びＳ３３の処理と並行して行うことが
できる。
ッファ１でなく、誤り位置および誤り数値レジスタ３に
格納された格納データに基づく処理、つまり、ステップ
Ｓ２９及びＳ３３の処理とは独立した処理であるため、
ステップＳ２９及びＳ３３の処理と並行して行うことが
できる。
【０１０９】ステップＳ３３及びＳ３４の処理が共に終
了すると、ステップＳ３５で、ＣＲＣレジスタ１５は、
受信ＣＲＣとエラーパターンＣＲＣと自身の格納データ
とを加算し、その加算結果を新たな格納データとして内
部に格納する。
了すると、ステップＳ３５で、ＣＲＣレジスタ１５は、
受信ＣＲＣとエラーパターンＣＲＣと自身の格納データ
とを加算し、その加算結果を新たな格納データとして内
部に格納する。
【０１１０】ステップＳ２９〜Ｓ３２及びステップＳ３
３〜３５の処理が共に終了すると、ステップＳ３６で、
符号語ナンバーカウンタ値ｊが最終符号語ナンバーに等
しいかどうかが比較され、等しくないときにはステップ
Ｓ２８の処理へ戻り、新たな受信符号語ナンバーｊで、
ステップＳ２８〜Ｓ３５の処理が行われる。
３〜３５の処理が共に終了すると、ステップＳ３６で、
符号語ナンバーカウンタ値ｊが最終符号語ナンバーに等
しいかどうかが比較され、等しくないときにはステップ
Ｓ２８の処理へ戻り、新たな受信符号語ナンバーｊで、
ステップＳ２８〜Ｓ３５の処理が行われる。
【０１１１】一方、ステップＳ３６で、受信符号語ナン
バーｊが最終符号語ナンバー（図１０の例では５）に等
しいと判定された場合、ステップＳ３７に進む。
バーｊが最終符号語ナンバー（図１０の例では５）に等
しいと判定された場合、ステップＳ３７に進む。
【０１１２】ステップＳ３７で、エラーパターンＣＲＣ
ジェネレータ１４は、エラーパターン発生回路３３より
得た最終受信符号語ナンバーの部分データ系列のエラー
パターンに対するエラーパターンＣＲＣを計算する。そ
の後、ステップＳ３８で、ＣＲＣレジスタ１５は、ステ
ップＳ３７で求められたエラーパターンＣＲＣと自身の
格納データとを加算し、その加算結果を新たな格納デー
タとして内部に格納する。その結果、ＣＲＣレジスタ１
５に格納された最終格納データは、数１７のＲｃ（Ｘ）
と等しい値となる。
ジェネレータ１４は、エラーパターン発生回路３３より
得た最終受信符号語ナンバーの部分データ系列のエラー
パターンに対するエラーパターンＣＲＣを計算する。そ
の後、ステップＳ３８で、ＣＲＣレジスタ１５は、ステ
ップＳ３７で求められたエラーパターンＣＲＣと自身の
格納データとを加算し、その加算結果を新たな格納デー
タとして内部に格納する。その結果、ＣＲＣレジスタ１
５に格納された最終格納データは、数１７のＲｃ（Ｘ）
と等しい値となる。
【０１１３】そして、ステップＳ３９で、ＣＲＣ検証部
３５は、ＣＲＣレジスタ１５の最終格納データと、誤り
訂正部４による誤り訂正が行われた、データバッファ１
内に格納されたＣＲＣデータとを比較し、誤り訂正部４
によるＲＳ符号の誤り訂正が正しく行われたか否かが判
定する。 ＜１．４ 第１の実施例の効果＞第１の実施例の誤り訂
正回路は以上のような構成であるため、誤り訂正前の符
号語ナンバーｊの部分データ系列に対するＲＳ符号のシ
ンドローム計算処理（図２のステップＳ２９）と、誤り
訂正前の符号語ナンバーｊの部分データ系列に対するＣ
ＲＣ符号化処理（図２のステップＳ３３）とは、同一の
データバッファ１から同一符号語ナンバーの受信データ
を取り込む処理であるため、同時に行うことは可能であ
る。
３５は、ＣＲＣレジスタ１５の最終格納データと、誤り
訂正部４による誤り訂正が行われた、データバッファ１
内に格納されたＣＲＣデータとを比較し、誤り訂正部４
によるＲＳ符号の誤り訂正が正しく行われたか否かが判
定する。 ＜１．４ 第１の実施例の効果＞第１の実施例の誤り訂
正回路は以上のような構成であるため、誤り訂正前の符
号語ナンバーｊの部分データ系列に対するＲＳ符号のシ
ンドローム計算処理（図２のステップＳ２９）と、誤り
訂正前の符号語ナンバーｊの部分データ系列に対するＣ
ＲＣ符号化処理（図２のステップＳ３３）とは、同一の
データバッファ１から同一符号語ナンバーの受信データ
を取り込む処理であるため、同時に行うことは可能であ
る。
【０１１４】また、エラーパターン発生回路３３及びエ
ラーパターンＣＲＣジェネレータ１４による符号語ナン
バー（ｊ−１）の部分データ系列のエラーパターンに対
するＣＲＣ符号化処理（図２のステップＳ３４）は、デ
ータバッファ１とは全く異なる誤り位置および誤り数値
レジスタ３の格納データに基づく処理であるため、ステ
ップＳ２９及びＳ３３と並行して行うことができる。
ラーパターンＣＲＣジェネレータ１４による符号語ナン
バー（ｊ−１）の部分データ系列のエラーパターンに対
するＣＲＣ符号化処理（図２のステップＳ３４）は、デ
ータバッファ１とは全く異なる誤り位置および誤り数値
レジスタ３の格納データに基づく処理であるため、ステ
ップＳ２９及びＳ３３と並行して行うことができる。
【０１１５】そして、ステップＳ２９、ステップＳ３３
及びステップＳ３４の処理に要する時間は、ほぼ同程度
である。また、ステップＳ３５に要する時間は微小時間
である。
及びステップＳ３４の処理に要する時間は、ほぼ同程度
である。また、ステップＳ３５に要する時間は微小時間
である。
【０１１６】したがって、誤り訂正部４によるシンドロ
ームに基づく誤り訂正処理からなるステップＳ３０〜Ｓ
３２（図２及び図３参照）の処理を高速化し時間短縮す
れば、その短縮時間分、誤り訂正処理全体の処理速度を
速めることができる。
ームに基づく誤り訂正処理からなるステップＳ３０〜Ｓ
３２（図２及び図３参照）の処理を高速化し時間短縮す
れば、その短縮時間分、誤り訂正処理全体の処理速度を
速めることができる。
【０１１７】また、ステップＳ３３のエラーパターン発
生回路３３による符号語ナンバー（ｊ−１）の部分デー
タ系列のエラーパターン発生動作完了前に、ステップＳ
３１における符号語ナンバーｊの部分データ系列の誤り
位置及び誤り数値の誤り位置および誤り数値レジスタ３
への格納動作が行われるという不都合は、タイミング的
に起こり得ない。 ＜１．５ エラーパターン発生回路（第１の構成）＞図
４はエラーパターン発生回路の第１の構成を示すブロッ
ク図である。
生回路３３による符号語ナンバー（ｊ−１）の部分デー
タ系列のエラーパターン発生動作完了前に、ステップＳ
３１における符号語ナンバーｊの部分データ系列の誤り
位置及び誤り数値の誤り位置および誤り数値レジスタ３
への格納動作が行われるという不都合は、タイミング的
に起こり得ない。 ＜１．５ エラーパターン発生回路（第１の構成）＞図
４はエラーパターン発生回路の第１の構成を示すブロッ
ク図である。
【０１１８】クロック入力端子２１よりシステムクロッ
クＣＬＫがアップカウンタ１８およびクロック制御回路
２０に供給される。リセット信号ＲＥＳＥＴが付与され
るリセット入力端子２３はアップカウンタ１７および１
８に接続される。スタート信号ＳＴＡＲＴが付与される
スタート端子２２はアップカウンタ１８及びクロック制
御回路２０に接続される。
クＣＬＫがアップカウンタ１８およびクロック制御回路
２０に供給される。リセット信号ＲＥＳＥＴが付与され
るリセット入力端子２３はアップカウンタ１７および１
８に接続される。スタート信号ＳＴＡＲＴが付与される
スタート端子２２はアップカウンタ１８及びクロック制
御回路２０に接続される。
【０１１９】アップカウンタ１８は、リセット信号ＲＥ
ＳＥＴを受けると初期化され、カウント値を“０”に
し、スタート信号ＳＴＡＲＴを受けるとシステムクロッ
クＣＬＫに同期してカウントアップ動作を行い、カウン
ト値に基づくカウント信号Ｃ１８を出力する。
ＳＥＴを受けると初期化され、カウント値を“０”に
し、スタート信号ＳＴＡＲＴを受けるとシステムクロッ
クＣＬＫに同期してカウントアップ動作を行い、カウン
ト値に基づくカウント信号Ｃ１８を出力する。
【０１２０】クロック制御回路２０は、アップカウンタ
１８のカウント信号Ｃ１８を受け、スタート信号ＳＴＡ
ＲＴを受けるとシステムクロックＣＬＫに同期したシス
テムクロックＳＣをエラーパターンＣＲＣジェネレータ
１４に供給し、アップカウンタ１８のカウント信号Ｃ１
８が所定値に達するとシステムクロックＳＣのエラーパ
ターンＣＲＣジェネレータ１４への供給を停止する。
１８のカウント信号Ｃ１８を受け、スタート信号ＳＴＡ
ＲＴを受けるとシステムクロックＣＬＫに同期したシス
テムクロックＳＣをエラーパターンＣＲＣジェネレータ
１４に供給し、アップカウンタ１８のカウント信号Ｃ１
８が所定値に達するとシステムクロックＳＣのエラーパ
ターンＣＲＣジェネレータ１４への供給を停止する。
【０１２１】コンパレータ１９は、その第１入力が誤り
位置および誤り数値レジスタ３の誤り位置データバス２
５を接続され、第２入力にアップカウンタ１８のカウン
ト信号Ｃ１８を受ける。そして、第１入力と第２入力と
の一致／不一致に基づき、一致信号／不一致信号からな
る比較結果信号をアップカウンタ１７とセレクタ１６の
Ｓ入力とに出力する。
位置および誤り数値レジスタ３の誤り位置データバス２
５を接続され、第２入力にアップカウンタ１８のカウン
ト信号Ｃ１８を受ける。そして、第１入力と第２入力と
の一致／不一致に基づき、一致信号／不一致信号からな
る比較結果信号をアップカウンタ１７とセレクタ１６の
Ｓ入力とに出力する。
【０１２２】アップカウンタ１７は、リセット信号ＲＥ
ＳＥＴを受けると初期化され、カウント値を“０”に
し、コンパレータ１９からの比較結果信号の一致信号に
同期してカウントアップ動作を行い、カウント値に基づ
くカウント信号Ｃ１７を、アドレスバス２４を介して誤
り位置および誤り数値レジスタ３のアドレス入力部に出
力する。
ＳＥＴを受けると初期化され、カウント値を“０”に
し、コンパレータ１９からの比較結果信号の一致信号に
同期してカウントアップ動作を行い、カウント値に基づ
くカウント信号Ｃ１７を、アドレスバス２４を介して誤
り位置および誤り数値レジスタ３のアドレス入力部に出
力する。
【０１２３】誤り位置および誤り数値レジスタ３は、入
力端子２７を介して取り込んだ誤り位置及び誤り数値を
アドレスに対応づけて格納しており、アドレスバス２４
より得たカウント信号Ｃ１７の指示するアドレスに格納
された誤り位置を誤り位置データバス２５に出力し、誤
り数値を誤り数値データバス２６に出力する。
力端子２７を介して取り込んだ誤り位置及び誤り数値を
アドレスに対応づけて格納しており、アドレスバス２４
より得たカウント信号Ｃ１７の指示するアドレスに格納
された誤り位置を誤り位置データバス２５に出力し、誤
り数値を誤り数値データバス２６に出力する。
【０１２４】セレクタ１６は、Ａ入力が誤り数値データ
バス２６に接続され、Ｂ入力が接地レベル（“０”）に
設定される。そして、そのＳ入力に取り込むコンパレー
タ１９の比較結果信号が一致信号の場合にＡ入力より得
た誤り数値データバス２６の信号をそのＣ出力からエラ
ーパターンＣＲＣジェネレータ１４に出力し、不一致信
号の場合にＢ入力より得た“０”信号をそのＣ出力から
エラーパターンＣＲＣジェネレータ１４に出力する。
バス２６に接続され、Ｂ入力が接地レベル（“０”）に
設定される。そして、そのＳ入力に取り込むコンパレー
タ１９の比較結果信号が一致信号の場合にＡ入力より得
た誤り数値データバス２６の信号をそのＣ出力からエラ
ーパターンＣＲＣジェネレータ１４に出力し、不一致信
号の場合にＢ入力より得た“０”信号をそのＣ出力から
エラーパターンＣＲＣジェネレータ１４に出力する。
【０１２５】エラーパターンＣＲＣジェネレータ１４
は、クロック制御回路２０のシステムクロックＳＣに同
期して、セレクタ１６のＣ出力より得られる信号をエラ
ーパターンを構成するエラーパターン信号として順次取
り込み、エラーパターンＣＲＣを求める。
は、クロック制御回路２０のシステムクロックＳＣに同
期して、セレクタ１６のＣ出力より得られる信号をエラ
ーパターンを構成するエラーパターン信号として順次取
り込み、エラーパターンＣＲＣを求める。
【０１２６】以下、同図を参照して、第１の構成のエラ
ーパターン発生回路３３のエラーパターン発生動作の説
明を行う。前述したように、誤り訂正回路で求められた
誤り位置と誤り数値は、制御回路４０制御下で、入力端
子２７を介して誤り位置および誤り数値レジスタ３に格
納される。
ーパターン発生回路３３のエラーパターン発生動作の説
明を行う。前述したように、誤り訂正回路で求められた
誤り位置と誤り数値は、制御回路４０制御下で、入力端
子２７を介して誤り位置および誤り数値レジスタ３に格
納される。
【０１２７】たとえば、誤り位置は図１０のデータフォ
ーマットの縦方向ｉに対して語長方向番号（１０３−
ｉ）で表現される誤り位置情報と、その誤り位置に対応
する誤り数値がレジスタの低アドレスから番号の低い順
で入力される。図１０における符号語ナンバー０の部分
データ系列のＤ６（位置＝１(103-102) ）、Ｄ１６（位
置＝３(103-100) ）及びＤ３１（位置＝６(103-97)）が
それぞれ誤り数値Ａ、Ｂ及びＣのエラーであれば、レジ
スタの低アドレス（通常、アドレス０）から順に１−
Ａ、３−Ｂ及び６−Ｃという具合に、誤り位置情報およ
び誤り数値情報がペアでアドレスに対応づけられて格納
される。以降、誤り位置および誤り数値レジスタ３のア
ドレス０に「１−Ａ」、アドレス１に「３ーＢ」、アド
レス２に「６−Ｃ」が格納されているものとして説明を
行う。
ーマットの縦方向ｉに対して語長方向番号（１０３−
ｉ）で表現される誤り位置情報と、その誤り位置に対応
する誤り数値がレジスタの低アドレスから番号の低い順
で入力される。図１０における符号語ナンバー０の部分
データ系列のＤ６（位置＝１(103-102) ）、Ｄ１６（位
置＝３(103-100) ）及びＤ３１（位置＝６(103-97)）が
それぞれ誤り数値Ａ、Ｂ及びＣのエラーであれば、レジ
スタの低アドレス（通常、アドレス０）から順に１−
Ａ、３−Ｂ及び６−Ｃという具合に、誤り位置情報およ
び誤り数値情報がペアでアドレスに対応づけられて格納
される。以降、誤り位置および誤り数値レジスタ３のア
ドレス０に「１−Ａ」、アドレス１に「３ーＢ」、アド
レス２に「６−Ｃ」が格納されているものとして説明を
行う。
【０１２８】最初に、リセット入力端子２３よりリセッ
ト信号ＲＥＳＥＴが入力され、アップカウンタ１７およ
び１８のカウント値がクリアされる。そして、スタート
入力端子２２よりスタート信号ＳＴＡＲＴが入力される
とアップカウンタ１８はカウントを始め、同時にクロッ
ク制御回路２０からシステムクロックＳＣがエラーパタ
ーンＣＲＣジェネレータ１４に供給される。
ト信号ＲＥＳＥＴが入力され、アップカウンタ１７およ
び１８のカウント値がクリアされる。そして、スタート
入力端子２２よりスタート信号ＳＴＡＲＴが入力される
とアップカウンタ１８はカウントを始め、同時にクロッ
ク制御回路２０からシステムクロックＳＣがエラーパタ
ーンＣＲＣジェネレータ１４に供給される。
【０１２９】このとき、アップカウンタ１７はクリアさ
れた直後であるため、“０”のカウント信号Ｃ１７をア
ドレスバス２４に出力している。誤り位置および誤り数
値レジスタ３のアドレス０には前述したように「１−
Ａ」が誤り位置情報および誤り装置情報として格納され
ているため、誤り位置および誤り数値レジスタ３は、誤
り位置データバス２５に“１”、誤り数値データバス２
６に“Ａ”を出力する。
れた直後であるため、“０”のカウント信号Ｃ１７をア
ドレスバス２４に出力している。誤り位置および誤り数
値レジスタ３のアドレス０には前述したように「１−
Ａ」が誤り位置情報および誤り装置情報として格納され
ているため、誤り位置および誤り数値レジスタ３は、誤
り位置データバス２５に“１”、誤り数値データバス２
６に“Ａ”を出力する。
【０１３０】したがって、、コンパレータ１９の第１入
力（誤り位置データバス２５に接続）には“１”が、第
２入力（カウント信号Ｃ１８を入力）には“０”が入力
されるため、コンパレータ１９から出力される比較結果
信号は不一致信号となる。
力（誤り位置データバス２５に接続）には“１”が、第
２入力（カウント信号Ｃ１８を入力）には“０”が入力
されるため、コンパレータ１９から出力される比較結果
信号は不一致信号となる。
【０１３１】その結果、不一致信号を受けたアップカウ
ンタ１７はカウント値の現状を維持し、不一致信号を受
けたセレクタ１６はＢ入力を選択して“０”のエラーパ
ターン信号をエラーパターンＣＲＣジェネレータ１４に
出力する。
ンタ１７はカウント値の現状を維持し、不一致信号を受
けたセレクタ１６はＢ入力を選択して“０”のエラーパ
ターン信号をエラーパターンＣＲＣジェネレータ１４に
出力する。
【０１３２】次に、システムクロックＣＬＫに同期し
て、アップカウンタ１８は、カウント値を“１”にカウ
ントアップする。
て、アップカウンタ１８は、カウント値を“１”にカウ
ントアップする。
【０１３３】このとき、アップカウンタ１７は、“０”
のカウント信号Ｃ１７をアドレスバス２４に出力するた
め、誤り位置および誤り数値レジスタ３は、誤り位置デ
ータバス２５に“１”、誤り数値データバス２６に
“Ａ”を出力し続ける。
のカウント信号Ｃ１７をアドレスバス２４に出力するた
め、誤り位置および誤り数値レジスタ３は、誤り位置デ
ータバス２５に“１”、誤り数値データバス２６に
“Ａ”を出力し続ける。
【０１３４】したがって、コンパレータ１９の第１入力
には“１”が、第２入力には“１”が入力されるため、
コンパレータ１９の比較結果信号は一致信号となる。
には“１”が、第２入力には“１”が入力されるため、
コンパレータ１９の比較結果信号は一致信号となる。
【０１３５】その結果、アップカウンタ１７は、カウン
ト値を１カウントアップし、セレクタ１６はＡ入力を選
択して“Ａ”をエラーパターン信号としてエラーパター
ンＣＲＣジェネレータ１４に出力する。
ト値を１カウントアップし、セレクタ１６はＡ入力を選
択して“Ａ”をエラーパターン信号としてエラーパター
ンＣＲＣジェネレータ１４に出力する。
【０１３６】次に、システムクロックＣＬＫに同期し
て、アップカウンタ１８は、カウント値を“２”にカウ
ントアップする。
て、アップカウンタ１８は、カウント値を“２”にカウ
ントアップする。
【０１３７】このとき、アップカウンタ１７は、カウン
ト値は１カウントアップし、“２”のカウント信号Ｃ１
７をアドレスバス２４に出力するため、誤り位置および
誤り数値レジスタ３は、誤り位置データバス２５に
“３”、誤り数値データバス２６に“Ｂ”を出力する。
ト値は１カウントアップし、“２”のカウント信号Ｃ１
７をアドレスバス２４に出力するため、誤り位置および
誤り数値レジスタ３は、誤り位置データバス２５に
“３”、誤り数値データバス２６に“Ｂ”を出力する。
【０１３８】したがって、コンパレータ１９の第１入力
には“３”が、第２入力には“２”が入力されるため、
コンパレータ１９の比較結果信号は不一致信号となる。
には“３”が、第２入力には“２”が入力されるため、
コンパレータ１９の比較結果信号は不一致信号となる。
【０１３９】その結果、アップカウンタ１７は、カウン
ト値の現状を維持し、セレクタ１６は、Ｂ入力を選択し
て“０”をエラーパターン信号としてエラーパターンＣ
ＲＣジェネレータ１４に出力する。
ト値の現状を維持し、セレクタ１６は、Ｂ入力を選択し
て“０”をエラーパターン信号としてエラーパターンＣ
ＲＣジェネレータ１４に出力する。
【０１４０】次に、システムクロックＣＬＫに同期し
て、アップカウンタ１８は、カウント値を“３”にカウ
ントアップする。
て、アップカウンタ１８は、カウント値を“３”にカウ
ントアップする。
【０１４１】このとき、アップカウンタ１７は、カウン
ト値の現状を維持し、“１”のカウント信号Ｃ１７をア
ドレスバス２４に出力するため、誤り位置データバス２
５に“３”、誤り数値データバス２６に“Ｂ”を出力し
続ける。
ト値の現状を維持し、“１”のカウント信号Ｃ１７をア
ドレスバス２４に出力するため、誤り位置データバス２
５に“３”、誤り数値データバス２６に“Ｂ”を出力し
続ける。
【０１４２】したがって、コンパレータ１９の第１入力
には“３”が、第２入力には“３”が入力されるため、
コンパレータ１９の比較結果信号は一致信号となる。
には“３”が、第２入力には“３”が入力されるため、
コンパレータ１９の比較結果信号は一致信号となる。
【０１４３】その結果、アップカウンタ１７は、カウン
ト値を１カウントアップし、セレクタ１６は、Ａ入力を
選択して“Ｂ”をエラーパターン信号としてエラーパタ
ーンＣＲＣジェネレータ１４に出力する。
ト値を１カウントアップし、セレクタ１６は、Ａ入力を
選択して“Ｂ”をエラーパターン信号としてエラーパタ
ーンＣＲＣジェネレータ１４に出力する。
【０１４４】以下、上記した動作が続けられ、セレクタ
１６はエラーパターンを、エラーパターン信号として、
０，Ａ，０，Ｂ，０，０，Ｃ，…といった順に、エラー
パターンＣＲＣジェネレータ１４に出力する。
１６はエラーパターンを、エラーパターン信号として、
０，Ａ，０，Ｂ，０，０，Ｃ，…といった順に、エラー
パターンＣＲＣジェネレータ１４に出力する。
【０１４５】そして、アップカウンタ１８のカウント信
号Ｃ１８の指示するカウント値が符号長分になると、ク
ロック制御回路２０は、システムクロックＳＣをエラー
パターンＣＲＣジェネレータ１４に供給することを停止
し、エラーパターンＣＲＣジェネレータ１４のエラーパ
ターン取り込みを終了させる。
号Ｃ１８の指示するカウント値が符号長分になると、ク
ロック制御回路２０は、システムクロックＳＣをエラー
パターンＣＲＣジェネレータ１４に供給することを停止
し、エラーパターンＣＲＣジェネレータ１４のエラーパ
ターン取り込みを終了させる。
【０１４６】したがって、システムクロックＳＣの入力
が終了時には、エラーパターンのエラーパターンＣＲＣ
ジェネレータ１４への出力が完了し、完了とほぼ同時
に、エラーパターンＣＲＣジェネレータ１４は、取り込
んだエラーパターンに基づきエラーパターンＣＲＣであ
る「Ｅj （Ｘ）Ｘ4 ｍｏｄ Ｇｃ（Ｘ）」を求める。 ＜１．６ エラーパターン発生回路（第２の構成）＞図
５はエラーパターン発生回路３３の第２の構成例を示す
ブロック図である。同図に示すように、アップカウンタ
１８′は、第１の構成同様、クロック入力端子２１より
システムクロックＣＬＫが供給され、スタート端子２２
よりスタート信号ＳＴＡＲＴが付与され、ロード入力端
子２９よりロード信号ＬＤが付与される。
が終了時には、エラーパターンのエラーパターンＣＲＣ
ジェネレータ１４への出力が完了し、完了とほぼ同時
に、エラーパターンＣＲＣジェネレータ１４は、取り込
んだエラーパターンに基づきエラーパターンＣＲＣであ
る「Ｅj （Ｘ）Ｘ4 ｍｏｄ Ｇｃ（Ｘ）」を求める。 ＜１．６ エラーパターン発生回路（第２の構成）＞図
５はエラーパターン発生回路３３の第２の構成例を示す
ブロック図である。同図に示すように、アップカウンタ
１８′は、第１の構成同様、クロック入力端子２１より
システムクロックＣＬＫが供給され、スタート端子２２
よりスタート信号ＳＴＡＲＴが付与され、ロード入力端
子２９よりロード信号ＬＤが付与される。
【０１４７】アップカウンタ１８′は、ロード信号ＬＤ
信号によりカウント値が決定され、スタート信号ＳＴＡ
ＲＴを受けるとシステムクロックＣＬＫに同期して、設
定されたカウント値からカウントアップ動作を行う。
信号によりカウント値が決定され、スタート信号ＳＴＡ
ＲＴを受けるとシステムクロックＣＬＫに同期して、設
定されたカウント値からカウントアップ動作を行う。
【０１４８】また、図６では図示しない誤り訂正部４に
最小誤り位置をロード信号ＬＤとして出力する最小誤り
位置出力バスが設けられる。なお、他の構成は第１の構
成と同様であるため、説明は省略する。
最小誤り位置をロード信号ＬＤとして出力する最小誤り
位置出力バスが設けられる。なお、他の構成は第１の構
成と同様であるため、説明は省略する。
【０１４９】以下、同図を参照して、第２の構成のエラ
ーパターン発生回路３３のエラーパターン発生動作の説
明を行う。前述したように、誤り訂正回路で求められた
誤り位置と誤り数値は、制御回路４０の制御下で、入力
端子２７を介して誤り位置および誤り数値レジスタ３に
格納される。
ーパターン発生回路３３のエラーパターン発生動作の説
明を行う。前述したように、誤り訂正回路で求められた
誤り位置と誤り数値は、制御回路４０の制御下で、入力
端子２７を介して誤り位置および誤り数値レジスタ３に
格納される。
【０１５０】以降、第１の構成同様、誤り位置および誤
り数値レジスタ３のアドレス０に「１−Ａ」、アドレス
１に「３ーＢ」、アドレス２に「６−Ｃ」が格納されて
いるものとして説明を行う。
り数値レジスタ３のアドレス０に「１−Ａ」、アドレス
１に「３ーＢ」、アドレス２に「６−Ｃ」が格納されて
いるものとして説明を行う。
【０１５１】最初に、リセット入力端子２３よりリセッ
ト信号ＲＥＳＥＴが入力され、アップカウンタ１７カウ
ント値がクリアされる。同時にロード入力端子２９よ
り、最小誤り位置“１”を指示するロード信号ＬＤが入
力される。
ト信号ＲＥＳＥＴが入力され、アップカウンタ１７カウ
ント値がクリアされる。同時にロード入力端子２９よ
り、最小誤り位置“１”を指示するロード信号ＬＤが入
力される。
【０１５２】そして、スタート入力端子２２よりスター
ト信号ＳＴＡＲＴが入力されるとアップカウンタ１８′
はカウント値“１”からカウントを始め、同時にクロッ
ク制御回路２０からシステムクロックＳＣがエラーパタ
ーンＣＲＣジェネレータ１４に供給される。
ト信号ＳＴＡＲＴが入力されるとアップカウンタ１８′
はカウント値“１”からカウントを始め、同時にクロッ
ク制御回路２０からシステムクロックＳＣがエラーパタ
ーンＣＲＣジェネレータ１４に供給される。
【０１５３】このとき、アップカウンタ１７はクリアさ
れているので“０”のカウント信号Ｃ１７をアドレスバ
ス２４に出力している。誤り位置および誤り数値レジス
タ３のアドレス０には前述したように「１−Ａ」が誤り
位置情報および誤り装置情報として格納されているた
め、誤り位置および誤り数値レジスタ３は、誤り位置デ
ータバス２５に“１”、誤り数値データバス２６に
“Ａ”を出力する。
れているので“０”のカウント信号Ｃ１７をアドレスバ
ス２４に出力している。誤り位置および誤り数値レジス
タ３のアドレス０には前述したように「１−Ａ」が誤り
位置情報および誤り装置情報として格納されているた
め、誤り位置および誤り数値レジスタ３は、誤り位置デ
ータバス２５に“１”、誤り数値データバス２６に
“Ａ”を出力する。
【０１５４】したがって、コンパレータ１９の第１入力
（誤り位置データバス２５に接続）には“１”が、第２
入力（カウント信号Ｃ１８を入力）には“１”が入力さ
れるため、コンパレータ１９の比較結果信号は一致信号
となる。
（誤り位置データバス２５に接続）には“１”が、第２
入力（カウント信号Ｃ１８を入力）には“１”が入力さ
れるため、コンパレータ１９の比較結果信号は一致信号
となる。
【０１５５】その結果、一致信号を受けたアップカウン
タ１７はカウント値をカウントアップし、一致信号を受
けたセレクタ１６はＡ入力を選択して“Ａ”をエラーパ
ターンＣＲＣジェネレータ１４に出力する。
タ１７はカウント値をカウントアップし、一致信号を受
けたセレクタ１６はＡ入力を選択して“Ａ”をエラーパ
ターンＣＲＣジェネレータ１４に出力する。
【０１５６】以下、第１の構成のエラーパターン発生回
路３３と同様にして、セレクタ１６は、エラーパターン
信号として、エラーパターンを、Ａ，０，Ｂ，０，０，
Ｃ，…といった順に、エラーパターンＣＲＣジェネレー
タ１４に出力する。
路３３と同様にして、セレクタ１６は、エラーパターン
信号として、エラーパターンを、Ａ，０，Ｂ，０，０，
Ｃ，…といった順に、エラーパターンＣＲＣジェネレー
タ１４に出力する。
【０１５７】そして、アップカウンタ１８のカウント信
号Ｃ１８の指示するカウント値が符号長分になると、ク
ロック制御回路２０は、システムクロックＳＣをエラー
パターンＣＲＣジェネレータ１４に供給することを停止
し、エラーパターンＣＲＣジェネレータ１４のエラーパ
ターン取り込みを終了させる。
号Ｃ１８の指示するカウント値が符号長分になると、ク
ロック制御回路２０は、システムクロックＳＣをエラー
パターンＣＲＣジェネレータ１４に供給することを停止
し、エラーパターンＣＲＣジェネレータ１４のエラーパ
ターン取り込みを終了させる。
【０１５８】したがって、システムクロックＳＣの入力
が終了時には、エラーパターンのエラーパターンＣＲＣ
ジェネレータ１４への出力が完了し、完了とほぼ同時
に、エラーパターンＣＲＣジェネレータ１４は、取り込
んだエラーパターンに基づきエラーパターンＣＲＣであ
る「Ｅj （Ｘ）Ｘ4 ｍｏｄ Ｇｃ（Ｘ）」を求める。
が終了時には、エラーパターンのエラーパターンＣＲＣ
ジェネレータ１４への出力が完了し、完了とほぼ同時
に、エラーパターンＣＲＣジェネレータ１４は、取り込
んだエラーパターンに基づきエラーパターンＣＲＣであ
る「Ｅj （Ｘ）Ｘ4 ｍｏｄ Ｇｃ（Ｘ）」を求める。
【０１５９】第２の構成は、第１の構成と異なり、最小
誤り位置情報までのエラーパターンＣＲＣジェネレータ
１４へのゼロ出力を行わない。こうすることでエラーパ
ターンＣＲＣを求めるシステムクロック数は（符号長分
−最小誤り位置）となってエラーの位置によってはエラ
ーパターンＣＲＣを求めるシステムクロック数を少なく
することにより、効率的なエラーパターンを発生するこ
とができる効果を有する。
誤り位置情報までのエラーパターンＣＲＣジェネレータ
１４へのゼロ出力を行わない。こうすることでエラーパ
ターンＣＲＣを求めるシステムクロック数は（符号長分
−最小誤り位置）となってエラーの位置によってはエラ
ーパターンＣＲＣを求めるシステムクロック数を少なく
することにより、効率的なエラーパターンを発生するこ
とができる効果を有する。
【０１６０】なお、ロード信号ＬＤとして最小誤り位置
を出力可能にする構成としては、誤り訂正部４に最小誤
り位置バスを設ける以外に、制御回路４０の制御下で、
エラーパターン発生開始時に、自動的にアドレス０に格
納された最小誤り位置情報がロード信号ＬＤとして、ア
ップカウンタ１８に付与される構成にすることも考えら
れる。 ＜＜２．第２の実施例＞＞ ＜２．１ 第２の実施例の原理＞第１の実施例の原理基
本式となった数１７は数１８のように書き換えることも
できる。
を出力可能にする構成としては、誤り訂正部４に最小誤
り位置バスを設ける以外に、制御回路４０の制御下で、
エラーパターン発生開始時に、自動的にアドレス０に格
納された最小誤り位置情報がロード信号ＬＤとして、ア
ップカウンタ１８に付与される構成にすることも考えら
れる。 ＜＜２．第２の実施例＞＞ ＜２．１ 第２の実施例の原理＞第１の実施例の原理基
本式となった数１７は数１８のように書き換えることも
できる。
【０１６１】
【数１８】
【０１６２】そして、数１８は数１９のように分解でき
る。
る。
【０１６３】
【数１９】
【０１６４】つまり、第１の実施例では受信ＣＲＣとエ
ラーパターンＣＲＣを別々に求めた後に双方を加算した
のに対し、第２の実施例では、受信データとエラーパタ
ーンとを加算して合成データを得、その合成データのＣ
ＲＣを求めようとするものである。 ＜２．２ 第２の実施例の構成＞図６はこの発明の第２
の実施例である誤り訂正回路の構成を示すブロック図で
ある。同図において、１は訂正されるべき、誤りが含ま
れているであろう受信データおよび訂正後のデータを記
憶するデータバッファである。上記受信データは図８に
示すように、ＣＲＣを内符号とし且つＲＳ符号を外符号
とする符号系列を複数個交錯（インタリーブ）したデー
タ系列となっており、このデータ系列は符号語ナンバー
単位で複数の部分データ系列に分類され、各部分データ
系列それぞれがＲＳ符号化処理されている。
ラーパターンＣＲＣを別々に求めた後に双方を加算した
のに対し、第２の実施例では、受信データとエラーパタ
ーンとを加算して合成データを得、その合成データのＣ
ＲＣを求めようとするものである。 ＜２．２ 第２の実施例の構成＞図６はこの発明の第２
の実施例である誤り訂正回路の構成を示すブロック図で
ある。同図において、１は訂正されるべき、誤りが含ま
れているであろう受信データおよび訂正後のデータを記
憶するデータバッファである。上記受信データは図８に
示すように、ＣＲＣを内符号とし且つＲＳ符号を外符号
とする符号系列を複数個交錯（インタリーブ）したデー
タ系列となっており、このデータ系列は符号語ナンバー
単位で複数の部分データ系列に分類され、各部分データ
系列それぞれがＲＳ符号化処理されている。
【０１６５】データバッファ１に格納された受信データ
のうち、部分データ系列がシンドロームジェネレータ２
及び加算器３４に取り込まれる。
のうち、部分データ系列がシンドロームジェネレータ２
及び加算器３４に取り込まれる。
【０１６６】シンドロームジェネレータ２は、部分デー
タ系列に基づきＲＳ符号のシンドロームを求めて誤り訂
正部４に出力する。
タ系列に基づきＲＳ符号のシンドロームを求めて誤り訂
正部４に出力する。
【０１６７】誤り訂正部４は、シンドロームジェネレー
タ２より得たシンドロームに基づき、内部の誤り位置お
よび誤り数値レジスタ３に受信データの誤り位置及び誤
り数値を格納させながら、部分データ系列の誤りを訂正
する。
タ２より得たシンドロームに基づき、内部の誤り位置お
よび誤り数値レジスタ３に受信データの誤り位置及び誤
り数値を格納させながら、部分データ系列の誤りを訂正
する。
【０１６８】エラーパターン発生回路３３は、誤り位置
および誤り数値レジスタ３に格納された誤り位置及び誤
り数値に基づき、部分データ系列のエラーパターンを生
成して加算器３４に出力する。
および誤り数値レジスタ３に格納された誤り位置及び誤
り数値に基づき、部分データ系列のエラーパターンを生
成して加算器３４に出力する。
【０１６９】加算器３４は、部分データ系列単位で、受
信データとエラーパターンとを加算して合成パターンを
ＣＲＣジェネレータ５に出力する。
信データとエラーパターンとを加算して合成パターンを
ＣＲＣジェネレータ５に出力する。
【０１７０】ＣＲＣジェネレータ５は、合成パターンに
対しＣＲＣ符号化処理を行い合成パターンＣＲＣを求め
て加算機能付きＣＲＣレジスタ１５に出力する。
対しＣＲＣ符号化処理を行い合成パターンＣＲＣを求め
て加算機能付きＣＲＣレジスタ１５に出力する。
【０１７１】ＣＲＣレジスタ１５は、合成パターンＣＲ
Ｃを受けると、合成パターンＣＲＣと自身の格納データ
とを加算し、その加算結果を新たな格納データとして格
納し、最終的に受信データ全体の総計ＣＲＣを出力す
る。
Ｃを受けると、合成パターンＣＲＣと自身の格納データ
とを加算し、その加算結果を新たな格納データとして格
納し、最終的に受信データ全体の総計ＣＲＣを出力す
る。
【０１７２】ＣＲＣ検証部３５は、最終的にＣＲＣレジ
スタ１５より得られる総計ＣＲとデータバッファ１に格
納されたＣＲＣデータとを比較して、誤り訂正部４によ
る誤訂正を検出する。
スタ１５より得られる総計ＣＲとデータバッファ１に格
納されたＣＲＣデータとを比較して、誤り訂正部４によ
る誤訂正を検出する。
【０１７３】制御回路４０は、シンドロームジェネレー
タ２、誤り訂正部４、ＣＲＣジェネレータ５、ＣＲＣレ
ジスタ１５、エラーパターン発生回路３３、加算器３４
及びＣＲＣ検証部３５に制御信号を出力し、各構成部
２，４，５，１５，３３，３４及び３５の動作を制御す
る。
タ２、誤り訂正部４、ＣＲＣジェネレータ５、ＣＲＣレ
ジスタ１５、エラーパターン発生回路３３、加算器３４
及びＣＲＣ検証部３５に制御信号を出力し、各構成部
２，４，５，１５，３３，３４及び３５の動作を制御す
る。
【０１７４】なお、制御回路４０は、最終符号語ナンバ
ーの部分データ系列の出力後は、データバッファ１から
加算器３４にセロパターンが出力されるように制御し、
誤り位置および誤り数値レジスタ３が、初期化された状
態の場合はゼロパターンを加算器３４に出力するように
制御する。 ＜２．３ 第２の実施例の動作＞図７及び図８は、図６
で示した第２の実施例の誤り訂正回路の動作を示すフロ
ーチャートである。以下、これらの図を参照しつつ、第
１の実施例と異なる点を中心にその動作の説明をする。
なお、この動作は制御回路４０の制御下で行われる。
ーの部分データ系列の出力後は、データバッファ１から
加算器３４にセロパターンが出力されるように制御し、
誤り位置および誤り数値レジスタ３が、初期化された状
態の場合はゼロパターンを加算器３４に出力するように
制御する。 ＜２．３ 第２の実施例の動作＞図７及び図８は、図６
で示した第２の実施例の誤り訂正回路の動作を示すフロ
ーチャートである。以下、これらの図を参照しつつ、第
１の実施例と異なる点を中心にその動作の説明をする。
なお、この動作は制御回路４０の制御下で行われる。
【０１７５】この動作開始前の段階で、予め加算機能付
きＣＲＣレジスタ１５のレジスタの格納データを０にク
リアしておき、データバッファ１に訂正されるべき、誤
りが含まれているであろう受信データが書き込まれる。
また、誤り位置および誤り数値レジスタ３は初期化され
る。
きＣＲＣレジスタ１５のレジスタの格納データを０にク
リアしておき、データバッファ１に訂正されるべき、誤
りが含まれているであろう受信データが書き込まれる。
また、誤り位置および誤り数値レジスタ３は初期化され
る。
【０１７６】まず、ステップＳ４１で、制御回路４０内
の符号語ナンバーカウンタｊがゼロにセットされる。
の符号語ナンバーカウンタｊがゼロにセットされる。
【０１７７】次にステップＳ４２で、シンドロームジェ
ネレータ２は、符号語ナンバー０（ｊ＝０）の部分デー
タ系列のＲＳ符号のシンドロームを求める。
ネレータ２は、符号語ナンバー０（ｊ＝０）の部分デー
タ系列のＲＳ符号のシンドロームを求める。
【０１７８】誤りが検出されたときには、ステップＳ４
３で、誤り訂正部４は、ステップＳ４２で得たシンドロ
ームに基づき、符号語ナンバー０の部分データ系列に対
する誤り位置と誤り数値を求め、ステップＳ４４で、そ
れらを誤り位置および誤り数値レジスタ３に記憶する。
３で、誤り訂正部４は、ステップＳ４２で得たシンドロ
ームに基づき、符号語ナンバー０の部分データ系列に対
する誤り位置と誤り数値を求め、ステップＳ４４で、そ
れらを誤り位置および誤り数値レジスタ３に記憶する。
【０１７９】そして、誤り訂正部４は、ステップＳ４５
で、誤り位置および誤り数値レジスタ３に記憶された内
容にしたがってデータバッファ１の符号語ナンバー０の
部分データ系列を順次訂正してゆく。
で、誤り位置および誤り数値レジスタ３に記憶された内
容にしたがってデータバッファ１の符号語ナンバー０の
部分データ系列を順次訂正してゆく。
【０１８０】一方、ステップＳ４２〜Ｓ４５と並行し
て、以下に示すステップＳ４６〜Ｓ４７の動作が行われ
る。
て、以下に示すステップＳ４６〜Ｓ４７の動作が行われ
る。
【０１８１】ステップＳ４６で、ＣＲＣジェネレータ５
は、加算器３４より得た合成パターンに対する合成パタ
ーンＣＲＣを求める。このとき、エラーパターン発生回
路３３からはセロパターンが出力されるため、結果的
に、ＣＲＣジェネレータ５は、受信符号語ナンバー０
（ｊ＝０）の誤り訂正前の部分データ系列に対する受信
ＣＲＣを計算したことになる。
は、加算器３４より得た合成パターンに対する合成パタ
ーンＣＲＣを求める。このとき、エラーパターン発生回
路３３からはセロパターンが出力されるため、結果的
に、ＣＲＣジェネレータ５は、受信符号語ナンバー０
（ｊ＝０）の誤り訂正前の部分データ系列に対する受信
ＣＲＣを計算したことになる。
【０１８２】その後、ステップＳ４７で、ＣＲＣレジス
タ１５は、ステップＳ４６で求められた合成パターンＣ
ＲＣ（受信ＣＲＣ）と自身の格納データとを加算し、そ
の加算結果を新たな格納データとして内部に格納する。
タ１５は、ステップＳ４６で求められた合成パターンＣ
ＲＣ（受信ＣＲＣ）と自身の格納データとを加算し、そ
の加算結果を新たな格納データとして内部に格納する。
【０１８３】なお、ステップＳ４２の処理とステップＳ
４６のデータバッファ１から加算器３４への受信符号語
ナンバー０の部分データ系列の出力処理とは、全く同一
の受信符号語ナンバー０の部分データ系列に基づく処理
であるため、データバッファ１がシングルポート構成で
あっても、制御回路４０の制御下で同期をとって受信符
号語ナンバー０の部分データ系列を取り込むことによ
り、同時に処理可能である。
４６のデータバッファ１から加算器３４への受信符号語
ナンバー０の部分データ系列の出力処理とは、全く同一
の受信符号語ナンバー０の部分データ系列に基づく処理
であるため、データバッファ１がシングルポート構成で
あっても、制御回路４０の制御下で同期をとって受信符
号語ナンバー０の部分データ系列を取り込むことによ
り、同時に処理可能である。
【０１８４】ステップＳ４２〜Ｓ４５の処理とステップ
Ｓ４６〜Ｓ４７の処理とが終了すると、ステップＳ４８
で、符号語ナンバーカウンタがインクリメント（カウン
タ値＝ｊとする）される。
Ｓ４６〜Ｓ４７の処理とが終了すると、ステップＳ４８
で、符号語ナンバーカウンタがインクリメント（カウン
タ値＝ｊとする）される。
【０１８５】次に、ステップＳ４９で、シンドロームジ
ェネレータ２は、符号語ナンバーｊの部分データ系列に
対するＲＳ符号のシンドロームを求める。
ェネレータ２は、符号語ナンバーｊの部分データ系列に
対するＲＳ符号のシンドロームを求める。
【０１８６】そして、ステップＳ５０で、誤り訂正部４
は、符号語ナンバーｊの部分データ系列の誤り位置と誤
り数値を求め、ステップＳ５１で、その誤り位置および
誤り数値を誤り位置および誤り数値レジスタ３に記憶さ
せる。その後、誤り訂正部４は、ステップＳ５２で、誤
り位置および誤り数値レジスタ３に記憶された内容にし
たがって、データバッファ１の符号語ナンバーｊの部分
データ系列を順次訂正してゆく。
は、符号語ナンバーｊの部分データ系列の誤り位置と誤
り数値を求め、ステップＳ５１で、その誤り位置および
誤り数値を誤り位置および誤り数値レジスタ３に記憶さ
せる。その後、誤り訂正部４は、ステップＳ５２で、誤
り位置および誤り数値レジスタ３に記憶された内容にし
たがって、データバッファ１の符号語ナンバーｊの部分
データ系列を順次訂正してゆく。
【０１８７】一方、ステップＳ４９〜Ｓ５２と並行し
て、以下に示すステップＳ５３〜Ｓ５５の動作が行われ
る。
て、以下に示すステップＳ５３〜Ｓ５５の動作が行われ
る。
【０１８８】ステップＳ５３で、データバッファ１から
加算器３４に、受信符号語ナンバーｊの部分データ系列
が出力される。同時に、エラーパターン発生回路３３
は、受信符号語ナンバー（ｊ−１）の部分データ系列の
エラーパターンを加算器３４に出力する。そして、加算
器３４は受信符号語ナンバーｊの部分データ系列と受信
符号語ナンバー（ｊ−１）のエラーパターンとを加算し
て、合成パターンをＣＲＣジェネレータ５に出力する。
加算器３４に、受信符号語ナンバーｊの部分データ系列
が出力される。同時に、エラーパターン発生回路３３
は、受信符号語ナンバー（ｊ−１）の部分データ系列の
エラーパターンを加算器３４に出力する。そして、加算
器３４は受信符号語ナンバーｊの部分データ系列と受信
符号語ナンバー（ｊ−１）のエラーパターンとを加算し
て、合成パターンをＣＲＣジェネレータ５に出力する。
【０１８９】次に、ステップＳ５４で、ＣＲＣジェネレ
ータ５は、加算器３４より得た合成パターンに対する合
成パターンＣＲＣを求める。
ータ５は、加算器３４より得た合成パターンに対する合
成パターンＣＲＣを求める。
【０１９０】なお、ステップＳ４９の処理とステップＳ
５３のデータバッファ１から加算器３４への受信符号語
ナンバーｊの部分データ系列の出力処理とは、全く同一
の受信符号語ナンバーｊの部分データ系列に基づく処理
であるため、データバッファ１がシングルポート構成で
あっても、制御回路４０の制御下で同期をとって受信符
号語ナンバーｊの部分データ系列を取り込むことによ
り、同時に処理可能である。
５３のデータバッファ１から加算器３４への受信符号語
ナンバーｊの部分データ系列の出力処理とは、全く同一
の受信符号語ナンバーｊの部分データ系列に基づく処理
であるため、データバッファ１がシングルポート構成で
あっても、制御回路４０の制御下で同期をとって受信符
号語ナンバーｊの部分データ系列を取り込むことによ
り、同時に処理可能である。
【０１９１】また、ステップＳ５３の受信符号語ナンバ
ー（ｊ−１）のエラーパターンを加算器３４への出力処
理は、データバッファ１でなく、誤り位置および誤り数
値レジスタ３に格納された格納データに基づく処理であ
るため、これらの処理と並行して行うことができる。
ー（ｊ−１）のエラーパターンを加算器３４への出力処
理は、データバッファ１でなく、誤り位置および誤り数
値レジスタ３に格納された格納データに基づく処理であ
るため、これらの処理と並行して行うことができる。
【０１９２】ステップＳ５３及びＳ５４の処理が共に終
了すると、ステップＳ５５で、ＣＲＣジェネレータ５
は、合成パターンＣＲＣと自身の格納データとを加算
し、その加算結果を新たな格納データとして内部に格納
する。
了すると、ステップＳ５５で、ＣＲＣジェネレータ５
は、合成パターンＣＲＣと自身の格納データとを加算
し、その加算結果を新たな格納データとして内部に格納
する。
【０１９３】ステップＳ４９〜Ｓ５２及びステップＳ５
３〜５５の処置が共に終了すると、ステップＳ５６で、
符号語ナンバーカウンタ値ｊが最終符号語ナンバーに等
しいかどうかが比較され、等しくないときにはステップ
Ｓ４８の処理へ戻り、新たな受信符号語ナンバーｊで、
ステップＳ４８〜Ｓ５５の処理が行われる。
３〜５５の処置が共に終了すると、ステップＳ５６で、
符号語ナンバーカウンタ値ｊが最終符号語ナンバーに等
しいかどうかが比較され、等しくないときにはステップ
Ｓ４８の処理へ戻り、新たな受信符号語ナンバーｊで、
ステップＳ４８〜Ｓ５５の処理が行われる。
【０１９４】一方、ステップＳ５６で、受信符号語ナン
バーｊが最終符号語ナンバー（図１０の例では５）に等
しいと判定された場合、ステップＳ５７に進む。
バーｊが最終符号語ナンバー（図１０の例では５）に等
しいと判定された場合、ステップＳ５７に進む。
【０１９５】ステップＳ５７で、ＣＲＣジェネレータ５
は、加算器３４より得た合成パターンに対する合成パタ
ーンＣＲＣを求める。このとき、データバッファ１から
はセロパターンが出力されるため、結果的に、ＣＲＣジ
ェネレータ５は、最終受信符号語ナンバーの部分データ
系列のエラーパターンに対するエラーパターンＣＲＣを
計算したことになる。
は、加算器３４より得た合成パターンに対する合成パタ
ーンＣＲＣを求める。このとき、データバッファ１から
はセロパターンが出力されるため、結果的に、ＣＲＣジ
ェネレータ５は、最終受信符号語ナンバーの部分データ
系列のエラーパターンに対するエラーパターンＣＲＣを
計算したことになる。
【０１９６】その後、ステップＳ５８で、ＣＲＣレジス
タ１５は、ステップＳ５７で求められた合成パターンＣ
ＲＣ（エラーパターンＣＲＣ）と自身の格納データとを
加算し、その加算結果を新たな格納データとして内部に
格納する。その結果、ＣＲＣレジスタ１５に格納された
最終格納データは、数１９のＲｃ（Ｘ）と等しい値とな
る。すなわち、ステップＳ４６〜Ｓ４７で数１９の右辺
第一項、ステップＳ５３〜Ｓ５５で数１９の右辺第二
項、ステップＳ５７〜Ｓ５８で数１９の右辺第三項が実
行されたことを意味する。
タ１５は、ステップＳ５７で求められた合成パターンＣ
ＲＣ（エラーパターンＣＲＣ）と自身の格納データとを
加算し、その加算結果を新たな格納データとして内部に
格納する。その結果、ＣＲＣレジスタ１５に格納された
最終格納データは、数１９のＲｃ（Ｘ）と等しい値とな
る。すなわち、ステップＳ４６〜Ｓ４７で数１９の右辺
第一項、ステップＳ５３〜Ｓ５５で数１９の右辺第二
項、ステップＳ５７〜Ｓ５８で数１９の右辺第三項が実
行されたことを意味する。
【０１９７】そして、ステップＳ５９で、ＣＲＣ検証部
３５は、ＣＲＣレジスタ１５の最終格納データと、誤り
訂正部４による誤り訂正が行われた、データバッファ１
内に格納されたＣＲＣデータとを比較し、誤り訂正部４
によるＲＳ符号の誤り訂正が正しく行われたか否かが判
定する。 ＜２．４ 第２の実施例の効果＞第１の実施例同様、誤
り訂正部４によるシンドロームに基づく誤り訂正処理か
らなるステップＳ５０〜Ｓ５２（図７及び図８参照）の
処理を高速化し処理時間を短縮すれば、その短縮時間
分、誤り訂正処理全体の処理速度を速めることができ
る。
３５は、ＣＲＣレジスタ１５の最終格納データと、誤り
訂正部４による誤り訂正が行われた、データバッファ１
内に格納されたＣＲＣデータとを比較し、誤り訂正部４
によるＲＳ符号の誤り訂正が正しく行われたか否かが判
定する。 ＜２．４ 第２の実施例の効果＞第１の実施例同様、誤
り訂正部４によるシンドロームに基づく誤り訂正処理か
らなるステップＳ５０〜Ｓ５２（図７及び図８参照）の
処理を高速化し処理時間を短縮すれば、その短縮時間
分、誤り訂正処理全体の処理速度を速めることができ
る。
【０１９８】また、ステップＳ５３のエラーパターン発
生回路３３による符号語ナンバー（ｊ−１）の受信デー
タのエラーパターン発生動作完了前に、ステップＳ５１
における符号語ナンバーｊの受信データの誤り位置及び
誤り数値の誤り位置および誤り数値レジスタ３への格納
動作が行われるという不都合が生じることは、タイミン
グ的にありえない。 ＜２．５ エラーパターン発生回路＞図９は、第２の実
施例で用いられるエラーパターン発生回路の構成を示す
ブロック図である。同図に示すように、セレクタ１６の
Ｃ出力が加算器３４に取り込まれており、データバッフ
ァ１からの符号語ナンバー単位の部分データ系列が受信
データバス３０を介して加算器３４に取り込まれる。そ
して、加算器３４は、部分データ系列とエラーパターン
とを加算して得られる合成パターンをＣＲＣジェネレー
タ５に出力する。
生回路３３による符号語ナンバー（ｊ−１）の受信デー
タのエラーパターン発生動作完了前に、ステップＳ５１
における符号語ナンバーｊの受信データの誤り位置及び
誤り数値の誤り位置および誤り数値レジスタ３への格納
動作が行われるという不都合が生じることは、タイミン
グ的にありえない。 ＜２．５ エラーパターン発生回路＞図９は、第２の実
施例で用いられるエラーパターン発生回路の構成を示す
ブロック図である。同図に示すように、セレクタ１６の
Ｃ出力が加算器３４に取り込まれており、データバッフ
ァ１からの符号語ナンバー単位の部分データ系列が受信
データバス３０を介して加算器３４に取り込まれる。そ
して、加算器３４は、部分データ系列とエラーパターン
とを加算して得られる合成パターンをＣＲＣジェネレー
タ５に出力する。
【０１９９】クロック制御回路２０は、アップカウンタ
１８のカウント信号Ｃ１８を受け、スタート信号ＳＴＡ
ＲＴを受けるとシステムクロックＣＬＫに同期したシス
テムクロックＳＣをＣＲＣジェネレータ５に出力し、ア
ップカウンタ１８のカウント信号Ｃ１８の指示するカウ
ント値が所定値に達するとシステムクロックＳＣのＣＲ
Ｃジェネレータ５への出力を停止する。
１８のカウント信号Ｃ１８を受け、スタート信号ＳＴＡ
ＲＴを受けるとシステムクロックＣＬＫに同期したシス
テムクロックＳＣをＣＲＣジェネレータ５に出力し、ア
ップカウンタ１８のカウント信号Ｃ１８の指示するカウ
ント値が所定値に達するとシステムクロックＳＣのＣＲ
Ｃジェネレータ５への出力を停止する。
【０２００】なお、他の構成は、図４で示した第１の実
施例のエラーパターン発生回路３３（第１の構成）と同
様であるため、説明は省略する。
施例のエラーパターン発生回路３３（第１の構成）と同
様であるため、説明は省略する。
【０２０１】このような構成のエラーパターン発生回路
３３は、第１の実施例の第１の構成のエラーパターン発
生回路３３と同様にして、セレクタ１６はエラーパター
ン信号を、０，Ａ，０，Ｂ，０，０，Ｃ，…といった順
に、加算器３４に出力する。
３３は、第１の実施例の第１の構成のエラーパターン発
生回路３３と同様にして、セレクタ１６はエラーパター
ン信号を、０，Ａ，０，Ｂ，０，０，Ｃ，…といった順
に、加算器３４に出力する。
【０２０２】そして、アップカウンタ１８のカウント信
号Ｃ１８の指示するカウント値が符号長分になると、ク
ロック制御回路２０は、システムクロックＳＣをＣＲＣ
ジェネレータ５に供給することを停止し、ＣＲＣジェネ
レータ５の合成パターン取り込みを終了させる。
号Ｃ１８の指示するカウント値が符号長分になると、ク
ロック制御回路２０は、システムクロックＳＣをＣＲＣ
ジェネレータ５に供給することを停止し、ＣＲＣジェネ
レータ５の合成パターン取り込みを終了させる。
【０２０３】したがって、システムクロックＳＣの入力
が終了時には、合成パターンのＣＲＣジェネレータ５へ
の出力が完了し、完了とほぼ同時に、ＣＲＣジェネレー
タ５は、取り込んだ合成パターンに基づき、合成パター
ンパターンＣＲＣを求める。
が終了時には、合成パターンのＣＲＣジェネレータ５へ
の出力が完了し、完了とほぼ同時に、ＣＲＣジェネレー
タ５は、取り込んだ合成パターンに基づき、合成パター
ンパターンＣＲＣを求める。
【０２０４】
【発明の効果】以上説明したように、この発明の請求項
１記載の誤り訂正回路は、誤り訂正前の部分データ系列
に基づきＲＳ符号のシンドロームを生成するシンドロー
ム生成手段(b) と、誤り訂正前の部分データ系列に対し
ＣＲＣの符号化処理を行い第１のＣＲＣを求める第１の
ＣＲＣ符号化手段(c) と、誤り位置及び誤り数値に基づ
くエラーパターンに対しＣＲＣの符号化処理を行い第２
のＣＲＣを求める第２のＣＲＣ符号化手段(e) とを有し
ている。
１記載の誤り訂正回路は、誤り訂正前の部分データ系列
に基づきＲＳ符号のシンドロームを生成するシンドロー
ム生成手段(b) と、誤り訂正前の部分データ系列に対し
ＣＲＣの符号化処理を行い第１のＣＲＣを求める第１の
ＣＲＣ符号化手段(c) と、誤り位置及び誤り数値に基づ
くエラーパターンに対しＣＲＣの符号化処理を行い第２
のＣＲＣを求める第２のＣＲＣ符号化手段(e) とを有し
ている。
【０２０５】シンドローム生成手段(b) と第１のＣＲＣ
符号化手段(c) とは、誤り訂正前の全く同一の部分デー
タ系列に基づく処理を実行し、第２のＣＲＣ符号化手段
(e)はシンドローム生成手段(b) 及び第１のＣＲＣ符号
化手段(c) とは独立して処理を行うことができるため、
制御手段(h) は、シンドローム生成手段(b) による第ｊ
（２≦ｊ≦ｎ）の部分データ系列に基づくシンドローム
生成処理と、第１のＣＲＣ符号化手段(c) による第ｊの
部分データ系列に対するＣＲＣ符号化処理と、第２のＣ
ＲＣ符号化手段(e) による第（ｊ−１）の部分データ系
列のエラーパターンに対するＣＲＣ符号化処理との同時
実行を何等支障なく実行できる。
符号化手段(c) とは、誤り訂正前の全く同一の部分デー
タ系列に基づく処理を実行し、第２のＣＲＣ符号化手段
(e)はシンドローム生成手段(b) 及び第１のＣＲＣ符号
化手段(c) とは独立して処理を行うことができるため、
制御手段(h) は、シンドローム生成手段(b) による第ｊ
（２≦ｊ≦ｎ）の部分データ系列に基づくシンドローム
生成処理と、第１のＣＲＣ符号化手段(c) による第ｊの
部分データ系列に対するＣＲＣ符号化処理と、第２のＣ
ＲＣ符号化手段(e) による第（ｊ−１）の部分データ系
列のエラーパターンに対するＣＲＣ符号化処理との同時
実行を何等支障なく実行できる。
【０２０６】その結果、上記同時実行処理を行うことに
より、誤り訂正手段(d) による部分データ系列の誤り訂
正処理の高速化が全体の処理の高速化に直結させること
ができ、全体の処理時間を高速化することできる。
より、誤り訂正手段(d) による部分データ系列の誤り訂
正処理の高速化が全体の処理の高速化に直結させること
ができ、全体の処理時間を高速化することできる。
【０２０７】また、この発明の請求項５記載の誤り訂正
回路は、誤り訂正前の部分データ系列に基づきＲＳ符号
のシンドロームを生成するシンドローム生成手段(b)
と、エラーパターンと誤り訂正前の部分データ系列とを
加算して合成パターンを出力するパターン合成手段(d)
とを設けている。
回路は、誤り訂正前の部分データ系列に基づきＲＳ符号
のシンドロームを生成するシンドローム生成手段(b)
と、エラーパターンと誤り訂正前の部分データ系列とを
加算して合成パターンを出力するパターン合成手段(d)
とを設けている。
【０２０８】シンドローム生成手段(b) の実行に必要な
データとパターン合成手段(d) の加算処理の一方入力と
なるデータとは、誤り訂正前の全く同一の部分データ系
列であり、パターン合成手段(d) の他方入力となるデー
タは、シンドローム生成手段(b) とは全く独立して取り
込み可能なエラーパターンであるため、制御手段(h)
は、シンドローム生成手段(b) による第ｊ（２≦ｊ≦
ｎ）の部分データ系列に基づくシンドローム生成処理
と、パターン合成手段(d) による第ｊの部分データ系列
と第（ｊ−１）の部分データ系列のエラーパターンとの
加算処理との同時処理を何等支障なく実行することがで
きる。
データとパターン合成手段(d) の加算処理の一方入力と
なるデータとは、誤り訂正前の全く同一の部分データ系
列であり、パターン合成手段(d) の他方入力となるデー
タは、シンドローム生成手段(b) とは全く独立して取り
込み可能なエラーパターンであるため、制御手段(h)
は、シンドローム生成手段(b) による第ｊ（２≦ｊ≦
ｎ）の部分データ系列に基づくシンドローム生成処理
と、パターン合成手段(d) による第ｊの部分データ系列
と第（ｊ−１）の部分データ系列のエラーパターンとの
加算処理との同時処理を何等支障なく実行することがで
きる。
【０２０９】その結果、上記同時実行処理を行うことに
より、誤り訂正手段(c) による部分データ系列の誤り訂
正処理の高速化が全体の処理の高速化に直結させること
ができ、全体の処理時間を高速化することできる。
より、誤り訂正手段(c) による部分データ系列の誤り訂
正処理の高速化が全体の処理の高速化に直結させること
ができ、全体の処理時間を高速化することできる。
【図１】この発明の第１の実施例である誤り訂正回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１で示した第１の実施例の動作を示すフロー
チャートである。
チャートである。
【図３】図１で示した第１の実施例の動作を示すフロー
チャートである。
チャートである。
【図４】図１のエラーパターン発生回路の第１の構成を
示すブロック図である。
示すブロック図である。
【図５】図１のエラーパターン発生回路の第２の構成を
示すブロック図である。
示すブロック図である。
【図６】この発明の第２の実施例である誤り訂正回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図７】図６で示した第２の実施例の動作を示すフロー
チャートである。
チャートである。
【図８】図６で示した第２の実施例の動作を示すフロー
チャートである。
チャートである。
【図９】図６のエラーパターン発生回路の構成を示すブ
ロック図である。
ロック図である。
【図１０】光ディスクに関するＩＳＯ規格における連続
サーボ方式９０ｍｍ５１２バイト／セクタのデータフォ
ーマットを示す図である。
サーボ方式９０ｍｍ５１２バイト／セクタのデータフォ
ーマットを示す図である。
【図１１】従来の誤り訂正回路の構成を示すブロック図
である。
である。
【図１２】図１１の誤り訂正回路の動作を示すフローチ
ャートである。
ャートである。
【図１３】図１１の誤り訂正回路の動作を示すフローチ
ャートである。
ャートである。
【図１４】ＣＲＣ回路の構成を示すブロック図である。
１ データバッファ ２ シンドロームジェネレータ ３ 誤り位置および誤り数値レジスタ ４ 誤り訂正部 ５ ＣＲＣジェネレータ ６ 加算機能付きＣＲＣレジスタ １３ 受信ＣＲＣジェネレータ １４ エラーパターンＣＲＣジェネレータ １５ 加算器機能付きＣＲＣレジスタ １６ ２−１セレクタ １７ アップカウンタ １８ アップカウンタ １８′ロード機能付きアップカウンタ １９ 比較器 ２０ クロック制御回路 ３３ エラーパターン発生回路 ３４ 加算器 ３５ ＣＲＣ検証部 ４０ 制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−161222（ＪＰ，Ａ) 特開 昭62−171323（ＪＰ，Ａ) 特開 平２−67825（ＪＰ，Ａ) 特開 平５−218883（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 13/00 G11B 20/18
Claims (7)
- 【請求項１】 (a) データの誤りを訂正するＲＳ符号と
前記データの誤りを検出するＣＲＣを複数個交錯したデ
ータ系列を格納したデータバッファを備え、前記データ
系列は、各々がＲＳ符号化処理された第１〜第ｎの部分
データ系列からなり、ＣＲＣ符号化により予め生成され
たＣＲＣデータを含み、 (b) 誤り訂正前の前記部分データ系列に基づきＲＳ符号
のシンドロームを生成するシンドローム生成手段と、 (c) 誤り訂正前の前記部分データ系列に対しＣＲＣの符
号化処理を行い第１のＣＲＣを求める第１のＣＲＣ符号
化手段と、 (d) 前記シンドロームに基づき、前記部分データ系列の
誤り位置及び誤り数値を求め、該誤り位置及び誤り数値
に基づき前記部分データ系列の誤りを訂正する誤り訂正
手段と、 (e) 前記誤り位置及び誤り数値に基づき、前記部分デー
タ系列のエラーパターン求め、該エラーパターンに対し
ＣＲＣの符号化処理を行い第２のＣＲＣを求める第２の
ＣＲＣ符号化手段と、 (f) 前記第１のＣＲＣあるいは前記第２のＣＲＣを受
け、その加算合計からなる総計ＣＲＣを得る加算手段
と、 (g) 前記総計ＣＲＣと前記データ系列内の前記ＣＲＣデ
ータとを比較して、前記手段(d) による誤り訂正の良否
を検証するＣＲＣ検証手段と、 (h) 前記第１の部分データ系列〜第ｎ部分データ系列の
順で処理されるように前記手段(b) 〜(g) を制御し、か
つ前記手段(b) による第ｊ（２≦ｊ≦ｎ）の前記部分デ
ータ系列に基づくシンドローム生成処理と、前記手段
(c) による第ｊの前記部分データ系列に対するＣＲＣ符
号化処理と、前記手段(e) による第（ｊ−１）の前記部
分データ系列のエラーパターンに対するＣＲＣ符号化処
理とを同時に行わせ、前記手段(e) による第ｎの前記部
分データ系列のエラーパターンに対するＣＲＣ符号化処
理終了後に、前記手段(g) による検証動作を行わせる制
御手段とをさらに備えた誤り訂正回路。 - 【請求項２】 前記誤り訂正手段(d) は、 (d-1) アドレスに対応して、前記誤り位置及び誤り数値
をペアにして格納する記憶手段を備え、 前記第２のＣＲＣ符号化手段(e) は、 (e-1) 前記記憶手段(d-1) に格納された前記誤り位置及
び前記誤り数値に基づき、前記エラーパターンを発生す
るエラーパターン発生手段と、 (e-2) 前記エラーパターンに対しＣＲＣ符号化処理を行
い前記第２のＣＲＣを出力するエラーパターンＣＲＣ符
号化手段とを備える請求項１記載の誤り訂正回路。 - 【請求項３】 前記記憶手段(d-1) は、アドレスに対し
て前記誤り位置が昇順になるように、前記誤り位置及び
前記誤り数値を格納し、 前記エラーパターン発生手段(e-1) は、 (e-1-1) 前記部分データ系列の先頭位置を示すカウント
値を位置カウント初期値とした位置カウント値を順次カ
ウントアップする手段と、 (e-1-2) 前記記憶手段(d-1) から出力される前記誤り位
置と前記位置カウント値に基づき、一致信号及び不一致
信号からなるカウント制御信号を出力する手段と、 (e-1-3) 前記記憶手段(d-1) のアドレス先頭位置を示す
カウント値をアドレスカウント初期値としたアドレスカ
ウント値を、前記カウント制御信号が一致信号のときカ
ウントアップして、前記記憶手段(d-1) のアドレス入力
部に出力し、前記記憶手段(d-1) から、前記アドレスカ
ウント値の指示するアドレスに格納された前記誤り位置
及び前記誤り数値を出力させる手段と、 (e-1-4) 前記カウント制御信号が一致信号のとき前記誤
り数値を、前記カウント制御信号が不一致信号のとき論
理値“０”を指示するゼロ信号を、前記エラーパターン
を構成するエラーパターン信号として出力する選択手段
とを備える請求項２記載の誤り訂正回路。 - 【請求項４】 前記記憶手段(d-1) は、アドレスに対し
て前記誤り位置が昇順になるように、前記誤り位置及び
前記誤り数値を格納し、 前記エラーパターン発生手段(e-1) は、(e-1-1) 前記記
憶手段(d-1) に格納された前記誤り位置のうち、最小の
誤り位置を指示する最小位置カウント値を位置カウント
初期値とした位置カウント値を順次カウントアップする
手段と、(e-1-2) 前記記憶手段(d-1) から出力される前
記誤り位置と前記位置カウント値に基づき、一致信号及
び不一致信号からなるカウント制御信号を出力する手段
と、(e-1-3) 前記記憶手段(d-1) のアドレス先頭位置を
示すカウント値をアドレスカウント初期値としたアドレ
スカウント値を、前記カウント制御信号が一致信号のと
きカウントアップして、前記記憶手段(d-1) のアドレス
入力部に出力し、前記記憶手段(d-1) から、前記アドレ
スカウント値の指示するアドレスに格納された前記誤り
位置及び前記誤り数値を出力させる手段と、(e-1-4) 前
記カウント制御信号が一致信号のとき前記誤り数値を、
前記カウント制御信号が不一致信号とき論理値“０”を
指示するゼロ信号を、前記エラーパターンを構成するエ
ラーパターン信号として出力する選択手段とを備える請
求項２記載の誤り訂正回路。 - 【請求項５】 (a) データの誤りを訂正するＲＳ符号と
前記データの誤りを検出するＣＲＣを複数個交錯したデ
ータ系列を格納したデータバッファを備え、前記データ
系列は、各々がＲＳ符号化処理された第１〜第ｎの部分
データ系列からなり、ＣＲＣ符号化により予め生成され
たＣＲＣデータを含み、 (b) 誤り訂正前の前記部分データ系列に基づきＲＳ符号
のシンドロームを生成するシンドローム生成手段と、 (c) 前記シンドロームに基づき、前記部分データ系列の
誤り位置及び誤り数値を求め、該誤り位置及び誤り数値
に基づき前記部分データ系列の誤りを訂正する誤り訂正
手段と、 (d) 前記誤り位置及び誤り数値に基づき、前記部分デー
タ系列のエラーパターン求め、該エラーパターンと誤り
訂正前の前記部分データ系列とを加算して合成パターン
を出力するパターン合成手段と、 (e) 前記合成パターンに対しＣＲＣの符号化処理を行い
合成ＣＲＣを求める合成ＣＲＣ符号化手段と、 (f) 前記合成ＣＲＣを順次受け、その加算合計からなる
総計ＣＲＣを得る加算手段と、 (g) 前記総計ＣＲＣと前記データ系列内の前記ＣＲＣデ
ータとを比較して、前記(d) による誤り訂正の良否を検
証するＣＲＣ検証手段と、 (h) 前記第１の部分データ系列〜第ｎ部分データ系列の
順で処理されるように前記手段(b) 〜(g) を制御し、か
つ前記手段(b) による第ｊ（２≦ｊ≦ｎ）の前記部分デ
ータ系列に基づくシンドローム生成処理と、前記手段
(d) による第ｊの前記部分データ系列と第（ｊ−１）の
前記部分データ系列のエラーパターンとの加算処理とを
同時に行わせ、前記手段(e) による最終の合成パターン
に対するＣＲＣ符号化処理終了後に、前記手段(g) によ
る検証動作を行わせる制御手段とをさらに備えた誤り訂
正回路。 - 【請求項６】 前記誤り訂正手段(c) は、 (c-1) アドレスに対応して、前記誤り位置及び誤り数値
をペアにして格納する記憶手段を備え、 前記パターン合成手段(d) は、 (d-1) 前記記憶手段(c-1) に格納された前記誤り位置及
び前記誤り数値に基づき、前記エラーパターンを発生す
るエラーパターン発生手段と、 (d-2) 前記エラーパターンと誤り訂正前の前記部分デー
タ系列とを取り込み、両者を加算して合成パターンを出
力する加算手段とを備える請求項５記載の誤り訂正回
路。 - 【請求項７】 前記記憶手段(c-1) は、アドレスに対し
て前記誤り位置が昇順になるように、前記誤り位置及び
前記誤り数値を格納し、 前記エラーパターン発生手段(d-1) は、(d-1-1) 前記部
分データ系列の先頭位置を示すカウント値を位置カウン
ト初期値とした位置カウント値を順次カウントアップす
る手段と、(d-1-2) 前記記憶手段(c-1) から出力される
前記誤り位置と前記データ位置カウント値に基づき一致
信号及び不一致信号からなるカウント制御信号を出力す
る手段と、(d-1-3) 前記記憶手段(c-1) のアドレス先頭
位置を示すカウント値をアドレスカウント初期値とした
アドレスカウント値を、前記カウント制御信号が一致信
号のときカウントアップして、前記記憶手段(c-1) のア
ドレス入力部に出力し、前記手段(c-1) から、前記アド
レスカウント値の指示するアドレスに格納された前記誤
り位置及び前記誤り数値を出力させる手段と、(d-1-4)
前記カウント制御信号が一致信号のとき前記誤り数値
を、前記カウント制御信号が不一致信号のとき論理値
“０”を指示するゼロ信号を、前記エラーパターンを構
成するエラーパターン信号として出力する選択手段とを
備える請求項６記載の誤り訂正回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294853A JP2821324B2 (ja) | 1992-11-04 | 1992-11-04 | 誤り訂正回路 |
| US08/138,037 US5361266A (en) | 1992-11-04 | 1993-10-19 | Error correction circuit |
| DE69328318T DE69328318T2 (de) | 1992-11-04 | 1993-10-21 | Fehlerkorrekturschaltung |
| EP98111910A EP0880237B1 (en) | 1992-11-04 | 1993-10-21 | Error correction circuit |
| DE69323689T DE69323689T2 (de) | 1992-11-04 | 1993-10-21 | Schaltung mit Reed-Solomon Fehlerkorrektur und CRC Fehlererkennung |
| EP93117087A EP0596340B1 (en) | 1992-11-04 | 1993-10-21 | Circuit with Reed-Solomon error correction and CRC error detection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4294853A JP2821324B2 (ja) | 1992-11-04 | 1992-11-04 | 誤り訂正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152437A JPH06152437A (ja) | 1994-05-31 |
| JP2821324B2 true JP2821324B2 (ja) | 1998-11-05 |
Family
ID=17813102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4294853A Expired - Fee Related JP2821324B2 (ja) | 1992-11-04 | 1992-11-04 | 誤り訂正回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5361266A (ja) |
| EP (2) | EP0880237B1 (ja) |
| JP (1) | JP2821324B2 (ja) |
| DE (2) | DE69328318T2 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69320321T2 (de) * | 1993-02-05 | 1998-12-24 | Hewlett Packard Co | Verfahren und Gerät zum Nachprüfen von CRC-Koden, wobei CRC Teilkode kombiniert werden |
| US5677919A (en) * | 1994-06-10 | 1997-10-14 | Hughes Electronics | Faster linear block decoding apparatus and method for receivers in digital cellular communication and other systems |
| JPH088760A (ja) * | 1994-06-16 | 1996-01-12 | Toshiba Corp | 誤り訂正装置 |
| US5588010A (en) * | 1994-07-29 | 1996-12-24 | International Business Machines Corporation | Parallel architecture error correction and conversion system |
| US5689727A (en) * | 1994-09-08 | 1997-11-18 | Western Digital Corporation | Disk drive with pipelined embedded ECC/EDC controller which provides parallel operand fetching and instruction execution |
| JP3305966B2 (ja) * | 1995-12-25 | 2002-07-24 | ソニー株式会社 | データ復号装置及びその方法並びにデータ再生装置 |
| US5719885A (en) * | 1995-12-28 | 1998-02-17 | Emc Corporation | Storage reliability method and apparatus |
| US5942002A (en) * | 1996-03-08 | 1999-08-24 | Neo-Lore | Method and apparatus for generating a transform |
| JP3154679B2 (ja) * | 1996-10-18 | 2001-04-09 | 三菱電機株式会社 | 連接符号の誤り訂正復号装置及び復号方法 |
| PL192288B1 (pl) * | 1996-12-12 | 2006-09-29 | Siemens Schweiz Ag | Sposób dekodowania sygnału kodowanego cyklicznie |
| US6006354A (en) * | 1997-02-12 | 1999-12-21 | Stmicroelectronics, Inc. | Security device for a video digital to analog converter |
| JP3239795B2 (ja) * | 1997-04-23 | 2001-12-17 | 三菱電機株式会社 | 誤り訂正復号装置および誤り訂正復号方式 |
| US5996105A (en) * | 1997-11-14 | 1999-11-30 | Cirrus Logic, Inc. | ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes |
| US6253346B1 (en) * | 1997-11-29 | 2001-06-26 | Korea Telecommunication Authority | Data transmission circuit having cyclic redundancy check circuit and data rate control circuit |
| US6574776B1 (en) * | 1999-04-09 | 2003-06-03 | Oak Technology, Inc. | Simultaneous processing for error detection and P-parity ECC encoding |
| US6092231A (en) * | 1998-06-12 | 2000-07-18 | Qlogic Corporation | Circuit and method for rapid checking of error correction codes using cyclic redundancy check |
| US6128760A (en) * | 1998-10-13 | 2000-10-03 | Lsi Logic Corporation | Method and apparatus for calculating a CRC remainder |
| EP1175748B1 (de) | 1999-04-30 | 2004-07-28 | Rohde & Schwarz GmbH & Co. KG | Verfahren zum messen der empfangsseitigen bitfehlerrate eines dvb-übertragungssystems |
| DE19919900A1 (de) * | 1999-04-30 | 2000-11-02 | Rohde & Schwarz | Verfahren zum Messen der empfangsseitigen Bitfhlerrate eines DVB-Übertragungssystems |
| US6681364B1 (en) * | 1999-09-24 | 2004-01-20 | International Business Machines Corporation | Cyclic redundancy check for partitioned frames |
| US6460157B1 (en) * | 1999-11-30 | 2002-10-01 | International Business Machines Corporation | Method system and program products for error correction code conversion |
| US6519737B1 (en) | 2000-03-07 | 2003-02-11 | International Business Machines Corporation | Computing the CRC bits at a time for data whose length in bits is not a multiple of M |
| US7111228B1 (en) | 2002-05-07 | 2006-09-19 | Marvell International Ltd. | System and method for performing parity checks in disk storage system |
| JP3574124B2 (ja) * | 2002-07-30 | 2004-10-06 | 富士通株式会社 | データ処理装置及びデータ処理方法 |
| KR100496639B1 (ko) * | 2002-11-27 | 2005-06-20 | 한국전자통신연구원 | 고정 지연을 갖는 ｃｒｃ 검사장치 및 검사방법 |
| US7007114B1 (en) | 2003-01-31 | 2006-02-28 | Qlogic Corporation | System and method for padding data blocks and/or removing padding from data blocks in storage controllers |
| US7287102B1 (en) | 2003-01-31 | 2007-10-23 | Marvell International Ltd. | System and method for concatenating data |
| US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
| US7064915B1 (en) | 2003-03-10 | 2006-06-20 | Marvell International Ltd. | Method and system for collecting servo field data from programmable devices in embedded disk controllers |
| US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
| US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
| US7457903B2 (en) | 2003-03-10 | 2008-11-25 | Marvell International Ltd. | Interrupt controller for processing fast and regular interrupts |
| US7278128B1 (en) * | 2003-04-11 | 2007-10-02 | Xilinx, Inc. | Method of altering a bitstream |
| US7281196B2 (en) * | 2003-08-08 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Single error Reed-Solomon decoder |
| US7526691B1 (en) | 2003-10-15 | 2009-04-28 | Marvell International Ltd. | System and method for using TAP controllers |
| US7139150B2 (en) | 2004-02-10 | 2006-11-21 | Marvell International Ltd. | Method and system for head position control in embedded disk drive controllers |
| US7120084B2 (en) | 2004-06-14 | 2006-10-10 | Marvell International Ltd. | Integrated memory controller |
| US8166217B2 (en) | 2004-06-28 | 2012-04-24 | Marvell International Ltd. | System and method for reading and writing data using storage controllers |
| US7757009B2 (en) | 2004-07-19 | 2010-07-13 | Marvell International Ltd. | Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device |
| US8032674B2 (en) | 2004-07-19 | 2011-10-04 | Marvell International Ltd. | System and method for controlling buffer memory overflow and underflow conditions in storage controllers |
| US9201599B2 (en) | 2004-07-19 | 2015-12-01 | Marvell International Ltd. | System and method for transmitting data in storage controllers |
| US7426678B1 (en) * | 2004-07-20 | 2008-09-16 | Xilinx, Inc. | Error checking parity and syndrome of a block of data with relocated parity bits |
| US7415656B2 (en) * | 2004-09-27 | 2008-08-19 | Intel Corporation | Techniques to preserve bandwidth in a communication system |
| US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
| US7240267B2 (en) | 2004-11-08 | 2007-07-03 | Marvell International Ltd. | System and method for conducting BIST operations |
| US7802026B2 (en) | 2004-11-15 | 2010-09-21 | Marvell International Ltd. | Method and system for processing frames in storage controllers |
| US7609468B2 (en) | 2005-04-06 | 2009-10-27 | Marvell International Ltd. | Method and system for read gate timing control for storage controllers |
| US7823049B2 (en) * | 2006-03-15 | 2010-10-26 | Mediatek Inc. | Methods and apparatuses for generating parity symbols for data block |
| US8127211B2 (en) * | 2007-06-20 | 2012-02-28 | Texas Instruments Incorporated | Adding known data to CRC processing without increased processing time |
| TWI416329B (zh) * | 2009-01-06 | 2013-11-21 | Starchips Technology Inc | 串列傳輸裝置及其訊號傳輸方法 |
| US8312329B1 (en) * | 2011-06-13 | 2012-11-13 | Litepoint Corporation | System and method for using a single vector signal generator to verify device under test |
| EP3221969B1 (en) | 2014-11-20 | 2022-05-11 | Aviat Networks, Inc. | Managing integrity of framed payloads using redundant signals |
| CN111176885A (zh) * | 2019-12-31 | 2020-05-19 | 浪潮电子信息产业股份有限公司 | 一种分布式存储***的数据校验方法及相关装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949342A (en) * | 1987-04-14 | 1990-08-14 | Matsushita Electric Industrial Co., Ltd. | Code error detecting method |
| JPS63255876A (ja) * | 1987-04-14 | 1988-10-24 | Matsushita Electric Ind Co Ltd | 符号誤り検出方法 |
| JP2695195B2 (ja) * | 1988-09-02 | 1997-12-24 | 三菱電機株式会社 | 誤り訂正回路 |
| US5157669A (en) * | 1988-10-14 | 1992-10-20 | Advanced Micro Devices, Inc. | Comparison of an estimated CRC syndrome to a generated CRC syndrome in an ECC/CRC system to detect uncorrectable errors |
| US5027357A (en) * | 1988-10-14 | 1991-06-25 | Advanced Micro Devices, Inc. | ECC/CRC error detection and correction system |
| US5136592A (en) * | 1989-06-28 | 1992-08-04 | Digital Equipment Corporation | Error detection and correction system for long burst errors |
| CA2050123C (en) * | 1990-10-11 | 1997-12-09 | Subrahmanyam Dravida | Apparatus and method for parallel generation of cyclic redundancy check (crc) codes |
-
1992
- 1992-11-04 JP JP4294853A patent/JP2821324B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-19 US US08/138,037 patent/US5361266A/en not_active Expired - Fee Related
- 1993-10-21 EP EP98111910A patent/EP0880237B1/en not_active Expired - Lifetime
- 1993-10-21 DE DE69328318T patent/DE69328318T2/de not_active Expired - Fee Related
- 1993-10-21 EP EP93117087A patent/EP0596340B1/en not_active Expired - Lifetime
- 1993-10-21 DE DE69323689T patent/DE69323689T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0596340A2 (en) | 1994-05-11 |
| DE69323689D1 (de) | 1999-04-08 |
| DE69328318T2 (de) | 2000-09-07 |
| US5361266A (en) | 1994-11-01 |
| DE69328318D1 (de) | 2000-05-11 |
| EP0596340B1 (en) | 1999-03-03 |
| JPH06152437A (ja) | 1994-05-31 |
| EP0880237A1 (en) | 1998-11-25 |
| EP0880237B1 (en) | 2000-04-05 |
| DE69323689T2 (de) | 1999-07-22 |
| EP0596340A3 (en) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821324B2 (ja) | 誤り訂正回路 | |
| US5490154A (en) | Method of and circuit arrangement for decoding RS-coded data signals | |
| JPS631626B2 (ja) | ||
| US5604646A (en) | Data error correcting method and signal processing unit for disk accessing apparatus | |
| JP3281387B2 (ja) | Ｃｒｃ／ｅｄｃチェッカシステム | |
| US4914661A (en) | Method and apparatus for correcting errors in digital signals having phase fluctuations | |
| JP3345385B2 (ja) | チェンサーチ装置 | |
| US6522831B2 (en) | Reproducing apparatus | |
| JP2999881B2 (ja) | リードソロモン符号の復号装置 | |
| JP2710427B2 (ja) | データブロック信号伝送方法及びその装置 | |
| US5615220A (en) | Polynomial divider which can perform Euclid's Algorithm to produce an error locator polynomial from an error syndrome polynomial, and apparatus including the polynomial divider | |
| JPH05218883A (ja) | 復号回路 | |
| JP2000010807A (ja) | ディジタルデータ再生装置 | |
| JP3135552B2 (ja) | リードソロモン符号の誤り検出及び訂正装置 | |
| JPS60101766A (ja) | アドレス検出方式 | |
| JPH05225717A (ja) | Ｄａｔの誤謬訂正のためのアドレス発生回路 | |
| JP2000090594A (ja) | エラー検出回路及びエラー検出方法 | |
| JP3158260B2 (ja) | 誤り訂正装置 | |
| JPH09330181A (ja) | Ｃｄ−ｒｏｍドライバにおけるセクタデータデコーディング方法及びその回路 | |
| JP3310186B2 (ja) | リード・ソロモン符号の復号回路 | |
| JP3071482B2 (ja) | パケット受信機の誤り訂正回路 | |
| JPH10145238A (ja) | 誤り訂正装置及び方法 | |
| JPH08340342A (ja) | 受信データブロックのチェックサムを検証するための方法及び該方法の実施装置 | |
| KR19980059945A (ko) | 에러정정 장치 및 방법 | |
| JPH07254859A (ja) | リードソロモン符号の誤り訂正位置の検出方法及びその回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |