JP2815316B2 - 電力低下保護機能を有するシングルポートのネットワーク・ノード・トランシーバ - Google Patents
電力低下保護機能を有するシングルポートのネットワーク・ノード・トランシーバInfo
- Publication number
- JP2815316B2 JP2815316B2 JP6314410A JP31441094A JP2815316B2 JP 2815316 B2 JP2815316 B2 JP 2815316B2 JP 6314410 A JP6314410 A JP 6314410A JP 31441094 A JP31441094 A JP 31441094A JP 2815316 B2 JP2815316 B2 JP 2815316B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- pull
- transistor
- source
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 230000009467 reduction Effects 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Description
【0001】
【産業上の利用分野】本発明はコンピュータ・ネットワ
ーク用のトランシーバ回路に関する。特に、ネットワー
ク上でデジタル信号を送受信するためのネットワークに
コンピュータ・ネットワークのコミニュケーション・ノ
ードをインターフェースするために使用されるタイプの
トランシーバに関する。さらに詳細には、本発明は、コ
ミニュケーション・ノードへの電力が低下した時に過電
圧および過電流状態からこのトランシーバを保護する方
法に関する。
ーク用のトランシーバ回路に関する。特に、ネットワー
ク上でデジタル信号を送受信するためのネットワークに
コンピュータ・ネットワークのコミニュケーション・ノ
ードをインターフェースするために使用されるタイプの
トランシーバに関する。さらに詳細には、本発明は、コ
ミニュケーション・ノードへの電力が低下した時に過電
圧および過電流状態からこのトランシーバを保護する方
法に関する。
【0002】
【従来の技術】コンピュータ・ネットワーク用コミニュ
ケーション・ノード型のトランシーバは従来技術におい
て公知である。通常、このタイプのトランシーバは半導
体チップに集積させた回路から作られている。こうした
従来技術の一例であるトランシーバ・チップのブロック
図を図1の部分として示してある。トランシーバ100
は受信装置RX、送信装置TX、および送信装置および
受信装置の操作を制御する論理回路101から構成さ
れ、トランシーバが内蔵されたノード内のプロセッサと
コミニュケーションをおこなう。その送信装置は一対の
出力端子を有し、受信装置は一対の入力端子を有する。
送信装置は、論理回路から制御信号Aとその補数ANを
受ける。図1のトランシーバは、二地点間コミニュケー
ション・ネットワーク102に接合させ、互いにコミニ
ュケーションを行うことが可能である。通常、トランシ
ーバは変圧器と終端抵抗を介して接続されるが、それら
は省略してある。
ケーション・ノード型のトランシーバは従来技術におい
て公知である。通常、このタイプのトランシーバは半導
体チップに集積させた回路から作られている。こうした
従来技術の一例であるトランシーバ・チップのブロック
図を図1の部分として示してある。トランシーバ100
は受信装置RX、送信装置TX、および送信装置および
受信装置の操作を制御する論理回路101から構成さ
れ、トランシーバが内蔵されたノード内のプロセッサと
コミニュケーションをおこなう。その送信装置は一対の
出力端子を有し、受信装置は一対の入力端子を有する。
送信装置は、論理回路から制御信号Aとその補数ANを
受ける。図1のトランシーバは、二地点間コミニュケー
ション・ネットワーク102に接合させ、互いにコミニ
ュケーションを行うことが可能である。通常、トランシ
ーバは変圧器と終端抵抗を介して接続されるが、それら
は省略してある。
【0003】コミニュケーション・ノード・トランシー
バ・チップを用いたネットワークの一タイプの例は、統
合サービス・デジタル・ネットワーク(ISDN)であ
る。スタンダード4配線ISDNインターフェースの国
際的に認知された仕様はCCITT勧告I.430であ
る。この仕様によれば、マルチ・ドロップISDNネッ
トワークは、フルファンクションのISDNステーショ
ンあるいはNT(ネットワーク端子)と呼ばれているノ
ードをいくつかと、少ないファンクションのステーショ
ンあるいはTE(端子装備)と呼ばれているノードを多
数用いて構成することが可能である。NTは多数のTE
に送信し、多数のTEから受信可能であるが、TEは一
つのNTにのみ送信し、一つのNTからのみ受信可能で
ある。このマルチドロップISDNのトランシーバとそ
の相互接続を図2に示す。NTトランシーバ105は配
線対103で複数のTEトランシーバ106に送信し、
NTトランシーバ105は配線対104で複数のTEト
ランシーバから受信する。また、通常トランシーバ・チ
ップに対して外部にあるがコミニュケーション・ノード
内にある変圧器や終端抵抗の接続は、図では省略してあ
る。
バ・チップを用いたネットワークの一タイプの例は、統
合サービス・デジタル・ネットワーク(ISDN)であ
る。スタンダード4配線ISDNインターフェースの国
際的に認知された仕様はCCITT勧告I.430であ
る。この仕様によれば、マルチ・ドロップISDNネッ
トワークは、フルファンクションのISDNステーショ
ンあるいはNT(ネットワーク端子)と呼ばれているノ
ードをいくつかと、少ないファンクションのステーショ
ンあるいはTE(端子装備)と呼ばれているノードを多
数用いて構成することが可能である。NTは多数のTE
に送信し、多数のTEから受信可能であるが、TEは一
つのNTにのみ送信し、一つのNTからのみ受信可能で
ある。このマルチドロップISDNのトランシーバとそ
の相互接続を図2に示す。NTトランシーバ105は配
線対103で複数のTEトランシーバ106に送信し、
NTトランシーバ105は配線対104で複数のTEト
ランシーバから受信する。また、通常トランシーバ・チ
ップに対して外部にあるがコミニュケーション・ノード
内にある変圧器や終端抵抗の接続は、図では省略してあ
る。
【0004】ISDN仕様の重要な部分は電力低下負荷
に関する。電力低下したTEがNT送信線を負荷低下す
るのを防止するため、電力低下したTEによりネットワ
ークから引き出せる最大許容電流を明確にする。ピーク
値1.2ボルト96kHz信号にたいし、電流は0.5mAの
ピーク値以下でなくてはならない。従来技術のISDN
トランシーバは送信および受信用の独立した端子対を有
するので、この仕様にISDNトランシーバを合致させ
ることができる電力オフ保護回路は、主に受信装置回路
の特性のみ考慮にいれなくてはならない。
に関する。電力低下したTEがNT送信線を負荷低下す
るのを防止するため、電力低下したTEによりネットワ
ークから引き出せる最大許容電流を明確にする。ピーク
値1.2ボルト96kHz信号にたいし、電流は0.5mAの
ピーク値以下でなくてはならない。従来技術のISDN
トランシーバは送信および受信用の独立した端子対を有
するので、この仕様にISDNトランシーバを合致させ
ることができる電力オフ保護回路は、主に受信装置回路
の特性のみ考慮にいれなくてはならない。
【0005】図5は、図1、図2に示したものと同様の
トランシーバ100の従来技術による通常の電力低下保
護構造の詳細を示す。普通、受信装置は、2:1巻き数
比の結合変圧器15を介してネットワークにインターフ
ェースされる。これは、電力低下試験の際に2.4ボル
ト(1.2ボルトの2倍)が受信装置に付加されること
を意味する。ほとんどのISDNトランシーバに、静電
放電(ESD)に対する過負荷保護が必要である。この
過負荷保護は通常、チップに一体化して、さらに受信装
置の入力と電力供給側VDDおよび接地との間に接続した
ESD保護ダイオード(PD)によって得られる。受信
装置入力端子がネットワークとも接続している連結変圧
器に直接接続させるなら、トランシーバにたいする電力
がオフ(つまり、VDD=0)でダイオード・ドロップよ
り大きな電圧が入力端子にかかっている時にはESD保
護ダイオードはフォワード(順方向)・バイアスをかけ
られるので、ISDN電力低下仕様に合致するには多す
ぎる電流を受信装置へ流すことになる。受信装置にたい
する電力低下保護を設けるために、受信装置入力端子と
変圧器の間のラインに電流制限抵抗R0とR1を設け
る。電力供給装置に接続したダイオードは使用した技術
によるが、その電圧が0.7V以上になるまで導電性と
ならないので、電力供給電圧Vが0となり、2.4Vの
ピーク電圧が受信装置入力にかかっている時に仕様に適
合するようにその抵抗が電流を制限する。送信装置の出
力端子は別の2:1巻き数比の変圧器13に接続され、
またESD保護ダイオードにも接続可能である。送信装
置は受信装置とは離れているので、電流制限はこの送信
装置には不要である。
トランシーバ100の従来技術による通常の電力低下保
護構造の詳細を示す。普通、受信装置は、2:1巻き数
比の結合変圧器15を介してネットワークにインターフ
ェースされる。これは、電力低下試験の際に2.4ボル
ト(1.2ボルトの2倍)が受信装置に付加されること
を意味する。ほとんどのISDNトランシーバに、静電
放電(ESD)に対する過負荷保護が必要である。この
過負荷保護は通常、チップに一体化して、さらに受信装
置の入力と電力供給側VDDおよび接地との間に接続した
ESD保護ダイオード(PD)によって得られる。受信
装置入力端子がネットワークとも接続している連結変圧
器に直接接続させるなら、トランシーバにたいする電力
がオフ(つまり、VDD=0)でダイオード・ドロップよ
り大きな電圧が入力端子にかかっている時にはESD保
護ダイオードはフォワード(順方向)・バイアスをかけ
られるので、ISDN電力低下仕様に合致するには多す
ぎる電流を受信装置へ流すことになる。受信装置にたい
する電力低下保護を設けるために、受信装置入力端子と
変圧器の間のラインに電流制限抵抗R0とR1を設け
る。電力供給装置に接続したダイオードは使用した技術
によるが、その電圧が0.7V以上になるまで導電性と
ならないので、電力供給電圧Vが0となり、2.4Vの
ピーク電圧が受信装置入力にかかっている時に仕様に適
合するようにその抵抗が電流を制限する。送信装置の出
力端子は別の2:1巻き数比の変圧器13に接続され、
またESD保護ダイオードにも接続可能である。送信装
置は受信装置とは離れているので、電流制限はこの送信
装置には不要である。
【0006】上記機構がうまく作動し、多くのユーザを
満足させるようにISDNコミニュケーションを提供す
る一方、この機構をネットワークに組み込むと大きな欠
点が生まれる。各トランシーバが受信と送信用の個別の
ポートを有するので、ユーザは配線のどちらの組がどち
らで、ネットワーク全体に狂いがないように維持する方
法を知らなければならない。また、ユーザがTEタイプ
ノードをNTタイプノードあるいはその逆に変更するこ
とを希望するなら、配線も変更しなくてはならない。I
SDNネットワーク用の、いわゆる「シングル・ポー
ト」のトランシーバ、つまり、両方が信号を送受信する
入力/出力端子のシングルセットを有するトランシーバ
を使用することはより望ましい。
満足させるようにISDNコミニュケーションを提供す
る一方、この機構をネットワークに組み込むと大きな欠
点が生まれる。各トランシーバが受信と送信用の個別の
ポートを有するので、ユーザは配線のどちらの組がどち
らで、ネットワーク全体に狂いがないように維持する方
法を知らなければならない。また、ユーザがTEタイプ
ノードをNTタイプノードあるいはその逆に変更するこ
とを希望するなら、配線も変更しなくてはならない。I
SDNネットワーク用の、いわゆる「シングル・ポー
ト」のトランシーバ、つまり、両方が信号を送受信する
入力/出力端子のシングルセットを有するトランシーバ
を使用することはより望ましい。
【0007】シングル・ポートのトランシーバは従来技
術において公知である。図7は通常のシングル・ポート
のネットワークコミニュケーション用トランシーバ30
0の簡略化したブロック図を示す。送信装置TXと受信
装置RXはトランシーバ300の入力/出力端子305
に平行に接続されている。マルチプレクサ302は論理
回路303により制御され、信号を供給される。マルチ
プレクサは、ソフトウェアあるいはマイクロコード制御
下で受信モードあるいは送信モードのどちらかにトラン
シーバを換える受信装置あるいは送信装置のどちらかを
作動させる。トランシーバは変圧器310を介してシン
グルセットのネットワーク用配線に接続させる。
術において公知である。図7は通常のシングル・ポート
のネットワークコミニュケーション用トランシーバ30
0の簡略化したブロック図を示す。送信装置TXと受信
装置RXはトランシーバ300の入力/出力端子305
に平行に接続されている。マルチプレクサ302は論理
回路303により制御され、信号を供給される。マルチ
プレクサは、ソフトウェアあるいはマイクロコード制御
下で受信モードあるいは送信モードのどちらかにトラン
シーバを換える受信装置あるいは送信装置のどちらかを
作動させる。トランシーバは変圧器310を介してシン
グルセットのネットワーク用配線に接続させる。
【0008】シングル・ポートのトランシーバで、IS
DNネットワークは、同じようにネットワーク500に
接続した複数のトランシーバ300を有し、図8のよう
に構成可能である。どのノードをNTとして作動させる
か、およびTEとして作動させるかの選択は、再配線作
業無しで迅速に変更可能である。こうした機構はネット
ワーク接続と配置の柔軟性を飛躍的に増大する。
DNネットワークは、同じようにネットワーク500に
接続した複数のトランシーバ300を有し、図8のよう
に構成可能である。どのノードをNTとして作動させる
か、およびTEとして作動させるかの選択は、再配線作
業無しで迅速に変更可能である。こうした機構はネット
ワーク接続と配置の柔軟性を飛躍的に増大する。
【0009】残念なことに、シングル・ポートのトラン
シーバはISDN仕様の電力低下保護が必要なのでIS
DNにはあまり使用されていない。平行な送信装置と受
信装置で、前に述べた抵抗はトランシーバが送信中は出
力ライン中にあり、ネットワークを適切に駆動するには
信号を大きく減衰し過ぎるのでその抵抗は機能しない。
抵抗を除去したものでは、ESD保護ダイオードがIS
DN仕様に適合するには電力低下状態で多量の電流を流
すばかりでなく、送信装置も以下に説明するように通常
の送信装置出力回路本来の設計ゆえに電流を流すことに
なる。
シーバはISDN仕様の電力低下保護が必要なのでIS
DNにはあまり使用されていない。平行な送信装置と受
信装置で、前に述べた抵抗はトランシーバが送信中は出
力ライン中にあり、ネットワークを適切に駆動するには
信号を大きく減衰し過ぎるのでその抵抗は機能しない。
抵抗を除去したものでは、ESD保護ダイオードがIS
DN仕様に適合するには電力低下状態で多量の電流を流
すばかりでなく、送信装置も以下に説明するように通常
の送信装置出力回路本来の設計ゆえに電流を流すことに
なる。
【0010】図3に示すように通常の送信装置出力回路
は、11で基準電流IREFに対する入力を有する。基準
電流はいくつもの公知の方法で供給することができる。
この例では、電源は演算増幅器(オペアンプ)18とp
チャンネル・トランジスタQ5からなる電圧クランプと
直列に接続させられている。回路そのものは2組のトラ
ンジスタ対から成り、その第1組は公知のプル・アッ
プ、プル・ダウン配列のQ1とQ3からなり、第2組は
同じ配列のQ2とQ4からなる。この回路は制御信号A
とその補数ANで図1の制御論理101により駆動され
る。出力端子14は図3の変圧器13を駆動する。通常
の配列では、プル・アップとプル・ダウンのトランジス
タはn型基板上に形成した通常オフのnチャンネルpウ
ェル型である。当業界で公知のように、各トランジスタ
のウェル端子は、ウェルがドレインより低い電圧でいる
ようにしてトランジスタがオンになる時には電流が流れ
ることができるように、低電位に連結させなくてはなら
ない。実際に、トランジスタのウェル端子は通常、図3
の接続のようにソースに連結させる。ウェルと基板の接
合がフォワードバイアスとならないようにするため、基
板は通常VDDに連結させる。詳細な構成とその接続を示
すトランジスタ20の断面を図4に示す。この構成によ
り、電力がチップから遮断され、VDDが0ボルトになる
時、入力/出力端子へかかる電圧はプル・アップ・トラ
ンジスタのウェルと基板の接合がフォワードバイアスを
かけられるようにして、送信装置が仕様を超過してネッ
トワークから電流を導く。
は、11で基準電流IREFに対する入力を有する。基準
電流はいくつもの公知の方法で供給することができる。
この例では、電源は演算増幅器(オペアンプ)18とp
チャンネル・トランジスタQ5からなる電圧クランプと
直列に接続させられている。回路そのものは2組のトラ
ンジスタ対から成り、その第1組は公知のプル・アッ
プ、プル・ダウン配列のQ1とQ3からなり、第2組は
同じ配列のQ2とQ4からなる。この回路は制御信号A
とその補数ANで図1の制御論理101により駆動され
る。出力端子14は図3の変圧器13を駆動する。通常
の配列では、プル・アップとプル・ダウンのトランジス
タはn型基板上に形成した通常オフのnチャンネルpウ
ェル型である。当業界で公知のように、各トランジスタ
のウェル端子は、ウェルがドレインより低い電圧でいる
ようにしてトランジスタがオンになる時には電流が流れ
ることができるように、低電位に連結させなくてはなら
ない。実際に、トランジスタのウェル端子は通常、図3
の接続のようにソースに連結させる。ウェルと基板の接
合がフォワードバイアスとならないようにするため、基
板は通常VDDに連結させる。詳細な構成とその接続を示
すトランジスタ20の断面を図4に示す。この構成によ
り、電力がチップから遮断され、VDDが0ボルトになる
時、入力/出力端子へかかる電圧はプル・アップ・トラ
ンジスタのウェルと基板の接合がフォワードバイアスを
かけられるようにして、送信装置が仕様を超過してネッ
トワークから電流を導く。
【0011】同様の問題を解決するために、シングル・
ポート送信装置を使用している他のタイプのネットワー
クで使用された過電圧および過電流保護構造は、米国特
許4,709,296、発明者 Hung 等に記載の回路などの例に
見られるように、しばしば機械的なリレーを含んでい
た。こうしたリレーはトランシーバ・チップの外側に空
間を必要とし、しかも信頼性が低い。ソリッドステート
保護回路がそのリレーに代わって開発されているが、現
在までのところ、こうした回路は実際のところ複雑で、
トランシーバ・チップに容易に一体化させるには部品数
が多すぎる。このソリッドステート保護回路の例は、米
国特許5,142,429、発明者Jaki、に記載がある。
ポート送信装置を使用している他のタイプのネットワー
クで使用された過電圧および過電流保護構造は、米国特
許4,709,296、発明者 Hung 等に記載の回路などの例に
見られるように、しばしば機械的なリレーを含んでい
た。こうしたリレーはトランシーバ・チップの外側に空
間を必要とし、しかも信頼性が低い。ソリッドステート
保護回路がそのリレーに代わって開発されているが、現
在までのところ、こうした回路は実際のところ複雑で、
トランシーバ・チップに容易に一体化させるには部品数
が多すぎる。このソリッドステート保護回路の例は、米
国特許5,142,429、発明者Jaki、に記載がある。
【0012】
【発明が解決しようとする課題】必要なものは、通常の
トランシーバの設計で既に存在するものに加えて、わず
かな部品数を有する非常に簡単な回路のみ必要な電力低
下保護構造である。こうした構造は保護回路をトランシ
ーバ・チップに容易に一体化でき、シングル・ポートの
トランシーバをISDNネットワークと共に使用可能と
する。
トランシーバの設計で既に存在するものに加えて、わず
かな部品数を有する非常に簡単な回路のみ必要な電力低
下保護構造である。こうした構造は保護回路をトランシ
ーバ・チップに容易に一体化でき、シングル・ポートの
トランシーバをISDNネットワークと共に使用可能と
する。
【0013】本発明はシングル・ポートのコミニュケー
ション・ノードを有するトランシーバ用の電力低下保護
を提供し、このトランシーバがCCITT勧告I.43
0に適合しISDNネットワークで使用可能となるよう
にする。また、本発明は簡素でトランシーバ・チップの
設計に容易に組み込める保護回路を提供し、よってプリ
ント回路基板のスペースを節約できるようにする。ま
た、望ましい実施例は相補酸化金属半導体(CMOS)
技術を使用して極めて容易に確立されるものである。
ション・ノードを有するトランシーバ用の電力低下保護
を提供し、このトランシーバがCCITT勧告I.43
0に適合しISDNネットワークで使用可能となるよう
にする。また、本発明は簡素でトランシーバ・チップの
設計に容易に組み込める保護回路を提供し、よってプリ
ント回路基板のスペースを節約できるようにする。ま
た、望ましい実施例は相補酸化金属半導体(CMOS)
技術を使用して極めて容易に確立されるものである。
【0014】
【課題を解決するための手段】本発明は上記の送信装置
出力回路の改良を含むものであり、その中で、回路は送
信装置出力回路のプルアップ・トランジスタのウェル端
子とソース端子を選択的にショートさせる手段を有し、
ウェルとソース間の所望の接続が送信装置が操作中に維
持され、一方、送信装置の出力回路への電力が接続され
ていない時には切断される。したがって、ネットワーク
から電流を引き込むための送信装置出力回路のプルアッ
プ・トランジスタのウェルとソース間のフォワードバイ
アスをかけられたP/N接合はない。本発明の望ましい
実施例では、各プルアップ・トランジスタのウェル端子
とソース端子を選択的にショートさせる手段は、通常オ
ンのnチャンネル電界効果トランジスタである。このト
ランジスタは供給電圧によりゲートされ、回路が操作中
にオンであり、トランシーバ供給電圧が0ボルトになる
時にソースから、したがって回路の出力端子からもウェ
ルが絶縁されるように遮断する。
出力回路の改良を含むものであり、その中で、回路は送
信装置出力回路のプルアップ・トランジスタのウェル端
子とソース端子を選択的にショートさせる手段を有し、
ウェルとソース間の所望の接続が送信装置が操作中に維
持され、一方、送信装置の出力回路への電力が接続され
ていない時には切断される。したがって、ネットワーク
から電流を引き込むための送信装置出力回路のプルアッ
プ・トランジスタのウェルとソース間のフォワードバイ
アスをかけられたP/N接合はない。本発明の望ましい
実施例では、各プルアップ・トランジスタのウェル端子
とソース端子を選択的にショートさせる手段は、通常オ
ンのnチャンネル電界効果トランジスタである。このト
ランジスタは供給電圧によりゲートされ、回路が操作中
にオンであり、トランシーバ供給電圧が0ボルトになる
時にソースから、したがって回路の出力端子からもウェ
ルが絶縁されるように遮断する。
【0015】ESDからの過電圧保護は保護ダイオード
を有する受信装置および送信装置の両方にたいして提供
される。個々の保護ダイオードを使用して従来技術での
ように接地に分流する。しかし、入力/出力端子と電力
供給端子間の簡素で単独のダイオードはシングル・ポー
トのトランシーバの電力供給電圧ラインに分流するため
に使用することは不可能である。というのは、このダイ
オードは再びフォワードバイアスをかけられたP/N接
合を提供してネットワークから電流を引き込み、トラン
シーバをISDN電力低下電流仕様に適合しないように
するからである。この問題を解決するために、複数のダ
イオードを各入力/出力端子とVDD間に直列に使用して
ダイオードが作動するのに必要な電圧を上昇させる。必
要なダイオードの数は使用したダイオードの特定のタイ
プの電圧降下、および入力/出力変圧器の巻き数比によ
って決まるが、ダイオードが作動するのに必要な電圧が
トランシーバ入力/出力端子に現れる電力低下漏れ電流
にたいする最大テスト電圧より大きくなる配列を、当業
者なら容易に設計することができる。
を有する受信装置および送信装置の両方にたいして提供
される。個々の保護ダイオードを使用して従来技術での
ように接地に分流する。しかし、入力/出力端子と電力
供給端子間の簡素で単独のダイオードはシングル・ポー
トのトランシーバの電力供給電圧ラインに分流するため
に使用することは不可能である。というのは、このダイ
オードは再びフォワードバイアスをかけられたP/N接
合を提供してネットワークから電流を引き込み、トラン
シーバをISDN電力低下電流仕様に適合しないように
するからである。この問題を解決するために、複数のダ
イオードを各入力/出力端子とVDD間に直列に使用して
ダイオードが作動するのに必要な電圧を上昇させる。必
要なダイオードの数は使用したダイオードの特定のタイ
プの電圧降下、および入力/出力変圧器の巻き数比によ
って決まるが、ダイオードが作動するのに必要な電圧が
トランシーバ入力/出力端子に現れる電力低下漏れ電流
にたいする最大テスト電圧より大きくなる配列を、当業
者なら容易に設計することができる。
【0016】本発明の望ましい実施例では主としてIS
DNタイプのトランシーバでの使用であるが、電力低下
負荷からの保護が必要な、どのコミニュケーション・ネ
ットワーク・トランシーバでも同じ回路配列が使用可能
である。さらに、ESD保護は必要ないが、電力低下負
荷に対する保護が必要な場合に、過電圧保護ダイオード
無しで、この改良された送信装置出力回路を使用可能で
ある。
DNタイプのトランシーバでの使用であるが、電力低下
負荷からの保護が必要な、どのコミニュケーション・ネ
ットワーク・トランシーバでも同じ回路配列が使用可能
である。さらに、ESD保護は必要ないが、電力低下負
荷に対する保護が必要な場合に、過電圧保護ダイオード
無しで、この改良された送信装置出力回路を使用可能で
ある。
【0017】
【実施例】本発明の目的であるシングル・ポートのトラ
ンシーバは、一部分、図9の改良した送信装置出力回路
40を有する。操作の際には、共通の番号や部品名で示
されているように回路の大部分は図3の回路と同じよう
に機能する。このトランシーバを有するチップは、正の
第1供給電圧VDDと第2供給電圧を有する。CMOS技
術を使用した望ましい実施例では、第2供給電圧は接地
回路、GNDである。しかし、第2供給電圧が第1供給
電圧より単に低い電位であるという、他の集積回路技術
の他の実施例では同様な回路を使用することができる。
図9の回路は、第1供給電圧と第2供給電圧の両方を使
用する。これも基準電流IREFが基準電流入力11を介
して供給される。基準電流を供給する公知のどの回路も
使用可能である。つまり、基準電流を供給するための厳
密な手段は本発明では重要ではない。望ましい実施例で
は、電流源をpチャンネル・トランジスタQ5と演算増
幅器18を有する電圧クランプに直列に接続させる。こ
れら構成部品は出力回路そのものの部品とは考えられて
いないが、図示することで回路の操作をより理解し易く
なる。
ンシーバは、一部分、図9の改良した送信装置出力回路
40を有する。操作の際には、共通の番号や部品名で示
されているように回路の大部分は図3の回路と同じよう
に機能する。このトランシーバを有するチップは、正の
第1供給電圧VDDと第2供給電圧を有する。CMOS技
術を使用した望ましい実施例では、第2供給電圧は接地
回路、GNDである。しかし、第2供給電圧が第1供給
電圧より単に低い電位であるという、他の集積回路技術
の他の実施例では同様な回路を使用することができる。
図9の回路は、第1供給電圧と第2供給電圧の両方を使
用する。これも基準電流IREFが基準電流入力11を介
して供給される。基準電流を供給する公知のどの回路も
使用可能である。つまり、基準電流を供給するための厳
密な手段は本発明では重要ではない。望ましい実施例で
は、電流源をpチャンネル・トランジスタQ5と演算増
幅器18を有する電圧クランプに直列に接続させる。こ
れら構成部品は出力回路そのものの部品とは考えられて
いないが、図示することで回路の操作をより理解し易く
なる。
【0018】回路40は第1入力Aおよび第2入力AN
によって駆動される。第2入力ANは第1入力Aの論理
補数である。一対の出力端子14がネットワークに接続
されたネットワーク接続変圧器310を駆動する。望ま
しい実施例では、この変圧器はシングル・ポートのコミ
ニュケーション・ノード・トランシーバを有する集積回
路チップから離されているが、回路の操作をより理解し
易いように変圧器は同じ図面に示されている。
によって駆動される。第2入力ANは第1入力Aの論理
補数である。一対の出力端子14がネットワークに接続
されたネットワーク接続変圧器310を駆動する。望ま
しい実施例では、この変圧器はシングル・ポートのコミ
ニュケーション・ノード・トランシーバを有する集積回
路チップから離されているが、回路の操作をより理解し
易いように変圧器は同じ図面に示されている。
【0019】送信装置回路は、それぞれプルアップ・ト
ランジスタとプルダウン・トランジスタを有する第1ト
ランジスタ対および第2トランジスタ対を有し、図3の
従来技術の回路10でのように配列した。各トランジス
タ対は基準電流入力と第2供給電圧(望ましい実施例で
は、接地)との間に設ける。第1対はプルアップ・トラ
ンジスタとしてQ1、プルダウン・トランジスタとして
Q3で作られる。第2対はプルアップ・トランジスタと
してQ2、プルダウン・トランジスタとしてQ4で作ら
れる。第1プルアップ・トランジスタQ1は第1入力A
によりゲートされ、第1プルダウン・トランジスタQ3
は第2入力ANによりゲートされる。第2プルアップ・
トランジスタQ2は第2入力ANによりゲートされ、第
2プルダウン・トランジスタQ4は第1入力Aによりゲ
ートされる。一対の出力端子14はそれぞれプルアップ
・トランジスタとプルダウン・トランジスタ対間に設け
る。したがって、このトランジスタ対は相補的に駆動さ
れ、一方の出力端子14が高い時、他方は低くなる。そ
れゆえ、変圧器310は入力周波数で駆動され、またネ
ットワークを駆動する。
ランジスタとプルダウン・トランジスタを有する第1ト
ランジスタ対および第2トランジスタ対を有し、図3の
従来技術の回路10でのように配列した。各トランジス
タ対は基準電流入力と第2供給電圧(望ましい実施例で
は、接地)との間に設ける。第1対はプルアップ・トラ
ンジスタとしてQ1、プルダウン・トランジスタとして
Q3で作られる。第2対はプルアップ・トランジスタと
してQ2、プルダウン・トランジスタとしてQ4で作ら
れる。第1プルアップ・トランジスタQ1は第1入力A
によりゲートされ、第1プルダウン・トランジスタQ3
は第2入力ANによりゲートされる。第2プルアップ・
トランジスタQ2は第2入力ANによりゲートされ、第
2プルダウン・トランジスタQ4は第1入力Aによりゲ
ートされる。一対の出力端子14はそれぞれプルアップ
・トランジスタとプルダウン・トランジスタ対間に設け
る。したがって、このトランジスタ対は相補的に駆動さ
れ、一方の出力端子14が高い時、他方は低くなる。そ
れゆえ、変圧器310は入力周波数で駆動され、またネ
ットワークを駆動する。
【0020】望ましい実施例では送信装置出力回路に使
用されたトランジスタは通常オフで、n型基板上に形成
したp型ウェルを有するnチャンネル電界効果トランジ
スタである。チップ上に一体化したトランジスタ20の
断面を図4に示す。トランジスタはウェル端子に接続し
たp型ウェルと共に作られる。操作中は、当業者に公知
なように、ウェル・ドレイン接合のフォワード・バイア
スを防止して電流を逆流させるためにウェルはこのトラ
ンジスタのドレインDより低い電位に繋がなくてはなら
ない。この条件はウェル端子をトランジスタのソース端
子に繋ぐことにより得られる。従来技術の回路では、ま
た、本発明の改良した送信装置出力回路のプルダウン・
トランジスタの場合では、ウェル端子は図3、図4、図
9に示すように接続12を有するソース端子に繋がれて
いる。さらに、基板をVDDに繋ぎ、ウェルより高い電位
に維持し、操作中にフォワード・バイアスをかけられた
基板を介してウェル接合への電流を防ぐ。
用されたトランジスタは通常オフで、n型基板上に形成
したp型ウェルを有するnチャンネル電界効果トランジ
スタである。チップ上に一体化したトランジスタ20の
断面を図4に示す。トランジスタはウェル端子に接続し
たp型ウェルと共に作られる。操作中は、当業者に公知
なように、ウェル・ドレイン接合のフォワード・バイア
スを防止して電流を逆流させるためにウェルはこのトラ
ンジスタのドレインDより低い電位に繋がなくてはなら
ない。この条件はウェル端子をトランジスタのソース端
子に繋ぐことにより得られる。従来技術の回路では、ま
た、本発明の改良した送信装置出力回路のプルダウン・
トランジスタの場合では、ウェル端子は図3、図4、図
9に示すように接続12を有するソース端子に繋がれて
いる。さらに、基板をVDDに繋ぎ、ウェルより高い電位
に維持し、操作中にフォワード・バイアスをかけられた
基板を介してウェル接合への電流を防ぐ。
【0021】上記構成は回路の適切な操作を可能にする
が、送信装置出力回路への電力が遮断される時に、プル
アップ・トランジスタのウェルからソースへの接続が維
持されていると、発明の背景で説明したように電力低下
時の負荷という問題を生み出す。再度、図9へもどり、
回路への電力が遮断される時、Vは0ボルトになる。入
力AおよびANも、これらの信号を生成する論理回路へ
の電力が低下するので0ボルトになる。しかし、ネット
ワークからの電圧は変圧器310を介して出力端子14
に電圧を誘導する。トランジスタQ1とQ2のウェル端
子がソース端子に短絡されたままなら、図4に示したウ
ェルと基板の接合は各プルアップ・トランジスタにたい
しフォワード・バイアスをかけ、伝導状態となり、送信
装置のISDN電力低下仕様を失わせる。それゆえ、本
発明によれば、回路への電力がオンの時はウェル−ソー
ス接続を維持し、オフの時はソース端子とウェル端子の
接続を切る手段をプルアップ・トランジスタQ1とQ2
のウェル端子とソース端子間に設けている。望ましい実
施例では、この手段は通常オフのnチャンネルの電界効
果トランジスタである図9の別のトランジスタ41であ
る。こうしたトランジスタにたいして、ゲートを直接V
DDに接続し、ウェルは接地させる。基板は再度VDDに接
続させる。VDDがオンの時、トランジスタ41、Q6お
よびQ7はオンである。VDDが0ボルトになる時、これ
らのトランジスタは遮断する。したがって、トランジス
タ41を加えることにより、ソースに短絡したウェルの
電力低下漏れ電流の問題は除去される。通常の操作中
は、Q6およびQ7がオンで共に短絡されたウェルとソ
ースを有するものの所望の特性が得られる。電力が低下
した時は、Q6およびQ7はオフになり、ウェルはソー
スから、また出力端子14から絶縁され、ウェルから基
板へのダイオード経路を妨げ、それゆえ送信装置により
ネットワークから漏れ電流が導入されるのを防ぐことに
なる。
が、送信装置出力回路への電力が遮断される時に、プル
アップ・トランジスタのウェルからソースへの接続が維
持されていると、発明の背景で説明したように電力低下
時の負荷という問題を生み出す。再度、図9へもどり、
回路への電力が遮断される時、Vは0ボルトになる。入
力AおよびANも、これらの信号を生成する論理回路へ
の電力が低下するので0ボルトになる。しかし、ネット
ワークからの電圧は変圧器310を介して出力端子14
に電圧を誘導する。トランジスタQ1とQ2のウェル端
子がソース端子に短絡されたままなら、図4に示したウ
ェルと基板の接合は各プルアップ・トランジスタにたい
しフォワード・バイアスをかけ、伝導状態となり、送信
装置のISDN電力低下仕様を失わせる。それゆえ、本
発明によれば、回路への電力がオンの時はウェル−ソー
ス接続を維持し、オフの時はソース端子とウェル端子の
接続を切る手段をプルアップ・トランジスタQ1とQ2
のウェル端子とソース端子間に設けている。望ましい実
施例では、この手段は通常オフのnチャンネルの電界効
果トランジスタである図9の別のトランジスタ41であ
る。こうしたトランジスタにたいして、ゲートを直接V
DDに接続し、ウェルは接地させる。基板は再度VDDに接
続させる。VDDがオンの時、トランジスタ41、Q6お
よびQ7はオンである。VDDが0ボルトになる時、これ
らのトランジスタは遮断する。したがって、トランジス
タ41を加えることにより、ソースに短絡したウェルの
電力低下漏れ電流の問題は除去される。通常の操作中
は、Q6およびQ7がオンで共に短絡されたウェルとソ
ースを有するものの所望の特性が得られる。電力が低下
した時は、Q6およびQ7はオフになり、ウェルはソー
スから、また出力端子14から絶縁され、ウェルから基
板へのダイオード経路を妨げ、それゆえ送信装置により
ネットワークから漏れ電流が導入されるのを防ぐことに
なる。
【0022】上記回路をトランシーバに用いた時には、
ネットワークから漏れ電流が導入される可能性のある新
たな経路ができるのを避けるように注意しなくてはなら
ない。発明の背景で述べたように、上記回路を使用する
送信装置はシングル・ポートのネットワーク・ノード・
トランシーバに最も効果的に用いられ、受信装置と並列
に接続される。図9の送信装置出力回路40の出力端子
14は、受信装置の入力端子でもあり、従って、入力/
出力端子と呼ばれるが、送信装置出力回路の操作は同じ
である。ISDN用には、静電放電(ESD)保護ダイ
オードの形の過電圧保護回路が通常、望ましい。本発明
の望ましい実施例では、過負荷保護回路は送信装置の入
力/出力端子と供給電圧ラインの間のESD保護ダイオ
ードから成る。第2供給電圧は望ましい実施例では接地
されるので、接地した陽極と、その入力/出力端子に接
続した陰極を有する個別のダイオードを使用する。第1
供給電圧(望ましい実施例ではV)に対しては、入力/
出力端子に接続した陽極と供給ラインに接続した陰極を
有する個別のダイオードを使用することはできない。こ
れは、トランシーバ・チップへの電力を遮断され、電圧
がネットワークに存在する時に各ネットワーク入力/出
力端子とVDD間にフォワード・バイアスをかけたダイオ
ードを投入することになり、ネットワークから望ましく
ない漏れ電流が導入されるからである。従って、複数の
直列ダイオードを使用する。ダイオードの数は、そのフ
ォワード・バイアスをかけた接合電圧降下の総量が、電
力低下負荷時間での入力/出力変圧器の巻き数比をテス
トするために使用したネットワークテスト電圧より大き
いように充分とる必要がある。
ネットワークから漏れ電流が導入される可能性のある新
たな経路ができるのを避けるように注意しなくてはなら
ない。発明の背景で述べたように、上記回路を使用する
送信装置はシングル・ポートのネットワーク・ノード・
トランシーバに最も効果的に用いられ、受信装置と並列
に接続される。図9の送信装置出力回路40の出力端子
14は、受信装置の入力端子でもあり、従って、入力/
出力端子と呼ばれるが、送信装置出力回路の操作は同じ
である。ISDN用には、静電放電(ESD)保護ダイ
オードの形の過電圧保護回路が通常、望ましい。本発明
の望ましい実施例では、過負荷保護回路は送信装置の入
力/出力端子と供給電圧ラインの間のESD保護ダイオ
ードから成る。第2供給電圧は望ましい実施例では接地
されるので、接地した陽極と、その入力/出力端子に接
続した陰極を有する個別のダイオードを使用する。第1
供給電圧(望ましい実施例ではV)に対しては、入力/
出力端子に接続した陽極と供給ラインに接続した陰極を
有する個別のダイオードを使用することはできない。こ
れは、トランシーバ・チップへの電力を遮断され、電圧
がネットワークに存在する時に各ネットワーク入力/出
力端子とVDD間にフォワード・バイアスをかけたダイオ
ードを投入することになり、ネットワークから望ましく
ない漏れ電流が導入されるからである。従って、複数の
直列ダイオードを使用する。ダイオードの数は、そのフ
ォワード・バイアスをかけた接合電圧降下の総量が、電
力低下負荷時間での入力/出力変圧器の巻き数比をテス
トするために使用したネットワークテスト電圧より大き
いように充分とる必要がある。
【0023】図10は本発明を用いた、ESD過電圧保
護ダイオードの細部を有するシングル・ポートのコミニ
ュケーション・ノード・トランシーバ・チップのブロッ
ク図を示す。望ましい実施例では、相補酸化金属半導体
(CMOS)技術をチップを作るために採用した。説明
を簡潔にするために、1個のトランシーバのみ有するチ
ップを示してあるが、単一のチップに複数のトランシー
バが集積できることは当業者であれば容易に理解でき
る。トランシーバ・チップ400は、まず、一対の入力
/出力端子408と、受信装置RXと、図9の送信装置
出力回路40を含む送信装置TXを有する。この送信装
置と受信装置は入力/出力端子408とマルチプレクサ
402間に設けられており、マルチプレクサは送信装置
か受信装置を選択的に作動させて送信モードと受信モー
ド間を切り換える。送信モードでは、送信装置に必要な
2つの論理信号Aとその補数ANを供給する。マルチプ
レクサ402の操作は論理手段403によって制御され
る。その論理手段はプログラム制御を通じてマルチプレ
クサを操作するように作ることができ、よってトランシ
ーバを容易に送信から受信操作に、またその逆に切り換
えることができる。この論理手段とマルチプレクサの詳
細な設計は公知であり、本発明にとって重要ではない。
護ダイオードの細部を有するシングル・ポートのコミニ
ュケーション・ノード・トランシーバ・チップのブロッ
ク図を示す。望ましい実施例では、相補酸化金属半導体
(CMOS)技術をチップを作るために採用した。説明
を簡潔にするために、1個のトランシーバのみ有するチ
ップを示してあるが、単一のチップに複数のトランシー
バが集積できることは当業者であれば容易に理解でき
る。トランシーバ・チップ400は、まず、一対の入力
/出力端子408と、受信装置RXと、図9の送信装置
出力回路40を含む送信装置TXを有する。この送信装
置と受信装置は入力/出力端子408とマルチプレクサ
402間に設けられており、マルチプレクサは送信装置
か受信装置を選択的に作動させて送信モードと受信モー
ド間を切り換える。送信モードでは、送信装置に必要な
2つの論理信号Aとその補数ANを供給する。マルチプ
レクサ402の操作は論理手段403によって制御され
る。その論理手段はプログラム制御を通じてマルチプレ
クサを操作するように作ることができ、よってトランシ
ーバを容易に送信から受信操作に、またその逆に切り換
えることができる。この論理手段とマルチプレクサの詳
細な設計は公知であり、本発明にとって重要ではない。
【0024】図10のトランシーバ・チップ400も上
記したようにESD保護ダイオードを有する。接地する
個々のダイオードは405で示される。望ましい実施例
では、ISDNでの使用について、直列の4個のダイオ
ード404が入力/出力端子と電力供給ラインVDD間を
接続している。ISDNとともに使用するこの実施例に
たいし、2.5:1変圧器410はISDN駆動必要条
件がプロセス・パラメータを考慮にいれるシングル・ポ
ートの集積装置と合致するように、トランシーバがネッ
トワークに接続することが求められる。この変圧器の巻
き数比が、トランシーバの入力/出力端子にかかる3ボ
ルト(1.2ボルトの2.5倍)の電力低下漏れ電流テス
ト電圧となる。各ダイオードが、図6の断面30に示さ
れるようにドレインとゲートが短絡されたウェル接地の
nチャンネル電界効果トランジスタを作ることにより、
送信装置TX、受信装置RX、および他の回路と共にチ
ップ上に形成される。ダイオードをこのように製造する
時、フォワード・バイアスがかかった時に各ダイオード
は充分な電圧降下を有し、3ボルトが入力/出力端子に
付与される時にかなり大きな電流が導入されるのを防ぐ
に充分高い電圧降下を4個のダイオードが提供する。
記したようにESD保護ダイオードを有する。接地する
個々のダイオードは405で示される。望ましい実施例
では、ISDNでの使用について、直列の4個のダイオ
ード404が入力/出力端子と電力供給ラインVDD間を
接続している。ISDNとともに使用するこの実施例に
たいし、2.5:1変圧器410はISDN駆動必要条
件がプロセス・パラメータを考慮にいれるシングル・ポ
ートの集積装置と合致するように、トランシーバがネッ
トワークに接続することが求められる。この変圧器の巻
き数比が、トランシーバの入力/出力端子にかかる3ボ
ルト(1.2ボルトの2.5倍)の電力低下漏れ電流テス
ト電圧となる。各ダイオードが、図6の断面30に示さ
れるようにドレインとゲートが短絡されたウェル接地の
nチャンネル電界効果トランジスタを作ることにより、
送信装置TX、受信装置RX、および他の回路と共にチ
ップ上に形成される。ダイオードをこのように製造する
時、フォワード・バイアスがかかった時に各ダイオード
は充分な電圧降下を有し、3ボルトが入力/出力端子に
付与される時にかなり大きな電流が導入されるのを防ぐ
に充分高い電圧降下を4個のダイオードが提供する。
【0025】上記したように、ISDN用のCMOSト
ランシーバを作るために2.5:1の変圧器および4個
の直列ダイオードが必要であるが、同じシングル・ポー
トのトランシーバの設計は別のタイプのネットワークに
使用される時、あるいは異なった回路技術を用いる時に
若干の異なった特性が必要となることは理解されよう。
ランシーバを作るために2.5:1の変圧器および4個
の直列ダイオードが必要であるが、同じシングル・ポー
トのトランシーバの設計は別のタイプのネットワークに
使用される時、あるいは異なった回路技術を用いる時に
若干の異なった特性が必要となることは理解されよう。
【0026】図11は、マイクロプロセッサを基本とす
るコンピュータ・システム680におけるCMOSチッ
プの本発明の詳細な実施を示す。システム680はディ
スプレイ682、ディスク記憶手段685、キーボード
683を有する。シャーシ681はマイクロプロセッサ
を基本とするコンピュータ・システムの通常の種々のコ
ンピュータ・ハードウェア(図示せず)を内装する。シ
ャーシ681内には、中央プロセッサ・ユニット688
が、1以上のアダプタ・カード687からなる1以上の
周辺アダプタにバス686を介して連結されている。ア
ダプタ・カード687は本発明の回路から成るチップ4
00を有し、アダプタ・カード687に接続したネット
ワークとコンピュータ・システム680のコミニュケー
ションが可能となる。
るコンピュータ・システム680におけるCMOSチッ
プの本発明の詳細な実施を示す。システム680はディ
スプレイ682、ディスク記憶手段685、キーボード
683を有する。シャーシ681はマイクロプロセッサ
を基本とするコンピュータ・システムの通常の種々のコ
ンピュータ・ハードウェア(図示せず)を内装する。シ
ャーシ681内には、中央プロセッサ・ユニット688
が、1以上のアダプタ・カード687からなる1以上の
周辺アダプタにバス686を介して連結されている。ア
ダプタ・カード687は本発明の回路から成るチップ4
00を有し、アダプタ・カード687に接続したネット
ワークとコンピュータ・システム680のコミニュケー
ションが可能となる。
【0027】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0028】(1)(a)第1、第2供給電圧端子と、 (b)第1、第2入力端子と、 (c)基準電流入力端子と、 (d)上記第1入力端子と接続したゲート端子とウェル
端子とソース端子を有する第1プル・アップ・トランジ
スタと、上記第2入力端子と接続したゲート端子を有す
る第1プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設けた第1
トランジスタ対と、 (e)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子を有する第2プル・アップ・トランジ
スタと、上記第1入力端子と接続したゲート端子を有す
る第2プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設けた第2
トランジスタ対と、 (f)上記トランジスタ対のプル・アップ・トランジス
タとプル・ダウン・トランジスタ間に設け、上記プル・
アップ・トランジスタのソース端子に接続した一対の出
力端子と、 (g)各プル・アップ・トランジスタ用の上記ウェル端
子と上記ソース端子間に設け、電圧が上記第1供給電圧
端子に付与される時に上記ウェル端子とソース端子を共
に短絡させ、また電圧が付与されない時は上記ウェル端
子とソース端子の接続を切るための手段とを含むことを
特徴とする、シングル・ポートのコミニュケーション・
ノード・トランシーバ用送信装置出力回路。 (2)上記各プル・アップ・トランジスタ用のウェル端
子とソース端子を共に短絡させる上記手段は、上記第1
供給電圧端子に接続したゲートと上記第2供給電圧端子
に接続したウェルを有するトランジスタであることを特
徴とする、上記(1)に記載のトランシーバ用送信装置
出力回路。 (3)上記全てのトランジスタは電界効果トランジスタ
(FET)であることを特徴とする、上記(2)に記載
のトランシーバ用送信装置出力回路。 (4)上記全てのトランジスタは通常オフのnチャンネ
ル電界効果トランジスタであることを特徴とする、上記
(3)に記載のトランシーバ用送信装置出力回路。 (5)上記各出力端子と第1供給電圧端子間に設けた複
数の直列ダイオードと、上記各出力端子と第2供給電圧
端子間に設けたダイオードとを、さらに有することを特
徴とする上記(1)、(2)、(3)あるいは(4)の
いずれかに記載のトランシーバ用送信装置出力回路。 (6)(a)第1、第2供給電圧端子と、 (b)一対の入力/出力端子と、 (c)送信モードと受信モード間を選択するためのマル
チプレクサと、 (d)上記マルチプレクサを制御するための上記マルチ
プレクサに連結した論理手段と、 (e)上記マルチプレクサと上記入力/出力端子間に設
けた受信装置と、 (f)上記マルチプレクサと上記入力/出力端子間に設
けた送信装置とを含み、 該送信装置は、(イ)各々、
上記マルチプレクサに接続した第1、第2入力端子と、
(ロ)基準電流入力端子と、(ハ)上記第1入力端子と
接続したゲート端子とウェル端とソース端子を有する第
1プル・アップ・トランジスタと、上記第2入力端子と
接続したゲート端子を有する第1プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記2個のトランジスタ間に接続
した入力/出力端子の一方を有する第1トランジスタ対
と、(ニ)上記第2入力端子と接続したゲート端子とウ
ェル端子とソース端子を有する第2プル・アップ・トラ
ンジスタと、上記第1入力端子と接続したゲート端子を
有する第2プル・ダウン・トランジスタを含み、上記基
準電流入力端子と上記第2供給電圧端子との間に設け、
上記2個のトランジスタ間に接続した入力/出力端子の
一方を有する第2トランジスタ対と、(ホ)上記各プル
・アップ・トランジスタの上記ウェル端子と上記ソース
端子間に設け、電圧が上記第1供給電圧端子に付与され
る時に上記ウェル端子とソース端子を共に短絡させ、ま
た電圧が付与されない時は上記ウェル端子とソース端子
の接続を切るための手段とを含むことを特徴とする、シ
ングル・ポートのコミニュケーション・ノード・トラン
シーバを1個以上有するコミニュケーション・ノード・
トランシーバ・チップ。 (7)上記各プル・アップ・トランジスタ用のウェル端
子とソース端子を共に短絡させる上記手段は、上記第1
供給電圧端子に接続したゲートと上記第2供給電圧端子
に接続したウェルを有するトランジスタであることを特
徴とする、上記(6)に記載のコミニュケーション・ノ
ード・トランシーバ・チップ。 (8)上記送信装置出力回路の全てのトランジスタは電
界効果トランジスタ(FET)であることを特徴とす
る、上記(7)に記載のコミニュケーション・ノード・
トランシーバ・チップ。 (9)上記送信装置出力回路の全てのトランジスタは通
常オフのnチャンネル電界効果トランジスタであること
を特徴とする、上記(8)に記載のコミニュケーション
・ノード・トランシーバ・チップ。 (10)上記各出力端子と第1供給電圧端子間に設けた
複数の直列ダイオードと、上記各出力端子と第2供給電
圧端子間に設けたダイオードとを、さらに有することを
特徴とする上記(6)、(7)、(8)あるいは(9)
のいずれかに記載のコミニュケーション・ノード・トラ
ンシーバ・チップ。 (11)コンピュータ・システム内で使用されるアダプ
タ・カードにおいて、1個以上のコミニュケーション・
ノード・トランシーバ・チップは上記アダプタ・カード
に設けられ、各トランシーバ・チップは一対以上の入力
/出力端子と第1、第2供給電圧端子を有し、1個以上
の上記コミニュケーション・ノード・トランシーバ・チ
ップは1個以上の送信装置出力回路を有する各送信装置
出力回路は、 (a)第1、第2入力端子と、 (b)基準電流入力端子と、 (c)上記第1入力端子と接続したゲート端子とウェル
端子とソース端子を有する第1プル・アップ・トランジ
スタと、上記第2入力端子と接続したゲート端子を有す
る第1プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設け、上記
2個のトランジスタ間に接続した上記入力/出力端子の
一方を有する第1トランジスタ対と、 (d)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子を有する第2プル・アップ・トランジ
スタと、上記第1入力端子と接続したゲート端子を有す
る第2プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設け、上記
2個のトランジスタ間に接続した上記入力/出力端子の
一方を有する第2トランジスタ対と、 (e)上記各プル・アップ・トランジスタのウェル端子
とソース端子間に設け、上記第1供給電圧端子に電圧が
付与される時に上記ウェル端子とソース端子を共に短絡
させ、また電圧が付与されない時は上記ウェル端子とソ
ース端子の接続を切るための手段とを含むことを特徴と
するアダプタ・カード。 (12)(a)プロセッサと、 (b)記憶手段と、 (c)上記プロセッサと上記記憶手段を1個以上の周辺
アダプタに連結し、上記プロセッサと上記記憶手段と上
記アダプタ間の制御情報およびデータ情報の送信をおこ
なうバスと、 (d)1個以上のアダプタ・カードとを有し、上記アダ
プタ・カードに設けられた1個以上のコミニュケーショ
ン・ノード・トランシーバ・チップの各々は一対以上の
入力/出力端子と第1、第2供給電圧端子を有し、1個
以上の上記コミニュケーション・ノード・トランシーバ
・チップは1個以上の送信装置出力回路を有する各送信
装置出力回路は、(イ)第1、第2入力端子と、(ロ)
基準電流入力端子と、(ハ)上記第1入力端子と接続し
たゲート端子とウェル端子とソース端子を有する第1プ
ル・アップ・トランジスタと、上記第2入力端子と接続
したゲート端子を有する第1プル・ダウン・トランジス
タを含み、上記基準電流入力端子と上記第2供給電圧端
子との間に設け、上記2個のトランジスタ間に接続した
上記入力/出力端子の一方を有する第1トランジスタ対
と、(ニ)上記第2入力端子と接続したゲート端子とウ
ェル端子とソース端子を有する第2プル・アップ・トラ
ンジスタと、上記第1入力端子と接続したゲート端子を
有する第2プル・ダウン・トランジスタを含み、上記基
準電流入力端子と上記第2供給電圧端子との間に設け、
上記2個のトランジスタ間に接続した上記入力/出力端
子の一方を有する第2トランジスタ対と、(ホ)上記各
プル・アップ・トランジスタのウェル端子とソース端子
間に設け、上記第1供給電圧端子に電圧が付与される時
に上記ウェル端子とソース端子を共に短絡させ、また電
圧が付与されない時は上記ウェル端子とソース端子の接
続を切るための手段とを、上記アダプタ・カードの各々
が含むことを特徴とするコンピュータ・システム。
端子とソース端子を有する第1プル・アップ・トランジ
スタと、上記第2入力端子と接続したゲート端子を有す
る第1プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設けた第1
トランジスタ対と、 (e)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子を有する第2プル・アップ・トランジ
スタと、上記第1入力端子と接続したゲート端子を有す
る第2プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設けた第2
トランジスタ対と、 (f)上記トランジスタ対のプル・アップ・トランジス
タとプル・ダウン・トランジスタ間に設け、上記プル・
アップ・トランジスタのソース端子に接続した一対の出
力端子と、 (g)各プル・アップ・トランジスタ用の上記ウェル端
子と上記ソース端子間に設け、電圧が上記第1供給電圧
端子に付与される時に上記ウェル端子とソース端子を共
に短絡させ、また電圧が付与されない時は上記ウェル端
子とソース端子の接続を切るための手段とを含むことを
特徴とする、シングル・ポートのコミニュケーション・
ノード・トランシーバ用送信装置出力回路。 (2)上記各プル・アップ・トランジスタ用のウェル端
子とソース端子を共に短絡させる上記手段は、上記第1
供給電圧端子に接続したゲートと上記第2供給電圧端子
に接続したウェルを有するトランジスタであることを特
徴とする、上記(1)に記載のトランシーバ用送信装置
出力回路。 (3)上記全てのトランジスタは電界効果トランジスタ
(FET)であることを特徴とする、上記(2)に記載
のトランシーバ用送信装置出力回路。 (4)上記全てのトランジスタは通常オフのnチャンネ
ル電界効果トランジスタであることを特徴とする、上記
(3)に記載のトランシーバ用送信装置出力回路。 (5)上記各出力端子と第1供給電圧端子間に設けた複
数の直列ダイオードと、上記各出力端子と第2供給電圧
端子間に設けたダイオードとを、さらに有することを特
徴とする上記(1)、(2)、(3)あるいは(4)の
いずれかに記載のトランシーバ用送信装置出力回路。 (6)(a)第1、第2供給電圧端子と、 (b)一対の入力/出力端子と、 (c)送信モードと受信モード間を選択するためのマル
チプレクサと、 (d)上記マルチプレクサを制御するための上記マルチ
プレクサに連結した論理手段と、 (e)上記マルチプレクサと上記入力/出力端子間に設
けた受信装置と、 (f)上記マルチプレクサと上記入力/出力端子間に設
けた送信装置とを含み、 該送信装置は、(イ)各々、
上記マルチプレクサに接続した第1、第2入力端子と、
(ロ)基準電流入力端子と、(ハ)上記第1入力端子と
接続したゲート端子とウェル端とソース端子を有する第
1プル・アップ・トランジスタと、上記第2入力端子と
接続したゲート端子を有する第1プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記2個のトランジスタ間に接続
した入力/出力端子の一方を有する第1トランジスタ対
と、(ニ)上記第2入力端子と接続したゲート端子とウ
ェル端子とソース端子を有する第2プル・アップ・トラ
ンジスタと、上記第1入力端子と接続したゲート端子を
有する第2プル・ダウン・トランジスタを含み、上記基
準電流入力端子と上記第2供給電圧端子との間に設け、
上記2個のトランジスタ間に接続した入力/出力端子の
一方を有する第2トランジスタ対と、(ホ)上記各プル
・アップ・トランジスタの上記ウェル端子と上記ソース
端子間に設け、電圧が上記第1供給電圧端子に付与され
る時に上記ウェル端子とソース端子を共に短絡させ、ま
た電圧が付与されない時は上記ウェル端子とソース端子
の接続を切るための手段とを含むことを特徴とする、シ
ングル・ポートのコミニュケーション・ノード・トラン
シーバを1個以上有するコミニュケーション・ノード・
トランシーバ・チップ。 (7)上記各プル・アップ・トランジスタ用のウェル端
子とソース端子を共に短絡させる上記手段は、上記第1
供給電圧端子に接続したゲートと上記第2供給電圧端子
に接続したウェルを有するトランジスタであることを特
徴とする、上記(6)に記載のコミニュケーション・ノ
ード・トランシーバ・チップ。 (8)上記送信装置出力回路の全てのトランジスタは電
界効果トランジスタ(FET)であることを特徴とす
る、上記(7)に記載のコミニュケーション・ノード・
トランシーバ・チップ。 (9)上記送信装置出力回路の全てのトランジスタは通
常オフのnチャンネル電界効果トランジスタであること
を特徴とする、上記(8)に記載のコミニュケーション
・ノード・トランシーバ・チップ。 (10)上記各出力端子と第1供給電圧端子間に設けた
複数の直列ダイオードと、上記各出力端子と第2供給電
圧端子間に設けたダイオードとを、さらに有することを
特徴とする上記(6)、(7)、(8)あるいは(9)
のいずれかに記載のコミニュケーション・ノード・トラ
ンシーバ・チップ。 (11)コンピュータ・システム内で使用されるアダプ
タ・カードにおいて、1個以上のコミニュケーション・
ノード・トランシーバ・チップは上記アダプタ・カード
に設けられ、各トランシーバ・チップは一対以上の入力
/出力端子と第1、第2供給電圧端子を有し、1個以上
の上記コミニュケーション・ノード・トランシーバ・チ
ップは1個以上の送信装置出力回路を有する各送信装置
出力回路は、 (a)第1、第2入力端子と、 (b)基準電流入力端子と、 (c)上記第1入力端子と接続したゲート端子とウェル
端子とソース端子を有する第1プル・アップ・トランジ
スタと、上記第2入力端子と接続したゲート端子を有す
る第1プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設け、上記
2個のトランジスタ間に接続した上記入力/出力端子の
一方を有する第1トランジスタ対と、 (d)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子を有する第2プル・アップ・トランジ
スタと、上記第1入力端子と接続したゲート端子を有す
る第2プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設け、上記
2個のトランジスタ間に接続した上記入力/出力端子の
一方を有する第2トランジスタ対と、 (e)上記各プル・アップ・トランジスタのウェル端子
とソース端子間に設け、上記第1供給電圧端子に電圧が
付与される時に上記ウェル端子とソース端子を共に短絡
させ、また電圧が付与されない時は上記ウェル端子とソ
ース端子の接続を切るための手段とを含むことを特徴と
するアダプタ・カード。 (12)(a)プロセッサと、 (b)記憶手段と、 (c)上記プロセッサと上記記憶手段を1個以上の周辺
アダプタに連結し、上記プロセッサと上記記憶手段と上
記アダプタ間の制御情報およびデータ情報の送信をおこ
なうバスと、 (d)1個以上のアダプタ・カードとを有し、上記アダ
プタ・カードに設けられた1個以上のコミニュケーショ
ン・ノード・トランシーバ・チップの各々は一対以上の
入力/出力端子と第1、第2供給電圧端子を有し、1個
以上の上記コミニュケーション・ノード・トランシーバ
・チップは1個以上の送信装置出力回路を有する各送信
装置出力回路は、(イ)第1、第2入力端子と、(ロ)
基準電流入力端子と、(ハ)上記第1入力端子と接続し
たゲート端子とウェル端子とソース端子を有する第1プ
ル・アップ・トランジスタと、上記第2入力端子と接続
したゲート端子を有する第1プル・ダウン・トランジス
タを含み、上記基準電流入力端子と上記第2供給電圧端
子との間に設け、上記2個のトランジスタ間に接続した
上記入力/出力端子の一方を有する第1トランジスタ対
と、(ニ)上記第2入力端子と接続したゲート端子とウ
ェル端子とソース端子を有する第2プル・アップ・トラ
ンジスタと、上記第1入力端子と接続したゲート端子を
有する第2プル・ダウン・トランジスタを含み、上記基
準電流入力端子と上記第2供給電圧端子との間に設け、
上記2個のトランジスタ間に接続した上記入力/出力端
子の一方を有する第2トランジスタ対と、(ホ)上記各
プル・アップ・トランジスタのウェル端子とソース端子
間に設け、上記第1供給電圧端子に電圧が付与される時
に上記ウェル端子とソース端子を共に短絡させ、また電
圧が付与されない時は上記ウェル端子とソース端子の接
続を切るための手段とを、上記アダプタ・カードの各々
が含むことを特徴とするコンピュータ・システム。
【0029】
【発明の効果】上述の本発明の構成により、トランシー
バ用電力低下保護回路を提供し、ISDNネットワーク
で使用可能となる。
バ用電力低下保護回路を提供し、ISDNネットワーク
で使用可能となる。
【図1】従来技術の2つのデュアル・ポートのコミニュ
ケーション・ネットワーク・トランシーバ間の2点間ネ
ットワーク接続を示す概略ブロック図。
ケーション・ネットワーク・トランシーバ間の2点間ネ
ットワーク接続を示す概略ブロック図。
【図2】従来技術による複数のデュアル・ポートのコミ
ニュケーション・ネットワーク・トランシーバ間のマル
チドロップ・ネットワーク接続を示す概略ブロック図。
ニュケーション・ネットワーク・トランシーバ間のマル
チドロップ・ネットワーク接続を示す概略ブロック図。
【図3】図1および図2に示したデュアル・ポートのト
ランシーバの送信装置に通常使用されている従来技術の
送信装置出力回路を示す概略図。
ランシーバの送信装置に通常使用されている従来技術の
送信装置出力回路を示す概略図。
【図4】図3および本発明で使用されるnチャンネル電
界効果トランジスタの詳細な構成を示す概略断面図。
界効果トランジスタの詳細な構成を示す概略断面図。
【図5】従来技術で通常に設計されるデュアル・ポート
のコミニュケーション・ネットワーク・トランシーバの
ESD保護ダイオードと電力低下保護構造を示す概略ブ
ロック図。
のコミニュケーション・ネットワーク・トランシーバの
ESD保護ダイオードと電力低下保護構造を示す概略ブ
ロック図。
【図6】図5に示し、かつ本発明で使用されたESD保
護ダイオードの詳細な構成を示す概略図。
護ダイオードの詳細な構成を示す概略図。
【図7】本発明で使用するシングル・ポートのネットワ
ーク・ノードのトランシーバの簡略化したブロック図。
ーク・ノードのトランシーバの簡略化したブロック図。
【図8】図7のシングル・ポートのネットワーク・ノー
ドのトランシーバのマルチドロップISDNネットワー
クに接続する方法を示す概略ブロック図。
ドのトランシーバのマルチドロップISDNネットワー
クに接続する方法を示す概略ブロック図。
【図9】本発明による電力低下保護を有する図7のシン
グル・ポートのネットワーク・ノードのトランシーバの
送信装置出力回路を示す概略ブロック図。
グル・ポートのネットワーク・ノードのトランシーバの
送信装置出力回路を示す概略ブロック図。
【図10】本発明による、改良されたESD保護および
連結変圧器を有する、図9の回路を用いたシングル・ポ
ートのネットワーク・ノードのトランシーバを示す概略
ブロック図。
連結変圧器を有する、図9の回路を用いたシングル・ポ
ートのネットワーク・ノードのトランシーバを示す概略
ブロック図。
【図11】マイクロプロセッサを基本とするコンピュー
タ・システムにおける本発明の実施例を示す概略斜視
図。
タ・システムにおける本発明の実施例を示す概略斜視
図。
11 基準電流入力 12 接続 14 出力端子 20 トランジスタ 40 送信装置出力回路 41 トランジスタ 310 ネットワーク接続変圧器 400 トランシーバ・チップ 402 マルチプレクサ 403 論理手段 408 入力/出力端子 Q1 プルアップ・トランジスタ Q2 プルアップ・トランジスタ Q3 プルダウン・トランジスタ Q4 プルダウン・トランジスタ TX 送信装置 RX 受信装置
フロントページの続き (72)発明者 チャールズ・リーブズ・ホフマン アメリカ合衆国27612 ノースカロライ ナ州、ラレイ、シャドウッド・レイン 1537 (72)発明者 ジャイディープ・プラカッシュ アメリカ合衆国27606 ノースカロライ ナ州、ラレイ、ウィンターポインテ・レ ーン 6001−202 (56)参考文献 特開 平1−226213(JP,A) 特開 平2−292914(JP,A) 特開 昭62−112449(JP,A) 特開 昭62−210734(JP,A) 特開 平4−360312(JP,A) 特開 昭63−127617(JP,A) 特開 平5−37336(JP,A) 特開 平4−117716(JP,A) 特開 平6−216752(JP,A) 特開 平7−230348(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 25/00 H03K 17/687 H03K 19/00 - 19/23
Claims (12)
- 【請求項1】 (a)第1、第2供給電圧端子と、 (b)第1、第2入力端子と、 (c)基準電流入力端子と、 (d)上記第1入力端子と接続したゲート端子とウェル
端子とソース端子を有する第1プル・アップ・トランジ
スタと、上記第2入力端子と接続したゲート端子を有す
る第1プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設けた第1
トランジスタ対と、 (e)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子を有する第2プル・アップ・トランジ
スタと、上記第1入力端子と接続したゲート端子を有す
る第2プル・ダウン・トランジスタを含み、上記基準電
流入力端子と上記第2供給電圧端子との間に設けた第2
トランジスタ対と、 (f)上記トランジスタ対のプル・アップ・トランジス
タとプル・ダウン・トランジスタ間に設け、上記プル・
アップ・トランジスタのソース端子に接続した一対の出
力端子と、 (g)各プル・アップ・トランジスタ用の上記ウェル端
子と上記ソース端子間に設け、所定の電圧が上記第1供
給電圧端子に付与される時に上記ウェル端子とソース端
子を共に短絡させ、また所定の電圧が付与されない時は
上記ウェル端子とソース端子の接続を切るための手段と
を含むことを特徴とする、シングル・ポートのコミニュ
ケーション・ノード・トランシーバ用送信装置出力回
路。 - 【請求項2】上記各プル・アップ・トランジスタ用のウ
ェル端子とソース端子を共に短絡させる上記手段は、上
記第1供給電圧端子に接続したゲートと上記第2供給電
圧端子に接続したウェルを有するトランジスタであるこ
とを特徴とする、請求項1に記載のトランシーバ用送信
装置出力回路。 - 【請求項3】上記全てのトランジスタは電界効果トラン
ジスタ(FET)であることを特徴とする、請求項2に
記載のトランシーバ用送信装置出力回路。 - 【請求項4】上記全てのトランジスタは通常オフのnチ
ャンネル電界効果トランジスタであることを特徴とす
る、請求項3に記載のトランシーバ用送信装置出力回
路。 - 【請求項5】上記各出力端子と第1供給電圧端子間に設
けた複数の直列ダイオードと、 上記各出力端子と第2供給電圧端子間に設けたダイオー
ドとを、さらに有することを特徴とする上記請求項1、
2、3あるいは4のいずれかに記載のトランシーバ用送
信装置出力回路。 - 【請求項6】 (a)第1、第2供給電圧端子と、 (b)一対の入力/出力端子と、 (c)送信モードと受信モード間を選択するためのマル
チプレクサと、 (d)上記マルチプレクサを制御するための上記マルチ
プレクサに連結した論理手段と、 (e)上記マルチプレクサと上記入力/出力端子間に設
けた受信装置と、 (f)上記マルチプレクサと上記入力/出力端子間に設
けた送信装置とを含み、 該送信装置は、 (イ)各々、上記マルチプレクサに接続した第1、第2
入力端子と、 (ロ)基準電流入力端子と、 (ハ)上記第1入力端子と接続したゲート端子とウェル
端子とソース端子及び前記基準電流入力端子に接続した
ドレイン端子を有する第1プル・アップ・トランジスタ
と、ソース端子とドレイン端子及び上記第2入力端子と
接続したゲート端子を有する第1プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記第1プル・アップ・トランジ
スタの前記ドレイン端子が上記基準電流入力端子に接続
され、上記第1プル・ダウン・トランジスタの上記ソー
ス端子が上記第2供給電圧端子に接続され、上記第1プ
ル・アップ・トランジスタの前記ソース端子及び上記第
1プル・ダウン・トランジスタの上記ドレイン端子が前
記一対の入力/出力端子の一端に接続されている、第1
トランジスタ対と、 (ニ)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子及び前記基準電流入力端子に接続した
ドレイン端子を有する第2プル・アップ・トランジスタ
と、ソース端子とドレイン端子及び上記第1入力端子と
接続したゲート端子を有する第2プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記第2プル・アップ・トランジ
スタの前記ドレイン端子が上記基準電流入力端子に接続
され、上記第2プル・ダウン・トランジスタの上記ソー
ス端子が上記第2供給電圧端子に接続され、上記第2プ
ル・アップ・トランジスタの前記ソース端子及び上記第
2プル・ダウン・トランジ スタの上記ドレイン端子が前
記一対の入力/出力端子の他端に接続されている、第2
トランジスタ対と、 (ホ)上記各プル・アップ・トランジスタの上記ウェル
端子と上記ソース端子及び上記第1供給電圧端子に接続
され、所定の電圧が上記第1供給電圧端子に付与される
時に上記ウェル端子とソース端子を共に短絡させ、また
所定の電圧が付与されない時は上記ウェル端子とソース
端子の接続を切るための手段と、 を含むことを特徴とする、シングル・ポートのコミニュ
ケーション・ノード・トランシーバを1個以上有するコ
ミニュケーション・ノード・トランシーバ・チップ。 - 【請求項7】上記各プル・アップ・トランジスタ用のウ
ェル端子とソース端子を共に短絡させる上記手段は、上
記第1供給電圧端子に接続したゲートと上記第2供給電
圧端子に接続したウェルを有するトランジスタであるこ
とを特徴とする、請求項6に記載のコミニュケーション
・ノード・トランシーバ・チップ。 - 【請求項8】上記送信装置の全てのトランジスタは電界
効果トランジスタ(FET)であることを特徴とする、
請求項7に記載のコミニュケーション・ノード・トラン
シーバ・チップ。2 - 【請求項9】上記送信装置の全てのトランジスタは通常
オフのnチャンネル電界効果トランジスタであることを
特徴とする、請求項8に記載のコミニュケーション・ノ
ード・トランシーバ・チップ。 - 【請求項10】上記各出力端子と第1供給電圧端子間に
設けた複数の直列ダイオードと、 上記各出力端子と第2供給電圧端子間に設けたダイオー
ドとを、さらに有することを特徴とする請求項6、7、
8あるいは9のいずれかに記載のコミニュケーション・
ノード・トランシーバ・チップ。 - 【請求項11】コンピュータ・システム内で使用される
アダプタ・カードにおいて、 1個以上のコミニュケーション・ノード・トランシーバ
・チップは上記アダプタ・カードに設けられ、各トラン
シーバ・チップは一対以上の入力/出力端子と第1、第
2供給電圧端子を有し、1個以上の上記コミニュケーシ
ョン・ノード・トランシーバ・チップは1個以上の送信
装置出力回路を有する各送信装置出力回路は、 (a)第1、第2入力端子と、 (b)基準電流入力端子と、 (c)上記第1入力端子と接続したゲート端子とウェル
端子とソース端子及び前記基準電流入力端子に接続した
ドレイン端子を有する第1プル・アップ・トランジスタ
と、ソース端子とドレイン端子及び上記第2入力端子と
接続したゲート端子を有する第1プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記第1プル・アップ・トランジ
スタの前記ドレイン端子が上記基準電流入力端子に接続
され、上記第1プル・ダウン・トランジスタの上記ソー
ス端子が上記第2供給電圧端子に接続され、上記第1プ
ル・アップ・トランジスタの前記ソース端子及び上記第
1プル・ダウン・トランジスタの上記ドレイン端子が前
記一対の入力/出力端子の一端に接続されている、第1
トランジスタ対と、 (d)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子及び前記基準電流入力端子に接続した
ドレイン端子を有する第2プル・アップ・トランジスタ
と、ソース端子とドレイン端子及び上記第1入力端子と
接続したゲート端子を有する第2プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記第2プル・アップ・トランジ
スタの前記ドレイン端子が上記基準電流入力端子に接続
され、上記第2プル・ダウン・トランジスタの上記ソー
ス端子が上記第2供給電圧端子に接続され、上記第2プ
ル・アップ・トランジスタの前記ソース端子及び上記第
2プル・ダウン・トランジスタの上記ドレイン端子が前
記一対の入力/出力端子の他端に接続されている、第2
トランジスタ対と、 (e)上記各プル・アップ・トランジスタの上記ウェル
端子と上記ソース端子及び上記第1供給電圧端子に接続
され、所定の電圧が上記第1供給電圧端子に付与される
時に上記ウェル端子とソース端子を共に短絡させ、また
所定の電圧が付与されない時は上記ウェル端子とソース
端子の接続を切るための手段と、 を含むことを特徴とするアダプタ・カード。 - 【請求項12】 (a)プロセッサと、 (b)記憶手段と、 (c)上記プロセッサと上記記憶手段を1個以上の周辺
アダプタに連結し、上記プロセッサと上記記憶手段と上
記アダプタ間の制御情報およびデータ情報の送信をおこ
なうバスと、 (d)1個以上のアダプタ・カードとを有し、 上記アダプタ・カードに設けられた1個以上のコミニュ
ケーション・ノード・トランシーバ・チップの各々は一
対以上の入力/出力端子と第1、第2供給電圧端子を有
し、1個以上の上記コミニュケーション・ノード・トラ
ンシーバ・チップは1個以上の送信装置出力回路を有す
る各送信装置出力回路は、 (イ)第1、第2入力端子と、 (ロ)基準電流入力端子と、 (ハ)上記第1入力端子と接続したゲート端子とウェル
端子とソース端子及び前記基準電流入力端子に接続した
ドレイン端子を有する第1プル・アップ・トランジスタ
と、ソース端子とドレイン端子及び上記第2入力端子と
接続したゲート端子を有する第1プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記第1プル・アップ・トランジ
スタの前記ドレイン端子が上記基準電流入力端子に接続
され、上記第1プル・ダウン・トランジスタの上記ソー
ス端子が上記第2供給電圧端子に接続され、上記第1プ
ル・アップ・トランジスタの前記ソース端子及び上記第
1プル・ダウン・トランジスタの上記ドレイン端子が前
記一対の入力/出力端子の一端に接続されている、第1
トランジスタ対と、 (ニ)上記第2入力端子と接続したゲート端子とウェル
端子とソース端子及び前記基準電流入力端子に接続した
ドレイン端子を有する第2プル・アップ・トランジスタ
と、ソース端子とドレイン端子及び上記第1入力端子と
接続したゲート端子を有する第2プル・ダウン・トラン
ジスタを含み、上記基準電流入力端子と上記第2供給電
圧端子との間に設け、上記第2プル・アップ・トランジ
スタの前記ドレイン端子が上記基準電流入力端子に接続
され、上記第2プル・ダウン・ト ランジスタの上記ソー
ス端子が上記第2供給電圧端子に接続され、上記第2プ
ル・アップ・トランジスタの前記ソース端子及び上記第
2プル・ダウン・トランジスタの上記ドレイン端子が前
記一対の入力/出力端子の他端に接続されている、第2
トランジスタ対と、 (ホ)上記各プル・アップ・トランジスタの上記ウェル
端子と上記ソース端子及び上記第1供給電圧端子に接続
され、所定の電圧が上記第1供給電圧端子に付与される
時に上記ウェル端子とソース端子を共に短絡させ、また
所定の電圧が付与されない時は上記ウェル端子とソース
端子の接続を切るための手段と、 を上記アダプタ・カードの各々は含むことを特徴とする
コンピュータ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US208603 | 1993-03-09 | ||
US08/208,603 US5490171A (en) | 1994-03-09 | 1994-03-09 | Single-port network node transceiver with powered-down protection |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08214032A JPH08214032A (ja) | 1996-08-20 |
JP2815316B2 true JP2815316B2 (ja) | 1998-10-27 |
Family
ID=22775220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6314410A Expired - Lifetime JP2815316B2 (ja) | 1994-03-09 | 1994-12-19 | 電力低下保護機能を有するシングルポートのネットワーク・ノード・トランシーバ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5490171A (ja) |
EP (1) | EP0671799A3 (ja) |
JP (1) | JP2815316B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2102937B1 (es) * | 1994-03-07 | 1998-04-01 | Telefonica Nacional Espana Co | Circuito transmisor-receptor. |
US5912924A (en) | 1996-08-15 | 1999-06-15 | Seeq Technology, Inc. | Bidirectional channels using common pins for transmit and receive paths |
US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
US6087861A (en) * | 1998-02-11 | 2000-07-11 | International Business Machines Corporation | Data network drivers including balanced current supplies and related methods |
DE19822760A1 (de) * | 1998-05-20 | 1999-11-25 | Siemens Ag | Netzabschlußeinrichtung mit Erdungsanschluß für digitale Kommunikationsnetze |
US7222208B1 (en) | 2000-08-23 | 2007-05-22 | Intel Corporation | Simultaneous bidirectional port with synchronization circuit to synchronize the port with another port |
US6445170B1 (en) | 2000-10-24 | 2002-09-03 | Intel Corporation | Current source with internal variable resistance and control loop for reduced process sensitivity |
US6448811B1 (en) | 2001-04-02 | 2002-09-10 | Intel Corporation | Integrated circuit current reference |
US6522174B2 (en) * | 2001-04-16 | 2003-02-18 | Intel Corporation | Differential cascode current mode driver |
US6507225B2 (en) * | 2001-04-16 | 2003-01-14 | Intel Corporation | Current mode driver with variable equalization |
US6791356B2 (en) * | 2001-06-28 | 2004-09-14 | Intel Corporation | Bidirectional port with clock channel used for synchronization |
US6529037B1 (en) | 2001-09-13 | 2003-03-04 | Intel Corporation | Voltage mode bidirectional port with data channel used for synchronization |
US6597198B2 (en) | 2001-10-05 | 2003-07-22 | Intel Corporation | Current mode bidirectional port with data channel used for synchronization |
CN108134367A (zh) * | 2017-12-27 | 2018-06-08 | 湘潭芯力特电子科技有限公司 | 一种防止芯片掉电后漏电电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161008A (en) * | 1978-04-26 | 1979-07-10 | Northern Telecom Limited | Protection circuitry for cable transmission system |
US4585905A (en) * | 1983-08-15 | 1986-04-29 | Motorola, Inc. | Overvoltage protection circuit for SLIC |
US4630284A (en) * | 1984-12-28 | 1986-12-16 | Gte Laboratories Incorporated | Low power line driving digital transmission system |
CA1233583A (en) * | 1985-06-18 | 1988-03-01 | Francis Y. Hung | Protection arrangement for a telephone subscriber line interface circuit |
JPS6276923A (ja) * | 1985-09-30 | 1987-04-09 | Toshiba Corp | 出力回路 |
US4636654A (en) * | 1985-10-07 | 1987-01-13 | Gould Inc. | GaAs differential line receiver with positive feedback |
JPS62112449A (ja) * | 1985-11-12 | 1987-05-23 | Matsushita Seiko Co Ltd | 信号伝送器 |
US4751607A (en) * | 1986-08-11 | 1988-06-14 | American Telephone And Telegraph Company | Communication line transient protection |
US5003579A (en) * | 1986-08-22 | 1991-03-26 | Farallon Computing, Incorporated | System for connecting computers via telephone lines |
FR2620291B1 (fr) * | 1987-09-09 | 1989-11-24 | Telephonie Ind Commerciale | Systeme et dispositif de protection et de telealimentation pour equipement connecte par deux transformateurs a une liaison de transmission a quatre fils |
JPH01226213A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | ドライバ回路 |
JPH02188025A (ja) * | 1989-01-17 | 1990-07-24 | Toshiba Corp | ラインドライバ |
US5004936A (en) * | 1989-03-31 | 1991-04-02 | Texas Instruments Incorporated | Non-loading output driver circuit |
US5124877A (en) * | 1989-07-18 | 1992-06-23 | Gazelle Microcircuits, Inc. | Structure for providing electrostatic discharge protection |
US5396394A (en) * | 1990-02-06 | 1995-03-07 | International Business Machines Corp. | ISDN device line protection circuit |
SE466178B (sv) * | 1990-05-07 | 1992-01-07 | Ericsson Telefon Ab L M | Oeverspaennings- och oeverstroemsskydd foer ett linjeoeverdrag |
US5077756A (en) * | 1990-05-31 | 1991-12-31 | Acculan Ltd. | Data network line driver |
US5095291A (en) * | 1990-11-08 | 1992-03-10 | North Hill Electronics, Inc. | Communication filter for unshielded, twisted-pair cable |
JP3321188B2 (ja) * | 1991-07-26 | 2002-09-03 | 株式会社東芝 | 出力回路 |
-
1994
- 1994-03-09 US US08/208,603 patent/US5490171A/en not_active Expired - Fee Related
- 1994-12-19 JP JP6314410A patent/JP2815316B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-07 EP EP95480009A patent/EP0671799A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US5490171A (en) | 1996-02-06 |
EP0671799A2 (en) | 1995-09-13 |
EP0671799A3 (en) | 1996-01-03 |
JPH08214032A (ja) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2815316B2 (ja) | 電力低下保護機能を有するシングルポートのネットワーク・ノード・トランシーバ | |
US7495477B2 (en) | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications | |
US5864584A (en) | Circuitry for allowing two drivers to communicate with two receivers using one transmission line | |
EP0539230B1 (en) | High speed, low power high common mode range voltage mode differential driver circuit | |
US5532630A (en) | Receiver circuit with a bus-keeper feature | |
EP0683564B1 (en) | Current switching circuit | |
EP1304842B1 (en) | Serial differential data link with automatic power down | |
US7570089B2 (en) | Output stage interface circuit for outputting digital data onto a data bus, and a method for operating an output stage interface circuit | |
US6281702B1 (en) | CMOS small signal terminated hysteresis receiver | |
EP0704974B1 (en) | Off-chip driver circuit | |
US6359465B1 (en) | CMOS small signal switchable adjustable impedence terminator network | |
US6850091B2 (en) | Bi-directional impedance matching circuit | |
US6351136B1 (en) | Passive voltage limiter | |
JP4181635B2 (ja) | フェールセーフ・インタフェース回路 | |
US6373276B1 (en) | CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network | |
US6262591B1 (en) | SOI small signal terminated receiver | |
US6326832B1 (en) | Full swing power down buffer with multiple power supply isolation for standard CMOS processes | |
US6037828A (en) | Transmission line driver with high output impedance at power off | |
US6630845B2 (en) | Semiconductor integrated circuit and communication device for logic input-state control during and following power-up | |
US6307408B1 (en) | Method and apparatus for powering down a line driver | |
US6335632B1 (en) | CMOS small signal switchable terminator network | |
US6400178B1 (en) | CMOS small signal terminated receiver | |
US6359464B1 (en) | Method of use with a terminator and network | |
US6259269B1 (en) | Soi small signal terminated hysteresis receiver | |
US6356104B1 (en) | CMOS small signal switchable, impedence and voltage adjustable terminator network |