JP2815115B2 - 発光装置及びその作製方法 - Google Patents

発光装置及びその作製方法

Info

Publication number
JP2815115B2
JP2815115B2 JP18606889A JP18606889A JP2815115B2 JP 2815115 B2 JP2815115 B2 JP 2815115B2 JP 18606889 A JP18606889 A JP 18606889A JP 18606889 A JP18606889 A JP 18606889A JP 2815115 B2 JP2815115 B2 JP 2815115B2
Authority
JP
Japan
Prior art keywords
layer
substrate
cladding
active
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18606889A
Other languages
English (en)
Other versions
JPH0352284A (ja
Inventor
秀司 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18606889A priority Critical patent/JP2815115B2/ja
Priority to EP90113874A priority patent/EP0410307B1/en
Priority to DE69009329T priority patent/DE69009329T2/de
Priority to US07/554,905 priority patent/US5115284A/en
Publication of JPH0352284A publication Critical patent/JPH0352284A/ja
Application granted granted Critical
Publication of JP2815115B2 publication Critical patent/JP2815115B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】 本発明は、発光装置及びその作製方法に係り、特に複
数の発光部を有する発光装置及びその作製方法に関す
る。
本発明は、複数の異なったあるいは同一の波長の光を
発光する半導体レーザ、LED等に好適に用いられるもの
である。
〔従来の技術〕
従来、異なる波長の光を1本のファイバに伝送するこ
とにより多くの情報を同時に送るという光波長多重通信
を行なう場合、送信部として伝送する波長の数と同数の
発光素子を必要としていた。さらにこれら複数の発光素
子からの光を1本のファイバへ伝送するために、光を結
合させる光合波器(FOP,Vol.4,No7,P45,1979,小島敬基
等)を用いる必要があった。そしてこれらの複数の発光
素子と光合波器を光学的に損失が少なくなるように、精
度よく結合していた。
〔発明が解決しようとする課題〕
しかしながら、上記従来技術では複数の発光素子,光
合波器を製作した後、高精度で配置していたために、次
のような課題があった。
複数の発光素子,光合波器を有するために、送信部
のサイズが大きくなる。
発光素子と光合波器との結合、光合波器とファイバ
との結合が必要となり、機械的な結合が複数個存在する
ために全体での結合損失が大きくなり、効率が悪くな
る。
複数個の素子を独立に作製し、結合するためにプロ
セスが複雑となる。
多くの素子を必要とし、プロセスも複雑なために、
コストが高くなる。
本発明の目的は、上記従来技術の問題点を解決し、安
価に作製出来、且つ、コンパクトで効率の良い発光装置
及びその作製方法を提供することにある。
〔課題を解決するための手段〕
本発明の発光装置は、基体と、該基体上の一部に形成
された第1のクラッド層と、前記基体上の第1のクラッ
ド層の外周部に形成され、電流が注入されることによっ
て光を発する第1の活性層と、前記基体上の第1の活性
層の外周部に形成された第2のクラッド層と、前記基体
上の第2のクラッド層の外周部に形成された絶縁又は高
抵抗層と、前記基体上の絶縁又は高抵抗層の外周部に形
成された第3のクラッド層と、前記基体上の第3のクラ
ッド層の外周部に形成され、電流が注入されることによ
って光を発する第2の活性層と、前記基体上の第2の活
性層の外周部に形成された第4のクラッド層と、前記第
1及び第2の活性層に電流を供給するための電極とから
成り、前記第1の活性層、第1及び第2のクラッド層
は、前記基体の表面にほぼ垂直な接合面を有する第1の
ダブルヘテロ構造を構成し、前記第2の活性層、第3及
び第4のクラッド層は、前記基体の表面にほぼ垂直な接
合面を有する第2のダブルヘテロ構造を構成することを
特徴とする。
また、本発明の発光装置の作製方法は、基体の表面の
一部に、他の部分よりも大きい核形成密度を有し、且
つ、この上で結晶が単一核のみより成長するように充分
小さい面積を有する核形成面を形成する過程と、前記核
形成面を含む基体上の微小領域に単結晶半導体から成る
第1のクラッド層を単一核より成長させる過程と、前記
基体上の第1のクラッド層の外周部に単結晶半導体から
成る第1の活性層を成長させる過程と、前記基体上の第
1の活性層の外周部に単結晶半導体から成る第2のクラ
ッド層を成長させる過程と、前記基体上の第2のクラッ
ド層の外周部に単結晶半導体から成る絶縁又は高抵抗層
を成長させる過程と、前記基体上の絶縁又は高抵抗層の
外周部に単結晶半導体から成る第3のクラッド層を成長
させる過程と、前記基体上の第3のクラッド層の外周部
に単結晶半導体から成る第2の活性層を成長させる過程
と、前記基体上の第2の活性層の外周部に単結晶半導体
から成る第4のクラッド層を成長させる過程と、前記成
長した第1及び第2の活性層、第1乃至第4のクラッド
層及び絶縁又は高抵抗層の上部を平坦化する過程と、前
記第1及び第2の活性層に電流を供給するための電極を
形成する過程とから成り、前記第1の活性層、第1及び
第2のクラッド層は、前記基体の表面にほぼ垂直な接合
面を有する第1のダブルヘテロ構造を構成し、前記第2
の活性層、第3及び第4のクラッド層は、前記基体の表
面にほぼ垂直な接合面を有する第2のダブルヘテロ構造
を構成することを特徴とする。
〔作用〕
核形成密度の小さい非核形成面と、単一核のみより結
晶成長するに充分小さい面積を有し、該非核形成面の核
形成密度より大きい核形成密度を有する核形成面とが隣
接して配された自由表面を有する基体に、結晶形処理を
施して単結晶を形成する方法については、既に特開昭64
−723号公報に開示されており、所望の下地基板上の所
望の位置に核形成面を中心として単結晶を成長させるこ
とができる結晶形成方法である。
本発明はこのような結晶形成方法を用いて、単結晶を
成長させる段階で、単結晶材料,組成比、不純物材料等
の製造条件を変えることで複数のダブルヘテロ構造を有
し、且つ各々のダブルヘテロ構造部間に絶縁層又は高抵
抗層を有する単結晶を成長させ、この単結晶を平坦化す
ることで複数のダブル構造部を露出させ、複数の発光部
を構成するものである。
なお、本発明においてダブルヘテロ構造部間に絶縁層
又は高抵抗層を設けたのは、所望のダブルヘテロ構造部
に電流を注入する場合、隣接するダブルヘテロ構造部に
漏れる電流を防ぐためである。即ち、このような構成に
よって本発明の発光素子は、前記目的を達成し、更によ
り高効率で雑音の小さい発光が行なえるものである。
〔実施例〕
以下、本発明の実施例について図面を用いて詳細に説明
する。
まず、本発明の発光装置及びその作製方法の実施態様
例について説明する。
第1図は、本発明の発光装置の第一実施態様例の構造
を示す平面図及び縦断面図であり、第2図(a)〜
(e)は、その製造工程を示す工程図である。
まず、第2図(a)に示すように、SiO2,Al2O3等の非
晶質基板10の表面を非核形成面2とし、この非核形面2
上に微細な堆積膜を形して核形成面1とする。
次に、第2図(b)に示すように、非核形成面2と核
形成面1の核形成密度の差を利用して、有機金属気相成
長法(MOCVD法)を用いて、選択的に核形成面1にGaAs
単結晶粒7を形成する。成長はトリメチルガリウム(TM
G)ターシャリーブチルアルシン(TBAs)AsH3などの原
料を用いて行なう。成長温度は一般には500〜800℃、望
ましくは570〜760℃、最適には600〜700℃で行ない、圧
力は一般には1〜80Torr望ましくは1〜30Torr、最適に
は1〜10Torrで行なう。
次に、第2図(c)に示すように、圧力を一般には50
〜760Torr、望ましくは100〜760Torr、最適には300〜76
0Torrに変え、原料の供給量を増し、トリメチルアルミ
ニウム(TMAl)などのAl原料を加え、クラッド層3a、活
性層4a、クラッド層3b、高抵抗層8、クラッド層3c、活
性層4b、クラッド層3dを順次形成する。
ここで成長法はMOCVD法にかぎらずガスソース分子線
成長法(ガスソースMBE法),液相成長法(LPE法)を用
いてもよい。また、ここで形成する単結晶はInPなどの
他のIII−V族化合物半導体でもかまわない。
次に、第2図(d)に示すように、結晶表面を平坦化
し、クラッド層3a、活性層4a、クラッド層3b、高抵抗
8、クラッド層3c、活性層4b、クラッド層3dを露出させ
る。
次に、第2図(e)に示すように、形成された単結晶
層の露出したクラッド層3a,3b,3c,3d上に電極層5を形
成し、クラッド層3a,3b,3c,3dの上のそれぞれの電極層
に電極配線6a,6b,6c,6dを接続させる。
このようにして、第1図に示す本発明に係る発光装置
を作製することができる。なお、作製された発光装置の
活性層4a,4bは第1図の平面図に示すように、多角形形
状となっており、かかる活性層4a,4bから光が放出され
る。活性層4a、活性層4bから放出される光の波長は、導
入される単結晶材料、組成比、等を変えることで、任意
に設定することができ、同一波長とすることも可能であ
る。
第3図は、本発明の発光装置の第二実施態様例の構造
を示す平面図及び縦断面図であり、第4図(a)〜
(e)は、その製造工程を示す工程図である。
まず、第4図(a)に示すように、Al2O3等の支持基
板19上にSiO2等の非核形成面12を形成する層を形成す
る。その後この層に不純物イオンを打ち込み、核形成面
11を形成する。
次に、第4図(b)に示すように、第2図(b)を用
いて既に説明した第一実施態様例と同様にして、非核形
成面12と核形成面11の核形成密度の差を利用して、有機
金属気相成長法(MOCVD法)を用いて、選択的に核形成
面11にGaAs単結晶粒7を形成する。成長はトリメチルガ
リウム(TMG)、ターシャリ−ブチルアルシン(TBAs)A
sH3などの原料を用いて行なう。成長温度は一般には500
〜800℃、望ましくは570〜760℃と最適には600〜700℃
で行ない、圧力は一般には1〜80Torr望ましくは1〜30
Torr、最適には1〜10Torrで行なう。
次に、第4図(c)に示すように、第2図(c)を用
いて既に説明した第一実施態様と同様にして、圧力を一
般には50〜760Torr、望ましくは100〜760Torr、最適に
は300〜760Torrに変え、原料の供給量を増し、トリメチ
ルアルミニウム(TMAl)などのAl原料を加え、クラッド
層13a、活性層14a、クラッド層13b、高抵抗層18a、クラ
ッド層13c、活性層14b、クラッド層13d、高抵抗層18b、
クラッド層13e、活性層14c、クラッド層13fを順次形成
する。
なお、結晶成長法はMOCVD法に限られず、単結晶がGaA
s以外の半導体材料であってもよいことは、第一実施態
様例と同じである。
次に、第4図(d)に示すように、結晶表面を平坦化
し、クラッド層13a、活性層14a、クラッド層13b、高抵
抗層18a、クラッド層13c、活性層14b、クラッド層13d、
高抵抗層18b、クラッド層13e、活性層14c、クラッド層1
3fを露出させる。
次に、第4図(e)に示すように、形成された単結晶
層の露出したクラッド層13a,13b,13c,13d,13e,13f上に
電極層15を形成し、クラッド層13a,13b,13c,13d,13e,13
f上のそれぞれの電極層15に電極配線16a,16b,16c,16d,1
6e,16fを接続させる。
このようにして、第3図に示す本発明に係る発光装置
を作製することができる。なお、作製された発光装置の
活性層14a,14b,14cは第3図の平面図に示すように、多
角形形状となっており、かかる活性層14a,14b,14cから
光が放出される。活性層14a,14b,14cから放出される光
の波長は、導入される単結晶材料、組成比、等を変える
ことで、任意に設定することができ、同一波長とするこ
とも、異なる波長とすることも可能である。
以下、上述した実施態様にかかわる実施例について説
明する。
(実施例1) 本実施例は第一実施態様例にかかわるものであり、i
−GaAs,i−Ga0.9Al0.1Asの二つの活性層をもつ半導体レ
ーザを作製したものである。なお半導体レーザの構造及
び製造工程は第1図,第2図を引用しながら説明するも
のとする。
第2図(a)に示すように、非晶質基板10たるSiO2
板上にAl2O3を蒸着し、微細な領域(1.2μm□)を残
し、他はエッチングにより取り去ることにより、非核形
成面(SiO2)2と核形成面(Al2O3)1とを形成する。
次に第2図(b)のようにMOCVD法により、成長温度6
00℃、キャリアガス流量(H2)3/min、原料ソースと
してターシャリーブチルアルシン(TBAs)を3×10-4mo
l/min、トリメチルガリウム(TMG)を3×10-5mol/mi
n、トリメチルアルミニウ(TMAl)を1×10-5mol/min、
ドーピング原料としてジエチルジンク(DEZn)を用い、
単結晶粒7たるp−Ga0.75Al0.25As単結晶粒を核形成す
る。
次に、第2図(c)に示すようにMOCVD法により成長
温度600℃、キャリアガス流量10/min、圧力100Torr、
III−V族化合物半導体材料(V/III比=50)で、原料ソ
ースとしてアルシン(AsH3),TMG,TMAlを用い、ドーピ
ング原料としてDEZn,シラン(SiH4)を用いる。そし
て、原料ソース、ドーピング原料の切り換えにより、ク
ラッド層3aたるp−Ga0.75Al0.254Asクラッド層、活性
層40たるi−GaAs活性層、クラッド層3bたるn−Ga0.75
Al0.25Asクラッド層、高抵抗層8たるi−Ga0.7Al0.3As
高抵抗層、クラッド層3cたるn−Ga0.75Al0.25Asクラッ
ド層、活性層4bたるi−Ga0.9Al0.1As活性層、クラッド
層3dたるp−Ga0.75Al0.25Asクラッド層を成長する。
次に、第2図(d)に示すように、結晶表面をRIBEに
より平坦化し、クラッド層3aたるp−Ga0.75Al0.25Asク
ラッド層、クラッド層3bたるn−Ga0.75Al0.25Asクラッ
ド層、クラッド層3cたるn−Ga0.75Al0.25Asクラッド
層、クラッド層3dたるp−Ga0.75Al0.25Asクラッド層を
露出させ、さらに第2図(e)に示すように、その露出
面に電極層5たる導電層を形成し、この導電層をそれぞ
れ電極配線6a,6b,6cたるAu等の電極配線を接続して半導
体レーザを作製する。
以上のように作製した半導体レーザにおいて、室温パ
ルス動作で活性層4aたるi−GaAs活性層のしきい値電流
200mA、活性層4bたる−Ga0.9Al0.1As活性層のしきい値
電流410mAの半導体レーザが得られる。
(実施例2) 本実施例は第二実施態様例にかかわるものであり、i
−GaAs,i−Ga0.95Al0.05As,i−Ga0.9Al0.1Asの三つの活
性層をもつLEDを作製したものである。なおLEDの構造及
び製造工程は第3図,第4図を用いて説明した発光装置
と同様なので、第3図,第4図を引用しながら説明する
ものとする。
第4図(a)に示すように支持基板19たるセラミック
基板上に非核形成面12を形成するSiO2層を蒸着し、微細
な領域(1.2μm□)にAsイオンを打ち込み、核形成密
度を高めて、核形成面11を形成する。
次に第4図(b)示すように、MOCVD法により、成長
温度600℃、III−V族化合物半導体材料(V/III比)=1
0、圧力10Torr、原料ソースとしてTBAs,TMG,TMAlを用
い、ドーピング原料としてSiH4を用いて単結晶粒17たる
n−Ga0.8Al0.2As単結晶粒を核形成する。
次に第4図(c)に示すようにMOCVD法により、成長
温度600℃ V/III比=50、圧力100Torrで原料ソースとし
てAsH3,TMG,TMAl,ドーピグ原料としてDEZn,SiH4を用
い、原料ソース、ドーピング原料の切り換えにより、ク
ラッド層13aたるn−Ga0.8Al0.2Asクラッド層、活性層1
4aたるi−GaAs活性層、クラッド層13bたるp−Ga0.8Al
0.2Asクラッド層、高抵抗層18aたるi−Ga0.7Al0.3As高
抵抗層、クラッド層13cたるp−Ga0.8Al0.2Asクラッ
ド、活性層14bたるi−Ga0.95Al0.05As活性層、クラッ
ド層13dたるn−Ga0.8Al0.2Asクラッド層、高抵抗層18b
たるi−Ga0.7Al0.3As高抵抗層、クラッド層13eたるp
−Ga0.8Al0.2Asクラッド層、活性層14cたるi−Ga0.9Al
0.1As活性層、クラッド層13fたるn−Ga0.8Al0.2Asクラ
ッド層を成長させる。
次に、第4図(d)に示すように表面をRIBEにより平
坦化し、クラッド層13aたるn−Ga0.8Al0.2Asクラッド
層、クラッド層13bたるp−Ga0.8Al0.2Asクラッド層、
クラッド層13cたるp−Ga0.8Al0.2Asクラッド層、クラ
ッド層13dたるn−Ga0.8Al0.2Asクラッド層、クラッド
層13eたるp−Ga0.8Al0.2Asクラッド層、クラッド層13f
たるn−Ga0.8Al0.2Asクラッド層を露出させ、さらに第
4図(e)に示すように、電極層15たる導電層を形成
し、この導電層にそれぞれ電極配線16a,16b,16c,16d,16
e,16fたるAu等の電極配線を接続してLEDを作製する。
以上のように作製した発光素子は、室温パルス動作で
クラッド層13dたるn−Ga0.8Al0.2Asクラッド層上の電
極配線を接地し、活性層14bたるi−Ga0.95Al0.05As活
性層に100mA電流注入したところ、他の活性層との光出
力の強度比が−20dBとなった。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、各々の
ダブルヘテロ構造部間に絶縁層又は高抵抗層を形成する
ことで、目的とするダブルヘテロ構造部以外への漏れ電
流が低減でき、その結果として半導体レーザの低しきい
値化が実現でき、目的とするダブルヘテロ構造部以外か
らの発光も防げることができる。
また本発明は通常の半導体プロセスで作製可能なた
め、特別な装置を必要とすることがなく、製造工程を複
雑化することなく作製することができる。
【図面の簡単な説明】
第1図は、本発明の発光装置の第一実施態様例の構造を
示す平面図及び縦断面図である。 第2図(a)〜(e)は、上記第一実施態様例の製造工
程を示す工程図である。 第3図は、本発明の発光装置の第二実施態様例の構造を
示す平面図及び縦断面図である。 第4図(a)〜(e)は、上記第二実施態様例の製造工
程を示す工程図である。 1,11……核形成面、2,12……非核形成面、3a,3b,3c,3d,
13a,13b,13c,13d,13e,13f……クラッド層、4a,4b,14a,1
4b,14c……活性層、5,15……電極層、6a,6b,6c,6d,16a,
16b,16c,16d,16e,16f……電極配線、7,17……単結晶
粒、8,18a,18b……高抵抗層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 H01L 33/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】基体と、該基体上の一部に形成された第1
    のクラッド層と、前記基体上の第1のクラッド層の外周
    部に形成され、電流が注入されることによって光を発す
    る第1の活性層と、前記基体上の第1の活性層の外周部
    に形成された第2のクラッド層と、前記基体上の第2の
    クラッド層の外周部に形成された絶縁又は高抵抗層と、
    前記基体上の絶縁又は高抵抗層の外周部に形成された第
    3のクラッド層と、前記基体上の第3のクラッド層の外
    周部に形成され、電流が注入されることによって光を発
    する第2の活性層と、前記基体上の第2の活性層の外周
    部に形成された第4のクラッド層と、前記第1及び第2
    の活性層に電流を供給するための電極とから成り、前記
    第1の活性層、第1及び第2のクラッド層は、前記基体
    の表面にほぼ垂直な接合面を有する第1のダブルヘテロ
    構造を構成し、前記第2の活性層、第3及び第4のクラ
    ッド層は、前記基体の表面にほぼ垂直な接合面を有する
    第2のダブルヘテロ構造を構成する発光装置。
  2. 【請求項2】前記基体は、核形成密度の小さい非核形成
    面と、該比核形成面よりも大きい核形成密度を有し、且
    つ、この上で結晶が単一核のみより成長するように充分
    小さい面積を有する、前記非核形成面に隣接して配され
    た核形成面とを有し、前記第1のクラッド層は前記核形
    成面を含む基体上の微小領域に形成されている請求項1
    に記載の発光装置。
  3. 【請求項3】前記第1及び第2の活性層は、互いに波長
    の異なる光を発する請求項1に記載の発光装置。
  4. 【請求項4】基体の表面の一部に、他の部分よりも大き
    い核形成密度を有し、且つ、この上で結晶が単一核のみ
    より成長するように充分小さい面積を有する核形成面を
    形成する過程と、前記核形成面を含む基体上の微小領域
    に単結晶半導体から成る第1のクラッド層を単一核より
    成長させる過程と、前記基体上の第1のクラッド層の外
    周部に単結晶半導体から成る第1の活性層を成長させる
    過程と、前記基体上の第1の活性層の外周部に単結晶半
    導体から成る第2のクラッド層を成長させる過程と、前
    記基体上の第2のクラッド層の外周部に単結晶半導体か
    ら成る絶縁又は高抵抗層を成長させる過程と、前記基体
    上の絶縁又は高抵抗層の外周部に単結晶半導体から成る
    第3のクラッド層を成長させる過程と、前記基体上の第
    3のクラッド層の外周部に単結晶半導体から成る第2の
    活性層を成長させる過程と、前記基体上の第2の活性層
    の外周部に単結晶半導体から成る第4のクラッド層を成
    長させる過程と、前記成長した第1及び第2の活性層、
    第1乃至第4のクラッド層及び絶縁又は高抵抗層の上部
    を平坦化する過程と、前記第1及び第2の活性層に電流
    を供給するための電極を形成する過程とから成り、前記
    第1の活性層、第1及び第2のクラッド層は、前記基体
    の表面にほぼ垂直な接合面を有する第1のダブルヘテロ
    構造を構成し、前記第2の活性層、第3及び第4のクラ
    ッド層は、前記基体の表面にほぼ垂直な接合面を有する
    第2のダブルヘテロ構造を構成する発光装置の作製方
    法。
JP18606889A 1989-07-20 1989-07-20 発光装置及びその作製方法 Expired - Fee Related JP2815115B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18606889A JP2815115B2 (ja) 1989-07-20 1989-07-20 発光装置及びその作製方法
EP90113874A EP0410307B1 (en) 1989-07-20 1990-07-19 Light-emitting device and method for producing the same
DE69009329T DE69009329T2 (de) 1989-07-20 1990-07-19 Leuchtemittierende Vorrichtung und Verfahren zu deren Herstellung.
US07/554,905 US5115284A (en) 1989-07-20 1990-07-20 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18606889A JP2815115B2 (ja) 1989-07-20 1989-07-20 発光装置及びその作製方法

Publications (2)

Publication Number Publication Date
JPH0352284A JPH0352284A (ja) 1991-03-06
JP2815115B2 true JP2815115B2 (ja) 1998-10-27

Family

ID=16181829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18606889A Expired - Fee Related JP2815115B2 (ja) 1989-07-20 1989-07-20 発光装置及びその作製方法

Country Status (1)

Country Link
JP (1) JP2815115B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660501B2 (ja) 1998-05-28 2005-06-15 日立建機株式会社 建設機械のエンジン回転数制御装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jpn.J.Appl.Phys.Part2 31[12A](1992)p.L1710−L1713

Also Published As

Publication number Publication date
JPH0352284A (ja) 1991-03-06

Similar Documents

Publication Publication Date Title
JP3316062B2 (ja) 半導体発光素子
US5739552A (en) Semiconductor light emitting diode producing visible light
JP3973799B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3725382B2 (ja) 半導体素子の製造方法および半導体発光素子の製造方法
JPH11274560A (ja) 半導体素子およびその製造方法
JP2003023179A (ja) p型III族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JPH0936427A (ja) 半導体装置及びその製造方法
JP3571401B2 (ja) 半導体発光素子の製法
JP2815115B2 (ja) 発光装置及びその作製方法
US5115284A (en) Light-emitting device
JP2815114B2 (ja) 発光装置及びその作製方法
JPH07307489A (ja) 半導体発光素子及びその製造方法
JP2000286506A (ja) GaN系発光素子
JP2803791B2 (ja) 半導体素子の製造方法
WO2021085340A1 (ja) 発光素子及びその製造方法
JPH02286358A (ja) 発光装置
JP2000516768A (ja) 赤外線を発光する発光ダイオードの製造方法
JPH05226781A (ja) 半導体発光素子の製造方法
JP3444812B2 (ja) 半導体発光素子
JP3025760B2 (ja) 窒化ガリウム系半導体レーザ素子およびその製造方法
JP3141888B2 (ja) 半導体発光素子
JPH10173284A (ja) GaN系化合物半導体発光素子
KR890004477B1 (ko) 발광 다이오드의 제조방법
JP3486340B2 (ja) 半導体素子の製造方法
JPH0677531A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees