JP2813252B2 - Fault diagnosis method for information processing equipment - Google Patents
Fault diagnosis method for information processing equipmentInfo
- Publication number
- JP2813252B2 JP2813252B2 JP3161219A JP16121991A JP2813252B2 JP 2813252 B2 JP2813252 B2 JP 2813252B2 JP 3161219 A JP3161219 A JP 3161219A JP 16121991 A JP16121991 A JP 16121991A JP 2813252 B2 JP2813252 B2 JP 2813252B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- error information
- control unit
- test
- restart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は情報処理装置の障害箇所
診断方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for diagnosing a trouble spot in an information processing apparatus.
【０００２】[0002]
【従来の技術】情報処理装置の診断時には、電源投入
後、システムの初期診断処理が行なわれ、次に、各種構
成装置に関するマイクロテストが実行され、その後テス
トプログラムのローディングが行なわれて各入出力制御
部毎にマクロ的なテストが実行されている。2. Description of the Related Art When diagnosing an information processing apparatus, after power is turned on, an initial diagnosis processing of the system is performed, and then a microtest for various components is executed. A macro test is executed for each control unit.
【０００３】この各入出力制御部毎に実行されるマクロ
的なテスト中にエラーが発生した場合は、人間が該エラ
ー情報を解析し、被擬箇所と思われる制御部に対して、
マイクロ的なテストを実行してエラー箇所の追求を行っ
ていた。If an error occurs during a macro test performed for each input / output control unit, a human analyzes the error information and sends a message to a control unit considered to be a simulated location.
A micro test was performed to pursue an error location.
【０００４】[0004]
【発明が解決しようとする課題】上述したように、従来
は各入出力制御部に対するマクロテスト実行中にエラー
が発生した場合、人間が該エラー情報を解析し、被擬箇
所と思われる制御部に対してマイクロ的なテストを実行
してエラー箇所の追求を行っていた。As described above, conventionally, when an error occurs during the execution of a macro test for each input / output control unit, a human analyzes the error information and a control unit considered to be a simulated location. , A micro test was performed to pursue an error location.
【０００５】このため、人間による該エラー情報の解析
およびマイクロテストの実行を行なわせていたため、エ
ラー情報の解析誤りおよびマイクロテスト実行誤り指令
が有り、エラー箇所の追求に長時間を要していた。本発
明はエラー情報を自動的に作成して格納し、マクロテス
ト段階で格納したエラー情報をもとに重点的にエラー発
生制御部にテストを実行するように改良した情報処理装
置の障害箇所診断方式を提供することを目的とする。For this reason, since the analysis of the error information and the execution of the microtest are performed by a human, there are errors in the analysis of the error information and a microtest execution error command, and it takes a long time to pursue the error location. . The present invention automatically creates and stores error information, and based on the error information stored in the macro test stage, executes a test in an error occurrence control unit with emphasis on a fault location diagnosis of an information processing apparatus. The aim is to provide a scheme.
【０００６】[0006]
【課題を解決するための手段】前述の課題を解決するた
めに、本発明が採用した手段を図１を参照して説明す
る。図１は本発明の原理図である。情報処理システム全
体の制御を行うプロセッサと入出力装置を制御する複数
の制御部を備えた情報処理装置において、前記制御部
のテストを実行中にエラーが発生したとき、エラーが発
生した制御部に関するエラー情報を作成するエラー情報
作成手段１と、前記エラー情報作成手段１によって作
成されたエラー情報を格納するエラー情報格納手段２
と、前記エラー格納手段２にエラー情報の格納後、シ
ステムの再起動を開始させる再起動手段３と、前記再
起動手段３によってシステムが再起動され、システムテ
スト実行時に、前記エラー情報格納手段２に格納されて
いるエラー情報を解析し、エラー発生制御部に対するテ
ストを重点的に行うマイクロテスト実行手段４と、を備
える。Means for solving the above-mentioned problem will be described with reference to FIG. FIG. 1 is a diagram illustrating the principle of the present invention. In an information processing apparatus including a processor that controls the entire information processing system and a plurality of control units that control input / output devices, when an error occurs during execution of a test of the control unit, the control unit related to the error Error information creation means 1 for creating error information, and error information storage means 2 for storing the error information created by the error information creation means 1
A restart means 3 for starting the restart of the system after storing the error information in the error storage means 2, and a restart of the system by the restart means 3; And a micro-test executing means 4 for analyzing the error information stored in the microcontroller and performing a test on the error occurrence control unit.
【０００７】[0007]
【作用】情報作成手段１では、情報処理装置の制御部の
テストを実行中にエラーが発生したとき、エラーが発生
した制御部に関するエラー情報を作成する。エラー情報
格納手段２では、前記エラー情報作成手段１によって作
成されたエラー情報を格納する。When an error occurs during execution of the test of the control unit of the information processing apparatus, the information creation unit creates error information relating to the control unit in which the error has occurred. The error information storage means 2 stores the error information created by the error information creation means 1.
【０００８】再起動手段３では、前記エラー情報格納手
段２にエラー情報を格納した後、システムの再起動を開
始させる。マイクロテスト実行手段４では、前記再起動
手段３によってシステムが再起動され、システムテスト
実行時に、前記エラー情報格納手段２に格納されている
エラー情報を読出してエラー発生制御部に対するテスト
を重点的に行なう。[0008] In the restart means 3, after the error information is stored in the error information storage means 2, the restart of the system is started. In the micro test execution means 4, the system is restarted by the restart means 3, and when the system test is executed, the error information stored in the error information storage means 2 is read and the test for the error occurrence control unit is focused. Do.
【０００９】以上のように、エラーの発生した制御部に
対するエラー情報を格納し、情報処理装置の再起動時の
マイクロテスト実行時に、格納されたエラー情報を読出
し、エラーの発生した制御部に対するテストを重点的に
行なうようにしたので、人手を介さず自動的に障害箇所
の診断を行なうことができる。As described above, the error information for the control unit in which the error has occurred is stored, and the stored error information is read out when the microtest is executed at the time of restarting the information processing apparatus. , The fault location can be automatically diagnosed without manual intervention.
【００１０】[0010]
【実施例】本発明の一実施例を図２および３を参照して
説明する。図２は本発明の一実施例の構成図、図３は同
実施例の動作フローチャートである。なお、エラー情報
格納手段３のエラー情報を格納する図示しないメモリ
は、電源切断に対しても格納されている情報が消えない
不揮発性メモリでできている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIGS. FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is an operation flowchart of the embodiment. The memory (not shown) for storing the error information in the error information storage means 3 is a non-volatile memory that does not lose the stored information even when the power is turned off.
【００１１】［実施例の構成］図２において、エラー情
報作成手段１、エラー情報格納手段２、再起動手段３お
よびマイクロテスト実行手段４については図１で説明し
たとおりである。５はフロッピ制御であり、システムに
接続されるフロッピディスクの制御を行なう。[Structure of Embodiment] In FIG. 2, an error information creating means 1, an error information storing means 2, a restart means 3 and a micro test executing means 4 are as described in FIG. Reference numeral 5 denotes a floppy control, which controls a floppy disk connected to the system.
【００１２】６はディスク制御部であり、システムに接
続される磁気ディスクの制御を行なう。７はＩ／Ｏであ
り、システムに入出力される情報の制御を行なう。８は
システムストレージであり、システムで処理するデータ
などが格納される。Reference numeral 6 denotes a disk control unit which controls a magnetic disk connected to the system. Reference numeral 7 denotes an I / O, which controls information input to and output from the system. Reference numeral 8 denotes a system storage which stores data to be processed by the system.
【００１３】９はマクロテスト実行部であり、前記フロ
ッピ制御部５、ディスク制御部６、Ｉ／Ｏ７、システム
ストレージ８などの制御部に対するマクロテストの実行
を行なう。１０はマイクロプログラム起動部であり、シ
ステム起動時に、システムの初期処理およびテスト、マ
イクロプログラムのローディング、ＯＳのローディング
など、システム起動処理が実行される。Reference numeral 9 denotes a macro test execution unit which executes a macro test for the control units such as the floppy control unit 5, disk control unit 6, I / O 7, and system storage 8. Reference numeral 10 denotes a microprogram starting unit, which executes system starting processing such as system initial processing and testing, microprogram loading, and OS loading when the system is started.
【００１４】１１はシステム処理ユニット（ＳＰＵ）で
あり、情報処理装置の処理が実行される。 ［実施例の動作］図３において、処理Ｓ１０は情報処理
装置が起動され、マイクロプログラム起動部１０が起動
し、マイクロテスト実行手段３によるシステムに対する
マイクロテストが完了し、続いて各制御部に対するマク
ロテストがマクロテスト実行部９によって実行されてい
る状態である。Reference numeral 11 denotes a system processing unit (SPU) for executing processing of the information processing apparatus. [Operation of Embodiment] In FIG. 3, in step S10, the information processing apparatus is activated, the microprogram activation unit 10 is activated, the microtest for the system by the microtest execution unit 3 is completed, and then the macro for each control unit is executed. The test is being executed by the macro test execution unit 9.
【００１５】処理Ｓ１１ 処理Ｓ１０でマクロテスト実
行中にエラーが発生するとエラー情報作成手段１に通知
する。処理Ｓ１２ エラー情報作成手段１ではエラーの
発生した制御部番号、エラー発生テスト項目等のエラー
情報を作成する。Processing S11 When an error occurs during execution of the macro test in processing S10, the error information creating means 1 is notified. Process S12 The error information creating means 1 creates error information such as the control unit number in which an error has occurred, an error occurrence test item and the like.
【００１６】処理Ｓ１３ 処理Ｓ１２で作成されたエラ
ー情報を不揮発性メモリのエラー情報格納手段２に格納
する。処理Ｓ１４ エラー情報がエラー情報格納手段２
に格納されると、再起動手段３はマイクロプログラム起
動部１０に対して再起動命令を発行する。Step S13 The error information created in step S12 is stored in the error information storage means 2 of the nonvolatile memory. Process S14: The error information is stored in the error information storage unit 2.
The restart unit 3 issues a restart command to the microprogram starting unit 10.
【００１７】処理Ｓ１５ マイクロプログラム起動部１
０では再起動命令を受けると、システムの再起動を開始
し、システムの初期処理およびテスト、マイクロプログ
ラムのローディングなどの一連システム起動処理を実行
する。処理Ｓ１６マイクロプログラムのローディングが
完了するとシステムに対するマイクロテストがマイクロ
テスト実行手段４によって開始される。Process S15 Microprogram starting unit 1
At 0, when a restart command is received, restart of the system is started, and a series of system startup processing such as initial processing and testing of the system and loading of a microprogram are executed. Processing S16 When the loading of the microprogram is completed, the microtest for the system is started by the microtest execution means 4.
【００１８】処理Ｓ１７ マイクロテスト実行手段４で
は、エラー情報格納手段２に格納されているエラー情報
をリードする。処理Ｓ１８ マイクロテスト実行手段４
ではリードしたエラー情報を解析し、エラーの発生した
制御部に対するマイクロテストを重点的に実行する。Process S17 The micro test execution means 4 reads the error information stored in the error information storage means 2. Processing S18 Micro test execution means 4
Then, the read error information is analyzed, and the microtest for the control unit in which the error has occurred is mainly executed.
【００１９】処理Ｓ１９ マイクロテスト実行手段４で
は処理Ｓ１８で重点的に実行したテスト結果の詳細情報
を図示しないメモリ等に格納して処理を終了する。以
上、本発明の一実施例について説明したが、本発明はこ
の実施例に限定されるものではなく、その発明の主旨に
従った各種変形が可能である。Process S19 The microtest executing means 4 stores the detailed information of the test result executed in the process S18 in a memory (not shown) and terminates the process. As described above, one embodiment of the present invention has been described, but the present invention is not limited to this embodiment, and various modifications in accordance with the gist of the invention are possible.
【００２０】[0020]
【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。エラーの発生した制御部に対するエ
ラー情報を格納し、情報処理装置の再起動時のマイクロ
テスト実行時に、格納されたエラー情報を読出し、エラ
ーの発生した制御部に対するテストを重点的に行なうよ
うにしたので、人手を介さず自動的に障害箇所の診断を
行なうことができる。As described above, according to the present invention, the following effects can be obtained. Error information for a control unit in which an error has occurred is stored, and when the micro test is executed when the information processing apparatus is restarted, the stored error information is read out, and the test for the control unit in which the error has occurred is performed with priority. Therefore, the fault location can be automatically diagnosed without manual intervention.
【図１】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.
【図２】本発明の一実施例の構成図である。FIG. 2 is a configuration diagram of one embodiment of the present invention.
【図３】同実施例の動作フローチャートである。FIG. 3 is an operation flowchart of the embodiment.
１ エラー情報作成手段 ２ エラー情報格納手段 ３ 再起動手段 ４ マイクロテスト実行手段 ５ フロッピ制御部 ６ ディスク制御部 ７ Ｉ／Ｏ ８ システムストレージ ９ マイクロテスト実行部 １０ マイクロプログラム起動部 １１ システム処理ユニット（ＳＰＵ） DESCRIPTION OF SYMBOLS 1 Error information creation means 2 Error information storage means 3 Restart means 4 Micro test execution means 5 Floppy control unit 6 Disk control unit 7 I / O 8 System storage 9 Micro test execution unit 10 Micro program start unit 11 System processing unit (SPU )
フロントページの続き (56)参考文献 特開 平３−127233（ＪＰ，Ａ) 特開 昭62−231359（ＪＰ，Ａ) 特開 昭58−96352（ＪＰ，Ａ) 特開 昭63−201749（ＪＰ，Ａ) 特開 昭62−184546（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 11/22 - 11/26Continuation of front page (56) References JP-A-3-127233 (JP, A) JP-A-62-231359 (JP, A) JP-A-58-96352 (JP, A) JP-A-63-201749 (JP, A) , A) JP-A-62-184546 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G06F 11/22-11/ 26
Claims (1)
セッサと入出力装置を制御する複数の制御部を備えた情
報処理装置において、 前記制御部のテストを実行中にエラーが発生したと
き、エラーが発生した制御部に関するエラー情報を作成
するエラー情報作成手段１と、 前記エラー情報作成手段１によって作成されたエラー
情報を格納するエラー情報格納手段２と、 前記エラー格納手段２にエラー情報の格納後、システ
ムの再起動を開始させる再起動手段３と、 前記再起動手段３によってシステムが再起動され、シ
ステムテスト実行時に、前記エラー情報格納手段２に格
納されているエラー情報を解析し、エラー発生制御部に
対するテストを重点的に行うマイクロテスト実行手段４
と、 を備えたことを特徴とする情報処理装置の障害箇所診断
方式。An information processing apparatus comprising: a processor that controls the entire information processing system; and a plurality of control units that control input / output devices. When an error occurs during execution of a test of the control unit, the error is generated. Error information creating means 1 for creating error information relating to the control unit that has occurred, error information storing means 2 for storing the error information created by the error information creating means 1, and after storing the error information in the error storing means 2. A restart means 3 for starting a restart of the system; and a restart of the system by the restart means 3. At the time of executing a system test, the error information stored in the error information storage means 2 is analyzed to generate an error. Micro-test execution means 4 that focuses on testing the control unit
A fault location diagnosis method for an information processing device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161219A JP2813252B2 (en) | 1991-07-02 | 1991-07-02 | Fault diagnosis method for information processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161219A JP2813252B2 (en) | 1991-07-02 | 1991-07-02 | Fault diagnosis method for information processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0512056A JPH0512056A (en) | 1993-01-22 |
| JP2813252B2 true JP2813252B2 (en) | 1998-10-22 |
Family
ID=15730888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161219A Expired - Fee Related JP2813252B2 (en) | 1991-07-02 | 1991-07-02 | Fault diagnosis method for information processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813252B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5896352A (en) * | 1981-12-02 | 1983-06-08 | Hitachi Ltd | Microcomputer control system |
| JPS62231359A (en) * | 1986-03-31 | 1987-10-09 | Nec Corp | Testing system for input/output device |
| JPH03127233A (en) * | 1989-10-13 | 1991-05-30 | Nec Corp | Patrol diagnosing device for computer system |
-
1991
- 1991-07-02 JP JP3161219A patent/JP2813252B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0512056A (en) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06222952A (en) | Debug supporting device | |
| JP2813252B2 (en) | Fault diagnosis method for information processing equipment | |
| JPH04352245A (en) | Simulation system | |
| JPS62226216A (en) | System rise system | |
| JP2002024052A (en) | Error reproduction test method of computer peripheral equipment | |
| JP3001470B2 (en) | Boot failure detection system for personal computer | |
| JP2998793B2 (en) | Test method for information processing equipment | |
| JP3263987B2 (en) | Automatic IPL initial setting processing method | |
| JP3073848B2 (en) | Test method for data processing equipment | |
| JP2849780B2 (en) | Computer system | |
| JP3110391B2 (en) | Program re-execution method | |
| JP2812037B2 (en) | Restart control method for business processing programs | |
| JPH04275638A (en) | System for testing information processor | |
| JPH0652012A (en) | Information processor having diagnostic function for peripheral part of device | |
| JPH081607B2 (en) | Pseudo-fault occurrence method in information processing system | |
| JP2005031860A (en) | Test case creation device | |
| JPH11306032A (en) | Fault occurrence state processing method and operating system | |
| JPH05143395A (en) | Diagnostic program execution system and log information display system to be used for the execution system | |
| JPH0540708A (en) | Test diagnostic system for input/output processor | |
| JPH11259338A (en) | Automatic os test system and storage medium for recording program for automatic os test | |
| JPH08106404A (en) | Automatic driver generating device for software test | |
| JPH05158726A (en) | Test system for information processor | |
| JPH08153025A (en) | Ws memory dump output/ws reraising system | |
| JPH0229833A (en) | Maintenance diagnostic system | |
| JPH04291629A (en) | Instruction testing system for diagnostic system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |
|
| LAPS | Cancellation because of no payment of annual fees |