JP2812166B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2812166B2 JP2812166B2 JP5318927A JP31892793A JP2812166B2 JP 2812166 B2 JP2812166 B2 JP 2812166B2 JP 5318927 A JP5318927 A JP 5318927A JP 31892793 A JP31892793 A JP 31892793A JP 2812166 B2 JP2812166 B2 JP 2812166B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- polysilicon
- silicon
- oxygen
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に不純物を添加したシリコン層の成長方法に関
する。
関し、特に不純物を添加したシリコン層の成長方法に関
する。
【０００２】
【従来の技術】従来、ポリシリコンを半導体装置の電極
に用いる場合、ＣＶＤ（化学的気相成長）法等でポリシ
リコンを成膜した後に、拡散法またはイオン注入法等で
リン等の不純物をポリシリコン中にドーピングして電極
材料にしていた。
に用いる場合、ＣＶＤ（化学的気相成長）法等でポリシ
リコンを成膜した後に、拡散法またはイオン注入法等で
リン等の不純物をポリシリコン中にドーピングして電極
材料にしていた。
【０００３】ところが、デバイスの微細化および高集積
化に伴い、デバイスの製造工程の増加および製造コスト
の増加が問題になってきた。
化に伴い、デバイスの製造工程の増加および製造コスト
の増加が問題になってきた。
【０００４】そこで、製造工程数を削減するため、不純
物を添加したポリシリコンをＣＶＤ法で成膜する方法が
用いられてきた。
物を添加したポリシリコンをＣＶＤ法で成膜する方法が
用いられてきた。
【０００５】図６は、不純物を添加したポリシリコンを
成膜するＣＶＤ装置の概略図である。
成膜するＣＶＤ装置の概略図である。
【０００６】図６において、１はＣＶＤ装置の炉体、２
は炉体１内を加熱するヒータ、３および４は炉体１内に
導入したガスの通路を規定するアウターチューブおよび
インナーチューブ、５はウェハ６を炉体１内に運び込む
ボート、６は不純物を添加したポリシリコンを成膜する
ウェハ、７はボート５を炉体１内に運び込むボート用エ
レベータ、８は炉体１内の排気ガスを排出する排気管、
９は炉体１内の排気ガスを排出する駆動源となるポン
プ、１０は炉体１内にＳｉＨ4 ガスを導入するガス導入
管、１１は炉体１内にＰＨ3 ガスを導入するガス導入
管、１２は炉体１内にＮ2 ガスを導入するガス導入管で
ある。
は炉体１内を加熱するヒータ、３および４は炉体１内に
導入したガスの通路を規定するアウターチューブおよび
インナーチューブ、５はウェハ６を炉体１内に運び込む
ボート、６は不純物を添加したポリシリコンを成膜する
ウェハ、７はボート５を炉体１内に運び込むボート用エ
レベータ、８は炉体１内の排気ガスを排出する排気管、
９は炉体１内の排気ガスを排出する駆動源となるポン
プ、１０は炉体１内にＳｉＨ4 ガスを導入するガス導入
管、１１は炉体１内にＰＨ3 ガスを導入するガス導入
管、１２は炉体１内にＮ2 ガスを導入するガス導入管で
ある。
【０００７】このＣＶＤ装置を用いれば、シラン（Ｓｉ
Ｈ4 ）ガスおよびフォスフィン（ＰＨ3 ）ガスを用いて
４５０〜６５０℃の成長温度でリン（Ｐ）を含むポリシ
リコンまたはリンを含むアモルファスシリコンを成膜で
きる。
Ｈ4 ）ガスおよびフォスフィン（ＰＨ3 ）ガスを用いて
４５０〜６５０℃の成長温度でリン（Ｐ）を含むポリシ
リコンまたはリンを含むアモルファスシリコンを成膜で
きる。
【０００８】このＣＶＤ装置は、従来の縦形ＬＰ−ＣＶ
Ｄ装置であり、通常よく用いられているポリシリコン用
の縦形ＬＰ−ＣＶＤ装置にフォスフィンガス用のガス配
管が設置されている。
Ｄ装置であり、通常よく用いられているポリシリコン用
の縦形ＬＰ−ＣＶＤ装置にフォスフィンガス用のガス配
管が設置されている。
【０００９】そして、電極に用いるポリシリコンの抵抗
値を任意の値にするため、前述のリンを含むシリコンを
成膜する際に、フォスフィンガス流量を小さくしたり、
Ｎ2ガス等でフォスフィンガスを希釈したりしてシリコ
ン中のリン濃度を低くする方法がとられている。
値を任意の値にするため、前述のリンを含むシリコンを
成膜する際に、フォスフィンガス流量を小さくしたり、
Ｎ2ガス等でフォスフィンガスを希釈したりしてシリコ
ン中のリン濃度を低くする方法がとられている。
【００１０】また、高抵抗のポリシリコンを得るために
は、酸素を含むポリシリコンをシラン（ＳｉＨ4 ）ガス
とＮ2 Ｏガスとから成膜する方法も知られている（特公
昭５５−１３４２６号参照）。さらに、この酸素を含む
ポリシリコン中にリンまたはボロン等の不純物を導入し
て所望の低抵抗のポリシリコンを得る方法も知られてい
る。
は、酸素を含むポリシリコンをシラン（ＳｉＨ4 ）ガス
とＮ2 Ｏガスとから成膜する方法も知られている（特公
昭５５−１３４２６号参照）。さらに、この酸素を含む
ポリシリコン中にリンまたはボロン等の不純物を導入し
て所望の低抵抗のポリシリコンを得る方法も知られてい
る。
【００１１】
【発明が解決しようとする課題】上述した従来の方法で
は以下のような問題点がある。
は以下のような問題点がある。
【００１２】まず、酸素を含むポリシリコンを成膜後に
リン拡散法またはリンのイオン注入法でリンを導入して
リンと酸素とでポリシリコンの抵抗値を変える方法で
は、微細デバイスになり高アスペクト比のコンタクトホ
ール等に用いる場合、コンタクトホールに埋め込んだポ
リシリコン電極の深さ方向でリンの濃度が異なり、所望
の抵抗値が得られにくいという問題点がある。また、大
きく分けて成膜工程と不純物導入工程の２つの工程が必
要であり工程数が増加するという問題点もある。
リン拡散法またはリンのイオン注入法でリンを導入して
リンと酸素とでポリシリコンの抵抗値を変える方法で
は、微細デバイスになり高アスペクト比のコンタクトホ
ール等に用いる場合、コンタクトホールに埋め込んだポ
リシリコン電極の深さ方向でリンの濃度が異なり、所望
の抵抗値が得られにくいという問題点がある。また、大
きく分けて成膜工程と不純物導入工程の２つの工程が必
要であり工程数が増加するという問題点もある。
【００１３】また、シランガスとフォスフィンガスとか
らリンを含むシリコンを成膜する際にフォスフィンガス
の流量や濃度を下げてポリシリコンの抵抗値を変える方
法では、通常の縦形ＬＰ−ＣＶＤ装置を用いると、装置
内に同時に複数のウェハをセットしてそれぞれにシリコ
ン膜を形成する場合にウェハごとのリン濃度や膜厚がば
らついてしまうという問題点がある。
らリンを含むシリコンを成膜する際にフォスフィンガス
の流量や濃度を下げてポリシリコンの抵抗値を変える方
法では、通常の縦形ＬＰ−ＣＶＤ装置を用いると、装置
内に同時に複数のウェハをセットしてそれぞれにシリコ
ン膜を形成する場合にウェハごとのリン濃度や膜厚がば
らついてしまうという問題点がある。
【００１４】本発明は上記の点にかんがみてなされたも
ので、所望の抵抗値のシリコン膜を少ない工程数で、且
つ、複数のウェハを同時に加工する場合にもウェハごと
のシリコン膜のリン濃度や膜厚にばらつきのないように
形成できる半導体装置の製造方法を提供することを目的
とする。
ので、所望の抵抗値のシリコン膜を少ない工程数で、且
つ、複数のウェハを同時に加工する場合にもウェハごと
のシリコン膜のリン濃度や膜厚にばらつきのないように
形成できる半導体装置の製造方法を提供することを目的
とする。
【００１５】
【課題を解決するための手段】本発明は上記の目的を達
成するために、基板上に不純物と酸素とを含む第１のシ
リコン層を設け、該第１のシリコン層の上部に容量絶縁
膜を設け、該容量絶縁膜の上部に不純物と酸素とを含む
第２のシリコン層を設けた半導体装置の製造方法におい
て、少なくとも不純物を含むガスと、酸化性のガスと、
シリコンを含むガスとから成る混合ガスを用いて前記第
１および第２シリコン層を気相成長させて形成する際、
前記第１および第２のシリコン層の一方または両方の内
部で前記容量絶縁膜に接する側の酸素濃度よりもその反
対側の酸素濃度の方が高くなるようにした。
成するために、基板上に不純物と酸素とを含む第１のシ
リコン層を設け、該第１のシリコン層の上部に容量絶縁
膜を設け、該容量絶縁膜の上部に不純物と酸素とを含む
第２のシリコン層を設けた半導体装置の製造方法におい
て、少なくとも不純物を含むガスと、酸化性のガスと、
シリコンを含むガスとから成る混合ガスを用いて前記第
１および第２シリコン層を気相成長させて形成する際、
前記第１および第２のシリコン層の一方または両方の内
部で前記容量絶縁膜に接する側の酸素濃度よりもその反
対側の酸素濃度の方が高くなるようにした。
【００１６】
【作用】本発明は以上の方法によって、不純物と酸素と
を含むシリコン膜を形成することができる。
を含むシリコン膜を形成することができる。
【００１７】
【実施例】以下本発明を図面に基づいて説明する。
【００１８】図１は、本発明による製造方法の一実施例
を実現するＬＰ−ＣＶＤ装置の概略図であり、図６と同
じ構成部分には同じ参照番号を付してある。
を実現するＬＰ−ＣＶＤ装置の概略図であり、図６と同
じ構成部分には同じ参照番号を付してある。
【００１９】図１に示したＬＰ−ＣＶＤ装置は、図６に
示したＬＰ−ＣＶＤ装置に、酸素をポリシリコン中に導
入するためのＮ2 Ｏガスを導入するガス導入管１３が追
加されている。
示したＬＰ−ＣＶＤ装置に、酸素をポリシリコン中に導
入するためのＮ2 Ｏガスを導入するガス導入管１３が追
加されている。
【００２０】リンおよび酸素が含まれるポリシリコン膜
の成長方法として、たとえば、ＳｉＨ4 ガスを１００〜
１０００ｃｃ／分、Ｎ2 Ｏガスを１０〜１０００ｃｃ／
分、１％ＰＨ3 ＋９９％Ｎ2 ガスを５０〜３００ｃｃ／
分で供給し、成長温度を５００〜６５０℃、成長圧０．
１〜２．０ｔｏｒｒで気相成長させる。そして、その後
たとえば８５０℃で３０分間の窒素処理を施す。
の成長方法として、たとえば、ＳｉＨ4 ガスを１００〜
１０００ｃｃ／分、Ｎ2 Ｏガスを１０〜１０００ｃｃ／
分、１％ＰＨ3 ＋９９％Ｎ2 ガスを５０〜３００ｃｃ／
分で供給し、成長温度を５００〜６５０℃、成長圧０．
１〜２．０ｔｏｒｒで気相成長させる。そして、その後
たとえば８５０℃で３０分間の窒素処理を施す。
【００２１】図２は、本発明の方法で成長させたポリシ
リコン膜の抵抗値と酸素濃度との関係を示す図である。
リコン膜の抵抗値と酸素濃度との関係を示す図である。
【００２２】図２において、ポリシリコン膜のリン濃度
は約１×１０20ａｔｏｍｓ／ｃｍ3である。このとき、
酸素濃度を０ａｔｏｍｓ％から３０ａｔｏｍｓ％の間で
変化させることによってポリシリコン膜の抵抗値を約
０．５ｍΩ・ｃｍから約１Ω・ｃｍの間で変えることが
できる。
は約１×１０20ａｔｏｍｓ／ｃｍ3である。このとき、
酸素濃度を０ａｔｏｍｓ％から３０ａｔｏｍｓ％の間で
変化させることによってポリシリコン膜の抵抗値を約
０．５ｍΩ・ｃｍから約１Ω・ｃｍの間で変えることが
できる。
【００２３】以上説明したように本発明の方法によれ
ば、抵抗値を任意に変えることができるポリシリコンを
簡単に形成でき、従来必要であったリンのイオン注入や
リンの拡散の工程が不要になる。
ば、抵抗値を任意に変えることができるポリシリコンを
簡単に形成でき、従来必要であったリンのイオン注入や
リンの拡散の工程が不要になる。
【００２４】また、図１に示したＬＰ−ＣＶＤ装置を用
いることによってポリシリコン膜に酸素が導入されるの
で、ＬＰ−ＣＶＤ装置内に同時に複数のウェハをセット
してそれぞれにシリコン膜を形成する場合であっても、
ウェハごとのリン濃度や膜厚がばらつくのを少なくする
ことができる。
いることによってポリシリコン膜に酸素が導入されるの
で、ＬＰ−ＣＶＤ装置内に同時に複数のウェハをセット
してそれぞれにシリコン膜を形成する場合であっても、
ウェハごとのリン濃度や膜厚がばらつくのを少なくする
ことができる。
【００２５】図３は、本発明の方法によって形成したポ
リシリコンを抵抗体として用いた場合の断面図を示す。
リシリコンを抵抗体として用いた場合の断面図を示す。
【００２６】シリコン基板１４上には絶縁膜としてのシ
リコン酸化膜１５が形成され、さらにその上に抵抗体と
してのポリシリコン１７、アルミニウムなどの電極１６
が形成され、その上に絶縁膜としてのシリコン酸化膜１
８が形成される。
リコン酸化膜１５が形成され、さらにその上に抵抗体と
してのポリシリコン１７、アルミニウムなどの電極１６
が形成され、その上に絶縁膜としてのシリコン酸化膜１
８が形成される。
【００２７】ポリシリコン１７の比抵抗を１０5 〜１０
7 Ω・ｃｍ程度にする場合には、ポリシリコン１７の成
長条件を、ＳｉＨ4 ガスを１０００ｃｃ／分、Ｎ2 Ｏガ
スを５０〜１００ｃｃ／分、１％ＰＨ3 ＋９９％Ｎ2 ガ
スを２００ｃｃ／分で供給し、成長温度を５８０〜６０
０℃にして気相成長させればよい。このようにすること
によって、容易に且つ少ない工程数で抵抗体としてのポ
リシリコン１７を形成することができる。
7 Ω・ｃｍ程度にする場合には、ポリシリコン１７の成
長条件を、ＳｉＨ4 ガスを１０００ｃｃ／分、Ｎ2 Ｏガ
スを５０〜１００ｃｃ／分、１％ＰＨ3 ＋９９％Ｎ2 ガ
スを２００ｃｃ／分で供給し、成長温度を５８０〜６０
０℃にして気相成長させればよい。このようにすること
によって、容易に且つ少ない工程数で抵抗体としてのポ
リシリコン１７を形成することができる。
【００２８】次に、本発明の方法によって形成したポリ
シリコンを容量部に適用する場合について説明する。
シリコンを容量部に適用する場合について説明する。
【００２９】図４は、本発明の方法によって形成したポ
リシリコンを容量部に適用する場合の断面図を示し、
（ａ）、（ｂ）、（ｃ）、（ｄ）はその製造工程を示
す。
リシリコンを容量部に適用する場合の断面図を示し、
（ａ）、（ｂ）、（ｃ）、（ｄ）はその製造工程を示
す。
【００３０】まず、図４（ａ）に示すように、シリコン
基板１９上にシリコン酸化膜２０を形成し、通常のホト
リソグラフィ技術およびドライエッチング技術を用いて
シリコン酸化膜２０をエッチングしてコンタクトホール
を形成する。
基板１９上にシリコン酸化膜２０を形成し、通常のホト
リソグラフィ技術およびドライエッチング技術を用いて
シリコン酸化膜２０をエッチングしてコンタクトホール
を形成する。
【００３１】次に、図４（ｂ）に示すように、ＳｉＨ4
ガスを１００〜１０００ｃｃ／分、Ｎ2 Ｏガスを１０〜
１０００ｃｃ／分、１％ＰＨ3 ＋９９％Ｎ2 ガスを５０
〜３００ｃｃ／分で供給し、成長温度を５００〜６５０
℃にしてリンと酸素とが含まれるポリシリコンを２００
０〜６０００Åの厚さに成長させる。そして必要に応じ
て、リンを活性化するための熱処理を８００〜９００℃
の温度で５〜９０分間行う。次に通常のホトリソグラフ
ィ技術およびドライエッチング技術を用いて容量部の下
部電極２１を形成する。
ガスを１００〜１０００ｃｃ／分、Ｎ2 Ｏガスを１０〜
１０００ｃｃ／分、１％ＰＨ3 ＋９９％Ｎ2 ガスを５０
〜３００ｃｃ／分で供給し、成長温度を５００〜６５０
℃にしてリンと酸素とが含まれるポリシリコンを２００
０〜６０００Åの厚さに成長させる。そして必要に応じ
て、リンを活性化するための熱処理を８００〜９００℃
の温度で５〜９０分間行う。次に通常のホトリソグラフ
ィ技術およびドライエッチング技術を用いて容量部の下
部電極２１を形成する。
【００３２】次に、図４（ｃ）に示すように、ＬＰ−Ｃ
ＶＤ法を用いて、ＳｉＨ2 Ｃｌ2 とＮＨ3 ガスからシリ
コン窒化膜を５０〜１００Åの厚さで成長させ、そして
酸化性雰囲気中でシリコン窒化膜を酸化して容量絶縁膜
２２を形成する。
ＶＤ法を用いて、ＳｉＨ2 Ｃｌ2 とＮＨ3 ガスからシリ
コン窒化膜を５０〜１００Åの厚さで成長させ、そして
酸化性雰囲気中でシリコン窒化膜を酸化して容量絶縁膜
２２を形成する。
【００３３】次に、図４（ｄ）に示すように、容量絶縁
膜２２上に、下部電極２１の形成時と同じ条件でリンと
酸素とが含まれるポリシリコンを１０００〜３０００Å
の厚さに成長させる。そして必要に応じて、リンを活性
化するための熱処理を８００〜９００℃の温度で５〜９
０分間行う。次に通常のホトリソグラフィ技術およびド
ライエッチング技術を用いて容量部の上部電極２３を形
成する。
膜２２上に、下部電極２１の形成時と同じ条件でリンと
酸素とが含まれるポリシリコンを１０００〜３０００Å
の厚さに成長させる。そして必要に応じて、リンを活性
化するための熱処理を８００〜９００℃の温度で５〜９
０分間行う。次に通常のホトリソグラフィ技術およびド
ライエッチング技術を用いて容量部の上部電極２３を形
成する。
【００３４】図４（ｄ）に示したように、容量部に本発
明の方法によって形成したポリシリコンを適用する場
合、容量部の上部電極２３および下部電極２１中のリン
濃度は１〜５×１０20ａｔｏｍｓ／ｃｍ3 程度、酸素濃
度は５〜１０ａｔｏｍｓ％程度で、比抵抗は１０-3〜１
Ω・ｃｍ程度が適当である。
明の方法によって形成したポリシリコンを適用する場
合、容量部の上部電極２３および下部電極２１中のリン
濃度は１〜５×１０20ａｔｏｍｓ／ｃｍ3 程度、酸素濃
度は５〜１０ａｔｏｍｓ％程度で、比抵抗は１０-3〜１
Ω・ｃｍ程度が適当である。
【００３５】本発明を用いれば、デバイスの設計に応じ
た抵抗値を任意に製造できるというメリットがある。ま
た、本発明の方法によって形成したポリシリコン電極を
用いれば、ポリシリコン中に酸素があり部分的にシリコ
ンの酸化物が形成されているので、電極形成後の熱処理
によってポリシリコン中のリンがシリコン基板中または
他の配線電極へ拡散してデバイスに悪影響を及ぼすのを
防ぐ効果もある。
た抵抗値を任意に製造できるというメリットがある。ま
た、本発明の方法によって形成したポリシリコン電極を
用いれば、ポリシリコン中に酸素があり部分的にシリコ
ンの酸化物が形成されているので、電極形成後の熱処理
によってポリシリコン中のリンがシリコン基板中または
他の配線電極へ拡散してデバイスに悪影響を及ぼすのを
防ぐ効果もある。
【００３６】図５は、図４（ｄ）における上部電極２３
および下部電極２１のシリコン基板１９からの距離と酸
素濃度との関係の一例を示した図である。
および下部電極２１のシリコン基板１９からの距離と酸
素濃度との関係の一例を示した図である。
【００３７】図５において、横軸は上部電極２３および
下部電極２１のシリコン基板１９からの距離を示し、縦
軸はその位置での酸素濃度を示す。図４（ｄ）の説明で
は上部電極２３および下部電極２１中の酸素濃度を５〜
１０ａｔｏｍｓ％の一定値としたが、図５のようにシリ
コン基板１９からの距離によって酸素濃度を変えてもよ
い。
下部電極２１のシリコン基板１９からの距離を示し、縦
軸はその位置での酸素濃度を示す。図４（ｄ）の説明で
は上部電極２３および下部電極２１中の酸素濃度を５〜
１０ａｔｏｍｓ％の一定値としたが、図５のようにシリ
コン基板１９からの距離によって酸素濃度を変えてもよ
い。
【００３８】図５では、下部電極２１においてはシリコ
ン基板１９に接する側の酸素濃度を高くして容量絶縁膜
２２に接する側の酸素濃度を低くし、上部電極２３にお
いては容量絶縁膜２２に接する側の酸素濃度を低くして
上部表面側の酸素濃度を高くしている。
ン基板１９に接する側の酸素濃度を高くして容量絶縁膜
２２に接する側の酸素濃度を低くし、上部電極２３にお
いては容量絶縁膜２２に接する側の酸素濃度を低くして
上部表面側の酸素濃度を高くしている。
【００３９】このように容量絶縁膜２２との界面付近で
酸素濃度を低くすることによって、下部電極２１および
上部電極２３中の空乏層の広がりによる実効的な容量値
の低下を防ぐことができる。また、容量絶縁膜２２との
界面付近以外では酸素濃度を高くすることによって、電
極全体の抵抗値を所望の値にしたり、熱処理によるリン
の拡散を防ぐことができる。
酸素濃度を低くすることによって、下部電極２１および
上部電極２３中の空乏層の広がりによる実効的な容量値
の低下を防ぐことができる。また、容量絶縁膜２２との
界面付近以外では酸素濃度を高くすることによって、電
極全体の抵抗値を所望の値にしたり、熱処理によるリン
の拡散を防ぐことができる。
【００４０】以上説明したように、本発明の方法によっ
て形成したポリシリコン電極を容量部に用いれば、所望
の抵抗値を有し且つリンのデバイスへの影響の少ない電
極を形成できる。
て形成したポリシリコン電極を容量部に用いれば、所望
の抵抗値を有し且つリンのデバイスへの影響の少ない電
極を形成できる。
【００４１】なお、図４（ａ）〜（ｄ）の説明では、上
部電極２３および下部電極２１の両方を本発明の方法に
よって形成したが、どちらか一方の電極を従来の方法で
形成してもよい。
部電極２３および下部電極２１の両方を本発明の方法に
よって形成したが、どちらか一方の電極を従来の方法で
形成してもよい。
【００４２】また、上述の説明では、本発明の方法によ
って形成したポリシリコンを、抵抗体として用いる場合
と容量部の電極として用いる場合について説明したが、
本発明はこれに限られるものではなく、たとえば、ゲー
ト電極や配線として用いてもかまわない。
って形成したポリシリコンを、抵抗体として用いる場合
と容量部の電極として用いる場合について説明したが、
本発明はこれに限られるものではなく、たとえば、ゲー
ト電極や配線として用いてもかまわない。
【００４３】さらにまた、本実施例では、リンと酸素と
を含むシリコン膜の形成方法としてＳｉＨ4 ガス、ＰＨ
3 ガス、Ｎ2 Ｏガスから成る混合ガス系で説明したが、
ＳｉＨ4 ガスの代わりにたとえばＳｉ2 Ｈ6 ガスやＳｉ
3 Ｈ8 ガスを用いてもよく、またＮ2 Ｏガスの代わりに
たとえば１０〜１００ｐｐｍの酸素を含む不活性ガスを
用いてもよい。さらに不純物としては、ＰＨ3 ガスの代
わりにＢ2 Ｈ6 ガスを用いてボロンを含ませたり、Ａｓ
Ｈ3 ガスを用いてヒ素を含ませるようにしてもよい。
を含むシリコン膜の形成方法としてＳｉＨ4 ガス、ＰＨ
3 ガス、Ｎ2 Ｏガスから成る混合ガス系で説明したが、
ＳｉＨ4 ガスの代わりにたとえばＳｉ2 Ｈ6 ガスやＳｉ
3 Ｈ8 ガスを用いてもよく、またＮ2 Ｏガスの代わりに
たとえば１０〜１００ｐｐｍの酸素を含む不活性ガスを
用いてもよい。さらに不純物としては、ＰＨ3 ガスの代
わりにＢ2 Ｈ6 ガスを用いてボロンを含ませたり、Ａｓ
Ｈ3 ガスを用いてヒ素を含ませるようにしてもよい。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
不純物と酸素とを含むシリコン膜を、不純物を含むガス
と酸化性のガスとシリコンを含むガスとから成る混合ガ
スからＬＰ−ＣＶＤ法で成長させることによって、所望
の抵抗値のシリコン膜を少ない工程数で形成できるし、
１台のＬＰ−ＣＶＤ装置で複数のウェハを同時に加工す
る場合にもウェハごとにシリコン膜のリン濃度や膜厚が
ばらついてしまうことを少なくすることができる。
不純物と酸素とを含むシリコン膜を、不純物を含むガス
と酸化性のガスとシリコンを含むガスとから成る混合ガ
スからＬＰ−ＣＶＤ法で成長させることによって、所望
の抵抗値のシリコン膜を少ない工程数で形成できるし、
１台のＬＰ−ＣＶＤ装置で複数のウェハを同時に加工す
る場合にもウェハごとにシリコン膜のリン濃度や膜厚が
ばらついてしまうことを少なくすることができる。
【００４５】また、本発明によれば、ポリシリコン中に
酸素があり部分的にシリコンの酸化物が形成されている
ので、電極形成後の熱処理によってポリシリコン中のリ
ン等の不純物がシリコン基板中または他の配線電極へ拡
散してデバイスに悪影響を及ぼすのを防ぐことができ
る。
酸素があり部分的にシリコンの酸化物が形成されている
ので、電極形成後の熱処理によってポリシリコン中のリ
ン等の不純物がシリコン基板中または他の配線電極へ拡
散してデバイスに悪影響を及ぼすのを防ぐことができ
る。
【図１】本発明による製造方法の一実施例を実現するＬ
Ｐ−ＣＶＤ装置の概略図である。
Ｐ−ＣＶＤ装置の概略図である。
【図２】本発明の方法で成長させたポリシリコン膜の抵
抗値と酸素濃度との関係を示す図である。
抗値と酸素濃度との関係を示す図である。
【図３】本発明の方法によって形成したポリシリコンを
抵抗体として用いた場合の断面図を示す。
抵抗体として用いた場合の断面図を示す。
【図４】本発明の方法によって形成したポリシリコンを
容量部に適用する場合の断面図を示し、（ａ）、
（ｂ）、（ｃ）、（ｄ）はその製造工程を示す。
容量部に適用する場合の断面図を示し、（ａ）、
（ｂ）、（ｃ）、（ｄ）はその製造工程を示す。
【図５】図４（ｄ）における上部電極および下部電極の
シリコン基板からの距離と酸素濃度との関係の一例を示
した図である。
シリコン基板からの距離と酸素濃度との関係の一例を示
した図である。
【図６】不純物を添加したポリシリコンを成膜するため
の従来のＣＶＤ装置の概略図である。
の従来のＣＶＤ装置の概略図である。
１ 炉体 ２ ヒータ ３ アウターチューブ ４ インナーチューブ ５ ボート ６ ウェハ ７ ボート用エレベータ ８ 排気管 ９ ポンプ １０、１１、１２、１３ ガス導入管
Claims (5)
- 【請求項１】 基板上に不純物と酸素とを含む第１のシ
リコン層を設け、該第１のシリコン層の上部に容量絶縁
膜を設け、該容量絶縁膜の上部に不純物と酸素とを含む
第２のシリコン層を設けた半導体装置の製造方法におい
て、少なくとも不純物を含むガスと、酸化性のガスと、
シリコンを含むガスとから成る混合ガスを用いて前記第
１および第２シリコン層を気相成長させて形成する際、
前記第１および第２のシリコン層の一方または両方の内
部で前記容量絶縁膜に接する側の酸素濃度よりもその反
対側の酸素濃度の方が高くなるようにしたことを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記不純物を含むガスが、ＰＨ３ガス、
Ｂ２Ｈ６ガス、ＡｓＨ３ガスのうちのいずれかであるこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記シリコンを含むガスが、ＳｉＨ４ガ
ス、Ｓｉ２Ｈ６ガス、Ｓｉ３Ｈ８ガスのうちのいずれか
であることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項４】 前記酸化性のガスがＮ２Ｏガスであるこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項５】 基板上に不純物と酸素とを含む第１のシ
リコン層を設け、該第１のシリコン層の上部に容量絶縁
膜を設け、該容量絶縁膜の上部に不純物と酸素とを含む
第２のシリコン層を設けた半導体装置において、前記第
１および第２のシリコン層の一方または両方の内部で前
記容量絶縁膜に接する側の酸素濃度よりもその反対側の
酸素濃度の方が高くなるようにしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318927A JP2812166B2 (ja) | 1993-11-25 | 1993-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318927A JP2812166B2 (ja) | 1993-11-25 | 1993-11-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147238A JPH07147238A (ja) | 1995-06-06 |
| JP2812166B2 true JP2812166B2 (ja) | 1998-10-22 |
Family
ID=18104542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5318927A Expired - Fee Related JP2812166B2 (ja) | 1993-11-25 | 1993-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812166B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108179468A (zh) * | 2016-12-08 | 2018-06-19 | 有研半导体材料有限公司 | 一种用于硅基多晶硅薄膜淀积的装置和方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024180B2 (ja) * | 1980-09-18 | 1985-06-11 | 株式会社半導体エネルギ−研究所 | 被膜作製方法 |
| JPS57132331A (en) * | 1981-02-06 | 1982-08-16 | Ricoh Co Ltd | Chemical vapor deposition and device therefor |
| JPS5867022A (ja) * | 1981-10-16 | 1983-04-21 | Sanyo Electric Co Ltd | アモルフアスシリコン感光体の形成方法 |
| JPS59131513A (ja) * | 1983-01-17 | 1984-07-28 | Toshiba Corp | アモルフアスシリコン膜の形成方法 |
| JPH0645895B2 (ja) * | 1985-12-26 | 1994-06-15 | キヤノン株式会社 | 堆積膜形成装置 |
| JPH01191446A (ja) * | 1988-01-27 | 1989-08-01 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH02219222A (ja) * | 1989-02-20 | 1990-08-31 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-11-25 JP JP5318927A patent/JP2812166B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147238A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873205A (en) | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric | |
| US5521108A (en) | Process for making a conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure | |
| US20060289902A1 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| US5714415A (en) | Method of forming thin semiconductor film | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| US5093700A (en) | Single gate structure with oxide layer therein | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| JP2812166B2 (ja) | 半導体装置の製造方法 | |
| KR100250020B1 (ko) | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) | |
| JP2671607B2 (ja) | 半導体装置及びその製造方法 | |
| GB2137019A (en) | Semiconductor Device and Method for Manufacturing | |
| KR20000035372A (ko) | 반도체장치 제조방법 | |
| JPS6155250B2 (ja) | ||
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH06314661A (ja) | 半導体薄膜の形成方法 | |
| JPH0583173B2 (ja) | ||
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| KR100268124B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| JP3226251B2 (ja) | 半導体装置の製造方法 | |
| JPH0154866B2 (ja) | ||
| JPH08250507A (ja) | 半導体膜の堆積方法 | |
| JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 | |
| EP0434383B1 (en) | Semiconductor device gate structure with oxide layer therein |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| LAPS | Cancellation because of no payment of annual fees |