JP2809826B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2809826B2 JP2809826B2 JP2173182A JP17318290A JP2809826B2 JP 2809826 B2 JP2809826 B2 JP 2809826B2 JP 2173182 A JP2173182 A JP 2173182A JP 17318290 A JP17318290 A JP 17318290A JP 2809826 B2 JP2809826 B2 JP 2809826B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- forming
- insulating film
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 82
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000005530 etching Methods 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 38
- 238000001020 plasma etching Methods 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 238000001039 wet etching Methods 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000011109 contamination Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 176
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 239000010409 thin film Substances 0.000 description 9
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 8
- 229910021339 platinum silicide Inorganic materials 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体基板と金属膜からなるショットキ接
合を有する半導体装置の製造方法に関するものである。
合を有する半導体装置の製造方法に関するものである。
第５図は従来のショットキバリアダイオード（Schott
ky Barrir Diode;SBD）の製造方法を示す断面図であ
る。
ky Barrir Diode;SBD）の製造方法を示す断面図であ
る。
図において、１は半導体基板、２は半導体基板１上に
形成された絶縁膜、３はショットキバリアダイオードの
一方の電極を形成する金属膜、７は絶縁膜２の開口部で
ある。ここではショットキバリアダイオードの他方の電
極は省略している。
形成された絶縁膜、３はショットキバリアダイオードの
一方の電極を形成する金属膜、７は絶縁膜２の開口部で
ある。ここではショットキバリアダイオードの他方の電
極は省略している。
次にこのショットキダイオードの製造方法について第
５図（ａ）〜（ｄ）を用いて説明する。
５図（ａ）〜（ｄ）を用いて説明する。
第５図（ａ）は半導体基板１を示している。この半導
体基板としては例えばシリコン単結晶などが使用され
る。
体基板としては例えばシリコン単結晶などが使用され
る。
次に第５図（ｂ）に示すように半導体基板１上に熱酸
化あるいは化学気相成長法（Chemical Vapor Depositio
n;CVD）法により絶縁膜２を形成する。絶縁膜２として
は酸化硅素膜（SiO2）などを使用することができる。
化あるいは化学気相成長法（Chemical Vapor Depositio
n;CVD）法により絶縁膜２を形成する。絶縁膜２として
は酸化硅素膜（SiO2）などを使用することができる。
次に第５図（ｃ）に示すように、基板上のショットキ
バリアダイオードを形成する場所に対応して絶縁膜２に
開口部７を形成する。この開口部の形成方法としては、
絶縁膜がSiO2膜であればSiO2膜上にフォトレジスタ膜の
パターンを写真製版によって形成し、このフォトレジス
ト膜をマスク材として弗酸溶液によってSiO2膜を食刻す
ることにより容易に行なうことができる。この食刻後
に、フォトレジストを硫酸あるいは酸素プラズマなどに
より除去することによりSiO2膜に開口部７が形成され
る。
バリアダイオードを形成する場所に対応して絶縁膜２に
開口部７を形成する。この開口部の形成方法としては、
絶縁膜がSiO2膜であればSiO2膜上にフォトレジスタ膜の
パターンを写真製版によって形成し、このフォトレジス
ト膜をマスク材として弗酸溶液によってSiO2膜を食刻す
ることにより容易に行なうことができる。この食刻後
に、フォトレジストを硫酸あるいは酸素プラズマなどに
より除去することによりSiO2膜に開口部７が形成され
る。
そして、第５図（ｄ）に示すように絶縁膜２の開口部
７に露出した半導体基板上に金属薄膜層３を形成するこ
とによりショットキバリアダイオードが製作される。こ
の金属薄膜３の形成方法としては電子ビーム蒸着法やス
パッタ法が使用できる。
７に露出した半導体基板上に金属薄膜層３を形成するこ
とによりショットキバリアダイオードが製作される。こ
の金属薄膜３の形成方法としては電子ビーム蒸着法やス
パッタ法が使用できる。
また、金属膜として例えば白金シリサイドを使用し、
半導体基板１としてシリコンを使用する場合は、白金膜
を全面に形成した後に熱処理を加えることによりシリコ
ンと接している白金はシリサイド化し、白金シリサイド
を形成するので、熱処理後に王水に浸漬することにより
絶縁膜２上のシリサイド化されていない白金は王水に溶
解し、シリコン基板が露出している開口部にのみ選択的
にショットキ接合の金属側電極を形成することができ
る。
半導体基板１としてシリコンを使用する場合は、白金膜
を全面に形成した後に熱処理を加えることによりシリコ
ンと接している白金はシリサイド化し、白金シリサイド
を形成するので、熱処理後に王水に浸漬することにより
絶縁膜２上のシリサイド化されていない白金は王水に溶
解し、シリコン基板が露出している開口部にのみ選択的
にショットキ接合の金属側電極を形成することができ
る。
ショットキダイオードは半導体基板の表面とそれに接
する金属膜を接合とする素子であるので、半導体の表面
の状態や表面近傍の半導体基板の結晶性によって大きな
影響を受ける。したがって、半導体基板１上への絶縁膜
２の形成、絶縁膜２の開口部の形成、ショットキダイオ
ードの金属側電極３の形成の各工程については汚染やダ
メージの少ないプロセスを使う必要がある。
する金属膜を接合とする素子であるので、半導体の表面
の状態や表面近傍の半導体基板の結晶性によって大きな
影響を受ける。したがって、半導体基板１上への絶縁膜
２の形成、絶縁膜２の開口部の形成、ショットキダイオ
ードの金属側電極３の形成の各工程については汚染やダ
メージの少ないプロセスを使う必要がある。
従来からある湿式食刻法は、化学薬品を使った液相−
固相界面における化学反応を利用して物質を除去する方
法であり、材料間の食刻選択比，処理能力が大きく、ま
た、基板へのダメージがほとんどないことが特徴がある
が、この方式をパターンの形成に用いた場合にはエッチ
ングマスクの下への溶液の回り込みによるエッヂングの
進行，いわゆる横方向の食刻が生じやすく、特に、半導
体装置を構成する各種の膜に対する密着性に劣るレジス
トを使用した場合にはこのような横方向の食刻は避ける
ことができない。
固相界面における化学反応を利用して物質を除去する方
法であり、材料間の食刻選択比，処理能力が大きく、ま
た、基板へのダメージがほとんどないことが特徴がある
が、この方式をパターンの形成に用いた場合にはエッチ
ングマスクの下への溶液の回り込みによるエッヂングの
進行，いわゆる横方向の食刻が生じやすく、特に、半導
体装置を構成する各種の膜に対する密着性に劣るレジス
トを使用した場合にはこのような横方向の食刻は避ける
ことができない。
また、第５図のショットキバリアダイオードをIC化す
る場合には、寄生容量の低減を図るために絶縁膜２の膜
厚を１μｍ程度に形成しなければならず、このような厚
い絶縁膜に湿式食刻法を用いて開口部を形成する場合に
は、上述の横方向の食刻が顕著に現れ、微細なパターン
が得られないという問題がある。
る場合には、寄生容量の低減を図るために絶縁膜２の膜
厚を１μｍ程度に形成しなければならず、このような厚
い絶縁膜に湿式食刻法を用いて開口部を形成する場合に
は、上述の横方向の食刻が顕著に現れ、微細なパターン
が得られないという問題がある。
近年の半導体装置の製造プロセスは食刻工程のドライ
プロセス化が進行しており、単結晶や多結晶のシリコン
やSiO2膜、アルミニウム膜などのドライ食刻が実用され
ている。ドライプロセスの食刻は反応性イオンエッチン
グ（Reactive Ion Etching;RIE）を利用した方法の開発
が進められている。
プロセス化が進行しており、単結晶や多結晶のシリコン
やSiO2膜、アルミニウム膜などのドライ食刻が実用され
ている。ドライプロセスの食刻は反応性イオンエッチン
グ（Reactive Ion Etching;RIE）を利用した方法の開発
が進められている。
この方法によれば、反応性イオンが基板表面に対して
垂直に加速されて食刻反応が起こるため、横方向の食刻
量が少なくマスクパターンの寸法に忠実な食刻が可能に
なると、半導体装置を構成する各種の膜に対する密着性
に劣るレジストでも使用できる範囲が広がること、パタ
ーンの微細化への適応性が高いことが特徴であり、また
これらの結果としてポジ型レジストを使用することが可
能であり、写真製版における露光機としてステップアン
ドリピート型の装置を使用できることから半導体装置に
おける各種の膜を順次フォトレジストをマスク材として
加工していく場合におけるマスク合わせ精度が向上する
ことなどの特徴がある。
垂直に加速されて食刻反応が起こるため、横方向の食刻
量が少なくマスクパターンの寸法に忠実な食刻が可能に
なると、半導体装置を構成する各種の膜に対する密着性
に劣るレジストでも使用できる範囲が広がること、パタ
ーンの微細化への適応性が高いことが特徴であり、また
これらの結果としてポジ型レジストを使用することが可
能であり、写真製版における露光機としてステップアン
ドリピート型の装置を使用できることから半導体装置に
おける各種の膜を順次フォトレジストをマスク材として
加工していく場合におけるマスク合わせ精度が向上する
ことなどの特徴がある。
ところが、このようなRIE法は、反応性イオンを被食
刻膜に衝突させて食刻を行なうのでイオンの衝突に伴う
ダメージの発生や、食刻に関与しないイオンの付着によ
る汚染などの問題点がある。
刻膜に衝突させて食刻を行なうのでイオンの衝突に伴う
ダメージの発生や、食刻に関与しないイオンの付着によ
る汚染などの問題点がある。
ショットキバリアダイオードは先に述べたように、半
導体表面とそれに接触する金属の界面の接合を利用した
素子であることから表面の汚染や表面付近の欠陥に非常
に弱く、得に白金シリサイドとシリコンのショットキバ
イアダイオードを使用した赤外線検出素子のように白金
シリサイドの極薄膜（〜50Å）を使用する装置では、シ
リサイドとシリコンの界面がシリコン表面の影響を受け
やすく、このようなシリコン基板のダメージにより赤外
線検出が不可能になるなどの問題があり、従来の技術で
は基板１上に形成した絶縁膜２の開口に、RIEを使用す
ることは不可能であった。
導体表面とそれに接触する金属の界面の接合を利用した
素子であることから表面の汚染や表面付近の欠陥に非常
に弱く、得に白金シリサイドとシリコンのショットキバ
イアダイオードを使用した赤外線検出素子のように白金
シリサイドの極薄膜（〜50Å）を使用する装置では、シ
リサイドとシリコンの界面がシリコン表面の影響を受け
やすく、このようなシリコン基板のダメージにより赤外
線検出が不可能になるなどの問題があり、従来の技術で
は基板１上に形成した絶縁膜２の開口に、RIEを使用す
ることは不可能であった。
また、上述した湿式食刻法とRIE法とを併用し、絶縁
膜２の途中までRIEにより穴を堀り、その後、湿式食刻
法で開口部を設ける方法が考えられるが、この方法は、
RIEによる食刻速度が圧力等の処理条件によって容易に
変動し、コントロールしにくく、被食刻物全体における
食刻速度のウエハ面内での均一性の悪さ、被食刻物の膜
厚の不均一性や膜厚の変動等が原因で、第６図に示すよ
うにRIEにより形成した絶縁膜２の開口部7a〜7dの深さ
にバラツキが生じ、これによりその後の湿式食刻を均一
に行うことができないという問題があった。
膜２の途中までRIEにより穴を堀り、その後、湿式食刻
法で開口部を設ける方法が考えられるが、この方法は、
RIEによる食刻速度が圧力等の処理条件によって容易に
変動し、コントロールしにくく、被食刻物全体における
食刻速度のウエハ面内での均一性の悪さ、被食刻物の膜
厚の不均一性や膜厚の変動等が原因で、第６図に示すよ
うにRIEにより形成した絶縁膜２の開口部7a〜7dの深さ
にバラツキが生じ、これによりその後の湿式食刻を均一
に行うことができないという問題があった。
以上のように、従来の半導体装置の製造方法では、基
板上の絶縁膜に開口部を形成するのに、湿式食刻法を用
いた場合には横方向の食刻の進行により微細なパターン
が得られないという問題があり、また、RIE法はショッ
トキ接合の界面の基板表面にダメージを与え、素子の特
性を劣化させることから、ショットキバリアダイオード
の製造には不向きであるという問題があり、またさらに
絶縁膜の開口部形成にRIE法と湿式食刻法を併用する方
法では、RIE法による食刻がウエハ内に均一に行うこと
ができず、その後の湿式食刻工程を制御性よく行うこと
ができないという問題があった。
板上の絶縁膜に開口部を形成するのに、湿式食刻法を用
いた場合には横方向の食刻の進行により微細なパターン
が得られないという問題があり、また、RIE法はショッ
トキ接合の界面の基板表面にダメージを与え、素子の特
性を劣化させることから、ショットキバリアダイオード
の製造には不向きであるという問題があり、またさらに
絶縁膜の開口部形成にRIE法と湿式食刻法を併用する方
法では、RIE法による食刻がウエハ内に均一に行うこと
ができず、その後の湿式食刻工程を制御性よく行うこと
ができないという問題があった。
この発明は上記のような問題点を解消するためになさ
れたもので、基板上にショットキ接触の金属層を形成す
るための開口部を設けるにあたって、半導体基板表面を
汚染，損傷することなく、パターン精度よく開口部が形
成でき、再現性よく高精度に基板上に該基板とショット
キ接合を有する金属層を形成できる半導体装置の製造方
法を提供することを目的とする。
れたもので、基板上にショットキ接触の金属層を形成す
るための開口部を設けるにあたって、半導体基板表面を
汚染，損傷することなく、パターン精度よく開口部が形
成でき、再現性よく高精度に基板上に該基板とショット
キ接合を有する金属層を形成できる半導体装置の製造方
法を提供することを目的とする。
この発明に係る半導体装置の製造方法は、半導体基板
表面に、MOSトランジスタ領域と、ショットキバリアダ
イオード領域とを有する半導体装置の製造方法におい
て、半導体基板上に薄い第１の絶縁膜を形成する工程
と、該第１の絶縁膜上の，上記MOSトランジスタ領域と
上記ショットキバリアダイオード領域とに、第１の絶縁
膜と食刻速度が異なる第２の膜を形成する工程と、該第
２の膜を形成した後、上記MOSトランジスタ領域にソー
ス，ドレイン領域を形成する工程と、該ソース，ドレイ
ン領域を形成した後、第２の膜上に、該第２の膜と食刻
速度が異なる第３の絶縁膜を形成する工程と、微細加工
が可能な乾式の第１の食刻により、上記ショットキバリ
アダイオード領域における第３の絶縁膜の一部に開口部
を形成し、上記第２の膜を露出させる工程と、微細加工
が可能でかつ、低損傷，低汚染の乾式あるいは湿式の第
２の食刻により、上記ショットキバリアダイオード領域
において、上記第３の絶縁膜をマスク材として上記開口
部に露出している第２の膜を食刻し、上記第１の絶縁膜
を露出させる工程と、上記半導体基板への損傷，汚染が
ない湿式あるいは乾式の第３の食刻により、上記ショッ
トキバリアダイオード領域において、上記開口部に露出
している上記第１の絶縁膜を食刻し、上記半導体基板表
面を露出させる工程と、上記開口部に露出した半導体基
板上に、基板とショットキー接合をなす金属膜を形成す
る工程とを含むことを特徴とするものである。
表面に、MOSトランジスタ領域と、ショットキバリアダ
イオード領域とを有する半導体装置の製造方法におい
て、半導体基板上に薄い第１の絶縁膜を形成する工程
と、該第１の絶縁膜上の，上記MOSトランジスタ領域と
上記ショットキバリアダイオード領域とに、第１の絶縁
膜と食刻速度が異なる第２の膜を形成する工程と、該第
２の膜を形成した後、上記MOSトランジスタ領域にソー
ス，ドレイン領域を形成する工程と、該ソース，ドレイ
ン領域を形成した後、第２の膜上に、該第２の膜と食刻
速度が異なる第３の絶縁膜を形成する工程と、微細加工
が可能な乾式の第１の食刻により、上記ショットキバリ
アダイオード領域における第３の絶縁膜の一部に開口部
を形成し、上記第２の膜を露出させる工程と、微細加工
が可能でかつ、低損傷，低汚染の乾式あるいは湿式の第
２の食刻により、上記ショットキバリアダイオード領域
において、上記第３の絶縁膜をマスク材として上記開口
部に露出している第２の膜を食刻し、上記第１の絶縁膜
を露出させる工程と、上記半導体基板への損傷，汚染が
ない湿式あるいは乾式の第３の食刻により、上記ショッ
トキバリアダイオード領域において、上記開口部に露出
している上記第１の絶縁膜を食刻し、上記半導体基板表
面を露出させる工程と、上記開口部に露出した半導体基
板上に、基板とショットキー接合をなす金属膜を形成す
る工程とを含むことを特徴とするものである。
本発明にいては、第１の絶縁膜上に第１の絶縁膜とは
食刻速度が異なる第２の膜を形成し、その上に第２の膜
とは食刻速度が異なる第３の絶縁膜を形成し、これらの
膜を上記の第１ないし第３の食刻法により順次食刻して
基板上に金属膜を形成するための開口部を設けるように
したので、まず、第１の食刻により第３の絶縁膜を食刻
する際には第２の膜がストッパとして働き、第１の絶縁
膜の選択的食刻が可能となり、パターン制御性に優れた
微細な開口部が得られ、さらに、第２の食刻により第２
の膜を食刻する場合には第３及び第１の絶縁膜がマスク
及びストッパとして働くので第２の膜を第３及び第１の
絶縁膜に対して選択的に食刻することが可能となり、第
３の絶縁膜の開口部に忠実に第１の絶縁膜に損傷を与え
ることなく開口部が形成できる。そして最後に第１の絶
縁膜を食刻するに際しては、薄い第１の絶縁膜を基板と
の選択性をもつ湿式あるいは乾式の食刻による食刻する
ので、基板表面に汚染，損傷を与えることなくパターン
制御性よく食刻が行え、基板上に設計通りの寸法を有す
る開口部が制御性，再現性よく得られる。
食刻速度が異なる第２の膜を形成し、その上に第２の膜
とは食刻速度が異なる第３の絶縁膜を形成し、これらの
膜を上記の第１ないし第３の食刻法により順次食刻して
基板上に金属膜を形成するための開口部を設けるように
したので、まず、第１の食刻により第３の絶縁膜を食刻
する際には第２の膜がストッパとして働き、第１の絶縁
膜の選択的食刻が可能となり、パターン制御性に優れた
微細な開口部が得られ、さらに、第２の食刻により第２
の膜を食刻する場合には第３及び第１の絶縁膜がマスク
及びストッパとして働くので第２の膜を第３及び第１の
絶縁膜に対して選択的に食刻することが可能となり、第
３の絶縁膜の開口部に忠実に第１の絶縁膜に損傷を与え
ることなく開口部が形成できる。そして最後に第１の絶
縁膜を食刻するに際しては、薄い第１の絶縁膜を基板と
の選択性をもつ湿式あるいは乾式の食刻による食刻する
ので、基板表面に汚染，損傷を与えることなくパターン
制御性よく食刻が行え、基板上に設計通りの寸法を有す
る開口部が制御性，再現性よく得られる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の半導体装置の製造方法の一実施例に
よる製造方法を示す。
よる製造方法を示す。
図において、１はシリコン基板、2,21は酸化硅素膜、
３はショットキバリアダイオードの金属側電極としての
白金シリサイド、４は多結晶シリコン、７は酸化珪素膜
の開口部である。
３はショットキバリアダイオードの金属側電極としての
白金シリサイド、４は多結晶シリコン、７は酸化珪素膜
の開口部である。
次に製造方法について第１図（ａ）〜（ｈ）を用いて
説明する。
説明する。
まず、シリコン基板１に酸化硅素膜（SiO2）２を形成
する。この酸化硅素膜２は熱酸化法やCVD法によって形
成すれば良く、膜厚としては500Å〜1000Å程度で十分
である（第１図（ａ），（ｂ））。
する。この酸化硅素膜２は熱酸化法やCVD法によって形
成すれば良く、膜厚としては500Å〜1000Å程度で十分
である（第１図（ａ），（ｂ））。
次にこの酸化硅素膜２上に多結晶シリコン膜４を形成
する。多結晶シリコン膜４の形成にはCVD法を使用し、
膜厚としては例えば0.5μｍ程度のものとする（第１図
（ｃ））。
する。多結晶シリコン膜４の形成にはCVD法を使用し、
膜厚としては例えば0.5μｍ程度のものとする（第１図
（ｃ））。
次に、多結晶シリコン膜４上に酸化硅素膜21をCVD法
などによって形成する。この酸化硅素膜21は使用目的に
よって燐ガラス膜（PSG）やボロン−燐ガラス膜（BPS
G）などの膜でも良い。この膜厚は使用目的によっても
異なるが、最低１μｍは必要である（第１図（ｄ））。
などによって形成する。この酸化硅素膜21は使用目的に
よって燐ガラス膜（PSG）やボロン−燐ガラス膜（BPS
G）などの膜でも良い。この膜厚は使用目的によっても
異なるが、最低１μｍは必要である（第１図（ｄ））。
次に、酸化珪素膜21上にフォトレジスト膜（図示せ
ず）を形成し、フォトレジスト膜をマスクに酸化硅素膜
21をRIE法によって食刻する。このRIE法の条件として
は、例えばCHF3,CCl2F2,CBrF3,C2F4等のフロン系のガス
を用い、圧力10-2Torr、電力400〜500W、プラズマ周波
数13.56M Hzで行う。このような条件では多結晶シリコ
ン４と酸化珪素21に選択性を持たせることができ、例え
ばCHF3ガスを使用すれば、多結晶シリコン４の食刻速度
は酸化珪素膜21に対して10分の１程度となる。このよう
に、食刻に選択性を持たせることにより、RIE工程にお
いて、多結晶シリコン４はストッパとなり食刻はこの層
で停止する。また、食刻にドライプロセスを用いること
から、酸化硅素膜21とフォトレジストの密着性が強くな
くても横方向の食刻が発生せずにフォトレジストのパタ
ーンに忠実な開口７を設けることができる。さらに、フ
ォトレジストの密着性が強くなくても良いことから高解
像度のポジ型レジストとステップアンドリピート方式の
露光機の使用が可能となり微細化および高精度マスク合
わせが可能となる（第１図（ｅ））。
ず）を形成し、フォトレジスト膜をマスクに酸化硅素膜
21をRIE法によって食刻する。このRIE法の条件として
は、例えばCHF3,CCl2F2,CBrF3,C2F4等のフロン系のガス
を用い、圧力10-2Torr、電力400〜500W、プラズマ周波
数13.56M Hzで行う。このような条件では多結晶シリコ
ン４と酸化珪素21に選択性を持たせることができ、例え
ばCHF3ガスを使用すれば、多結晶シリコン４の食刻速度
は酸化珪素膜21に対して10分の１程度となる。このよう
に、食刻に選択性を持たせることにより、RIE工程にお
いて、多結晶シリコン４はストッパとなり食刻はこの層
で停止する。また、食刻にドライプロセスを用いること
から、酸化硅素膜21とフォトレジストの密着性が強くな
くても横方向の食刻が発生せずにフォトレジストのパタ
ーンに忠実な開口７を設けることができる。さらに、フ
ォトレジストの密着性が強くなくても良いことから高解
像度のポジ型レジストとステップアンドリピート方式の
露光機の使用が可能となり微細化および高精度マスク合
わせが可能となる（第１図（ｅ））。
次に酸化珪素膜の開口部７に露出している多結晶シリ
コン膜４を通常のプラズマ食刻法で食刻する。CF4等の
ガスを使用したプラズマ食刻は酸化硅素膜に対する選択
性が高いことから上部の酸化硅素膜21は多結晶シリコン
の食刻に対するマスク材として働き、下部の酸化硅素膜
２は食刻のストッパ材として働く。プラズマ食刻法の条
件は例えば、上記のCF4ガスを用いた場合、圧力10-2Tor
r、電力200W、プラズマ周波数13.56M Hzとする。このよ
うな通常のプラズマ食刻法は、上記RIE法に比較してウ
エットのガスの反応によって食刻が進行するのでストッ
パ材としての酸化珪素膜２表面にほとんどダメージを与
えることなく、しかもRIE同様にドライプロセスである
ので、開口部７の開口サイズに忠実に食刻できる（第１
図（ｆ））。
コン膜４を通常のプラズマ食刻法で食刻する。CF4等の
ガスを使用したプラズマ食刻は酸化硅素膜に対する選択
性が高いことから上部の酸化硅素膜21は多結晶シリコン
の食刻に対するマスク材として働き、下部の酸化硅素膜
２は食刻のストッパ材として働く。プラズマ食刻法の条
件は例えば、上記のCF4ガスを用いた場合、圧力10-2Tor
r、電力200W、プラズマ周波数13.56M Hzとする。このよ
うな通常のプラズマ食刻法は、上記RIE法に比較してウ
エットのガスの反応によって食刻が進行するのでストッ
パ材としての酸化珪素膜２表面にほとんどダメージを与
えることなく、しかもRIE同様にドライプロセスである
ので、開口部７の開口サイズに忠実に食刻できる（第１
図（ｆ））。
その後、開口部に露出している酸化硅素膜２を湿式食
刻によって除去して開口し、基板１の表面を露出させ
る。この湿式食刻法の食刻液としては弗酸系の水溶液、
例えば弗酸水溶液，あるいは弗酸と弗化アンモニウムと
の混合水溶液等を使用すると効果的であり、単結晶シリ
コン基板１に対して大きな選択比でもって酸化硅素膜の
みを食刻することができる。このとき多結晶シリコン４
はマスク材として働く。また、酸化硅素膜２が500Å〜1
000Åとかなり薄いことから、この程度の薄さのもので
は湿式食刻法で問題となっていた横方向の食刻量がほと
んどなく実用上問題とはならない。よって湿式食刻法に
よると基板表面に汚染や損傷を与えることなく、かつ、
開口部の寸法を忠実に実現できる。またこの酸化珪素膜
２の食刻には弗酸系の水溶液の他に無水弗酸ガスによる
乾式食刻を使用することもできる。
刻によって除去して開口し、基板１の表面を露出させ
る。この湿式食刻法の食刻液としては弗酸系の水溶液、
例えば弗酸水溶液，あるいは弗酸と弗化アンモニウムと
の混合水溶液等を使用すると効果的であり、単結晶シリ
コン基板１に対して大きな選択比でもって酸化硅素膜の
みを食刻することができる。このとき多結晶シリコン４
はマスク材として働く。また、酸化硅素膜２が500Å〜1
000Åとかなり薄いことから、この程度の薄さのもので
は湿式食刻法で問題となっていた横方向の食刻量がほと
んどなく実用上問題とはならない。よって湿式食刻法に
よると基板表面に汚染や損傷を与えることなく、かつ、
開口部の寸法を忠実に実現できる。またこの酸化珪素膜
２の食刻には弗酸系の水溶液の他に無水弗酸ガスによる
乾式食刻を使用することもできる。
その後、第１図（ｈ）に示すように、絶縁膜２の開口
部７に露出した半導体基板１上に金属薄膜層３を形成す
ることによりショットキ接合を形成する。この金属薄膜
３の形成方法としては電子ビーム蒸着法やスパッタ法等
が使用できる。
部７に露出した半導体基板１上に金属薄膜層３を形成す
ることによりショットキ接合を形成する。この金属薄膜
３の形成方法としては電子ビーム蒸着法やスパッタ法等
が使用できる。
また、金属膜として例えば白金シリサイド３を使用す
る場合は、白金膜を基板全面に形成した後に熱処理を加
えることによりシリコンと接している白金をシリサイド
化して白金シリサイド３を形成し、熱処理後に王水に浸
漬することにより絶縁膜２上のシリサイド化されていな
い白金は王水に溶解し、シリコン基板が露出している開
口部にのみ選択的にショットキ接合の金属側電極を形成
することができる。
る場合は、白金膜を基板全面に形成した後に熱処理を加
えることによりシリコンと接している白金をシリサイド
化して白金シリサイド３を形成し、熱処理後に王水に浸
漬することにより絶縁膜２上のシリサイド化されていな
い白金は王水に溶解し、シリコン基板が露出している開
口部にのみ選択的にショットキ接合の金属側電極を形成
することができる。
以上のように、本実施例によれば、従来の絶縁膜を３
層構造とし、まず、第１層目の膜として薄い酸化珪素膜
２を設け、さらに第２層目の膜として第１層目の膜と食
刻選択性を有する多結晶シリコン膜４を設け、第３層目
の膜として第２層目の膜と食刻法選択性を有する厚い酸
化珪素膜21を形成し、３層目の酸化珪素膜21に多結晶シ
リコン膜をストッパ層としてパターン再現性のよいRIE
法等により開口部７を形成し、該開口部に相当する多結
晶シリコン４を酸化珪素膜２をストッパー層としてパタ
ーン再現性がよく、しかも酸化珪素膜にダメージを与え
ることのないプラズマ食刻法,ECRを用いた反応性イオン
ビーム食刻法ング等により食刻し、さらに薄い第１層目
の酸化珪素膜２は基板表面へのダメージがない湿式食刻
法あるいは乾式食刻法により食刻し、該開口部にショッ
トキ接合を形成する金属薄膜を設けるようにしたので、
半導体基板表面の汚染や損傷を避けて精度の良いショッ
トキ接合を製作できる。
層構造とし、まず、第１層目の膜として薄い酸化珪素膜
２を設け、さらに第２層目の膜として第１層目の膜と食
刻選択性を有する多結晶シリコン膜４を設け、第３層目
の膜として第２層目の膜と食刻法選択性を有する厚い酸
化珪素膜21を形成し、３層目の酸化珪素膜21に多結晶シ
リコン膜をストッパ層としてパターン再現性のよいRIE
法等により開口部７を形成し、該開口部に相当する多結
晶シリコン４を酸化珪素膜２をストッパー層としてパタ
ーン再現性がよく、しかも酸化珪素膜にダメージを与え
ることのないプラズマ食刻法,ECRを用いた反応性イオン
ビーム食刻法ング等により食刻し、さらに薄い第１層目
の酸化珪素膜２は基板表面へのダメージがない湿式食刻
法あるいは乾式食刻法により食刻し、該開口部にショッ
トキ接合を形成する金属薄膜を設けるようにしたので、
半導体基板表面の汚染や損傷を避けて精度の良いショッ
トキ接合を製作できる。
なお、上記実施例では、３層目の酸化珪素膜21の食刻
にRIE法を用いた場合について示したが、これはフォト
レジストの開口部の形状に忠実に食刻が進行し、微細加
工が可能なドライプロセスの食刻法であればよく、この
ような特徴を有するものであればRIE法に限らず、他の
方法でもよい。
にRIE法を用いた場合について示したが、これはフォト
レジストの開口部の形状に忠実に食刻が進行し、微細加
工が可能なドライプロセスの食刻法であればよく、この
ような特徴を有するものであればRIE法に限らず、他の
方法でもよい。
また、上記実施例では２層目の多結晶シリコン膜４に
プラズマ食刻法で食刻する場合について示したが、この
工程での食刻は、ストッパー層としての第１層目の酸化
珪素膜２の表面にダメージを与えずに、パターン寸法通
りに食刻が進行するような食刻法であればよく、例え
ば、他の例としてECR形イオン源の反応性イオンビーム
食刻法がある。この方法では特に低損傷，低汚染で食刻
が実現できる。
プラズマ食刻法で食刻する場合について示したが、この
工程での食刻は、ストッパー層としての第１層目の酸化
珪素膜２の表面にダメージを与えずに、パターン寸法通
りに食刻が進行するような食刻法であればよく、例え
ば、他の例としてECR形イオン源の反応性イオンビーム
食刻法がある。この方法では特に低損傷，低汚染で食刻
が実現できる。
また、上記実施例では１層目の酸化珪素膜２の食刻に
弗酸系の水溶液あるいは無水弗酸ガスを用いたが、本工
程の食刻は、基板表面に与える汚染，損傷が少ないこと
が必要条件であり、さらにこれに加えてパターン寸法の
変化の少な食刻であればなおよく、このような食刻を実
現できるものであれば他の方法でもあってもよい。
弗酸系の水溶液あるいは無水弗酸ガスを用いたが、本工
程の食刻は、基板表面に与える汚染，損傷が少ないこと
が必要条件であり、さらにこれに加えてパターン寸法の
変化の少な食刻であればなおよく、このような食刻を実
現できるものであれば他の方法でもあってもよい。
なお、上記実施例によるショットキダイオードの製造
方法においては、多結晶シリコン膜４を形成する工程が
１回追加されることになるが、IC内にショットキバリア
ダイオードを組み込む場合においては、MOS型トランジ
スタの製作工程において酸化硅素膜上にゲート電極とな
る多結晶シリコン膜を形成する工程が行なわれており、
上記の酸化硅素膜と多結晶シリコン膜を第１図における
２と４として使用することが可能であり、製造工程が複
雑になることはない。
方法においては、多結晶シリコン膜４を形成する工程が
１回追加されることになるが、IC内にショットキバリア
ダイオードを組み込む場合においては、MOS型トランジ
スタの製作工程において酸化硅素膜上にゲート電極とな
る多結晶シリコン膜を形成する工程が行なわれており、
上記の酸化硅素膜と多結晶シリコン膜を第１図における
２と４として使用することが可能であり、製造工程が複
雑になることはない。
以下、MOS型トランジスタとショットキバリアダイオ
ードとを基板上に同時に作製する一例について第２図
（ａ）〜（ｊ）を用いて説明する。図において、第１図
と同一符号は同一部分で、22は素子分離絶縁膜、4aは多
結晶シリコン膜、4bは多結晶シリコンゲート電極、６は
ｎ型領域、23はMOS型トランジスタ領域、24はショット
キバリアダイオード領域である。
ードとを基板上に同時に作製する一例について第２図
（ａ）〜（ｊ）を用いて説明する。図において、第１図
と同一符号は同一部分で、22は素子分離絶縁膜、4aは多
結晶シリコン膜、4bは多結晶シリコンゲート電極、６は
ｎ型領域、23はMOS型トランジスタ領域、24はショット
キバリアダイオード領域である。
まず、第２図（ａ）に示すように、ｐ型シリコン基板
を用意し、基板表面のMOSトランジスタ領域23とショッ
トキバリアダイオード領域24に500Å〜1000Å程度の薄
い酸化珪素膜２を形成すると同時にこれ以外の領域には
選択的に厚い素子分離用酸化珪素膜22を形成する（第２
図（ｂ））。
を用意し、基板表面のMOSトランジスタ領域23とショッ
トキバリアダイオード領域24に500Å〜1000Å程度の薄
い酸化珪素膜２を形成すると同時にこれ以外の領域には
選択的に厚い素子分離用酸化珪素膜22を形成する（第２
図（ｂ））。
次に基板全面にCVD法等により0.5μｍ程度の多結晶シ
リコン膜４を形成し（第２図（ｃ））、フォトレジスト
（図示せず）をマスクとする食刻によりショットキバリ
アダイオード領域24上に多結晶シリコン膜パターン4aを
形成するとともに、MOSトランジスタ領域23上にはゲー
ト電極パターン4bを形成する（第２図（ｄ））。
リコン膜４を形成し（第２図（ｃ））、フォトレジスト
（図示せず）をマスクとする食刻によりショットキバリ
アダイオード領域24上に多結晶シリコン膜パターン4aを
形成するとともに、MOSトランジスタ領域23上にはゲー
ト電極パターン4bを形成する（第２図（ｄ））。
そして、ゲート電極4bをマスクとするイオン注入法に
よりソース，ドレイン領域となるｎ型領域６をセルフア
ラインで形成する（第２図（ｅ））。
よりソース，ドレイン領域となるｎ型領域６をセルフア
ラインで形成する（第２図（ｅ））。
その後、全面にCVD法により酸化珪素膜21を１μｍ程
度堆積し（第２図（ｆ））、フォトレジストをマスクと
してショットキバリアダイオード領域24の酸化珪素膜を
RIE法により選択的に食刻し、開口部に多結晶シリコン
膜４を露出させる。この食刻は第１図（ｅ）の工程と同
様の方法による（第２図（ｇ））。
度堆積し（第２図（ｆ））、フォトレジストをマスクと
してショットキバリアダイオード領域24の酸化珪素膜を
RIE法により選択的に食刻し、開口部に多結晶シリコン
膜４を露出させる。この食刻は第１図（ｅ）の工程と同
様の方法による（第２図（ｇ））。
さらに、第１図（ｆ）の工程と同様の方法により、下
層の酸化珪素膜２をストッパとして酸化珪素膜21の開口
部に露出している多結晶シリコン膜4aをプラズマ食刻法
等の方法により食刻する（第２図（ｈ））。
層の酸化珪素膜２をストッパとして酸化珪素膜21の開口
部に露出している多結晶シリコン膜4aをプラズマ食刻法
等の方法により食刻する（第２図（ｈ））。
そして、さらに第１図（ｇ）の工程と同様の方法によ
り、開口部に露出している酸化珪素膜２を湿式食刻によ
って除去し、基板表面を露出させた後（第２図（ｉ）、
露出している基板１上に白金シリサイド膜を形成する
（第２図（ｊ））。
り、開口部に露出している酸化珪素膜２を湿式食刻によ
って除去し、基板表面を露出させた後（第２図（ｉ）、
露出している基板１上に白金シリサイド膜を形成する
（第２図（ｊ））。
このように、IC内にショットキバリアダイオードを組
み込む製法では、酸化硅素膜２の形成工程、酸化珪素膜
２上に多結晶シリコン膜4aを形成する工程が、それぞれ
MOSトランジスタの素子分離絶縁膜21の形成工程、ゲー
ト電極4bの形成工程と同じ工程行えるので、本実施例の
ショットキバリアダイオードの製法のために余分な製造
工程を付け加える必要がなく、工程が複雑になることは
ない。
み込む製法では、酸化硅素膜２の形成工程、酸化珪素膜
２上に多結晶シリコン膜4aを形成する工程が、それぞれ
MOSトランジスタの素子分離絶縁膜21の形成工程、ゲー
ト電極4bの形成工程と同じ工程行えるので、本実施例の
ショットキバリアダイオードの製法のために余分な製造
工程を付け加える必要がなく、工程が複雑になることは
ない。
さらに、酸化珪素膜21に開口部を形成するに横方向の
食刻が少ないRIE法を用いるようにしたので、厚い酸化
珪素膜21を形成でき、これにより、隣のMOSトランジス
タとの分離のための絶縁膜の膜厚も厚く形成できるの
で、フィールド領域にチャネル領域が形成されるのを防
止でき、寄生MOSトランジスタの発生を防止できる。
食刻が少ないRIE法を用いるようにしたので、厚い酸化
珪素膜21を形成でき、これにより、隣のMOSトランジス
タとの分離のための絶縁膜の膜厚も厚く形成できるの
で、フィールド領域にチャネル領域が形成されるのを防
止でき、寄生MOSトランジスタの発生を防止できる。
また、第１図の実施例ではショットキダイオードの製
造方法について述べたが、実際に使用されるショットキ
ダイオードにおいては、ショットキ接合の周辺リークを
避けるためにガードリングと称する第２導伝型領域を設
けたり、ショットキダイオードの金属側電極に電位を与
えるための第２導伝型領域が設けられる。
造方法について述べたが、実際に使用されるショットキ
ダイオードにおいては、ショットキ接合の周辺リークを
避けるためにガードリングと称する第２導伝型領域を設
けたり、ショットキダイオードの金属側電極に電位を与
えるための第２導伝型領域が設けられる。
以下、第２導伝型領域を設置する場合について、第３
図を用いて説明する。図において、第１図と同一符号と
同一部分を示し、簡単のため半導体基板１の導電型をｐ
型とする。５はフォトレジスト、11はｎ型領域である。
図を用いて説明する。図において、第１図と同一符号と
同一部分を示し、簡単のため半導体基板１の導電型をｐ
型とする。５はフォトレジスト、11はｎ型領域である。
第３図に示す本実施例においては、同図（ａ）〜
（ｆ）に示す多結晶シリコン４に開口部を設けるまでは
第１図（ａ）〜（ｆ）の工程と全く同様である。
（ｆ）に示す多結晶シリコン４に開口部を設けるまでは
第１図（ａ）〜（ｆ）の工程と全く同様である。
第３図（ｆ）の工程後、この開口部の一部をフォトレ
ジスト５で覆いｎ型不純物をイオン注入あるいは熱拡散
などによって導入し、ｎ型領域11を形成する（第３図
（ｇ））。
ジスト５で覆いｎ型不純物をイオン注入あるいは熱拡散
などによって導入し、ｎ型領域11を形成する（第３図
（ｇ））。
その後、フォトレジスト５を除去し、第１図の場合
（ｇ）と同様に、開口部７に露出している酸化硅素膜２
を湿式食刻によって除去する。湿式食刻法の食刻液とし
て弗酸溶液を使用し、単結晶シリコン基板１に対して選
択的に酸化硅素膜のみを食刻する。また、酸化硅素膜２
が500Å〜1000Åとかなり薄いことから、基板表面に汚
染や損傷を与えることなく、かつ、開口部の寸法を忠実
に実現できる食刻が可能となる（第３図（ｈ））。
（ｇ）と同様に、開口部７に露出している酸化硅素膜２
を湿式食刻によって除去する。湿式食刻法の食刻液とし
て弗酸溶液を使用し、単結晶シリコン基板１に対して選
択的に酸化硅素膜のみを食刻する。また、酸化硅素膜２
が500Å〜1000Åとかなり薄いことから、基板表面に汚
染や損傷を与えることなく、かつ、開口部の寸法を忠実
に実現できる食刻が可能となる（第３図（ｈ））。
その後、第３図（ｉ）に示すように、絶縁膜２の開口
部７に露出した半導体基板１上に金属薄膜層３を形成す
ることによりショットキ接合を形成する。この金属薄膜
３の形成方法としては電子ビーム蒸着法やスパッタ法等
が使用できる。
部７に露出した半導体基板１上に金属薄膜層３を形成す
ることによりショットキ接合を形成する。この金属薄膜
３の形成方法としては電子ビーム蒸着法やスパッタ法等
が使用できる。
ｎ型領域11はショットキダイオードの周辺に形成され
ガードリングの働きをする。
ガードリングの働きをする。
また、このような第２導伝型領域（ｎ型領域）を有す
るショットキバリアダイオードとMOSトランジスタとを
同一基板上に形成する場合の製造方法を第４図（ａ）〜
（ｈ）に示す。図において、61はｎ型領域（ガードリン
グ）である。
るショットキバリアダイオードとMOSトランジスタとを
同一基板上に形成する場合の製造方法を第４図（ａ）〜
（ｈ）に示す。図において、61はｎ型領域（ガードリン
グ）である。
第４図（ａ）〜（ｇ）までの製法は第２図（ａ）〜
（ｇ）と全く同様であり、第４図（ｈ）以降の工程はシ
ョットキバリアダイオードの部分に関して第３図（ｇ）
〜（ｉ）の工程と全く同様である。
（ｇ）と全く同様であり、第４図（ｈ）以降の工程はシ
ョットキバリアダイオードの部分に関して第３図（ｇ）
〜（ｉ）の工程と全く同様である。
なお、第３図，第４図に示す実施例では多結晶シリコ
ン４に開口部を設けた後にフォトレジスト５をマスクと
してイオン注入を行なってｎ型領域11,61を形成してい
るが、特にICに集積する場合には、他の方法として、第
３図（ｃ）（第４図（ｄ））の工程の後にフォトレジス
トをマスクにｎ領域不純物をイオン注入しても良く、ま
た、さらには第３図（ｃ）（第４図（ｄ））の工程の後
に多結晶シリコンの一部或いは酸化硅素膜の一部を加え
てを除去してイオン注入を行ないｎ型領域を形成しても
良い。
ン４に開口部を設けた後にフォトレジスト５をマスクと
してイオン注入を行なってｎ型領域11,61を形成してい
るが、特にICに集積する場合には、他の方法として、第
３図（ｃ）（第４図（ｄ））の工程の後にフォトレジス
トをマスクにｎ領域不純物をイオン注入しても良く、ま
た、さらには第３図（ｃ）（第４図（ｄ））の工程の後
に多結晶シリコンの一部或いは酸化硅素膜の一部を加え
てを除去してイオン注入を行ないｎ型領域を形成しても
良い。
上述のように本実施例では、一層目の絶縁膜上に絶縁
膜とはRIEによる食刻速度が異なる膜をRIEのストッパ膜
として形成し、その上に二層目の絶縁膜を形成し、上層
の絶縁膜をRIEによって食刻し、中間層を一層目の絶縁
膜に対して選択的に食刻を行ない、続いて一層目の絶縁
膜を湿式食刻法によって食刻を行って開口部を設けると
によりショットキ接合を形成したので、半導体基板表面
に汚染や損傷がない極めて精度の良いショットキ接合を
設計通りに製作することができる。また、本ショットキ
バリアダイオードはこれをICに集積化する場合において
も、各工程をMOSトランジスタの製造工程と同じ工程で
行うことができるため、製造工程数を増やすことなく、
容易に作製できる。
膜とはRIEによる食刻速度が異なる膜をRIEのストッパ膜
として形成し、その上に二層目の絶縁膜を形成し、上層
の絶縁膜をRIEによって食刻し、中間層を一層目の絶縁
膜に対して選択的に食刻を行ない、続いて一層目の絶縁
膜を湿式食刻法によって食刻を行って開口部を設けると
によりショットキ接合を形成したので、半導体基板表面
に汚染や損傷がない極めて精度の良いショットキ接合を
設計通りに製作することができる。また、本ショットキ
バリアダイオードはこれをICに集積化する場合において
も、各工程をMOSトランジスタの製造工程と同じ工程で
行うことができるため、製造工程数を増やすことなく、
容易に作製できる。
以上のように、この発明によれば、基板上の絶縁膜の
中間に、絶縁膜とは食刻速度の異なる膜を形成したの
で、絶縁膜に開口部を形成するに際して乾式食刻法と湿
式食刻法を使い分けることが可能になり、半導体基板の
汚染・損傷がなく、精度高いがショトッキ接合を制御
性，再現性よく容易製作できる効果があり、かつ、第１
の絶縁膜の形成工程、第１の絶縁膜上に第２の膜を形成
する工程が、それぞれMOSトランジスタのゲート酸化膜
（第１の絶縁膜）の形成工程、ゲート電極（第２の膜）
の形成工程と同じ工程で行って、MOSトランジスタと同
じ製造工程数で基板の汚染，損傷がない精度の高いショ
ットキ接合を有する半導体装置の製造方法を実現すると
いう効果がある。
中間に、絶縁膜とは食刻速度の異なる膜を形成したの
で、絶縁膜に開口部を形成するに際して乾式食刻法と湿
式食刻法を使い分けることが可能になり、半導体基板の
汚染・損傷がなく、精度高いがショトッキ接合を制御
性，再現性よく容易製作できる効果があり、かつ、第１
の絶縁膜の形成工程、第１の絶縁膜上に第２の膜を形成
する工程が、それぞれMOSトランジスタのゲート酸化膜
（第１の絶縁膜）の形成工程、ゲート電極（第２の膜）
の形成工程と同じ工程で行って、MOSトランジスタと同
じ製造工程数で基板の汚染，損傷がない精度の高いショ
ットキ接合を有する半導体装置の製造方法を実現すると
いう効果がある。
第１図はこの発明の一実施例の半導体装置の製造方法に
よるショットキバリアダイオードの製造方法の各主要工
程の断面図、第２図はこの発明の一実施例の半導体装置
の製造方法によるショットキバリアダイオードをIC化し
た場合の製法の各主要工程の断面図、第３図はこの発明
の他の実施例の半導体装置の製造方法によるショットキ
バリアダイオードの製造方法の各主要工程の断面図、第
４図はこの発明の他の実施例の半導体装置の製造方法に
よるショットキバリアダイオードをIC化した場合の製法
の各主要工程を示す図、第５図は従来の方法によるショ
ットキバリアダイオードの製造方法を示す断面図、第６
図は従来の問題点を説明するための図である。 １……半導体基板、2,21……酸化硅素膜、３……白金シ
リサイド膜、4,4a,4b……多結晶シリコン膜、５……フ
ォトレジスト、６……ｎ型領域（ソース，ドレイン領
域）、７……開口部、11,61……ｎ型領域、23……MOS型
トランジスタ領域、24……ショットキバリアダイオード
領域 なお、図中、同一符号は同一、又は相当部分を示す。
よるショットキバリアダイオードの製造方法の各主要工
程の断面図、第２図はこの発明の一実施例の半導体装置
の製造方法によるショットキバリアダイオードをIC化し
た場合の製法の各主要工程の断面図、第３図はこの発明
の他の実施例の半導体装置の製造方法によるショットキ
バリアダイオードの製造方法の各主要工程の断面図、第
４図はこの発明の他の実施例の半導体装置の製造方法に
よるショットキバリアダイオードをIC化した場合の製法
の各主要工程を示す図、第５図は従来の方法によるショ
ットキバリアダイオードの製造方法を示す断面図、第６
図は従来の問題点を説明するための図である。 １……半導体基板、2,21……酸化硅素膜、３……白金シ
リサイド膜、4,4a,4b……多結晶シリコン膜、５……フ
ォトレジスト、６……ｎ型領域（ソース，ドレイン領
域）、７……開口部、11,61……ｎ型領域、23……MOS型
トランジスタ領域、24……ショットキバリアダイオード
領域 なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/06 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3065 H01L 29/47 H01L 27/06 H01L 21/306
Claims (3)
- 【請求項１】半導体基板表面に、MOSトランジスタ領域
と、ショットキバリアダイオード領域とを有する半導体
装置の製造方法において、 半導体基板上に薄い第１の絶縁膜を形成する工程と、 該第１の絶縁膜上の，上記MOSトランジスタ領域と上記
ショットキバリアダイオード領域とに、第１の絶縁膜と
食刻速度が異なる第２の膜を形成する工程と、 該第２の膜を形成した後、上記MOSトランジスタ領域に
ソース，ドレイン領域を形成する工程と、 該ソース，ドレイン領域を形成した後、第２の膜上に、
該第２の膜と食刻速度が異なる第３の絶縁膜を形成する
工程と、 微細加工が可能な乾式の第１の食刻により、上記ショッ
トキバリアダイオード領域における第３の絶縁膜の一部
に開口部を形成し、上記第２の膜を露出させる工程と、 微細加工が可能でかつ、低損傷，低汚染の乾式あるいは
湿式の第２の食刻により、上記ショットキバリアダイオ
ード領域において、上記第３の絶縁膜をマスク材として
上記開口部に露出している第２の膜を食刻し、上記第１
の絶縁膜を露出させる工程と、 上記半導体基板への損傷，汚染がない湿式あるいは乾式
の第３の食刻により、上記ショットキバリアダイオード
領域において、上記開口部に露出している上記第１の絶
縁膜を食刻し、上記半導体基板表面を露出させる工程
と、 上記開口部に露出した半導体基板上に、基板とショット
キー接合をなす金属膜を形成する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項２】上記半導体装置の製造方法は、 上記ショットキバリアダイオード領域における，半導体
基板中に、該半導体基板と異なる導伝型の不純物領域を
形成する工程を含むことを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】上記半導体基板はシリコン基板であり、 上記第１の絶縁膜及び第３の絶縁膜は酸化珪素膜であ
り、 上記第２の膜は多結晶シリコン膜であり、 上記第１の食刻はフロン系のガスを用いた反応性イオン
食刻であり、 上記第２の食刻はプラズマ食刻法あるいはECR形イオン
源を用いた反応性イオンビーム食刻であり、 かつ、上記第３の食刻はフッ酸系のエッチング液を用い
た湿式食刻であることを特徴とする請求項１記載の半導
体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173182A JP2809826B2 (ja) | 1990-06-29 | 1990-06-29 | 半導体装置の製造方法 |
| US07/676,115 US5217911A (en) | 1990-06-29 | 1991-03-27 | Method of producing a semiconductor structure including a Schottky junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173182A JP2809826B2 (ja) | 1990-06-29 | 1990-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461326A JPH0461326A (ja) | 1992-02-27 |
| JP2809826B2 true JP2809826B2 (ja) | 1998-10-15 |
Family
ID=15955615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2173182A Expired - Fee Related JP2809826B2 (ja) | 1990-06-29 | 1990-06-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5217911A (ja) |
| JP (1) | JP2809826B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2914022B2 (ja) * | 1992-07-27 | 1999-06-28 | 日本電気株式会社 | ゲート電極の形成方法 |
| JP3336975B2 (ja) * | 1998-03-27 | 2002-10-21 | 日本電気株式会社 | 基板処理方法 |
| JP2003514371A (ja) * | 1998-05-26 | 2003-04-15 | インフィネオン テクノロジース アクチエンゲゼルシャフト | ショットキーダイオードの製法 |
| DE19930781B4 (de) * | 1999-07-03 | 2006-10-12 | Robert Bosch Gmbh | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung |
| JP2003526204A (ja) * | 2000-03-03 | 2003-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ショットキーバラクタを製造する方法 |
| US7923362B2 (en) * | 2005-06-08 | 2011-04-12 | Telefunken Semiconductors Gmbh & Co. Kg | Method for manufacturing a metal-semiconductor contact in semiconductor components |
| DE102005026301B3 (de) * | 2005-06-08 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen |
| US8338906B2 (en) * | 2008-01-30 | 2012-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schottky device |
| US8866065B2 (en) | 2010-12-13 | 2014-10-21 | Zena Technologies, Inc. | Nanowire arrays comprising fluorescent nanowires |
| US8546742B2 (en) | 2009-06-04 | 2013-10-01 | Zena Technologies, Inc. | Array of nanowires in a single cavity with anti-reflective coating on substrate |
| US8229255B2 (en) | 2008-09-04 | 2012-07-24 | Zena Technologies, Inc. | Optical waveguides in image sensors |
| US9478685B2 (en) * | 2014-06-23 | 2016-10-25 | Zena Technologies, Inc. | Vertical pillar structured infrared detector and fabrication method for the same |
| US9406709B2 (en) | 2010-06-22 | 2016-08-02 | President And Fellows Of Harvard College | Methods for fabricating and using nanowires |
| US8735797B2 (en) | 2009-12-08 | 2014-05-27 | Zena Technologies, Inc. | Nanowire photo-detector grown on a back-side illuminated image sensor |
| US9515218B2 (en) | 2008-09-04 | 2016-12-06 | Zena Technologies, Inc. | Vertical pillar structured photovoltaic devices with mirrors and optical claddings |
| US9299866B2 (en) | 2010-12-30 | 2016-03-29 | Zena Technologies, Inc. | Nanowire array based solar energy harvesting device |
| US9343490B2 (en) | 2013-08-09 | 2016-05-17 | Zena Technologies, Inc. | Nanowire structured color filter arrays and fabrication method of the same |
| US8299472B2 (en) | 2009-12-08 | 2012-10-30 | Young-June Yu | Active pixel sensor with nanowire structured photodetectors |
| US9000353B2 (en) | 2010-06-22 | 2015-04-07 | President And Fellows Of Harvard College | Light absorption and filtering properties of vertically oriented semiconductor nano wires |
| US8748799B2 (en) | 2010-12-14 | 2014-06-10 | Zena Technologies, Inc. | Full color single pixel including doublet or quadruplet si nanowires for image sensors |
| US8274039B2 (en) | 2008-11-13 | 2012-09-25 | Zena Technologies, Inc. | Vertical waveguides with various functionality on integrated circuits |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144577A (en) * | 1980-04-10 | 1981-11-10 | Fujitsu Ltd | Production of semiconductor device |
| JPS5812369A (ja) * | 1981-07-16 | 1983-01-24 | Nec Corp | 半導体装置の製造方法 |
| GB2111745B (en) * | 1981-12-07 | 1985-06-19 | Philips Electronic Associated | Insulated-gate field-effect transistors |
| USH40H (en) * | 1984-07-18 | 1986-04-01 | At&T Bell Laboratories | Field shields for Schottky barrier devices |
| JPS61259528A (ja) * | 1985-05-13 | 1986-11-17 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61296470A (ja) * | 1985-06-25 | 1986-12-27 | Fuji Facom Corp | 自動倉庫の在庫管理方式 |
| JPS6319823A (ja) * | 1986-07-14 | 1988-01-27 | Hitachi Ltd | 微細薄膜パタ−ンの形成方法 |
| JPS63138768A (ja) * | 1986-11-29 | 1988-06-10 | Tdk Corp | シヨツトキバリア形半導体装置の製造方法 |
| US4764484A (en) * | 1987-10-08 | 1988-08-16 | Standard Microsystems Corporation | Method for fabricating self-aligned, conformal metallization of semiconductor wafer |
-
1990
- 1990-06-29 JP JP2173182A patent/JP2809826B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-27 US US07/676,115 patent/US5217911A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5217911A (en) | 1993-06-08 |
| JPH0461326A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809826B2 (ja) | 半導体装置の製造方法 | |
| US4746628A (en) | Method for making a thin film transistor | |
| CA1228180A (en) | Method of making a high performance small area, thin film transistor | |
| US6458494B2 (en) | Etching method | |
| US4792534A (en) | Method of manufacturing a semiconductor device involving sidewall spacer formation | |
| US5320932A (en) | Method of forming contact holes | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| US4892845A (en) | Method for forming contacts through a thick oxide layer on a semiconductive device | |
| JPH0787195B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPS61224360A (ja) | 電界効果トランジスタの製造方法 | |
| KR20020076859A (ko) | 폴리실리콘 박막트랜지스터와 이를 포함하는 어레이기판제조방법 | |
| JPH07106583A (ja) | 薄膜トランジスタの製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| KR970007788B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH065565A (ja) | 半導体装置の製造方法 | |
| JP2000332029A (ja) | 半導体装置の製造方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| JPH0481323B2 (ja) | ||
| JPS6346584B2 (ja) | ||
| JPS6197870A (ja) | 半導体装置の製造方法 | |
| JPS5810857A (ja) | 相補型ｍｏｓ半導体装置 | |
| KR20000026195A (ko) | 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |